JP4934915B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4934915B2
JP4934915B2 JP2001184781A JP2001184781A JP4934915B2 JP 4934915 B2 JP4934915 B2 JP 4934915B2 JP 2001184781 A JP2001184781 A JP 2001184781A JP 2001184781 A JP2001184781 A JP 2001184781A JP 4934915 B2 JP4934915 B2 JP 4934915B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
conductor pattern
semiconductor device
type semiconductor
thermal resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001184781A
Other languages
Japanese (ja)
Other versions
JP2003007914A (en
Inventor
剛 小屋敷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2001184781A priority Critical patent/JP4934915B2/en
Publication of JP2003007914A publication Critical patent/JP2003007914A/en
Application granted granted Critical
Publication of JP4934915B2 publication Critical patent/JP4934915B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に低熱抵抗タイプのＢＧＡ型半導体パッケージやＬＧＡ型半導体パッケージのような半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の中には、半導体チップからの外部への放熱を促進して半導体チップの温度上昇を抑えるよう構成した、いわゆる低熱抵抗タイプのＢＧＡ型半導体パッケージやＬＧＡ型半導体パッケージ等がある。そのような半導体装置は、一般的にパッケージの中央付近に放熱用のハンダボール等の端子が設けられ、この端子を介して内部の半導体チップの熱をパッケージの外に放出する。
【０００３】
図１は従来の低熱抵抗タイプのＢＧＡ型半導体パッケージを示す断面図であり、図２は図１に示すパッケージ基板のチップ搭載面を示す平面図である。
【０００４】
図１に示すように、従来の低熱抵抗タイプのＢＧＡ型半導体パッケージは、通常のＢＧＡ型半導体パッケージと同様に、パッケージ基板１の上に半導体チップ２がダイ付け材３を介して搭載される。半導体チップ２の端子は、パッケージ基板１上に形成された配線パターン１ａよりなる端子に対してボンディングワイヤ４により接続され、半導体チップ２及びボンディングワイヤ４はパッケージ基板１上で封止樹脂５により封止される。
【０００５】
パッケージ基板１の裏面には、例えば信号端子や電源端子のような外部接続端子としてハンダボール６が設けられる。ハンダボール６は半導体チップ２の周辺に相当する領域に設けられ、パッケージ基板１を貫通して形成されたスルーホール７により配線パターン１ａに電気的に接続される。
【０００６】
ここで、通常のＢＧＡ型半導体パッケージでは、半導体チップの直下に相当する部分には外部接続端子としてのハンダボールは設けられない。しかし、低熱抵抗タイプのＢＧＡ型半導体パッケージでは、半導体チップの直下に相当する部分に放熱用ハンダボール８が設けられる。放熱用ハンダボール８はスルーホール９に接続されるが、スルーホール９は配線パターン１ａには接続されていない。
【０００７】
上述の構成において、半導体チップ２が発生する熱は、ダイ付け材３を介してパッケージ基板１に伝わり、パッケージ基板１及びスルーホール９を通過して放熱用ハンダボール８に到達する。放熱用ハンダボール８は、半導体パッケージをマザーボード等と回路基板に実装する際に、ハンダボール６と同様に回路基板上の端子に接続される。この端子は、放熱用の端子として回路基板に形成されるものであり、信号伝達経路とは分離して形成される。したがって、半導体チップ２が発生する熱は、放熱用ハンダボール８を介して最終的に回路基板に伝わり、回路基板から更に他の部分へと放出される。
【０００８】
【発明が解決しようとする課題】
上述のように、放熱用ハンダボール８を回路基板に接続するために、回路基板上に放熱用の接続端子を形成する場合、放熱用の接続端子が配置される部分（半導体パッケージの中央部分に相当する回路基板の部分）には信号配線や電源配線等の配線パターンを形成することはできない。また、回路基板が多層基板である場合には、層間を接続するためのスルーホール等を設けることができない。したがって、回路基板の配線パターンを設けることのできる領域が減少し、設計上の制約が生じることとなる。
【０００９】
また、機能向上又は改良等の理由により、放熱用の接続端子が設けられていない回路基板へ、上述のような低熱抵抗型の半導体装置を搭載する必要が生じた場合、放熱効果が減少してしまう。また、実装する半導体装置の中央部分に相当する領域に配線パターンを有するような回路基板では、放熱用ハンダボールにより配線パターンが短絡してしまうおそれがあり、このような場合は回路基板の設計変更が必要となってしまう。
【００１０】
本発明は上記の点に鑑みてなされたものであり、放熱用の端子を設けることなく、信号用又は電源用端子を利用して効率的な放熱を実現することのできる低熱抵抗型の半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１２】
請求項１記載の発明は、パッケージ基板のチップ搭載面に半導体チップが搭載され、該チップ搭載面の反対側の面において前記半導体チップの周辺領域に複数の外部接続端子が設けられた半導体装置であって、前記半導体チップが搭載された領域内から前記半導体チップが搭載された領域外まで延在し、且つ各々が前記外部接続端子の一つのみに接続され、互いに電気的に分離された複数の導体パターンと、前記半導体チップが搭載された領域外で延在し、前記半導体チップの電極に電気的に接続された配線パターンとを有し、前記導体パターンは、前記半導体チップが搭載された領域外においてスルーホールにより前記外部接続端子に接続され、且つ前記半導体チップの電極に電気的に接続されないことを特徴とするものである。
【００１３】
請求項１記載の発明によれば、半導体チップで発生した熱は、半導体チップの搭載領域内に延在する導体パターンを介して外部接続用端子に伝わり、外部接続端子から外部に放出される。すなわち、放熱用の接続端子を半導体搭載領域近傍に設ける必要がなく、信号用又は電源用の外部接続端子を利用して放熱することができる。したがって、本発明による半導体装置を搭載する回路基板には、放熱用の外部接続端子を接続する端子を形成する必要がなくなり、回路基板上の配線パターンを自由に設計することができ、回路基板の面積を有効に利用することができる。
【００１４】
請求項２記載の発明は、請求項１記載の半導体装置であって、前記導体パターンは、前記パッケージ基板の前記配線パターンが形成された面に形成され、且つ前記配線パターンと同じ材料であることを特徴とするものである。
【００１５】
請求項２記載の発明によれば、導体パターンをパッケージ基板の配線パターンを形成する工程で同時に形成することができ、半導体装置の製造コストを低減することができる。
【００１６】
請求項３記載の発明は、請求項１又は２記載の半導体装置であって、前記導体パターンは、前記パッケージ基板のチップ搭載面とチップ搭載面の反対側の面との少なくとも一方に形成されたことを特徴とするものである。
【００１７】
請求項３記載の発明によれば、パッケージ基板の配線パターンが形成された面に対して導体パターン形成することができ、導体パターンのみを形成する工程を設ける必要がない。
【００１８】
請求項４記載の発明は、請求項１又は２記載の半導体装置であって、前記導体パターンは、前記パッケージ基板のチップ搭載面とチップ搭載面の反対側の面との両面に形成され、両面に形成された対応する前記導体パターンは前記パッケージ基板を貫通して延在するスルーホールにより接続されたことを特徴とするものである。
【００１９】
請求項４記載の発明によれば、パッケージ基板の両面に導体パターンが設けられ且つそれらがスルーホールで接続されるので、半導体チップの熱を効率的に外部接続端子に伝達することができる。
【００２０】
請求項５記載の発明は、請求項１又は２記載の半導体装置であって、前記導体パターンは、前記外部接続端子のうち半導体チップに最も近い列に配置された外部接続端子に接続された第１の導体パターンと、前記外部接続端子のうち半導体チップに最も近い列に配置された外部接続端子以外の外部接続端子に接続された第２の導体パターンとを含むことを特徴とするものである。
【００２１】
請求項５記載の発明によれば、放熱に利用することのできる外部接続端子の数が増え、放熱効率を向上することができる。
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００２２】
図３は本発明の第１の実施の形態による低熱抵抗型半導体装置の一例であるＢＧＡ型半導体パッケージの断面図であり、図４は図３に示すパッケージ基板のチップ搭載面を示す平面図である。また、図５は図３に示すＢＧＡ型半導体パッケージの一部の拡大断面図である。なお、図３乃至５において、図１に示す構成部品と同等な部品には同じ符号を付す。
【００２３】
本発明の第１の実施の形態によるＢＧＡ型半導体パッケージにおいて、パッケージ基板１の上に半導体チップ２がダイ付け材３を介して搭載される。半導体チップ２の端子は、パッケージ基板１上に形成された配線パターン１ａよりなる端子に対してボンディングワイヤ４により接続され、半導体チップ２及びボンディングワイヤ４はパッケージ基板１上で封止樹脂５により封止される。
【００２４】
パッケージ基板１の裏面には、例えば信号端子や電源端子のような外部接続端子としてハンダボール６が設けられる。ハンダボール６は半導体チップ２の周辺に相当する領域に設けられ、パッケージ基板１を貫通して形成されたスルーホール７により配線パターン１ａに電気的に接続される。
【００２５】
ここで、従来の低熱抵抗タイプのＢＧＡ型半導体パッケージでは、半導体チップの直下に相当する部分に放熱用のハンダボールが設けられる。しかし、本発明の第１の実施の形態によるＢＧＡ型半導体パッケージでは、通常のＢＧＡ型半導体パッケージと同様に、半導体チップ２の直下に相当する部分には外部接続端子としてのハンダボールは設けられない。すなわち、本発明の第１の実施の形態によるＢＧＡ型半導体パッケージでは、信号用あるいは電源用端子等として機能するのハンダボール６を、放熱用ハンダボールの代わりに使用している。
【００２６】
ハンダボール６は、半導体チップ２の周囲に相当する領域に配列されているため、半導体チップ２から発生した熱を効率的にハンダボール６に伝える必要がある。このため、半導体チップのチップ搭載面１ｂにおいて半導体チップ２が搭載される領域に、図４に示すように放熱用導体パターン１０が形成される。
【００２７】
放熱用導体パターン１０は、例えば銅箔をエッチングして形成する配線パターン１ａと同じ工程で形成できるように、配線パターン１ａと同じ材料で形成されることが好ましいが、熱伝導性のよい材料であれば異なる材料であってもよい。放熱用導体パターン１０は、半導体チップ２の直下から延出し、周囲に配置されたハンダボール６まで延在し、図３に示すようにスルーホール７によりハンダボール６に接続される。
【００２８】
本実施の形態では、放熱用導体パターン１０はハンダボール６のうち、最も内側に配列されたハンダボールに接続されるように形成されている。そして、図４に示すように、一つのハンダボール６に接続される放熱用導体パターン１０は、他のハンダボール６に接続される放熱用導体パターン１０と分離した状態で形成される。すなわち、ハンダボール６の各々は互いに異なる配線上に設けられものであり、電気的に分離されていなければならないからである。
【００２９】
上述の構成において、半導体チップ２が発生する熱は、ダイ付け材３を介して放熱用導体パターン１０に伝わり、スルーホール７を通過してハンダボール６に到達する。そして、回路基板から更に他の部分へ放出される。したがって、ダイ付け材３は、絶縁性の接着剤であって、熱伝導性が良好な材料であることが好ましい。
【００３０】
ここで、ハンダボール６はもともと信号用又は電源用の端子として設けられているものであり、本実施の形態において、放熱用のハンダボールをハンダボール６とは別に設ける必要はない。すなわち、本実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージは、通常のＢＧＡ型半導体パッケージと同様な端子構成を有しており、その中央部分には放熱用のハンダボールは設けられていない。したがって、本実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージが搭載されるマザーボード等の回路基板には、通常のＢＧＡ型半導体パッケージが搭載される回路基板と同様に、半導体チップ２の直下に相当する領域にも配線パターンを設けることができ、回路基板のサイズを増大することなく、効率的な配線設計を達成することができる。
【００３１】
次に、本発明の第２の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージについて、図６を参照しながら説明する。図６は本発明の第２の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージの一部の断面図である。図６において、図３に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００３２】
本発明の第２の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージは、図３に示す本発明の第１の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージと基本構造は同じであるが、放熱用導体パターン１０Ａがパッケージ基板１のチップ搭載面１ｂの反対側の面に形成されることが異なる。すなわち、本実施の形態では、放熱用導体パターン１０Ａは、ハンダボール６が設けられるパッケージ基板１の裏側に形成されている。
【００３３】
本実施の形態は、特に、信号線や電源ライン等の配線パターン１ａが、パッケジ基板１の裏面に形成されている場合に好適である。すなわち、配線パターン１ａの形成と同時に導体パターン１０Ａの形成も行うことができ、工程数を増やすことなく導体パターンを形成することができる。
【００３４】
本発明の第２の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージも、上述の本発明の第１の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージと同様に、通常のＢＧＡ型半導体パッケージと同様な端子構成を有しており、その中央部分には放熱用のハンダボールは設けられていない。したがって、本実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージが搭載されるマザーボード等の回路基板には、通常のＢＧＡ型半導体パッケージが搭載される回路基板と同様に、半導体チップ２の直下に相当する領域にも配線パターンを設けることができ、回路基板のサイズを増大することなく、効率的な配線設計を達成することができる。
【００３５】
次に、本発明の第３の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージについて、図７を参照しながら説明する。図７は本発明の第３の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージの一部の断面図である。図７において、図３に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００３６】
本発明の第３の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージは、図３に示す本発明の第１の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージと基本構造は同じであるが、放熱用導体パターンがパッケージ基板１のチップ搭載面１ｂと反対側の面との両方に形成されることが異なる。すなわち、本実施の形態では、放熱用導体パターン１０は半導体チップ搭載面１ｂに形成され、放熱用導体パターン１０Ａはハンダボール６が設けられるパッケージ基板１の裏側に形成されている。
【００３７】
本発明の第３の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージも、上述の本発明の第１の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージと同様に、通常のＢＧＡ型半導体パッケージと同様な端子構成を有しており、その中央部分には放熱用のハンダボールは設けられていない。したがって、本実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージが搭載されるマザーボード等の回路基板には、通常のＢＧＡ型半導体パッケージが搭載される回路基板と同様に、半導体チップ２の直下に相当する領域にも配線パターンを設けることができ、回路基板のサイズを増大することなく、効率的な配線設計を達成することができる。
【００３８】
また、放熱用導体パターン１０，１０Ａがパッケージ基板の両面に形成されるので、半導体チップ２からの熱を効率的にハンダボール６に伝えることができる。
【００３９】
次に、本発明の第４の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージについて、図８を参照しながら説明する。図８は本発明の第４の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージの一部の断面図である。図８において、図７に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００４０】
本発明の第４の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージは、図３に示す本発明の第１の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージと基本構造は同じであるが、放熱用導体パターンがパッケージ基板１のチップ搭載面１ｂと反対側の面との両方に形成され且つそれらがスルーホール１１により接続されていることが異なる。すなわち、本実施の形態では、放熱用導体パターン１０は半導体チップ搭載面１ｂに形成され、放熱用導体パターン１０Ａはハンダボール６が設けられるパッケージ基板１の裏側に形成されている。そして、放熱用導体パターン１０と放熱用導体パターン１０Ａとの間には、パッケージ基板１を貫通して形成されるスルーホール１１が設けられる。この場合、スルーホール１１は、通常の電気的な接続用のスルーホールと同じ構成であり、貫通孔の内部に金属メッキを施したものであるが、電気的な接続として設けられものではなく、放熱用導体パターン１０と放熱用導体パターン１０Ａとを熱的に接続して、放熱用導体パターン１０から放熱用導体パターン１０Ａへの熱の伝達を促進する機能を果たす。
【００４１】
本発明の第４の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージも、上述の本発明の第１の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージと同様に、通常のＢＧＡ型半導体パッケージと同様な端子構成を有しており、その中央部分には放熱用のハンダボールは設けられていない。したがって、本実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージが搭載されるマザーボード等の回路基板には、通常のＢＧＡ型半導体パッケージが搭載される回路基板と同様に、半導体チップ２の直下に相当する領域にも配線パターンを設けることができ、回路基板のサイズを増大することなく、効率的な配線設計を達成することができる。
【００４２】
また、放熱用導体パターン１０，１０Ａがパッケージ基板の両面に形成されそれらの間にスルーホール１１が設けられるので、半導体チップ２からの熱を効率的にハンダボール６に伝えることができる。
【００４３】
次に、本発明の第５の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージについて、図９及び図１０を参照しながら説明する。図９は本発明の第２の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージの断面図であり、図１０は図９に示すパッケージ基板のチップ搭載面を示す平面図である。図９及び図１０において、図３及び図４に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００４４】
本発明の第５の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージは、図３に示す本発明の第１の実施の形態による低熱抵抗型ＢＧＡ型半導体パッケージと基本構造は同じであるが、最内周側のハンダボール６に接続される放熱用導体パターン１０に加えて、最内周より外側のハンダボール６に対して接続される放熱用導体パターン１０Ｂが設けられた点が異なる。すなわち、本実施の形態では、放熱用導体パターン１０Ｂは、最内周側に位置するハンダボール６の間を通って外周側のハンダボール６にも接続される。したがって、多数のハンダボール６を放熱用ハンダボールとして利用することができ、放熱効率を向上することができる。
【００４５】
なお、本実施の形態では、チップ搭載面にのみ放熱用導体パターン１０，１０Ｂが形成される例を示したが、上述の第２乃至第４の実施の形態のように、パッケージ基板１の裏面にも放熱用導体パターン１０Ｂを設けてもよく、また、これらを接続するスルーホールを形成してもよい。
【００４６】
また、上述の第１乃至第５の実施の形態は、低熱抵抗型ＢＧＡ型半導体パッケージに関して説明したが、本発明は、ＬＧＡ型半導体パッケージ等の他の種類の半導体パッケージにも適用することができる。
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
請求項１記載の発明によれば、半導体チップで発生した熱は、半導体チップの搭載領域内に延在する導体パターンを介して外部接続用端子に伝わり、外部接続端子から外部に放出される。すなわち、放熱用の接続端子を半導体搭載領域近傍に設ける必要がなく、信号用又は電源用の外部接続端子を利用して放熱することができる。したがって、本発明による半導体装置を搭載する回路基板には、放熱用の外部接続端子を接続する端子を形成する必要がなくなり、回路基板上の配線パターンを自由に設計することができ、回路基板の面積を有効に利用することができる。
【００４７】
請求項２記載の発明によれば、導体パターンをパッケージ基板の配線パターンを形成する工程で同時に形成することができ、半導体装置の製造コストを低減することができる。
【００４８】
請求項３記載の発明によれば、パッケージ基板の配線パターンが形成された面に対して導体パターン形成することができ、導体パターンのみを形成する工程を設ける必要がない。
【００４９】
請求項４記載の発明によれば、パッケージ基板の両面に導体パターンが設けられ且つそれらがスルーホールで接続されるので、半導体チップの熱を効率的に外部接続端子に伝達することができる。
【００５０】
請求項５記載の発明によれば、放熱に利用することのできる外部接続端子の数が増え、放熱効率を向上することができる。
【図面の簡単な説明】
【図１】従来の低熱抵抗タイプのＢＧＡ型半導体パッケージを示す断面図である。
【図２】図１に示すパッケージ基板のチップ搭載面を示す平面図である。
【図３】本発明の第１の実施の形態による低熱抵抗型半導体装置の一例であるＢＧＡ型半導体パッケージの断面図である。
【図４】図３に示すパッケージ基板のチップ搭載面を示す平面図である。
【図５】図３に示すＢＧＡ型半導体パッケージの一部の拡大断面図である。
【図６】本発明の第２の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージの一部の断面図である。
【図７】本発明の第３の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージの一部の断面図である。
【図８】本発明の第４の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージの一部の断面図である。
【図９】本発明の第５の実施の形態による低熱抵抗型半導体装置の一例としての低熱抵抗型ＢＧＡ型半導体パッケージの一部の断面図である。
【図１０】図９に示すパッケージ基板のチップ搭載面を示す平面図である。
【符号の説明】
１ パッケージ基板
１ａ 配線パターン
１ｂ チップ搭載面
２ 半導体チップ
３ ダイ付け材
４ ボンディングワイヤ
５ 封止樹脂
６ ハンダボール
７，１１ スルーホール
１０，１０Ａ，１０Ｂ 放熱用導体パターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device such as a low thermal resistance type BGA type semiconductor package or an LGA type semiconductor package.
[0002]
[Prior art]
Among the semiconductor devices, there are so-called low thermal resistance type BGA type semiconductor packages, LGA type semiconductor packages, and the like that are configured to promote heat radiation from the semiconductor chip to the outside to suppress the temperature rise of the semiconductor chip. Such a semiconductor device is generally provided with a terminal such as a solder ball for heat dissipation near the center of the package, and the heat of the internal semiconductor chip is released to the outside of the package through this terminal.
[0003]
FIG. 1 is a sectional view showing a conventional low thermal resistance type BGA type semiconductor package, and FIG. 2 is a plan view showing a chip mounting surface of the package substrate shown in FIG.
[0004]
As shown in FIG. 1, in a conventional low thermal resistance type BGA type semiconductor package, a semiconductor chip 2 is mounted on a package substrate 1 via a die attachment material 3 in the same manner as a normal BGA type semiconductor package. The terminals of the semiconductor chip 2 are connected to the terminals made of the wiring pattern 1 a formed on the package substrate 1 by bonding wires 4, and the semiconductor chip 2 and the bonding wires 4 are sealed on the package substrate 1 with a sealing resin 5. Stopped.
[0005]
On the back surface of the package substrate 1, solder balls 6 are provided as external connection terminals such as signal terminals and power supply terminals. The solder ball 6 is provided in a region corresponding to the periphery of the semiconductor chip 2 and is electrically connected to the wiring pattern 1a through a through hole 7 formed through the package substrate 1.
[0006]
Here, in a normal BGA type semiconductor package, a solder ball as an external connection terminal is not provided in a portion corresponding to a portion immediately below the semiconductor chip. However, in the low thermal resistance type BGA type semiconductor package, the heat dissipating solder balls 8 are provided in the portion corresponding to the portion immediately below the semiconductor chip. Although the heat dissipating solder balls 8 are connected to the through holes 9, the through holes 9 are not connected to the wiring pattern 1a.
[0007]
In the above configuration, the heat generated by the semiconductor chip 2 is transmitted to the package substrate 1 through the die attaching material 3, passes through the package substrate 1 and the through hole 9, and reaches the heat dissipating solder balls 8. The heat dissipating solder balls 8 are connected to the terminals on the circuit board in the same manner as the solder balls 6 when the semiconductor package is mounted on the mother board and the circuit board. This terminal is formed on the circuit board as a terminal for heat dissipation, and is formed separately from the signal transmission path. Therefore, the heat generated by the semiconductor chip 2 is finally transmitted to the circuit board through the heat dissipating solder balls 8 and is released from the circuit board to another part.
[0008]
[Problems to be solved by the invention]
As described above, in order to connect the heat dissipating solder balls 8 to the circuit board, when the heat dissipating connection terminals are formed on the circuit board, the part where the heat dissipating connection terminals are disposed (in the central part of the semiconductor package). A wiring pattern such as signal wiring or power wiring cannot be formed on the corresponding circuit board portion). Further, when the circuit board is a multilayer board, a through hole or the like for connecting the layers cannot be provided. Therefore, the area in which the wiring pattern of the circuit board can be provided is reduced, and design restrictions arise.
[0009]
In addition, if it is necessary to mount the low thermal resistance type semiconductor device as described above on a circuit board that is not provided with a connection terminal for heat dissipation for reasons such as functional improvement or improvement, the heat dissipation effect is reduced. End up. In addition, in a circuit board having a wiring pattern in a region corresponding to the central portion of the semiconductor device to be mounted, the wiring pattern may be short-circuited by a heat dissipating solder ball. In such a case, the design of the circuit board is changed. Will be necessary.
[0010]
The present invention has been made in view of the above points, and has a low thermal resistance type semiconductor device capable of realizing efficient heat dissipation using a signal or power supply terminal without providing a terminal for heat dissipation. The purpose is to provide.
[0011]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention is characterized by the following measures.
[0012]
The invention according to claim 1 is a semiconductor device in which a semiconductor chip is mounted on a chip mounting surface of a package substrate, and a plurality of external connection terminals are provided in a peripheral region of the semiconductor chip on a surface opposite to the chip mounting surface. A plurality of portions extending from within the region where the semiconductor chip is mounted to outside the region where the semiconductor chip is mounted , and each being connected to only one of the external connection terminals and electrically separated from each other. and the conductor pattern of the semiconductor chip extends outside the region mounted, and a wiring electrically connected to pattern electrodes of said semiconductor chip, said conductive pattern, the semiconductor chip is mounted Outside the region, the semiconductor chip is connected to the external connection terminal by a through hole and is not electrically connected to the electrode of the semiconductor chip.
[0013]
According to the first aspect of the present invention, the heat generated in the semiconductor chip is transmitted to the external connection terminal via the conductor pattern extending in the mounting area of the semiconductor chip, and is released to the outside from the external connection terminal. That is, it is not necessary to provide a connection terminal for heat dissipation near the semiconductor mounting area, and heat can be radiated using an external connection terminal for signal or power supply. Therefore, the circuit board on which the semiconductor device according to the present invention is mounted does not need to form a terminal for connecting the external connection terminal for heat dissipation, and the wiring pattern on the circuit board can be freely designed. The area can be used effectively.
[0014]
It According to a second aspect of the invention, a semiconductor device according to claim 1, wherein the conductive pattern wherein the wiring pattern of the package substrate is formed on the formed surface is and the same material as the wiring pattern It is characterized by.
[0015]
According to the second aspect of the present invention, the conductor pattern can be simultaneously formed in the process of forming the wiring pattern of the package substrate, and the manufacturing cost of the semiconductor device can be reduced.
[0016]
A third aspect of the present invention is the semiconductor device according to the first or second aspect, wherein the conductor pattern is formed on at least one of a chip mounting surface of the package substrate and a surface opposite to the chip mounting surface. It is characterized by this.
[0017]
According to the third aspect of the present invention, the conductor pattern can be formed on the surface of the package substrate on which the wiring pattern is formed, and there is no need to provide a step of forming only the conductor pattern.
[0018]
The invention according to claim 4 is the semiconductor device according to claim 1 or 2, wherein the conductor pattern is formed on both surfaces of the chip mounting surface of the package substrate and the surface opposite to the chip mounting surface. The corresponding conductor patterns formed in (2) are connected by through holes extending through the package substrate.
[0019]
According to the invention described in claim 4, since the conductor patterns are provided on both surfaces of the package substrate and they are connected through the through holes, the heat of the semiconductor chip can be efficiently transmitted to the external connection terminals.
[0020]
The invention according to claim 5 is the semiconductor device according to claim 1 or 2, wherein the conductor pattern is connected to an external connection terminal arranged in a row closest to the semiconductor chip among the external connection terminals. And a second conductor pattern connected to an external connection terminal other than the external connection terminals arranged in a row closest to the semiconductor chip among the external connection terminals. .
[0021]
According to the invention described in claim 5, the number of external connection terminals that can be used for heat dissipation increases, and the heat dissipation efficiency can be improved.
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0022]
3 is a cross-sectional view of a BGA type semiconductor package which is an example of the low thermal resistance type semiconductor device according to the first embodiment of the present invention, and FIG. 4 is a plan view showing a chip mounting surface of the package substrate shown in FIG. is there. FIG. 5 is an enlarged sectional view of a part of the BGA type semiconductor package shown in FIG. 3 to 5, parts that are the same as the parts shown in FIG. 1 are given the same reference numerals.
[0023]
In the BGA type semiconductor package according to the first embodiment of the present invention, a semiconductor chip 2 is mounted on a package substrate 1 via a die attachment material 3. The terminals of the semiconductor chip 2 are connected to the terminals made of the wiring pattern 1 a formed on the package substrate 1 by bonding wires 4, and the semiconductor chip 2 and the bonding wires 4 are sealed on the package substrate 1 with a sealing resin 5. Stopped.
[0024]
On the back surface of the package substrate 1, solder balls 6 are provided as external connection terminals such as signal terminals and power supply terminals. The solder ball 6 is provided in a region corresponding to the periphery of the semiconductor chip 2 and is electrically connected to the wiring pattern 1a through a through hole 7 formed through the package substrate 1.
[0025]
Here, in the conventional low thermal resistance type BGA type semiconductor package, a solder ball for heat dissipation is provided in a portion corresponding to a portion immediately below the semiconductor chip. However, in the BGA type semiconductor package according to the first embodiment of the present invention, the solder ball as the external connection terminal is not provided in the portion corresponding to the portion immediately below the semiconductor chip 2 as in the normal BGA type semiconductor package. . That is, in the BGA type semiconductor package according to the first embodiment of the present invention, the solder balls 6 functioning as signal or power supply terminals are used in place of the heat dissipation solder balls.
[0026]
Since the solder balls 6 are arranged in a region corresponding to the periphery of the semiconductor chip 2, it is necessary to efficiently transfer the heat generated from the semiconductor chip 2 to the solder balls 6. For this reason, as shown in FIG. 4, the heat radiating conductor pattern 10 is formed in the region where the semiconductor chip 2 is mounted on the chip mounting surface 1b of the semiconductor chip.
[0027]
The heat dissipating conductor pattern 10 is preferably formed of the same material as the wiring pattern 1a so that it can be formed in the same process as the wiring pattern 1a formed by etching a copper foil, for example. Different materials may be used as long as they are present. The heat dissipating conductor pattern 10 extends from directly below the semiconductor chip 2, extends to the solder balls 6 disposed around it, and is connected to the solder balls 6 through the through holes 7 as shown in FIG. 3.
[0028]
In the present embodiment, the heat dissipating conductor pattern 10 is formed so as to be connected to the solder ball arranged on the innermost side among the solder balls 6. As shown in FIG. 4, the heat dissipating conductor pattern 10 connected to one solder ball 6 is formed in a state separated from the heat dissipating conductor pattern 10 connected to another solder ball 6. That is, each of the solder balls 6 is provided on different wirings and must be electrically separated.
[0029]
In the above-described configuration, the heat generated by the semiconductor chip 2 is transmitted to the heat radiating conductor pattern 10 through the die attaching material 3, passes through the through hole 7, and reaches the solder ball 6. Then, it is discharged from the circuit board to another part. Therefore, it is preferable that the die attaching material 3 is an insulating adhesive and has a good thermal conductivity.
[0030]
Here, the solder ball 6 is originally provided as a signal or power supply terminal. In the present embodiment, it is not necessary to provide a heat dissipating solder ball separately from the solder ball 6. That is, the low thermal resistance type BGA type semiconductor package according to the present embodiment has a terminal configuration similar to that of a normal BGA type semiconductor package, and no solder balls for heat dissipation are provided at the center thereof. Therefore, a circuit board such as a mother board on which the low thermal resistance type BGA semiconductor package according to the present embodiment is mounted corresponds to a position immediately below the semiconductor chip 2 as in the case of a circuit board on which a normal BGA type semiconductor package is mounted. A wiring pattern can also be provided in the region, and an efficient wiring design can be achieved without increasing the size of the circuit board.
[0031]
Next, a low thermal resistance type BGA type semiconductor package as an example of the low thermal resistance type semiconductor device according to the second embodiment of the present invention will be described with reference to FIG. FIG. 6 is a sectional view of a part of a low thermal resistance BGA type semiconductor package as an example of the low thermal resistance type semiconductor device according to the second embodiment of the present invention. 6, parts that are the same as the parts shown in FIG. 3 are given the same reference numerals, and descriptions thereof will be omitted.
[0032]
The low thermal resistance type BGA type semiconductor package according to the second embodiment of the present invention has the same basic structure as the low thermal resistance type BGA type semiconductor package according to the first embodiment of the present invention shown in FIG. The difference is that the conductive pattern 10A is formed on the surface of the package substrate 1 opposite to the chip mounting surface 1b. That is, in the present embodiment, the heat dissipating conductor pattern 10A is formed on the back side of the package substrate 1 on which the solder balls 6 are provided.
[0033]
This embodiment is particularly suitable when the wiring pattern 1 a such as a signal line or a power supply line is formed on the back surface of the package substrate 1. That is, the conductor pattern 10A can be formed simultaneously with the formation of the wiring pattern 1a, and the conductor pattern can be formed without increasing the number of steps.
[0034]
The low thermal resistance type BGA type semiconductor package according to the second embodiment of the present invention is also the same as the normal BGA type semiconductor package, similar to the low thermal resistance type BGA type semiconductor package according to the first embodiment of the present invention described above. A terminal structure is not provided, and no heat dissipation solder ball is provided at the center. Therefore, a circuit board such as a mother board on which the low thermal resistance type BGA semiconductor package according to the present embodiment is mounted corresponds to a position immediately below the semiconductor chip 2 as in the case of a circuit board on which a normal BGA type semiconductor package is mounted. A wiring pattern can also be provided in the region, and an efficient wiring design can be achieved without increasing the size of the circuit board.
[0035]
Next, a low thermal resistance type BGA type semiconductor package as an example of the low thermal resistance type semiconductor device according to the third embodiment of the present invention will be described with reference to FIG. FIG. 7 is a cross-sectional view of a part of a low thermal resistance type BGA type semiconductor package as an example of the low thermal resistance type semiconductor device according to the third embodiment of the present invention. 7, parts that are the same as the parts shown in FIG. 3 are given the same reference numerals, and descriptions thereof will be omitted.
[0036]
The low thermal resistance type BGA type semiconductor package according to the third embodiment of the present invention has the same basic structure as the low thermal resistance type BGA type semiconductor package according to the first embodiment of the present invention shown in FIG. The difference is that the conductive pattern is formed on both the chip mounting surface 1b of the package substrate 1 and the opposite surface. That is, in the present embodiment, the heat dissipating conductor pattern 10 is formed on the semiconductor chip mounting surface 1b, and the heat dissipating conductor pattern 10A is formed on the back side of the package substrate 1 on which the solder balls 6 are provided.
[0037]
The low thermal resistance type BGA type semiconductor package according to the third embodiment of the present invention is also the same as the normal BGA type semiconductor package like the low thermal resistance type BGA type semiconductor package according to the first embodiment of the present invention described above. A terminal structure is not provided, and no heat dissipation solder ball is provided at the center. Therefore, a circuit board such as a mother board on which the low thermal resistance type BGA semiconductor package according to the present embodiment is mounted corresponds to a position immediately below the semiconductor chip 2 as in the case of a circuit board on which a normal BGA type semiconductor package is mounted. A wiring pattern can also be provided in the region, and an efficient wiring design can be achieved without increasing the size of the circuit board.
[0038]
Further, since the heat dissipating conductor patterns 10 and 10A are formed on both surfaces of the package substrate, the heat from the semiconductor chip 2 can be efficiently transmitted to the solder balls 6.
[0039]
Next, a low thermal resistance type BGA type semiconductor package as an example of the low thermal resistance type semiconductor device according to the fourth embodiment of the present invention will be described with reference to FIG. FIG. 8 is a partial cross-sectional view of a low thermal resistance type BGA type semiconductor package as an example of the low thermal resistance type semiconductor device according to the fourth embodiment of the present invention. 8, parts that are the same as the parts shown in FIG. 7 are given the same reference numerals, and descriptions thereof will be omitted.
[0040]
The low thermal resistance type BGA type semiconductor package according to the fourth embodiment of the present invention has the same basic structure as the low thermal resistance type BGA type semiconductor package according to the first embodiment of the present invention shown in FIG. The conductor pattern for use is formed on both the chip mounting surface 1 b and the opposite surface of the package substrate 1, and they are connected by the through hole 11. That is, in the present embodiment, the heat dissipating conductor pattern 10 is formed on the semiconductor chip mounting surface 1b, and the heat dissipating conductor pattern 10A is formed on the back side of the package substrate 1 on which the solder balls 6 are provided. A through hole 11 formed through the package substrate 1 is provided between the heat dissipation conductor pattern 10 and the heat dissipation conductor pattern 10A. In this case, the through-hole 11 has the same configuration as a normal through-hole for electrical connection and is metal plated inside the through-hole, but is not provided as an electrical connection, The heat dissipating conductor pattern 10 and the heat dissipating conductor pattern 10A are thermally connected to perform a function of promoting heat transfer from the heat dissipating conductor pattern 10 to the heat dissipating conductor pattern 10A.
[0041]
The low thermal resistance BGA type semiconductor package according to the fourth embodiment of the present invention is the same as the normal BGA type semiconductor package, similarly to the low thermal resistance type BGA semiconductor package according to the first embodiment of the present invention described above. A terminal structure is not provided, and no heat dissipation solder ball is provided at the center. Therefore, a circuit board such as a mother board on which the low thermal resistance type BGA semiconductor package according to the present embodiment is mounted corresponds to a position immediately below the semiconductor chip 2 as in the case of a circuit board on which a normal BGA type semiconductor package is mounted. A wiring pattern can also be provided in the region, and an efficient wiring design can be achieved without increasing the size of the circuit board.
[0042]
Further, since the heat dissipating conductor patterns 10 and 10A are formed on both surfaces of the package substrate and the through holes 11 are provided between them, the heat from the semiconductor chip 2 can be efficiently transmitted to the solder balls 6.
[0043]
Next, a low thermal resistance type BGA type semiconductor package as an example of a low thermal resistance type semiconductor device according to a fifth embodiment of the present invention will be described with reference to FIGS. FIG. 9 is a sectional view of a low thermal resistance type BGA type semiconductor package as an example of the low thermal resistance type semiconductor device according to the second embodiment of the present invention, and FIG. 10 shows a chip mounting surface of the package substrate shown in FIG. It is a top view. 9 and 10, parts that are the same as the parts shown in FIGS. 3 and 4 are given the same reference numerals, and descriptions thereof will be omitted.
[0044]
The basic structure of the low thermal resistance BGA type semiconductor package according to the fifth embodiment of the present invention is the same as that of the low thermal resistance type BGA type semiconductor package according to the first embodiment of the present invention shown in FIG. In addition to the heat dissipating conductor pattern 10 connected to the solder ball 6 on the inner periphery side, a heat dissipating conductor pattern 10B connected to the solder ball 6 outside the innermost periphery is provided. That is, in the present embodiment, the heat dissipating conductor pattern 10B passes between the solder balls 6 positioned on the innermost peripheral side and is also connected to the outer peripheral solder balls 6. Therefore, a large number of solder balls 6 can be used as heat dissipation solder balls, and the heat dissipation efficiency can be improved.
[0045]
In this embodiment, the example in which the heat radiation conductor patterns 10 and 10B are formed only on the chip mounting surface is shown. However, as in the second to fourth embodiments, the back surface of the package substrate 1 is formed. Alternatively, the heat dissipating conductor pattern 10B may be provided, and a through hole connecting these may be formed.
[0046]
In the first to fifth embodiments described above, the low thermal resistance type BGA type semiconductor package has been described. However, the present invention can also be applied to other types of semiconductor packages such as an LGA type semiconductor package. .
【Effect of the invention】
As described above, according to the present invention, various effects described below can be realized.
According to the first aspect of the present invention, the heat generated in the semiconductor chip is transmitted to the external connection terminal via the conductor pattern extending in the mounting area of the semiconductor chip, and is released to the outside from the external connection terminal. That is, it is not necessary to provide a connection terminal for heat dissipation near the semiconductor mounting area, and heat can be radiated using an external connection terminal for signal or power supply. Therefore, the circuit board on which the semiconductor device according to the present invention is mounted does not need to form a terminal for connecting the external connection terminal for heat dissipation, and the wiring pattern on the circuit board can be freely designed. The area can be used effectively.
[0047]
According to the second aspect of the present invention, the conductor pattern can be simultaneously formed in the process of forming the wiring pattern of the package substrate, and the manufacturing cost of the semiconductor device can be reduced.
[0048]
According to the third aspect of the present invention, the conductor pattern can be formed on the surface of the package substrate on which the wiring pattern is formed, and there is no need to provide a step of forming only the conductor pattern.
[0049]
According to the invention described in claim 4, since the conductor patterns are provided on both surfaces of the package substrate and they are connected through the through holes, the heat of the semiconductor chip can be efficiently transmitted to the external connection terminals.
[0050]
According to the invention described in claim 5, the number of external connection terminals that can be used for heat dissipation increases, and the heat dissipation efficiency can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a conventional low thermal resistance type BGA type semiconductor package;
2 is a plan view showing a chip mounting surface of the package substrate shown in FIG. 1; FIG.
FIG. 3 is a cross-sectional view of a BGA type semiconductor package which is an example of a low thermal resistance type semiconductor device according to the first embodiment of the invention.
4 is a plan view showing a chip mounting surface of the package substrate shown in FIG. 3; FIG.
5 is an enlarged cross-sectional view of a part of the BGA type semiconductor package shown in FIG. 3;
FIG. 6 is a partial cross-sectional view of a low thermal resistance type BGA type semiconductor package as an example of a low thermal resistance type semiconductor device according to a second embodiment of the present invention;
FIG. 7 is a partial cross-sectional view of a low thermal resistance BGA type semiconductor package as an example of a low thermal resistance type semiconductor device according to a third embodiment of the present invention;
FIG. 8 is a partial cross-sectional view of a low thermal resistance type BGA type semiconductor package as an example of a low thermal resistance type semiconductor device according to a fourth embodiment of the present invention;
FIG. 9 is a partial cross-sectional view of a low thermal resistance type BGA type semiconductor package as an example of a low thermal resistance type semiconductor device according to a fifth embodiment of the present invention;
10 is a plan view showing a chip mounting surface of the package substrate shown in FIG. 9. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Package substrate 1a Wiring pattern 1b Chip mounting surface 2 Semiconductor chip 3 Die attachment material 4 Bonding wire 5 Sealing resin 6 Solder ball 7, 11 Through hole 10, 10A, 10B Heat dissipation conductor pattern

Claims (5)

パッケージ基板のチップ搭載面に半導体チップが搭載され、該チップ搭載面の反対側の面において前記半導体チップの周辺領域に複数の外部接続端子が設けられた半導体装置であって、
前記半導体チップが搭載された領域内から前記半導体チップが搭載された領域外まで延在し、且つ各々が前記外部接続端子の一つのみに接続され、互いに電気的に分離された複数の導体パターンと、
前記半導体チップが搭載された領域外で延在し、前記半導体チップの電極に電気的に接続された配線パターンと
を有し、
前記導体パターンは、前記半導体チップが搭載された領域外においてスルーホールにより前記外部接続端子に接続され、且つ前記半導体チップの電極に接続されないことを特徴とする半導体装置。A semiconductor device in which a semiconductor chip is mounted on a chip mounting surface of a package substrate, and a plurality of external connection terminals are provided in a peripheral region of the semiconductor chip on a surface opposite to the chip mounting surface,
A plurality of conductor patterns extending from the area where the semiconductor chip is mounted to the outside of the area where the semiconductor chip is mounted , and each being connected to only one of the external connection terminals and electrically separated from each other When,
A wiring pattern extending outside a region where the semiconductor chip is mounted and electrically connected to an electrode of the semiconductor chip;
The semiconductor device , wherein the conductor pattern is connected to the external connection terminal by a through hole outside the region where the semiconductor chip is mounted, and is not connected to an electrode of the semiconductor chip. 請求項１記載の半導体装置であって、
前記導体パターンは、前記パッケージ基板の前記配線パターンが形成された面に形成され、且つ前記配線パターンと同じ材料であることを特徴とする半導体装置。The semiconductor device according to claim 1,
The semiconductor device, wherein the conductor pattern is formed on a surface of the package substrate on which the wiring pattern is formed, and is made of the same material as the wiring pattern. 請求項１又は２記載の半導体装置であって、
前記導体パターンは、前記パッケージ基板のチップ搭載面とチップ搭載面の反対側の面との少なくとも一方に形成されたことを特徴とする半導体装置。A semiconductor device according to claim 1 or 2,
The semiconductor device according to claim 1, wherein the conductor pattern is formed on at least one of a chip mounting surface and a surface opposite to the chip mounting surface of the package substrate. 請求項１又は２記載の半導体装置であって、
前記導体パターンは、前記パッケージ基板のチップ搭載面とチップ搭載面の反対側の面との両面に形成され、両面に形成された対応する前記導体パターンは前記パッケージ基板を貫通して延在するスルーホールにより接続されたことを特徴とする半導体装置。A semiconductor device according to claim 1 or 2,
The conductor pattern is formed on both surfaces of the chip mounting surface of the package substrate and the surface opposite to the chip mounting surface, and the corresponding conductor pattern formed on both surfaces extends through the package substrate. A semiconductor device characterized by being connected by a hole. 請求項１又は２記載の半導体装置であって、
前記導体パターンは、前記外部接続端子のうち半導体チップに最も近い列に配置された外部接続端子に接続された第１の導体パターンと、前記外部接続端子のうち半導体チップに最も近い列に配置された外部接続端子以外の外部接続端子に接続された第２の導体パターンとを含むことを特徴とする半導体装置。A semiconductor device according to claim 1 or 2,
The conductor pattern is arranged in the first conductor pattern connected to the external connection terminal arranged in the row closest to the semiconductor chip among the external connection terminals, and in the row closest to the semiconductor chip in the external connection terminal. And a second conductor pattern connected to an external connection terminal other than the external connection terminal.
JP2001184781A 2001-06-19 2001-06-19 Semiconductor device Expired - Fee Related JP4934915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001184781A JP4934915B2 (en) 2001-06-19 2001-06-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001184781A JP4934915B2 (en) 2001-06-19 2001-06-19 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2003007914A JP2003007914A (en) 2003-01-10
JP4934915B2 true JP4934915B2 (en) 2012-05-23

Family

ID=19024486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001184781A Expired - Fee Related JP4934915B2 (en) 2001-06-19 2001-06-19 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4934915B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4589743B2 (en) * 2005-01-31 2010-12-01 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2006261255A (en) * 2005-03-16 2006-09-28 Matsushita Electric Ind Co Ltd Semiconductor device
JP4312766B2 (en) 2006-01-27 2009-08-12 シャープ株式会社 Semiconductor device
JP5774922B2 (en) * 2011-07-01 2015-09-09 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit device
JP6538396B2 (en) * 2015-03-27 2019-07-03 株式会社ジェイデバイス Semiconductor device

Also Published As

Publication number Publication date
JP2003007914A (en) 2003-01-10

Similar Documents

Publication Publication Date Title
KR100391093B1 (en) Ball Grid Array package mounting heat sink
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
JP3123638B2 (en) Semiconductor device
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US5394298A (en) Semiconductor devices
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP6021504B2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
JPH04256342A (en) Semiconductor package
JPH0917919A (en) Semiconductor device
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
US20040253767A1 (en) Thermally enhanced component substrate
US7309838B2 (en) Multi-layered circuit board assembly with improved thermal dissipation
US20070291457A1 (en) IC packages with internal heat dissipation structures
JP4934915B2 (en) Semiconductor device
JPH09326450A (en) Semiconductor device and its manufacture
JPH05175407A (en) Semiconductor mounting board
KR20020010489A (en) An integrated circuit package
JP2000188359A (en) Semiconductor package
JP2007157801A (en) Semiconductor module and its manufacturing method
JP2000315747A (en) Semiconductor package
JPH09330994A (en) Semiconductor device
JPH0897336A (en) Semiconductor device
JP3576228B2 (en) Surface mount type semiconductor device
JP3408375B2 (en) Semiconductor device
KR100212392B1 (en) Semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees