JPH08167578A - 化合物半導体集積回路の製造方法 - Google Patents
化合物半導体集積回路の製造方法Info
- Publication number
- JPH08167578A JPH08167578A JP6332813A JP33281394A JPH08167578A JP H08167578 A JPH08167578 A JP H08167578A JP 6332813 A JP6332813 A JP 6332813A JP 33281394 A JP33281394 A JP 33281394A JP H08167578 A JPH08167578 A JP H08167578A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electromagnetic wave
- compound semiconductor
- epitaxial growth
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Lasers (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Optical Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 組成波長の異なる半導体層を、大きな格子歪
みを伴うことなく形成しうるようにする。 【構成】 ｎ−ＩｎＰ基板１０１上に、第１ＳｉＯ2 膜
１２２、第１Ｔｉ膜１２３、Ａｕ膜１２４、第２Ｔｉ膜
１２５を順次積層する。アクティブガイド領域１０７の
金属膜を除去する。第２ＳｉＯ2 膜１２６を堆積する
〔図４（ａ）〕。この膜をパターニングして、一対のス
トライプ形状マスク１２９を形成する〔図４（ｂ）〕。
選択的ＭＯＶＰＥ結晶成長によって、ｎ−ＩｎＰバッフ
ァ層１３１、ｉ−ＩｎＧａＡｓＰガイド層、ｐ−ＩｎＰ
クラッド層１３３を順次積層する。ＩｎＧａＡｓＰ成長
時に金属膜のあるパッシブガイド領域１０８では基板温
度が高くなるので、Ｐの比率の高いＩｎＧａＡｓＰが形
成される〔図４（ｃ）〕。
みを伴うことなく形成しうるようにする。 【構成】 ｎ−ＩｎＰ基板１０１上に、第１ＳｉＯ2 膜
１２２、第１Ｔｉ膜１２３、Ａｕ膜１２４、第２Ｔｉ膜
１２５を順次積層する。アクティブガイド領域１０７の
金属膜を除去する。第２ＳｉＯ2 膜１２６を堆積する
〔図４（ａ）〕。この膜をパターニングして、一対のス
トライプ形状マスク１２９を形成する〔図４（ｂ）〕。
選択的ＭＯＶＰＥ結晶成長によって、ｎ−ＩｎＰバッフ
ァ層１３１、ｉ−ＩｎＧａＡｓＰガイド層、ｐ−ＩｎＰ
クラッド層１３３を順次積層する。ＩｎＧａＡｓＰ成長
時に金属膜のあるパッシブガイド領域１０８では基板温
度が高くなるので、Ｐの比率の高いＩｎＧａＡｓＰが形
成される〔図４（ｃ）〕。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体集積回路
の製造方法に関し、特に、横方向に連続して組成の異な
る（したがって、バンドギャップの異なる）半導体層が
形成されてなる化合物半導体集積回路の製造方法に関す
るものである。
の製造方法に関し、特に、横方向に連続して組成の異な
る（したがって、バンドギャップの異なる）半導体層が
形成されてなる化合物半導体集積回路の製造方法に関す
るものである。
【０００２】
【従来の技術】半導体レーザ、半導体受光素子、半導体
変調器等の機能素子を同一基板上に集積化した光半導体
集積回路の研究開発が現在活発に行われるようになって
きている。これは、集積化により個々の機能素子同士を
光ファイバ等の受動導波路で接続する必要がなくなるた
め小型化が可能となり、さらに受動導波路との接続工程
等を簡略化できるによるコスト低減効果等を期待できる
ためである。
変調器等の機能素子を同一基板上に集積化した光半導体
集積回路の研究開発が現在活発に行われるようになって
きている。これは、集積化により個々の機能素子同士を
光ファイバ等の受動導波路で接続する必要がなくなるた
め小型化が可能となり、さらに受動導波路との接続工程
等を簡略化できるによるコスト低減効果等を期待できる
ためである。
【０００３】このような光集積回路の従来例としては、
桐原等が電気学会光・量子デバイス研究資料ＯＱＤ−９
０−６１に光アンプを集積化した光スイッチを報告して
おり、受動素子である光導波路の材料の波長組成（ある
組成の半導体材料の禁制帯幅に対応する波長）を能動素
子である光アンプの波長組成よりも短波長にすること
で、吸収損失を低減化している。而して、この従来例で
は、受動導波路と光アンプのガイド層の波長組成を変え
るために、各々の波長に対応する組成の半導体を別々の
結晶成長工程によって形成し、同一基板上に異なる波長
組成の結晶を集積していた。
桐原等が電気学会光・量子デバイス研究資料ＯＱＤ−９
０−６１に光アンプを集積化した光スイッチを報告して
おり、受動素子である光導波路の材料の波長組成（ある
組成の半導体材料の禁制帯幅に対応する波長）を能動素
子である光アンプの波長組成よりも短波長にすること
で、吸収損失を低減化している。而して、この従来例で
は、受動導波路と光アンプのガイド層の波長組成を変え
るために、各々の波長に対応する組成の半導体を別々の
結晶成長工程によって形成し、同一基板上に異なる波長
組成の結晶を集積していた。
【０００４】したがって、結晶成長工程数が少なくとも
波長組成の異なる機能素子の個数回必要となるため何回
も成長工程を重ねる必要があり、デバイスの製造歩留り
が悪化し、それぞれの機能素子を単体で製造する場合に
比べても製造コストが大きくなってしまうという問題点
があった。
波長組成の異なる機能素子の個数回必要となるため何回
も成長工程を重ねる必要があり、デバイスの製造歩留り
が悪化し、それぞれの機能素子を単体で製造する場合に
比べても製造コストが大きくなってしまうという問題点
があった。
【０００５】上記問題点を改善する従来例として、Ｉｎ
Ｐ基板上に予めＳｉＯ2 によるストライプマスクを形成
し、有機金属気相成長法（ＭＯＶＰＥ法）によって非マ
スク領域に選択的にＩｎＧａＡｓＰを結晶成長させて、
同一基板上に波長組成が異なる分布帰還型レーザ（ＤＦ
Ｂ−ＬＤ）と電界吸収型光変調器（ＥＡ−ＭＯＤ）を集
積化する事例が加藤等によって、Electronics Letters
vol.28（1992）p.153に報告されている。
Ｐ基板上に予めＳｉＯ2 によるストライプマスクを形成
し、有機金属気相成長法（ＭＯＶＰＥ法）によって非マ
スク領域に選択的にＩｎＧａＡｓＰを結晶成長させて、
同一基板上に波長組成が異なる分布帰還型レーザ（ＤＦ
Ｂ−ＬＤ）と電界吸収型光変調器（ＥＡ−ＭＯＤ）を集
積化する事例が加藤等によって、Electronics Letters
vol.28（1992）p.153に報告されている。
【０００６】この従来例では、選択的ＭＯＶＰＥ結晶成
長用のマスクのストライプ幅が広くなるほど非マスク領
域へのＩｎの採り込まれる率が大きくなる原理を利用し
ており、選択的に成長された結晶中のIII 族（ここでは
Ｉｎ、Ｇａ）の比を変化させてＩｎＧａＡｓＰの波長組
成を変化させていた。
長用のマスクのストライプ幅が広くなるほど非マスク領
域へのＩｎの採り込まれる率が大きくなる原理を利用し
ており、選択的に成長された結晶中のIII 族（ここでは
Ｉｎ、Ｇａ）の比を変化させてＩｎＧａＡｓＰの波長組
成を変化させていた。
【０００７】
【発明が解決しようとする課題】上述したマスクのスト
ライプ幅によって波長組成の異なる半導体層をエピタキ
シャル成長させる従来例では、組成の違いがIII 族元素
の比を変化させることによって達成されているため以下
のような問題が生じる。
ライプ幅によって波長組成の異なる半導体層をエピタキ
シャル成長させる従来例では、組成の違いがIII 族元素
の比を変化させることによって達成されているため以下
のような問題が生じる。
【０００８】図１の破線は、上記の手法によって形成さ
れた半導体層の、波長組成の変化Δλ（ｎｍ）と格子歪
みΔａ／ａ（％）の関係を示すグラフである。一般に発
光素子と受動導波路を集積化する場合、受動導波路での
光の吸収損失を避けるために、受動導波路の波長組成は
発光素子の波長組成よりも短波長である必要がある。と
ころが図１の破線に示すように、従来の方法で波長組成
を１００ｎｍ以上変化させると、格子歪みは０．５％以
上となり、過大な格子歪みのために良好な品質の結晶が
得られないという問題があった。
れた半導体層の、波長組成の変化Δλ（ｎｍ）と格子歪
みΔａ／ａ（％）の関係を示すグラフである。一般に発
光素子と受動導波路を集積化する場合、受動導波路での
光の吸収損失を避けるために、受動導波路の波長組成は
発光素子の波長組成よりも短波長である必要がある。と
ころが図１の破線に示すように、従来の方法で波長組成
を１００ｎｍ以上変化させると、格子歪みは０．５％以
上となり、過大な格子歪みのために良好な品質の結晶が
得られないという問題があった。
【０００９】本発明はこの点に鑑みてなされたものであ
って、その目的は、第１に、同一のエピタキシャル成長
工程において波長組成の異なる半導体層を成長させうる
ようにして製造歩留りの向上と製造コストの低減化を図
ることであり、第２に、波長組成の異なる半導体層をよ
り少ない格子歪みにおいて形成しうるようにすることで
ある。
って、その目的は、第１に、同一のエピタキシャル成長
工程において波長組成の異なる半導体層を成長させうる
ようにして製造歩留りの向上と製造コストの低減化を図
ることであり、第２に、波長組成の異なる半導体層をよ
り少ない格子歪みにおいて形成しうるようにすることで
ある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体基板上に波長組成の異なる
化合物半導体層が横方向に連続して形成されている部分
を含む化合物半導体集積回路を製造するに際して、エピ
タキシャル成長が行われる基板表面を部分的に異なる温
度に維持しておき、その状態で気相成長法により選択エ
ピタキシャル成長を行わせることを特徴とする化合物半
導体集積回路の製造方法、が提供される。
め、本発明によれば、半導体基板上に波長組成の異なる
化合物半導体層が横方向に連続して形成されている部分
を含む化合物半導体集積回路を製造するに際して、エピ
タキシャル成長が行われる基板表面を部分的に異なる温
度に維持しておき、その状態で気相成長法により選択エ
ピタキシャル成長を行わせることを特徴とする化合物半
導体集積回路の製造方法、が提供される。
【００１１】より具体的には、例えば、選択エピタキシ
ャル成長が行われる領域を挟んでその両側に、部分的に
形成された金属膜を有するストライプ状マスク、あるい
は、部分的に電磁波吸収（反射）能力が高くなされた電
磁波吸収（反射）体からなるストライプ状マスクを形成
しておくことをにより、基板表面の温度を部分的に異な
らしめて成長を行わせる。
ャル成長が行われる領域を挟んでその両側に、部分的に
形成された金属膜を有するストライプ状マスク、あるい
は、部分的に電磁波吸収（反射）能力が高くなされた電
磁波吸収（反射）体からなるストライプ状マスクを形成
しておくことをにより、基板表面の温度を部分的に異な
らしめて成長を行わせる。
【００１２】
【作用】本発明においては、選択エピタキシャル成長が
行われる半導体基板表面に基板温度の異なる部分を設け
ておき、この状態で気相法によりエピタキシャル成長を
行わせる。図２は、ＩｎＧａＡｓＰの波長組成と成長温
度の関係を示すグラフである。気相中のＰＨ3 分圧が同
一であっても成長温度が高くなると、ＰＨ3 分解が促進
され、結晶中に取り込まれるＰの濃度が高まり、その結
果、高温度領域に成長する半導体層の波長組成は他の領
域のそれより短くなる。
行われる半導体基板表面に基板温度の異なる部分を設け
ておき、この状態で気相法によりエピタキシャル成長を
行わせる。図２は、ＩｎＧａＡｓＰの波長組成と成長温
度の関係を示すグラフである。気相中のＰＨ3 分圧が同
一であっても成長温度が高くなると、ＰＨ3 分解が促進
され、結晶中に取り込まれるＰの濃度が高まり、その結
果、高温度領域に成長する半導体層の波長組成は他の領
域のそれより短くなる。
【００１３】また、図１の実線は、ＩｎＧａＡｓＰ結晶
中のIII 族元素比を一定に保ったまま、ＩｎＧａＡｓＰ
結晶中のＶ族元素比（ここでは、Ａｓ、Ｐ）を変化させ
た時の波長組成変化Δλ（ｎｍ）と格子歪みΔａ／ａ
（％）の関係を示したグラフである。Ｖ族元素比を変化
させても、図１において破線で示したIII 族元素比を変
化させた場合と同様に波長組成変化が得られる。しか
も、Ｖ族元素比を変化させた場合には波長組成変化が１
５０ｎｍ変化しても格子歪みは０．３％程度と小さい。
中のIII 族元素比を一定に保ったまま、ＩｎＧａＡｓＰ
結晶中のＶ族元素比（ここでは、Ａｓ、Ｐ）を変化させ
た時の波長組成変化Δλ（ｎｍ）と格子歪みΔａ／ａ
（％）の関係を示したグラフである。Ｖ族元素比を変化
させても、図１において破線で示したIII 族元素比を変
化させた場合と同様に波長組成変化が得られる。しか
も、Ｖ族元素比を変化させた場合には波長組成変化が１
５０ｎｍ変化しても格子歪みは０．３％程度と小さい。
【００１４】したがって、選択エピタキシャル成長を行
わせる半導体領域に温度差がある状態で結晶成長を行わ
せる本発明により、波長組成の異なる半導体層をより少
ない格子歪みにおいて実現することが可能になる。よっ
て、本発明により、光集積回路のような半導体集積回路
を高品質のエピタキシャル成長層により形成することが
可能になり、高歩留りで高い品質のデバイスを提供する
ことが可能になる。
わせる半導体領域に温度差がある状態で結晶成長を行わ
せる本発明により、波長組成の異なる半導体層をより少
ない格子歪みにおいて実現することが可能になる。よっ
て、本発明により、光集積回路のような半導体集積回路
を高品質のエピタキシャル成長層により形成することが
可能になり、高歩留りで高い品質のデバイスを提供する
ことが可能になる。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図３（ａ）〜（ｃ）、図４（ａ）〜
（ｃ）は、本発明の第１の実施例における製造工程を順
に示した工程順斜視図である。なお、この実施例は、集
積化光ガイド層の製造方法に関するものである。まず、
図３（ａ）に示すように、ｎ−ＩｎＰ基板１０１上に熱
ＣＶＤ法により、第１ＳｉＯ2 膜１２２を１０００Å程
度の膜厚に堆積する。
て説明する。 ［第１の実施例］図３（ａ）〜（ｃ）、図４（ａ）〜
（ｃ）は、本発明の第１の実施例における製造工程を順
に示した工程順斜視図である。なお、この実施例は、集
積化光ガイド層の製造方法に関するものである。まず、
図３（ａ）に示すように、ｎ−ＩｎＰ基板１０１上に熱
ＣＶＤ法により、第１ＳｉＯ2 膜１２２を１０００Å程
度の膜厚に堆積する。
【００１６】その後、スパッタリング法により、図３
（ｂ）に示すように、第１Ｔｉ膜１２３、Ａｕ膜１２
４、第２Ｔｉ膜１２５を順次積層する。各層の厚さは、
第１Ｔｉ膜１２３が５００Å、Ａｕ膜１２４が４０００
Å、第２Ｔｉ膜１２５が５００Å程度である。次に、将
来アクティブガイド層が形成されるアクティブガイド領
域１０７の第２Ｔｉ膜１２５、Ａｕ膜１２４、第１Ｔｉ
膜１２３を通常のフォトリソグラフィ法およびウェット
エッチング法により除去し、将来パッシブガイド層が形
成されるパッシブガイド領域１０８にのみ金属膜を残す
〔図３（ｃ）〕。
（ｂ）に示すように、第１Ｔｉ膜１２３、Ａｕ膜１２
４、第２Ｔｉ膜１２５を順次積層する。各層の厚さは、
第１Ｔｉ膜１２３が５００Å、Ａｕ膜１２４が４０００
Å、第２Ｔｉ膜１２５が５００Å程度である。次に、将
来アクティブガイド層が形成されるアクティブガイド領
域１０７の第２Ｔｉ膜１２５、Ａｕ膜１２４、第１Ｔｉ
膜１２３を通常のフォトリソグラフィ法およびウェット
エッチング法により除去し、将来パッシブガイド層が形
成されるパッシブガイド領域１０８にのみ金属膜を残す
〔図３（ｃ）〕。
【００１７】次に、再び熱ＣＶＤ法により第２ＳｉＯ2
膜１２６を１０００Å程度堆積する〔図４（ａ）〕。こ
の後、通常のフォトリソグラフィ法およびウェットエッ
チング法により第２ＳｉＯ2 膜１２６、第２Ｔｉ膜１２
５、Ａｕ膜１２４、第１Ｔｉ膜１２３、第１ＳｉＯ2 膜
１２２を選択的に除去して、図４（ｂ）に示すように、
選択ＭＯＶＰＥ成長用の一対のストライプ形状マスク１
２９を形成する。ここで、ストライプ幅１２７は２０μ
ｍ、選択成長の行われる空隙部１２８の幅は１．５μｍ
である。
膜１２６を１０００Å程度堆積する〔図４（ａ）〕。こ
の後、通常のフォトリソグラフィ法およびウェットエッ
チング法により第２ＳｉＯ2 膜１２６、第２Ｔｉ膜１２
５、Ａｕ膜１２４、第１Ｔｉ膜１２３、第１ＳｉＯ2 膜
１２２を選択的に除去して、図４（ｂ）に示すように、
選択ＭＯＶＰＥ成長用の一対のストライプ形状マスク１
２９を形成する。ここで、ストライプ幅１２７は２０μ
ｍ、選択成長の行われる空隙部１２８の幅は１．５μｍ
である。
【００１８】この後、選択的ＭＯＶＰＥ結晶成長によっ
て、ｎ−ＩｎＰバッファ層１３１、ｉ−ＩｎＧａＡｓＰ
ガイド層、ｐ−ＩｎＰクラッド層１３３を順次積層し、
一対のストライプ形状マスク１２９を除去する。ＭＯＶ
ＰＥ結晶成長において、有機金属材料としては、トリエ
チルガリウム、トリメチルインディウムを用い、Ｖ族ガ
スとしてはＡｓＨ3 、ＰＨ3 を用いる。キャリアガスと
してはＨ2 を用い、成長圧力は１／１０気圧程度とす
る。
て、ｎ−ＩｎＰバッファ層１３１、ｉ−ＩｎＧａＡｓＰ
ガイド層、ｐ−ＩｎＰクラッド層１３３を順次積層し、
一対のストライプ形状マスク１２９を除去する。ＭＯＶ
ＰＥ結晶成長において、有機金属材料としては、トリエ
チルガリウム、トリメチルインディウムを用い、Ｖ族ガ
スとしてはＡｓＨ3 、ＰＨ3 を用いる。キャリアガスと
してはＨ2 を用い、成長圧力は１／１０気圧程度とす
る。
【００１９】基板はカーボンサセプタ上に載せ、ＲＦ加
熱により、成長基板温度を６００℃程度とする。この
時、空隙部１２８のパッシブガイド領域１０８では、第
１Ｔｉ膜１２３、Ａｕ膜１２４および第２Ｔｉ膜１２５
を含むマスクに挟まれているため、基板加熱の輻射熱に
より部分的に温度が上昇する。このため、ＰＨ3 の分解
がパッシブガイド領域１０８において部分的に促進さ
れ、ＩｎＧａＡｓＰ結晶中のＰ濃度が上昇する。
熱により、成長基板温度を６００℃程度とする。この
時、空隙部１２８のパッシブガイド領域１０８では、第
１Ｔｉ膜１２３、Ａｕ膜１２４および第２Ｔｉ膜１２５
を含むマスクに挟まれているため、基板加熱の輻射熱に
より部分的に温度が上昇する。このため、ＰＨ3 の分解
がパッシブガイド領域１０８において部分的に促進さ
れ、ＩｎＧａＡｓＰ結晶中のＰ濃度が上昇する。
【００２０】したがって、前記ｉ−ＩｎＧａＡｓＰガイ
ド層は、パッシブガイド領域１０８では、１．１５μｍ
組成ｉ−ＩｎＧａＡｓＰパッシブガイド層１０２、アク
ティブガイド領域１０７では、１．３μｍ組成ｉ−Ｉｎ
ＧａＡｓＰアクティブガイド層１０３となる〔図４
（ｃ）〕。すなわち、本実施例により、１．１５μｍ組
成ｉ−ＩｎＧａＡｓＰパッシブガイド層１０２と１．３
μｍ組成ｉ−ＩｎＧａＡｓＰアクティブガイド層１０３
を光導波路方向に連続して集積化した光ガイド層が得ら
れる。
ド層は、パッシブガイド領域１０８では、１．１５μｍ
組成ｉ−ＩｎＧａＡｓＰパッシブガイド層１０２、アク
ティブガイド領域１０７では、１．３μｍ組成ｉ−Ｉｎ
ＧａＡｓＰアクティブガイド層１０３となる〔図４
（ｃ）〕。すなわち、本実施例により、１．１５μｍ組
成ｉ−ＩｎＧａＡｓＰパッシブガイド層１０２と１．３
μｍ組成ｉ−ＩｎＧａＡｓＰアクティブガイド層１０３
を光導波路方向に連続して集積化した光ガイド層が得ら
れる。
【００２１】本実施例において、アクティブガイド領域
１０７の波長組成とパッシブガイド領域１０８の波長組
成では１５０ｎｍ違う。この波長組成変化は、結晶中の
ＡｓとＰの比が変化することによって得られている。図
１を参照すると、この波長組成差を得るためにエピタキ
シャル成長結晶中に導入される格子歪みは０．３％程度
と小さい。したがって、欠陥の少ないエピタキシャル層
を得ることができ、また高い歩留りにおいて製造するこ
とが可能になる。
１０７の波長組成とパッシブガイド領域１０８の波長組
成では１５０ｎｍ違う。この波長組成変化は、結晶中の
ＡｓとＰの比が変化することによって得られている。図
１を参照すると、この波長組成差を得るためにエピタキ
シャル成長結晶中に導入される格子歪みは０．３％程度
と小さい。したがって、欠陥の少ないエピタキシャル層
を得ることができ、また高い歩留りにおいて製造するこ
とが可能になる。
【００２２】［第２の実施例］次に、本発明の第２の実
施例について説明する。この実施例も集積化光ガイド層
の製造方法に関する。図５（ａ）、（ｂ）、図６
（ａ）、（ｂ）は、第２の実施例における製造工程を順
に示した工程順斜視図である。まず、図５（ａ）に示す
ように、ｎ−ＩｎＰ基板２０１上に、スパッタリング法
により、ＳｉＯ2 第１λ／４膜２１０、Ａｌ2 Ｏ3 第２
λ／４膜２１１、ＳｉＯ2 第３λ／４膜２１２、Ａｌ2
Ｏ3 第４λ／４膜２１３、ＳｉＯ2 λ／２膜２１４から
なる半反射膜を堆積する。
施例について説明する。この実施例も集積化光ガイド層
の製造方法に関する。図５（ａ）、（ｂ）、図６
（ａ）、（ｂ）は、第２の実施例における製造工程を順
に示した工程順斜視図である。まず、図５（ａ）に示す
ように、ｎ−ＩｎＰ基板２０１上に、スパッタリング法
により、ＳｉＯ2 第１λ／４膜２１０、Ａｌ2 Ｏ3 第２
λ／４膜２１１、ＳｉＯ2 第３λ／４膜２１２、Ａｌ2
Ｏ3 第４λ／４膜２１３、ＳｉＯ2 λ／２膜２１４から
なる半反射膜を堆積する。
【００２３】各層の厚さは、ＳｉＯ2 第１λ／４膜２１
０が８４０Å程度、Ａｌ2 Ｏ3 第２λ／４膜２１１が３
７０Å程度、ＳｉＯ2 第３λ／４膜２１２が８４０Å程
度、Ａｌ2 Ｏ3 第４λ／４膜２１３が３７０Å程度、Ｓ
ｉＯ2 λ／２膜２１４が１６７０Å程度とする。この
後、通常のフォトリソグラフィ法およびウェットエッチ
ング法を用いて、図５（ｂ）に示すように、パッシブガ
イド領域２０８のＳｉＯ2 λ／２膜２１４、Ａｌ2 Ｏ3
第４λ／４膜２１３、ＳｉＯ2 第３λ／４膜２１２、Ａ
ｌ2 Ｏ3 第２λ／４膜２１１を除去する。
０が８４０Å程度、Ａｌ2 Ｏ3 第２λ／４膜２１１が３
７０Å程度、ＳｉＯ2 第３λ／４膜２１２が８４０Å程
度、Ａｌ2 Ｏ3 第４λ／４膜２１３が３７０Å程度、Ｓ
ｉＯ2 λ／２膜２１４が１６７０Å程度とする。この
後、通常のフォトリソグラフィ法およびウェットエッチ
ング法を用いて、図５（ｂ）に示すように、パッシブガ
イド領域２０８のＳｉＯ2 λ／２膜２１４、Ａｌ2 Ｏ3
第４λ／４膜２１３、ＳｉＯ2 第３λ／４膜２１２、Ａ
ｌ2 Ｏ3 第２λ／４膜２１１を除去する。
【００２４】続いて、再び通常のフォトリソグラフィ法
およびウェットエッチング法を用いて、ＳｉＯ2 λ／２
膜２１４、Ａｌ2 Ｏ3 第４λ／４膜２１３、ＳｉＯ2 第
３λ／４膜２１２、Ａｌ2 Ｏ3 第２λ／４膜２１１およ
びＳｉＯ2 第１λ／４膜２１０を選択的に除去して、図
６（ａ）に示すように、選択的ＭＯＶＰＥ結晶成長用の
一対のストライプ形状マスク２２９を形成する。ここ
で、ストライプ幅２２７は２０μｍ、選択エピタキシャ
ル成長の行われる空隙部２２８の幅は１．５μｍであ
る。
およびウェットエッチング法を用いて、ＳｉＯ2 λ／２
膜２１４、Ａｌ2 Ｏ3 第４λ／４膜２１３、ＳｉＯ2 第
３λ／４膜２１２、Ａｌ2 Ｏ3 第２λ／４膜２１１およ
びＳｉＯ2 第１λ／４膜２１０を選択的に除去して、図
６（ａ）に示すように、選択的ＭＯＶＰＥ結晶成長用の
一対のストライプ形状マスク２２９を形成する。ここ
で、ストライプ幅２２７は２０μｍ、選択エピタキシャ
ル成長の行われる空隙部２２８の幅は１．５μｍであ
る。
【００２５】この後、選択的ＭＯＶＰＥ結晶成長によっ
て、ｎ−ＩｎＰバッファ層２３１、ｉ−ＩｎＧａＡｓＰ
ガイド層、ｐ−ＩｎＰクラッド層２３３を順次積層し、
その後一対のストライプ形状マスク２２９を除去する。
ＭＯＶＰＥ結晶成長において、有機金属材料としては、
トリエチルガリウム、トリメチルインディウムを用い、
Ｖ族ガスとしてはＡｓＨ3 、ＰＨ3 を用いる。キャリア
ガスとしてはＨ2 を用い、成長圧力は１／１０気圧程度
とする。基板はカーボンサセプタ上に載せ、ＲＦ加熱に
より、成長基板温度を６００℃程度とする。
て、ｎ−ＩｎＰバッファ層２３１、ｉ−ＩｎＧａＡｓＰ
ガイド層、ｐ−ＩｎＰクラッド層２３３を順次積層し、
その後一対のストライプ形状マスク２２９を除去する。
ＭＯＶＰＥ結晶成長において、有機金属材料としては、
トリエチルガリウム、トリメチルインディウムを用い、
Ｖ族ガスとしてはＡｓＨ3 、ＰＨ3 を用いる。キャリア
ガスとしてはＨ2 を用い、成長圧力は１／１０気圧程度
とする。基板はカーボンサセプタ上に載せ、ＲＦ加熱に
より、成長基板温度を６００℃程度とする。
【００２６】この成長中にウェハ全面にＡｒレーザ光
（波長４８８ｎｍ）を照射する。ここで、選択的ＭＯＶ
ＰＥ結晶成長用の一対のストライプ形状マスク２２９が
パッシブガイド領域２０８では反射率５％以下の反射防
止膜、アクティブガイド領域２０７では反射率９５％以
上の半反射膜となっており、パッシブガイド領域２０８
では、Ａｒレーザ光をｎ−ＩｎＰ基板が吸収し、この吸
収により部分的に基板温度が上昇する。
（波長４８８ｎｍ）を照射する。ここで、選択的ＭＯＶ
ＰＥ結晶成長用の一対のストライプ形状マスク２２９が
パッシブガイド領域２０８では反射率５％以下の反射防
止膜、アクティブガイド領域２０７では反射率９５％以
上の半反射膜となっており、パッシブガイド領域２０８
では、Ａｒレーザ光をｎ−ＩｎＰ基板が吸収し、この吸
収により部分的に基板温度が上昇する。
【００２７】このため、ＰＨ3 の分解がパッシブガイド
領域２０８では部分的に促進され、ＩｎＧａＡｓＰ結晶
中のＰ濃度が上昇する。したがって、前記ｉ−ＩｎＧａ
ＡｓＰガイド層は、パッシブガイド領域２０８では、
１．１５μｍ組成ｉ−ＩｎＧａＡｓＰパッシブガイド層
２０２、アクティブガイド領域２０７では、１．３μｍ
組成ｉ−ＩｎＧａＡｓＰアクティブガイド層２０３とな
る〔図６（ｂ）〕。
領域２０８では部分的に促進され、ＩｎＧａＡｓＰ結晶
中のＰ濃度が上昇する。したがって、前記ｉ−ＩｎＧａ
ＡｓＰガイド層は、パッシブガイド領域２０８では、
１．１５μｍ組成ｉ−ＩｎＧａＡｓＰパッシブガイド層
２０２、アクティブガイド領域２０７では、１．３μｍ
組成ｉ−ＩｎＧａＡｓＰアクティブガイド層２０３とな
る〔図６（ｂ）〕。
【００２８】［第３の実施例］次に、本発明の第３の実
施例について説明する。この実施例も集積化光ガイド層
の製造方法に関する。図７（ａ）、（ｂ）、図８
（ａ）、（ｂ）は、本発明の第３の実施例における製造
工程を順に示した工程順斜視図である。まず、図７
（ａ）に示すように、ｎ−ＩｎＰ基板３０１上に熱ＣＶ
Ｄ法により、ＳｉＯ2 λ／４膜３１０を８４０Å程度堆
積する。この後、通常のフォトリソグラフィ法およびウ
ェットエッチング法により、図７（ｂ）に示すように、
パッシブガイド領域３０８のＳｉＯ2 λ／４膜３１０を
４００Å程度除去する。
施例について説明する。この実施例も集積化光ガイド層
の製造方法に関する。図７（ａ）、（ｂ）、図８
（ａ）、（ｂ）は、本発明の第３の実施例における製造
工程を順に示した工程順斜視図である。まず、図７
（ａ）に示すように、ｎ−ＩｎＰ基板３０１上に熱ＣＶ
Ｄ法により、ＳｉＯ2 λ／４膜３１０を８４０Å程度堆
積する。この後、通常のフォトリソグラフィ法およびウ
ェットエッチング法により、図７（ｂ）に示すように、
パッシブガイド領域３０８のＳｉＯ2 λ／４膜３１０を
４００Å程度除去する。
【００２９】この後、再びフォトリソグラフィ法および
ウェットエッチング法を適用してＳｉＯ2 λ／４膜３１
０を選択的に除去して、図８（ａ）に示すように、選択
的ＭＯＶＰＥ結晶成長用の一対のストライプ形状マスク
３２９を形成する。ここで、マスクのストライプ幅３２
７は３０μｍ、その空隙部３２８の幅は１．５μｍであ
る。
ウェットエッチング法を適用してＳｉＯ2 λ／４膜３１
０を選択的に除去して、図８（ａ）に示すように、選択
的ＭＯＶＰＥ結晶成長用の一対のストライプ形状マスク
３２９を形成する。ここで、マスクのストライプ幅３２
７は３０μｍ、その空隙部３２８の幅は１．５μｍであ
る。
【００３０】続いて、選択的ＭＯＶＰＥ結晶成長によっ
て、ｎ−ＩｎＰバッファ層３３１、ｉ−ＩｎＧａＡｓＰ
ガイド層、ｐ−ＩｎＰクラッド層３３３を順次積層し、
その後、一対のストライプ形状マスク３２９を除去す
る。この選択的ＭＯＶＰＥ結晶成長において、成長条件
は先の第２の実施例の場合と同様とした。
て、ｎ−ＩｎＰバッファ層３３１、ｉ−ＩｎＧａＡｓＰ
ガイド層、ｐ−ＩｎＰクラッド層３３３を順次積層し、
その後、一対のストライプ形状マスク３２９を除去す
る。この選択的ＭＯＶＰＥ結晶成長において、成長条件
は先の第２の実施例の場合と同様とした。
【００３１】この成長中にウェハ全面にＡｒレーザ光
（波長４８８ｎｍ）を照射する。パッシブガイド領域３
０８では、選択ＭＯＶＰ用マスクは反射率５％以下の反
射防止膜で構成されており、Ａｒレーザ光はｎ−ＩｎＰ
基板に吸収されるが、アクティブガイド領域３０７では
反射率３０％程度の半反射膜で構成されており、Ａｒレ
ーザ光はｎ−ＩｎＰ基板にあまり吸収されない。
（波長４８８ｎｍ）を照射する。パッシブガイド領域３
０８では、選択ＭＯＶＰ用マスクは反射率５％以下の反
射防止膜で構成されており、Ａｒレーザ光はｎ−ＩｎＰ
基板に吸収されるが、アクティブガイド領域３０７では
反射率３０％程度の半反射膜で構成されており、Ａｒレ
ーザ光はｎ−ＩｎＰ基板にあまり吸収されない。
【００３２】したがって、空隙部３２８のパッシブガイ
ド領域３０８では部分的に温度が上昇する。このため、
ＰＨ3 の分解効率がパッシブガイド領域１０８では部分
的に促進され、ＩｎＧａＡｓＰ結晶中のＰ濃度が上昇す
る。したがって、前記ｉ−ＩｎＧａＡｓＰガイド層は、
パッシブガイド領域３０８では１．１５μｍ組成ＩｎＧ
ａＡｓＰパッシブガイド層３０２に、アクティブガイド
領域３０７では１．３μｍ組成ＩｎＧａＡｓＰアクティ
ブガイド層３０３となる〔図８（ｂ）〕。
ド領域３０８では部分的に温度が上昇する。このため、
ＰＨ3 の分解効率がパッシブガイド領域１０８では部分
的に促進され、ＩｎＧａＡｓＰ結晶中のＰ濃度が上昇す
る。したがって、前記ｉ−ＩｎＧａＡｓＰガイド層は、
パッシブガイド領域３０８では１．１５μｍ組成ＩｎＧ
ａＡｓＰパッシブガイド層３０２に、アクティブガイド
領域３０７では１．３μｍ組成ＩｎＧａＡｓＰアクティ
ブガイド層３０３となる〔図８（ｂ）〕。
【００３３】［第４の実施例］次に、本発明の第４の実
施例について説明する。図９（ａ）、（ｂ）、図１０
（ａ）は、第４の実施例における製造工程を順に示した
工程順斜視図である。また、図１０（ｂ）は、この第４
の実施例により製作された光集積回路の概略平面図であ
る。図１０（ｂ）に示されるように、本実施例により製
作される光集積回路は、２×２分岐／ＬＤアンプゲート
光スイッチを構成している。工程順斜視図は、この光集
積回路の一つのゲート部とその近傍の分岐、合波導波路
との集積部の状態を示している。
施例について説明する。図９（ａ）、（ｂ）、図１０
（ａ）は、第４の実施例における製造工程を順に示した
工程順斜視図である。また、図１０（ｂ）は、この第４
の実施例により製作された光集積回路の概略平面図であ
る。図１０（ｂ）に示されるように、本実施例により製
作される光集積回路は、２×２分岐／ＬＤアンプゲート
光スイッチを構成している。工程順斜視図は、この光集
積回路の一つのゲート部とその近傍の分岐、合波導波路
との集積部の状態を示している。
【００３４】この光集積回路を製作するために、まず、
図９（ａ）に示すように、ｎ−ＩｎＰ基板４０１上に一
対のストライプ形状マスク４２９を形成する。このマス
クは図４（ｂ）に示した第１の実施例のものと同様であ
るので、その製造方法についての説明は省略する（図
９、図１０において、第１の実施例の部分と対応する部
分には下２桁が共通する符号が付けられている）。図９
（ａ）において、図４（ｂ）と異なる点は、アクティブ
ガイド領域１０７、パッシブガイド領域に代えて、ゲー
ト部４０７、合波・分岐導波路部４０８が設けられてい
る点である。
図９（ａ）に示すように、ｎ−ＩｎＰ基板４０１上に一
対のストライプ形状マスク４２９を形成する。このマス
クは図４（ｂ）に示した第１の実施例のものと同様であ
るので、その製造方法についての説明は省略する（図
９、図１０において、第１の実施例の部分と対応する部
分には下２桁が共通する符号が付けられている）。図９
（ａ）において、図４（ｂ）と異なる点は、アクティブ
ガイド領域１０７、パッシブガイド領域に代えて、ゲー
ト部４０７、合波・分岐導波路部４０８が設けられてい
る点である。
【００３５】マスク形成後、選択的ＭＯＶＰＥ結晶成長
によって、ｎ−ＩｎＰバッファ層４３１、ｉ−ＩｎＧａ
ＡｓＰガイド層、ｐ−ＩｎＰクラッド層４３３を順次積
層する。そのエピタキシャル成長条件は第１の実施例の
場合と同様である。したがって、前記ｉ−ＩｎＧａＡｓ
Ｐガイド層は、合波・分岐導波路部４０８では、１．１
５μｍ組成ｉ−ＩｎＧａＡｓＰパッシブガイド層４０
２、ゲート部４０７では、１．３μｍ組成ｉ−ＩｎＧａ
ＡｓＰアクティブガイド層４０３となる。
によって、ｎ−ＩｎＰバッファ層４３１、ｉ−ＩｎＧａ
ＡｓＰガイド層、ｐ−ＩｎＰクラッド層４３３を順次積
層する。そのエピタキシャル成長条件は第１の実施例の
場合と同様である。したがって、前記ｉ−ＩｎＧａＡｓ
Ｐガイド層は、合波・分岐導波路部４０８では、１．１
５μｍ組成ｉ−ＩｎＧａＡｓＰパッシブガイド層４０
２、ゲート部４０７では、１．３μｍ組成ｉ−ＩｎＧａ
ＡｓＰアクティブガイド層４０３となる。
【００３６】一対のストライプ形状マスク４２９を除去
し〔図９（ｂ）〕、再びＳｉＯ2 膜による選択的ＭＯＶ
ＰＥ結晶成長マスク（図示なし）を設け、図１０（ａ）
に示すように、ｐ−ＩｎＰ埋め込み層４０４、ｐ−Ｉｎ
ＧａＡｓキャップ層４０５を選択的ＭＯＶＰＥ結晶成長
法により成長させた後、１．３μｍ組成ｉ−ＩｎＧａＡ
ｓＰアクティブガイド層４０３上以外のｐ−ＩｎＧａＡ
ｓキャップ層４０５をウェットエッチング法により除去
する。ｐ−ＩｎＰ埋め込み層４０４の厚さは１．５μ
ｍ、ｐ−ＩｎＧａＡｓキャップ層４０５の厚さは０．２
μｍとする。
し〔図９（ｂ）〕、再びＳｉＯ2 膜による選択的ＭＯＶ
ＰＥ結晶成長マスク（図示なし）を設け、図１０（ａ）
に示すように、ｐ−ＩｎＰ埋め込み層４０４、ｐ−Ｉｎ
ＧａＡｓキャップ層４０５を選択的ＭＯＶＰＥ結晶成長
法により成長させた後、１．３μｍ組成ｉ−ＩｎＧａＡ
ｓＰアクティブガイド層４０３上以外のｐ−ＩｎＧａＡ
ｓキャップ層４０５をウェットエッチング法により除去
する。ｐ−ＩｎＰ埋め込み層４０４の厚さは１．５μ
ｍ、ｐ−ＩｎＧａＡｓキャップ層４０５の厚さは０．２
μｍとする。
【００３７】ゲート部４０７では、ｎ−ＩｎＰ基板４０
１上にｎ−ＩｎＰバッファ層４３１、１．３μｍ組成ｉ
−ＩｎＧａＡｓＰアクティブガイド層４０３、ｐ−Ｉｎ
Ｐクラッド層４３３、ｐ−ＩｎＰ埋め込み層４０４、ｐ
−ＩｎＧａＡｓキャップ層４０５が順次積層され、合波
・分岐導波路部４０８では、ｎ−ＩｎＰ基板４０１上に
ｎ−ＩｎＰバッファ層４３１、１．１５μｍ組成ｉ−Ｉ
ｎＧａＡｓＰパッシブガイド層４０２、ｐ−ＩｎＰクラ
ッド層４３３、ｐ−ＩｎＰ埋め込み層４０４が順次積層
された構造となっている。
１上にｎ−ＩｎＰバッファ層４３１、１．３μｍ組成ｉ
−ＩｎＧａＡｓＰアクティブガイド層４０３、ｐ−Ｉｎ
Ｐクラッド層４３３、ｐ−ＩｎＰ埋め込み層４０４、ｐ
−ＩｎＧａＡｓキャップ層４０５が順次積層され、合波
・分岐導波路部４０８では、ｎ−ＩｎＰ基板４０１上に
ｎ−ＩｎＰバッファ層４３１、１．１５μｍ組成ｉ−Ｉ
ｎＧａＡｓＰパッシブガイド層４０２、ｐ−ＩｎＰクラ
ッド層４３３、ｐ−ＩｎＰ埋め込み層４０４が順次積層
された構造となっている。
【００３８】このように、波長１．３μｍのアクティブ
ガイド層４０３からなる光アンプをゲートとするゲート
部４０７と、１．１５μｍ波長組成のパッシブガイド層
４０２からなる合波導波路部４０８が同一基板上に集積
されており、１．３μｍ組成ｉ−ＩｎＧａＡｓＰアクテ
ィブガイド層４０３と１．１５μｍ組成ｉ−ＩｎＧａＡ
ｓＰパッシブガイド層４０２は、導波方向に連続して形
成された構造となっている。
ガイド層４０３からなる光アンプをゲートとするゲート
部４０７と、１．１５μｍ波長組成のパッシブガイド層
４０２からなる合波導波路部４０８が同一基板上に集積
されており、１．３μｍ組成ｉ−ＩｎＧａＡｓＰアクテ
ィブガイド層４０３と１．１５μｍ組成ｉ−ＩｎＧａＡ
ｓＰパッシブガイド層４０２は、導波方向に連続して形
成された構造となっている。
【００３９】［実施例の変更］以上好ましい実施例につ
いて説明したが、本発明は、これら実施例に限定される
ものではなく、特許請求の範囲に記載された範囲内にお
いて適宜変更が可能なものである。例えば、実施例で
は、マスク加工をウェットエッチング法により行ってい
たが、ドライエッチング法で行ってもよい。また、半導
体ガイド層材料としてＩｎＧａＡｓＰを用いたが、これ
に限らず、ＩｎＧａＡｌＡｓＰ等他の材料であってもよ
い。さらに、ガイド層を単一半導体層とするのではな
く、ＭＱＷとすることもできる。
いて説明したが、本発明は、これら実施例に限定される
ものではなく、特許請求の範囲に記載された範囲内にお
いて適宜変更が可能なものである。例えば、実施例で
は、マスク加工をウェットエッチング法により行ってい
たが、ドライエッチング法で行ってもよい。また、半導
体ガイド層材料としてＩｎＧａＡｓＰを用いたが、これ
に限らず、ＩｎＧａＡｌＡｓＰ等他の材料であってもよ
い。さらに、ガイド層を単一半導体層とするのではな
く、ＭＱＷとすることもできる。
【００４０】また、第２、第３の実施例では、Ａｒレー
ザを選択的ＭＯＶＰＥ結晶成長中の照射光として用いて
いたが、基板が吸収する波長の光であれば他の光源の光
であってもよい。また、第２、第３の実施例では、選択
的ＭＯＶＰＥ結晶成長用マスクを反射防止膜としたが、
必ずしも反射防止膜とする必要はなく、選択的ＭＯＶＰ
Ｅ結晶成長用マスクがパッシブガイド領域２０８、３０
８とアクティブガイド領域２０７、３０７とで反射率が
異なっていれば十分である。また、第２の実施例におい
て、半反射膜として、ＳｉＯ2 とＡｌ2 ０3 からなる５
層の多層膜を用いていたが、材料および層数はこれに限
られず、例えば、ＳｉＯ2 とａ−Ｓｉの多層膜であって
もよい。同様に、第３の実施例においては、マスク形成
材料としてＳｉＯ2 を用いていたが、これに代え、Ｓｉ
ＮやＳｉＯＮ等他の材料を用いてもよい。
ザを選択的ＭＯＶＰＥ結晶成長中の照射光として用いて
いたが、基板が吸収する波長の光であれば他の光源の光
であってもよい。また、第２、第３の実施例では、選択
的ＭＯＶＰＥ結晶成長用マスクを反射防止膜としたが、
必ずしも反射防止膜とする必要はなく、選択的ＭＯＶＰ
Ｅ結晶成長用マスクがパッシブガイド領域２０８、３０
８とアクティブガイド領域２０７、３０７とで反射率が
異なっていれば十分である。また、第２の実施例におい
て、半反射膜として、ＳｉＯ2 とＡｌ2 ０3 からなる５
層の多層膜を用いていたが、材料および層数はこれに限
られず、例えば、ＳｉＯ2 とａ−Ｓｉの多層膜であって
もよい。同様に、第３の実施例においては、マスク形成
材料としてＳｉＯ2 を用いていたが、これに代え、Ｓｉ
ＮやＳｉＯＮ等他の材料を用いてもよい。
【００４１】
【発明の効果】以上説明したように、本発明による化合
物半導体集積回路の製造方法は、選択エピタキシャル成
長が行われる半導体基板表面に基板温度の異なる部分を
設けておき、この状態で気相成長法によりエピタキシャ
ル成長を行うものであるので、格子定数の差が小さくか
つ波長組成差の大きい半導体層を同時に成長させること
ができる。したがって、本発明によれば、少ない工程数
で波長組成の異なる半導体層を高品質に形成することが
できるようになり、光集積回路のような化合物半導体集
積回路を信頼性高くかつ高歩留りで製造することが可能
になる。
物半導体集積回路の製造方法は、選択エピタキシャル成
長が行われる半導体基板表面に基板温度の異なる部分を
設けておき、この状態で気相成長法によりエピタキシャ
ル成長を行うものであるので、格子定数の差が小さくか
つ波長組成差の大きい半導体層を同時に成長させること
ができる。したがって、本発明によれば、少ない工程数
で波長組成の異なる半導体層を高品質に形成することが
できるようになり、光集積回路のような化合物半導体集
積回路を信頼性高くかつ高歩留りで製造することが可能
になる。
【図１】本発明の作用および従来例の問題点を説明する
ためのグラフ。
ためのグラフ。
【図２】本発明の作用を説明するためのグラフ。
【図３】本発明の第１の実施例を説明するための工程順
斜視図の一部。
斜視図の一部。
【図４】本発明の第１の実施例を説明するための、図３
の工程に続く工程での工程順斜視図。
の工程に続く工程での工程順斜視図。
【図５】本発明の第２の実施例を説明するための工程順
斜視図の一部。
斜視図の一部。
【図６】本発明の第２の実施例を説明するための、図５
の工程に続く工程での工程順斜視図。
の工程に続く工程での工程順斜視図。
【図７】本発明の第３の実施例を説明するための工程順
斜視図の一部。
斜視図の一部。
【図８】本発明の第３の実施例を説明するための、図７
の工程に続く工程での工程順斜視図。
の工程に続く工程での工程順斜視図。
【図９】本発明の第４の実施例を説明するための工程順
斜視図の一部。
斜視図の一部。
【図１０】本発明の第４の実施例を説明するための、図
９の工程に続く工程での工程順斜視図と第４の実施例に
より製造された光集積回路の平面図。
９の工程に続く工程での工程順斜視図と第４の実施例に
より製造された光集積回路の平面図。
１０１、２０１、３０１、４０１ ｎ−ＩｎＰ基板 １０２、２０２、３０２、４０２ １．１５μｍ組成ｉ
−ＩｎＧａＡｓＰパッシブガイド層 １０３、２０３、３０３、４０３ １．３μｍ組成ｉ−
ＩｎＧａＡｓＰアクティブガイド層 ４０４ ｐ−ＩｎＰ埋め込み層 ４０５ ｐ−ＩｎＧａＡｓキャップ層 １０７、２０７、３０７ アクティブガイド領域 ４０７ ゲート部 １０８、２０８、３０８ パッシブガイド領域 ４０８ 合波・分岐導波路部 ２１０ ＳｉＯ2 第１λ／４膜 ３１０ ＳｉＯ2 λ／４膜 ２１１ Ａｌ2 Ｏ3 第２λ／４膜 ２１２ ＳｉＯ2 第３λ／４膜 ２１３ Ａｌ2 Ｏ3 第４λ／４膜 ２１４ ＳｉＯ2 λ／２膜 １２２、４２２ 第１ＳｉＯ2 膜 １２３、４２３ 第１Ｔｉ膜 １２４、４２４ Ａｕ膜 １２５、４２５ 第２Ｔｉ膜 １２６、４２６ 第２ＳｉＯ2 膜 １２７、２２７、３２７、４２７ ストライプ幅 １２８、２２８、３２８、４２８ 空隙部 １２９、２２９、３２９、４２９ 一対のストライプ形
状マスク １３１、２３１、３３１、４３１ ｎ−ＩｎＰバッファ
層 １３３、２３３、３３３、４３３ ｐ−ＩｎＰクラッド
層
−ＩｎＧａＡｓＰパッシブガイド層 １０３、２０３、３０３、４０３ １．３μｍ組成ｉ−
ＩｎＧａＡｓＰアクティブガイド層 ４０４ ｐ−ＩｎＰ埋め込み層 ４０５ ｐ−ＩｎＧａＡｓキャップ層 １０７、２０７、３０７ アクティブガイド領域 ４０７ ゲート部 １０８、２０８、３０８ パッシブガイド領域 ４０８ 合波・分岐導波路部 ２１０ ＳｉＯ2 第１λ／４膜 ３１０ ＳｉＯ2 λ／４膜 ２１１ Ａｌ2 Ｏ3 第２λ／４膜 ２１２ ＳｉＯ2 第３λ／４膜 ２１３ Ａｌ2 Ｏ3 第４λ／４膜 ２１４ ＳｉＯ2 λ／２膜 １２２、４２２ 第１ＳｉＯ2 膜 １２３、４２３ 第１Ｔｉ膜 １２４、４２４ Ａｕ膜 １２５、４２５ 第２Ｔｉ膜 １２６、４２６ 第２ＳｉＯ2 膜 １２７、２２７、３２７、４２７ ストライプ幅 １２８、２２８、３２８、４２８ 空隙部 １２９、２２９、３２９、４２９ 一対のストライプ形
状マスク １３１、２３１、３３１、４３１ ｎ−ＩｎＰバッファ
層 １３３、２３３、３３３、４３３ ｐ−ＩｎＰクラッド
層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/221 29/40 Ｚ 29/78 // Ｈ０１Ｌ 27/15 Ｃ 8832−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｂ
Claims (7)
- 【請求項１】 半導体基板上に互いに組成の異なる化合
物半導体層が横方向に連続して形成されている部分を含
む化合物半導体集積回路の製造方法において、エピタキ
シャル成長が行われる基板表面を部分的に異なる温度に
維持しておき、その状態で気相成長法により選択エピタ
キシャル成長を行わせることにより上記互いに組成の異
なる化合物半導体層を形成することを特徴とする化合物
半導体集積回路の製造方法。 - 【請求項２】 選択エピタキシャル成長が行われる基板
表面の少なくとも一部に隣接して金属膜を設けておき、
その金属膜の膜厚の差乃至金属膜の有無によりエピタキ
シャル成長の行われる基板表面の温度を部分的に異なら
せることを特徴とする請求項１記載の化合物半導体集積
回路の製造方法。 - 【請求項３】 選択エピタキシャル成長が行われる領域
を挟んでその両側に、部分的に形成された金属膜を有す
るストライプ状マスクを形成しておくことを特徴とする
請求項２記載の化合物半導体集積回路の製造方法。 - 【請求項４】 選択エピタキシャル成長が行われる基板
表面の少なくとも一部に隣接して電磁波吸収体を設けて
おくとともに基板表面に電磁波を照射し、前記電磁波吸
収体の電磁波吸収能力の差乃至電磁波吸収体の有無によ
りエピタキシャル成長の行われる基板表面の温度を部分
的に異ならせることを特徴とする請求項１記載の化合物
半導体集積回路の製造方法。 - 【請求項５】 選択エピタキシャル成長が行われる領域
を挟んでその両側に、部分的に電磁波吸収能力が高くな
された電磁波吸収体からなるストライプ状マスクを形成
しておくことを特徴とする請求項４記載の化合物半導体
集積回路の製造方法。 - 【請求項６】 選択エピタキシャル成長が行われる基板
表面の少なくとも一部に隣接して電磁波反射体を設けて
おくとともに基板表面に電磁波を照射し、前記電磁波反
射体の電磁波反射能力の差乃至電磁波反射体の有無によ
りエピタキシャル成長の行われる基板表面の温度を部分
的に異ならせることを特徴とする請求項１記載の化合物
半導体集積回路の製造方法。 - 【請求項７】 選択エピタキシャル成長が行われる領域
を挟んでその両側に、部分的に電磁波反射能力が高くな
された電磁波反射体からなるストライプ状マスクを形成
しておくことを特徴とする請求項６記載の化合物半導体
集積回路の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6332813A JP2682482B2 (ja) | 1994-12-15 | 1994-12-15 | 化合物半導体集積回路の製造方法 |
| US08/565,984 US6117753A (en) | 1994-12-15 | 1995-12-01 | Method of manufacturing compound semiconductor integrated circuit |
| DE69525822T DE69525822T2 (de) | 1994-12-15 | 1995-12-15 | Verfahren zur Herstellung eines integrierten Schaltkreises aus einem Verbindungshalbleiter |
| EP95309148A EP0717434B1 (en) | 1994-12-15 | 1995-12-15 | Method of manufacturing compound semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6332813A JP2682482B2 (ja) | 1994-12-15 | 1994-12-15 | 化合物半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08167578A true JPH08167578A (ja) | 1996-06-25 |
| JP2682482B2 JP2682482B2 (ja) | 1997-11-26 |
Family
ID=18259094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6332813A Expired - Fee Related JP2682482B2 (ja) | 1994-12-15 | 1994-12-15 | 化合物半導体集積回路の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6117753A (ja) |
| EP (1) | EP0717434B1 (ja) |
| JP (1) | JP2682482B2 (ja) |
| DE (1) | DE69525822T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040015117A (ko) * | 2001-04-27 | 2004-02-18 | 사르노프 코포레이션 | 광자 집적회로 및 그 제조방법 |
| US7058246B2 (en) * | 2001-10-09 | 2006-06-06 | Infinera Corporation | Transmitter photonic integrated circuit (TxPIC) chip with enhanced power and yield without on-chip amplification |
| JP2012252139A (ja) * | 2011-06-02 | 2012-12-20 | Sumitomo Electric Ind Ltd | 半導体光変調器の製造方法及び半導体光変調器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814644B2 (ja) * | 1975-05-14 | 1983-03-22 | 松下電器産業株式会社 | ヒカリデンソウロノセイゾウホウホウ |
| JPH05259582A (ja) * | 1992-03-10 | 1993-10-08 | Nec Corp | 半導体成長方法および半導体レーザの製造方法 |
-
1994
- 1994-12-15 JP JP6332813A patent/JP2682482B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-01 US US08/565,984 patent/US6117753A/en not_active Expired - Lifetime
- 1995-12-15 DE DE69525822T patent/DE69525822T2/de not_active Expired - Fee Related
- 1995-12-15 EP EP95309148A patent/EP0717434B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0717434B1 (en) | 2002-03-13 |
| JP2682482B2 (ja) | 1997-11-26 |
| EP0717434A2 (en) | 1996-06-19 |
| DE69525822D1 (de) | 2002-04-18 |
| US6117753A (en) | 2000-09-12 |
| EP0717434A3 (en) | 1997-04-02 |
| DE69525822T2 (de) | 2002-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2842292B2 (ja) | 半導体光集積装置および製造方法 | |
| JPH08107251A (ja) | 反射ディジタル同調レーザの作製方法 | |
| JPH0936343A (ja) | 集積化導波路内光回折格子形成法と集積化光デバイス | |
| JP2937751B2 (ja) | 光半導体装置の製造方法 | |
| US6625187B1 (en) | Semiconductor optical device and method of manufacturing the same | |
| KR100632308B1 (ko) | 이득결합 분포귀환형 반도체레이저장치 및 그의 제조방법 | |
| JP4006729B2 (ja) | 自己形成量子ドットを用いた半導体発光素子 | |
| JP2682482B2 (ja) | 化合物半導体集積回路の製造方法 | |
| US6204078B1 (en) | Method of fabricating photonic semiconductor device using selective MOVPE | |
| JP2900824B2 (ja) | 光半導体装置の製造方法 | |
| US5374587A (en) | Method of manufacturing optical semiconductor element | |
| JPH08292336A (ja) | 光半導体集積回路の製造方法 | |
| US6791746B2 (en) | Extended bandwidth semiconductor optical amplifier | |
| JPH0936487A (ja) | 半導体装置の製造方法 | |
| JP2907234B2 (ja) | 半導体波長可変装置 | |
| JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
| Lammert et al. | Dual-channel strained-layer in GaAs-GaAs-AlGaAs WDM source with integrated coupler by selective-area MOCVD | |
| JPH077232A (ja) | 光半導体装置 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JPH09283858A (ja) | 化合物半導体光デバイスの製造方法及び装置 | |
| JP2665324B2 (ja) | ポラリトン導波路およびその製造方法 | |
| JP2546381B2 (ja) | 分布帰還型半導体レーザおよびその製造方法 | |
| JP2914249B2 (ja) | 光半導体素子及びその製造方法 | |
| JP2633921B2 (ja) | 導波路付光デバイス装置の製造方法 | |
| JP2001108950A (ja) | 半導体光スイッチの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |