JPH08163862A - Method and circuit for driving mosfet - Google Patents
Method and circuit for driving mosfetInfo
- Publication number
- JPH08163862A JPH08163862A JP6298556A JP29855694A JPH08163862A JP H08163862 A JPH08163862 A JP H08163862A JP 6298556 A JP6298556 A JP 6298556A JP 29855694 A JP29855694 A JP 29855694A JP H08163862 A JPH08163862 A JP H08163862A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- energy
- diode
- circuit
- ciss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、MOSFETドライ
ブ方法および回路に関し、さらに詳しくは、少ない損失
でMOSFETを高周波でスイッチングすることが出来
るMOSFETドライブ方法および回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MOSFET drive method and circuit, and more particularly to a MOSFET drive method and circuit which can switch a MOSFET at a high frequency with a small loss.
【0002】[0002]
【従来の技術】図3は、従来のMOSFETドライブ回
路の一例を示す回路図である。このMOSFETドライ
ブ回路(500)では、MOSFET(Q1)のゲート
(G)に第1抵抗(Rg1)および第2抵抗(Rg2)
を接続し、第1抵抗(Rg1)をパルス信号源(Dv)
に接続し、第2抵抗(Rg2)をMOSFET(Q1)
のソース(S)に接続している。パルス信号源(Dv)
からパルス信号を印加し、そのパルス信号の電圧が“V
1”のとき、MOSFET(Q1)のドレイン(D)−
ソース(S)間がオンになる。また、前記パルス信号の
電圧が“0”のとき、MOSFET(Q1)のドレイン
(D)−ソース(S)間がオフになる。2. Description of the Related Art FIG. 3 is a circuit diagram showing an example of a conventional MOSFET drive circuit. In this MOSFET drive circuit (500), the first resistance (Rg1) and the second resistance (Rg2) are applied to the gate (G) of the MOSFET (Q1).
And connect the first resistor (Rg1) to the pulse signal source (Dv)
The second resistor (Rg2) to the MOSFET (Q1).
Connected to the source (S). Pulse signal source (Dv)
The pulse signal is applied from the
1 ", the drain (D)-of the MOSFET (Q1)-
The source (S) is turned on. When the voltage of the pulse signal is "0", the drain (D) -source (S) of the MOSFET (Q1) is turned off.
【0003】[0003]
【発明が解決しようとする課題】上記従来のMOSFE
Tドライブ回路(500)において、MOSFET(Q
1)のオン時には、MOSFET(Q1)のゲート容量
(Ciss )にエネルギーが蓄積される。そして、MOS
FET(Q1)のオフ時には、前記ゲート容量(Ciss
)に蓄積されたエネルギーが放電する。このようにゲ
ート容量(Ciss )を充放電する際、そのエネルギーは
ドライブ回路に存在する抵抗により熱として消滅し、損
失となる。この損失Plossは、スイッチング周波数(パ
ルス信号の周波数)をfとするとき、 Ploss=Ciss・V1・V1・f となる。このため、スイッチング周波数fの高周波化に
伴い、損失Plossが増大する問題点がある。そこで、こ
の発明の目的は、スイッチング周波数fを高周波化して
も、損失Plossを増大しないように出来るMOSFET
ドライブ方法および回路を提供することにある。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
In the T drive circuit (500), the MOSFET (Q
When 1) is turned on, energy is stored in the gate capacitance (Ciss) of the MOSFET (Q1). And MOS
When the FET (Q1) is off, the gate capacitance (Ciss
The energy stored in) is discharged. In this way, when the gate capacitance (Ciss) is charged and discharged, the energy disappears as heat due to the resistance existing in the drive circuit, resulting in a loss. When the switching frequency (frequency of the pulse signal) is f, this loss Ploss is Ploss = Ciss · V1 · V1 · f. Therefore, there is a problem that the loss Ploss increases as the switching frequency f increases. Therefore, an object of the present invention is to make it possible to prevent the loss Ploss from increasing even if the switching frequency f is increased.
A drive method and circuit are provided.
【0004】[0004]
【課題を解決するための手段】この発明のMOSFET
ドライブ方法は、MOSFET(Q1)のゲートにパル
ス信号を印加して前記MOSFET(Q1)のドレイン
−ソース間をオン/オフするMOSFETドライブ方法
において、前記MOSFET(Q1)のオン時に前記M
OSFET(Q1)のゲート容量(Ciss )に蓄積され
たエネルギーを、前記MOSFET(Q1)のオフ時に
コンデンサまたは電池に移し、再利用に供することを構
成上の特徴とするものである。Means for Solving the Problems MOSFET of the present invention
The driving method is a MOSFET driving method in which a pulse signal is applied to the gate of the MOSFET (Q1) to turn on / off the drain-source of the MOSFET (Q1).
The constitutional feature is that energy stored in the gate capacitance (Ciss) of the OSFET (Q1) is transferred to a capacitor or a battery when the MOSFET (Q1) is turned off and reused.
【0005】この発明のMOSFETドライブ回路は、
MOSFET(Q1)のゲートにパルス信号を印加して
前記MOSFET(Q1)のドレイン−ソース間をオン
/オフするMOSFETドライブ回路において、前記M
OSFET(Q1)のゲートに第1ダイオード(D1)
を接続し、この第1ダイオード(D1)を介して前記パ
ルス信号を印加し、前記ゲートに共振インダクタ(L
2)および第2ダイオード(D2)の直列回路を接続
し、この直列回路にコンデンサ(C0)または電池を接
続し、そのコンデンサ(C0)または電池から負荷へエ
ネルギーを供給することを構成上の特徴とするものであ
る。The MOSFET drive circuit of the present invention is
In the MOSFET drive circuit for applying a pulse signal to the gate of the MOSFET (Q1) to turn on / off the drain-source of the MOSFET (Q1),
The first diode (D1) at the gate of the OSFET (Q1)
And the pulse signal is applied through the first diode (D1), and the resonant inductor (L
2) and a second diode (D2) are connected in series, a capacitor (C0) or a battery is connected to this series circuit, and energy is supplied from the capacitor (C0) or the battery to the load. It is what
【0006】[0006]
【作用】この発明のMOSFETドライブ方法では、M
OSFET(Q1)のオン時にMOSFET(Q1)の
ゲート容量(Ciss )に蓄積されたエネルギーを、MO
SFET(Q1)のオフ時にコンデンサまたは電池に移
す。そして、コンデンサまたは電池からエネルギーを何
らかの負荷へ供給する。このようにゲート容量(Ciss
)に蓄積されたエネルギーを再利用するため、損失と
なるエネルギーがほとんどなくなり、スイッチング周波
数を高周波化しても損失が増大しなくなる。In the MOSFET drive method of the present invention, M
The energy stored in the gate capacitance (Ciss) of the MOSFET (Q1) when the OSFET (Q1) is turned on is
When the SFET (Q1) is off, it is transferred to a capacitor or battery. Then, energy is supplied to some load from the capacitor or the battery. Thus, the gate capacitance (Ciss
Since the energy stored in () is reused, there is almost no loss of energy, and the loss does not increase even if the switching frequency is increased.
【0007】この発明のMOSFETドライブ回路で
は、MOSFET(Q1)のゲートに第1ダイオード
(D1)を介してパルス信号を印加し、MOSFET
(Q1)をスイッチングする。MOSFET(Q1)の
オフ時には、MOSFET(Q1)のゲート容量(Cis
s )と共振インダクタ(L2)とで共振し、MOSFE
T(Q1)のオン時にゲート容量(Ciss )に蓄積され
たエネルギーを第2ダイオード(D2)を介してコンデ
ンサ(C0)または電池に移す。そして、そのコンデン
サ(C0)または電池からエネルギーを何らかの負荷へ
供給する。このようにゲート容量(Ciss )に蓄積され
たエネルギーを再利用するため、損失となるエネルギー
がほとんどなくなり、スイッチング周波数を高周波化し
ても損失が増大しなくなる。In the MOSFET drive circuit of the present invention, a pulse signal is applied to the gate of the MOSFET (Q1) through the first diode (D1),
(Q1) is switched. When the MOSFET (Q1) is off, the gate capacitance (Cis
s) and the resonance inductor (L2) resonate,
The energy stored in the gate capacitance (Ciss) when T (Q1) is turned on is transferred to the capacitor (C0) or the battery via the second diode (D2). Then, energy is supplied to some load from the capacitor (C0) or the battery. Since the energy stored in the gate capacitance (Ciss) is reused in this manner, the loss of energy is almost eliminated, and the loss does not increase even if the switching frequency is increased.
【0008】[0008]
【実施例】以下、図に示す実施例によりこの発明をさら
に詳細に説明する。なお、これによりこの発明が限定さ
れるものではない。The present invention will be described in more detail with reference to the embodiments shown in the drawings. The present invention is not limited to this.
【0009】−第1実施例− 図1は、この発明の第1実施例のMOSFETドライブ
回路100の回路図である。このMOSFETドライブ
回路(100)では、MOSFET(Q1)のゲート
(G)に第1ダイオード(D1)のカソードを接続し、
その第1ダイオード(D1)のアノードをパルス信号源
(Dv)に接続している。また、MOSFET(Q1)
のゲート(G)に共振インダクタ(L2)の一端を接続
し、その共振インダクタ(L2)の他端に第2ダイオー
ド(D2)のアノードを接続し、その第2ダイオード
(D2)のカソードをコンデンサ(C0)に接続し、そ
のコンデンサ(C0)から負荷(RL)にエネルギーを
供給するようにしている。さらに、MOSFET(Q
1)のゲート(G)に第3ダイオード(D3)のカソー
ドを接続し、その第3ダイオード(D3)のアノードを
MOSFET(Q1)のソース(S)に接続している。
なお、ソース(S),ドレイン(D)は位置が逆でもよ
い。First Embodiment FIG. 1 is a circuit diagram of a MOSFET drive circuit 100 according to the first embodiment of the present invention. In this MOSFET drive circuit (100), the cathode of the first diode (D1) is connected to the gate (G) of the MOSFET (Q1),
The anode of the first diode (D1) is connected to the pulse signal source (Dv). In addition, MOSFET (Q1)
To the gate (G) of the resonance inductor (L2), the other end of the resonance inductor (L2) is connected to the anode of the second diode (D2), and the cathode of the second diode (D2) is connected to the capacitor. The capacitor (C0) is connected to (C0) to supply energy to the load (RL). In addition, MOSFET (Q
The cathode of the third diode (D3) is connected to the gate (G) of 1), and the anode of the third diode (D3) is connected to the source (S) of the MOSFET (Q1).
The positions of the source (S) and the drain (D) may be reversed.
【0010】パルス信号源(Dv)からパルス信号を印
加し、そのパルス信号の電圧が“V1”のとき、MOS
FET(Q1)のドレイン(D)−ソース(S)間がオ
ンになる。このとき、MOSFET(Q1)のゲート容
量(Ciss )にエネルギーが蓄積される。また、共振イ
ンダクタ(L2)および第2ダイオード(D2)を介し
てコンデンサ(C0)にエネルギーが蓄積されると共
に、コンデンサ(C0)からエネルギーが負荷(RL)
に供給される。When a pulse signal is applied from the pulse signal source (Dv) and the voltage of the pulse signal is "V1", the MOS
The drain (D) -source (S) of the FET (Q1) is turned on. At this time, energy is accumulated in the gate capacitance (Ciss) of the MOSFET (Q1). Further, energy is accumulated in the capacitor (C0) via the resonance inductor (L2) and the second diode (D2), and the energy is loaded from the capacitor (C0) into the load (RL).
Is supplied to.
【0011】前記パルス信号の電圧が“0”になると、
MOSFET(Q1)のドレイン(D)−ソース(S)
間がオフに移行する。このとき、ゲート容量(Ciss )
−共振インダクタ(L2)−第2ダイオード(D2)−
コンデンサ(C0)−ゲート容量(Ciss )の共振回路
が形成され、ゲート容量(Ciss )に蓄積されていたエ
ネルギーが共振インダクタ(L2)に移ることにより、
MOSFET(Q1)はオフとなる。また、共振インダ
クタ(L2)−第2ダイオード(D2)−コンデンサ
(C0)−第3ダイオード(D3)−共振インダクタ
(L2)の回路が形成され、共振インダクタ(L2)に
蓄積されたエネルギーはコンデンサ(C0)に移る。そ
して、コンデンサ(C0)からエネルギーが負荷(R
L)に供給される。When the voltage of the pulse signal becomes "0",
Drain (D) -Source (S) of MOSFET (Q1)
The interval shifts to off. At this time, the gate capacitance (Ciss)
-Resonant inductor (L2) -Second diode (D2)-
A resonance circuit of capacitor (C0) -gate capacitance (Ciss) is formed, and the energy stored in the gate capacitance (Ciss) is transferred to the resonance inductor (L2),
The MOSFET (Q1) is turned off. Further, a circuit of resonance inductor (L2) -second diode (D2) -capacitor (C0) -third diode (D3) -resonance inductor (L2) is formed, and the energy accumulated in the resonance inductor (L2) is a capacitor. Move to (C0). And the energy from the capacitor (C0) is the load (R
L).
【0012】以上のように、ゲート容量(Ciss )に蓄
積されたエネルギーを負荷(RL)に供給し再利用する
ため、損失となるエネルギーがほとんどなくなり、スイ
ッチング周波数を高周波化しても損失が増大しなくな
る。As described above, since the energy stored in the gate capacitance (Ciss) is supplied to the load (RL) and reused, almost no energy is lost and the loss increases even if the switching frequency is increased. Disappear.
【0013】−第2実施例− 図2は、この発明の第2実施例のMOSFET同期整流
回路200の回路図である。このMOSFET同期整流
回路(200)では、主スイッチ(Q0)をオン/オフ
して直流電圧(E)を変圧器(T)の1次巻線(Np)
に断続的に印加し、変圧器(T)の2次巻線(Ns)に
誘起された誘起電圧(±V1)をMOSFET(Q1)
で整流して、チョークコイル(L0)および平滑コンデ
ンサ(C0)で平滑し、出力電圧(V2)を負荷(R
L)に供給する。前記誘起電圧(±V1)は、第1ダイ
オード(D1)を介して、前記MOSFET(Q1)の
ゲート(G)に印加されている。このため、前記誘起電
圧(±V1)が“+V1”のときは、前記MOSFET
(Q1)のドレイン(D)−ソース(S)間がオンにな
る。一方、前記誘起電圧(±V1)が“−V1”のとき
は、前記MOSFET(Q1)のドレイン(D)−ソー
ス(S)間がオフになる。従って、上記のごとく、誘起
電圧(±V1)がMOSFET(Q1)により整流され
ることになる。なお、Nrは3次巻線、Drはリカバリ
ーダイオードである。また、D0は環流ダイオードであ
る。また、前記MOSFET(Q1)のゲート(G)に
は、共振インダクタ(L2)および第2ダイオード(D
2)の直列回路が接続されている。そして、その直列回
路は、前記平滑コンデンサ(C0)に接続されている。-Second Embodiment- FIG. 2 is a circuit diagram of a MOSFET synchronous rectification circuit 200 according to a second embodiment of the present invention. In this MOSFET synchronous rectification circuit (200), the main switch (Q0) is turned on / off to turn the DC voltage (E) on the primary winding (Np) of the transformer (T).
Is applied intermittently to the secondary winding (Ns) of the transformer (T) and the induced voltage (± V1) is induced in the MOSFET (Q1).
Is rectified by the choke coil (L0) and the smoothing capacitor (C0) to smooth the output voltage (V2) to the load (R
L). The induced voltage (± V1) is applied to the gate (G) of the MOSFET (Q1) via the first diode (D1). Therefore, when the induced voltage (± V1) is “+ V1”, the MOSFET
The area between the drain (D) and the source (S) of (Q1) is turned on. On the other hand, when the induced voltage (± V1) is “−V1”, the drain (D) -source (S) of the MOSFET (Q1) is turned off. Therefore, as described above, the induced voltage (± V1) is rectified by the MOSFET (Q1). In addition, Nr is a tertiary winding and Dr is a recovery diode. D0 is a freewheeling diode. The gate (G) of the MOSFET (Q1) has a resonance inductor (L2) and a second diode (D).
The series circuit of 2) is connected. The series circuit is connected to the smoothing capacitor (C0).
【0014】さて、前記誘起電圧(±V1)が“+V
1”のとき、MOSFET(Q1)のゲート容量(Cis
s )にエネルギーが蓄積される。これにより、MOSF
ET(Q1)のドレイン(D)−ソース(S)間がオン
になり、チョークコイル(L0)を介して平滑コンデン
サ(C0)にエネルギーが蓄積される。また、第1ダイ
オード(D1)および共振インダクタ(L2)および第
2ダイオード(D2)を介して平滑コンデンサ(C0)
にエネルギーが蓄積される。そして、平滑コンデンサ
(C0)からエネルギーが負荷(RL)に供給される。Now, the induced voltage (± V1) is "+ V".
1 ", the gate capacitance (Cis of the MOSFET (Q1)
Energy is stored in s). This allows the MOSF
The drain (D) -source (S) of the ET (Q1) is turned on, and energy is accumulated in the smoothing capacitor (C0) via the choke coil (L0). Further, the smoothing capacitor (C0) is provided via the first diode (D1), the resonance inductor (L2), and the second diode (D2).
Energy is stored in. Then, energy is supplied from the smoothing capacitor (C0) to the load (RL).
【0015】前記誘起電圧(±V1)が“−V1”にな
ると、MOSFET(Q1)のドレイン(D)−ソース
(S)間がオフになる。このとき、チョークコイル(L
0)−平滑コンデンサ(C0)−環流ダイオード(D
0)−チョークコイル(L0)の回路が形成され、チョ
ークコイル(L0)に蓄積されていたエネルギーは、平
滑コンデンサ(C0)に移る。そして、平滑コンデンサ
(C0)からエネルギーが負荷(RL)に供給される。
また、ゲート容量(Ciss )−共振インダクタ(L2)
−第2ダイオード(D2)−平滑コンデンサ(C0)−
ゲート容量(Ciss )の共振回路が形成され、ゲート容
量(Ciss )に蓄積されていたエネルギーは共振インダ
クタ(L2)に移る。また、共振インダクタ(L2)−
第2ダイオード(D2)−平滑コンデンサ(C0)−環
流ダイオード(D0)−第1ダイオード(D1)−共振
インダクタ(L2)の回路が形成され、共振インダクタ
(L2)に蓄積されたエネルギーはコンデンサ(C0)
に移る。そして、コンデンサ(C0)からエネルギーが
負荷(RL)に供給される。When the induced voltage (± V1) becomes "-V1", the drain (D) -source (S) of the MOSFET (Q1) is turned off. At this time, choke coil (L
0) -Smoothing capacitor (C0) -Recirculating diode (D
0) -A circuit of choke coil (L0) is formed, and the energy accumulated in choke coil (L0) is transferred to smoothing capacitor (C0). Then, energy is supplied from the smoothing capacitor (C0) to the load (RL).
Also, gate capacitance (Ciss) -resonance inductor (L2)
-Second diode (D2) -Smoothing capacitor (C0)-
A resonance circuit of the gate capacitance (Ciss) is formed, and the energy stored in the gate capacitance (Ciss) is transferred to the resonance inductor (L2). In addition, the resonance inductor (L2)-
A circuit of the second diode (D2) -smoothing capacitor (C0) -recirculating diode (D0) -first diode (D1) -resonant inductor (L2) is formed, and the energy stored in the resonant inductor (L2) is stored in the capacitor ( C0)
Move on to. Then, energy is supplied from the capacitor (C0) to the load (RL).
【0016】以上のように、ゲート容量(Ciss )に蓄
積されたエネルギーを負荷(RL)に供給し再利用する
ため、損失となるエネルギーがほとんどなくなり、主ス
イッチ(Q0)のスイッチング周波数を高周波化しても
損失が増大しなくなる。As described above, since the energy stored in the gate capacitance (Ciss) is supplied to the load (RL) and reused, the energy which is lost is almost eliminated and the switching frequency of the main switch (Q0) is increased. However, the loss will not increase.
【0017】[0017]
【発明の効果】この発明のMOSFETドライブ方法お
よび回路によれば、MOSFETのゲート容量に蓄積さ
れたエネルギーを再利用するため、損失となるエネルギ
ーがほとんどなくなる。従って、損失を増大させずに、
スイッチング周波数を高周波化することが出来る。According to the MOSFET driving method and circuit of the present invention, the energy accumulated in the gate capacitance of the MOSFET is reused, so that the energy which becomes a loss is almost eliminated. Therefore, without increasing loss,
The switching frequency can be increased.
【図1】この発明の第1実施例のMOSFETドライブ
回路の回路図である。FIG. 1 is a circuit diagram of a MOSFET drive circuit according to a first embodiment of the present invention.
【図2】この発明の第2実施例のMOSFET同期整流
回路の回路図である。FIG. 2 is a circuit diagram of a MOSFET synchronous rectification circuit according to a second embodiment of the present invention.
【図3】従来のMOSFETドライブ回路の一例の回路
図である。FIG. 3 is a circuit diagram of an example of a conventional MOSFET drive circuit.
100 MOSFETドライブ回路 200 MOSFET同期整流回路 Q1 MOSFET Ciss ゲート容量 D1 第1ダイオード L2 共振インダクタ D2 第2ダイオード C0 コンデンサ(平滑コンデン
サ) T 変圧器 D0 環流ダイオード L0 チョークコイル Q0 主スイッチ100 MOSFET drive circuit 200 MOSFET synchronous rectification circuit Q1 MOSFET Ciss gate capacitance D1 first diode L2 resonant inductor D2 second diode C0 capacitor (smoothing capacitor) T transformer D0 freewheeling diode L0 choke coil Q0 main switch
Claims (2)
信号を印加して前記MOSFET(Q1)のドレイン−
ソース間をオン/オフするMOSFETドライブ方法に
おいて、 前記MOSFET(Q1)のオン時に前記MOSFET
(Q1)のゲート容量(Ciss )に蓄積されたエネルギ
ーを、前記MOSFET(Q1)のオフ時にコンデンサ
または電池に移し、再利用に供することを特徴とするM
OSFETドライブ方法。1. A drain signal of the MOSFET (Q1) by applying a pulse signal to the gate of the MOSFET (Q1).
In a MOSFET drive method for turning on / off between sources, the MOSFET (Q1) is turned on when the MOSFET is turned on.
Energy stored in the gate capacitance (Ciss) of (Q1) is transferred to a capacitor or a battery when the MOSFET (Q1) is turned off and is reused.
OSFET drive method.
信号を印加して前記MOSFET(Q1)のドレイン−
ソース間をオン/オフするMOSFETドライブ回路に
おいて、 前記MOSFET(Q1)のゲートに第1ダイオード
(D1)を接続し、この第1ダイオード(D1)を介し
て前記パルス信号を印加し、前記ゲートに共振インダク
タ(L2)および第2ダイオード(D2)の直列回路を
接続し、この直列回路にコンデンサ(C0)または電池
を接続し、そのコンデンサ(C0)または電池から負荷
へエネルギーを供給することを特徴とするMOSFET
ドライブ回路。2. A drain signal of the MOSFET (Q1) by applying a pulse signal to the gate of the MOSFET (Q1).
In a MOSFET drive circuit for turning on / off between sources, a first diode (D1) is connected to the gate of the MOSFET (Q1), the pulse signal is applied via the first diode (D1), and the gate is applied to the gate. A series circuit of a resonance inductor (L2) and a second diode (D2) is connected, a capacitor (C0) or a battery is connected to the series circuit, and energy is supplied from the capacitor (C0) or the battery to a load. MOSFET to be
Drive circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6298556A JPH08163862A (en) | 1994-12-01 | 1994-12-01 | Method and circuit for driving mosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6298556A JPH08163862A (en) | 1994-12-01 | 1994-12-01 | Method and circuit for driving mosfet |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08163862A true JPH08163862A (en) | 1996-06-21 |
Family
ID=17861273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6298556A Pending JPH08163862A (en) | 1994-12-01 | 1994-12-01 | Method and circuit for driving mosfet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08163862A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6756623B2 (en) | 2001-10-19 | 2004-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of driving transistors |
JP2007166794A (en) * | 2005-12-14 | 2007-06-28 | Origin Electric Co Ltd | Power supply circuit |
JP2007166795A (en) * | 2005-12-14 | 2007-06-28 | Origin Electric Co Ltd | Power supply circuit |
WO2021259319A1 (en) * | 2020-06-23 | 2021-12-30 | 华为技术有限公司 | Drive circuit having energy recovery function, and switch power supply |
-
1994
- 1994-12-01 JP JP6298556A patent/JPH08163862A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6756623B2 (en) | 2001-10-19 | 2004-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of driving transistors |
JP2007166794A (en) * | 2005-12-14 | 2007-06-28 | Origin Electric Co Ltd | Power supply circuit |
JP2007166795A (en) * | 2005-12-14 | 2007-06-28 | Origin Electric Co Ltd | Power supply circuit |
JP4717621B2 (en) * | 2005-12-14 | 2011-07-06 | オリジン電気株式会社 | Power circuit |
WO2021259319A1 (en) * | 2020-06-23 | 2021-12-30 | 华为技术有限公司 | Drive circuit having energy recovery function, and switch power supply |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE37510E1 (en) | Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter | |
US5907481A (en) | Double ended isolated D.C.--D.C. converter | |
JP3663388B2 (en) | Loss and noise reduction in power converters | |
US6947297B2 (en) | Active resonant snubber for DC-DC converter | |
US6304463B1 (en) | Single-ended forward converter circuit with quasi-optimal resetting for synchronous rectification | |
US7859870B1 (en) | Voltage clamps for energy snubbing | |
WO2000048300A1 (en) | Offset resonance zero volt switching flyback converter | |
US6535407B1 (en) | DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit | |
EP1266440A1 (en) | Synchronous rectification in a flyback converter | |
US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
US9780676B2 (en) | Power converter with a snubber circuit | |
US6906931B1 (en) | Zero-voltage switching half-bridge DC-DC converter topology by utilizing the transformer leakage inductance trapped energy | |
US6243278B1 (en) | Drive circuit for synchronous rectifier and method of operating the same | |
KR100732612B1 (en) | High efficiency dc-dc converter for hybrid car | |
JP4110477B2 (en) | DC-DC converter | |
JPH08163862A (en) | Method and circuit for driving mosfet | |
JP3259128B2 (en) | Synchronous rectification circuit | |
JP3515675B2 (en) | Synchronous rectification circuit | |
KR100774145B1 (en) | Power converter having a self driven synchronous rectifier | |
JP3328671B2 (en) | Synchronous rectification circuit, forward converter including the same, and synchronous rectification method | |
CN108512413B (en) | Conversion circuit and control method thereof | |
Yoshida et al. | ZVS-PWM full-bridge converter using active current clamping with synchronous rectifiers | |
JP2918006B2 (en) | Boost type active filter circuit | |
JP2917857B2 (en) | Resonant converter device | |
JPH10136646A (en) | Synchronous rectifier |