JPH10136646A - Synchronous rectifier - Google Patents
Synchronous rectifierInfo
- Publication number
- JPH10136646A JPH10136646A JP30241496A JP30241496A JPH10136646A JP H10136646 A JPH10136646 A JP H10136646A JP 30241496 A JP30241496 A JP 30241496A JP 30241496 A JP30241496 A JP 30241496A JP H10136646 A JPH10136646 A JP H10136646A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- voltage
- mos fet
- mosfet
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＤＣ−ＤＣ変化回
路等に組み込まれる同期整流器に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a synchronous rectifier incorporated in a DC-DC change circuit or the like.
【０００２】[0002]
【従来の技術】図４には同期整流器１を備えたＤＣ−Ｄ
Ｃ変換回路（ＤＣ−ＤＣコンバータ）が示されている。
同図において、トランス２の一次巻線（一次コイル）の
一端側にはＭＯＳ ＦＥＴ（電界効果トランジスタ）の
メインスイッチ素子４が直列に接続され、この一次巻線
３とメインスイッチ素子４の直列接続体のコイル端側は
直流電源５の陽極に接続され、また、メインスイッチ素
子４のソース側は直流電源５の陰極に接続されている。2. Description of the Related Art FIG. 4 shows a DC-D having a synchronous rectifier 1.
The C conversion circuit (DC-DC converter) is shown.
In the figure, a main switch element 4 of a MOSFET (field effect transistor) is connected in series to one end of a primary winding (primary coil) of a transformer 2, and the primary winding 3 and the main switch element 4 are connected in series. The coil end of the body is connected to the anode of the DC power supply 5, and the source side of the main switch element 4 is connected to the cathode of the DC power supply 5.
【０００３】トランス２の二次巻線（二次コイル）６の
出力側には同期整流器１が接続されている。この同期整
流器１は第１のＭＯＳ ＦＥＴ７と第２のＭＯＳ ＦＥ
Ｔ８とを組み合わせたもので、第１のＭＯＳ ＦＥＴ７
のゲートは二次巻線６の一端側に接続され、第１のＭＯ
Ｓ ＦＥＴ７のドレインは二次巻線６の他端側に接続さ
れている。そして、第１のＭＯＳ ＦＥＴ７のドレイン
と第２のＭＯＳ ＦＥＴ８のゲートが接続され、第２の
ＭＯＳ ＦＥＴ８のドレインは第１のＭＯＳＦＥＴ７の
ゲートに接続されており、第２のＭＯＳ ＦＥＴ８のソ
ースは第１のＭＯＳ ＦＥＴ７のソースに接続されてい
る。A synchronous rectifier 1 is connected to an output side of a secondary winding (secondary coil) 6 of a transformer 2. The synchronous rectifier 1 includes a first MOS FET 7 and a second MOS FE
T8 and the first MOS FET 7
Is connected to one end of the secondary winding 6, and the first MO
The drain of the SFET 7 is connected to the other end of the secondary winding 6. The drain of the first MOSFET 7 and the gate of the second MOSFET 8 are connected, the drain of the second MOSFET 8 is connected to the gate of the first MOSFET 7, and the source of the second MOSFET 8 is It is connected to the source of one MOS FET7.
【０００４】第２のＭＯＳ ＦＥＴ８のソースとドレイ
ン間にはドレイン側をカソード側にして第２のＭＯＳ
ＦＥＴ８のボディダイオードよりも電圧降下のより小さ
い転流ダイオード（例えば、ショットキーバリアダイオ
ード）10が接続されている。そして、前記転流ダイオー
ド10のカソードに並列にコンデンサ11の一端が接続さ
れ、このコンデンサ11の一端側と転流ダイオード10のア
ノード間にはチョークコイル12が接続されている。そし
て、コンデンサ11の両端側の出力端間には負荷13が接続
される。[0004] Between the source and the drain of the second MOS FET 8, the second MOS FET 8 has
A commutation diode (for example, a Schottky barrier diode) 10 having a smaller voltage drop than the body diode of the FET 8 is connected. One end of a capacitor 11 is connected in parallel to the cathode of the commutation diode 10, and a choke coil 12 is connected between one end of the capacitor 11 and the anode of the commutation diode 10. The load 13 is connected between the output terminals on both ends of the capacitor 11.
【０００５】前記コンデンサ11の出力電圧（回路出力電
圧）は抵抗体14，15の直列回路により検出されており、
この出力の検出電圧はフォトカプラ16を介してメインス
イッチ素子４のスイッチング動作を制御するスイッチン
グ制御回路17に加えられている。The output voltage (circuit output voltage) of the capacitor 11 is detected by a series circuit of resistors 14 and 15,
The output detection voltage is applied to a switching control circuit 17 for controlling the switching operation of the main switch element 4 via a photocoupler 16.
【０００６】このスイッチング制御回路17は、通常、パ
ルス幅制御回路によって構成され、コンデンサ11の出力
電圧が低下したときにはメインスイッチ素子４のゲート
に加えるオンパルス幅を広くし、出力電圧が上昇したと
きにはメインスイッチ素子４のゲートに加えるオンパル
ス幅を狭く制御して、出力電圧の安定化を行うものであ
る。The switching control circuit 17 is usually constituted by a pulse width control circuit. When the output voltage of the capacitor 11 decreases, the on-pulse width applied to the gate of the main switch element 4 is increased, and when the output voltage increases, the The on-pulse width applied to the gate of the switch element 4 is controlled to be narrow to stabilize the output voltage.
【０００７】なお、図４における各スイッチ素子のＤは
ドレイン、Ｓはソース、Ｇはゲートをそれぞれ示してい
る。In FIG. 4, D represents a drain, S represents a source, and G represents a gate of each switch element.
【０００８】次にこの種のＤＣ−ＤＣ変換回路の動作を
図５に示すタイムチャートを用いて説明する。まず、時
刻ｔ0 でメインスイッチ素子４がオンすると、トランス
２の一次巻線３に直流電源５の電圧Ｅが印加され、一次
巻線３の巻数をｎ1 、二次巻線６の巻数をｎ2 としたと
き、トランス２の二次巻線６に電圧ｖn2（ｖn2＝Ｅ・ｎ
2 ／ｎ1 ）が誘起する。そして、この電圧ｖn2が第１の
ＭＯＳ ＦＥＴ７のゲート・ソース間に印加され、第１
のＭＯＳ ＦＥＴ７がメインスイッチ素子３のオン動作
に同期してオンする。なお、二次巻線６に誘起する電圧
ｖn2は第１のＭＯＳ ＦＥＴ７のゲート側がプラス側と
なる電圧であり、ドレイン側がマイナス側となる電圧で
ある。Next, the operation of this type of DC-DC converter will be described with reference to a time chart shown in FIG. First, when the main switch element 4 is turned on at time t 0 , the voltage E of the DC power supply 5 is applied to the primary winding 3 of the transformer 2, the number of turns of the primary winding 3 is n 1 , and the number of turns of the secondary winding 6 is n 2 , a voltage v n2 (v n2 = E · n) is applied to the secondary winding 6 of the transformer 2.
2 / n 1 ). Then, this voltage v n2 is applied between the gate and source of the first MOS FET 7,
MOS FET 7 is turned on in synchronization with the ON operation of main switch element 3. Note that the voltage v n2 induced in the secondary winding 6 is a voltage where the gate side of the first MOS FET 7 is on the plus side and the drain side is a minus side.
【０００９】前記第１のＭＯＳ ＦＥＴ７のオン駆動に
より、この第１のＭＯＳ ＦＥＴ７に電流ｉ1 が流れ
る。なお、図５の（ｂ）は第１のＭＯＳ ＦＥＴ７のゲ
ート・ソース間電圧（ｖGS1 ）を示す。When the first MOS FET 7 is turned on, a current i 1 flows through the first MOS FET 7. FIG. 5B shows the gate-source voltage (v GS1 ) of the first MOS FET 7.
【００１０】一方、第２のＭＯＳ ＦＥＴ８は、そのゲ
ート・ソース間が前記第１のＭＯＳＦＥＴ７のオン動作
により短絡されるのでオフ状態を維持する。また、転流
ダイオード10も逆バイアスされるので、オフ状態を維持
する。この結果、チョークコイル12とコンデンサ11で構
成される平滑フィルタと負荷13には第１のＭＯＳＦＥＴ
７を介して電力が供給される。このとき、チョークコイ
ル12を流れる電流ｉc はＭＯＳ ＦＥＴ７を流れる電流
ｉ1 に等しくなる。On the other hand, the second MOS FET 8 maintains an off state because its gate and source are short-circuited by the on operation of the first MOSFET 7. Further, the commutation diode 10 is also reverse-biased, so that the off state is maintained. As a result, the smoothing filter composed of the choke coil 12 and the capacitor 11 and the load 13 have the first MOSFET.
Electric power is supplied via the switch 7. In this case, current i c flowing through the choke coil 12 is equal to the current i 1 flowing through the MOS FET 7.
【００１１】時刻ｔ1 でメインスイッチ素子４がオフす
ると、励磁エネルギによりトランス２の一次巻線３に逆
電圧が発生し、このため、トランス２の二次巻線６の電
圧は極性が反転し、第１のＭＯＳ ＦＥＴ７はオフし、
第２のＭＯＳ ＦＥＴ８はゲート・ソース間に電圧ｖ
GS2 が印加されてオンする。この第２のＭＯＳ ＦＥＴ
８のオン電圧は転流ダイオード10のオン電圧より低いの
で、チョークコイル12の電流ｉc は転流ダイオード10側
には流れずに第２のＭＯＳ ＦＥＴ８側を流れ、チョー
クコイル12の電流ｉc の連続性が保たれる。このとき、
チョークコイル12を流れる電流ｉc は第２のＭＯＳ Ｆ
ＥＴ８を流れる電流ｉ2 に等しい。When the main switch element 4 is turned off at time t 1 , a reverse voltage is generated in the primary winding 3 of the transformer 2 due to the excitation energy, and thus the polarity of the voltage of the secondary winding 6 of the transformer 2 is inverted. , The first MOS FET 7 is turned off,
The second MOS FET 8 has a voltage v between the gate and the source.
GS2 is applied and turns on. This second MOS FET
8 is lower than the ON voltage of the commutation diode 10, the current ic of the choke coil 12 does not flow to the commutation diode 10 side but flows to the second MOSFET 8 side, and the current ic of the choke coil 12 Is maintained. At this time,
The current ic flowing through the choke coil 12 is the second MOS F
Equal to the current i 2 flowing through the ET8.
【００１２】時刻ｔ2 でトランス２の巻線電圧が零にな
ると、第２のＭＯＳ ＦＥＴ８はオフし、チョークコイ
ル12の電流ｉc は第２のＭＯＳ ＦＥＴ８のボディダイ
オードを流れようとするが、このボディダイオードより
も電圧降下の小さな転流ダイオード10を流れるようにな
り、チョークコイル12の電流ｉc の連続性が保たれる。
このチョークコイル12を流れる電流ｉc は転流ダイオー
ド10を流れる電流ｉdに等しい。When the winding voltage of the transformer 2 becomes zero at time t 2 , the second MOSFET 8 is turned off, and the current ic of the choke coil 12 tries to flow through the body diode of the second MOSFET 8. The current flows through the commutation diode 10 having a smaller voltage drop than the body diode, and the continuity of the current ic of the choke coil 12 is maintained.
Current i c flowing in the choke coil 12 is equal to the current i d flowing through the commutation diode 10.
【００１３】次に時刻ｔ3 で再びメインスイッチ素子４
がオンすると、トランス２の一次巻線３に直流電源５の
電圧Ｅが印加され、前記時刻ｔ0 の動作と同一の動作が
行われる。このように、ｔ0 〜ｔ3 の動作が繰り返し行
われ、負荷13に供給されるチョークコイル12の電流ｉc
の連続性が保たれるのである。Next, at time t 3 , the main switch element 4
There is turned on, the voltage E of the DC power source 5 is applied to the primary winding 3 of the transformer 2, same operations as those of the time t 0 is carried out. As described above, the operation from t 0 to t 3 is repeatedly performed, and the current ic of the choke coil 12 supplied to the load 13 is calculated.
The continuity of is maintained.
【００１４】[0014]
【発明が解決しようとする課題】この種の従来の回路で
は、前記時刻ｔ2 〜ｔ3 の区間において、第２のＭＯＳ
ＦＥＴ８がオフ状態を維持し、この状態で、チョークコ
イル12に流れる電流の連続性を維持するために転流ダイ
オード10を設けているが、この転流ダイオードオ10は、
第２のＭＯＳ ＦＥＴ８のオン状態時の電圧降下よりも
大きな電圧降下が生じるため、その転流ダイオード10に
電流が流れる期間の電力損失が大きくなるという問題が
ある。この転流ダイオード10を省略しても、第２のＭＯ
Ｓ ＦＥＴ８のボディダイオードを通して前記ｔ2 〜ｔ
3 の期間においてチョークコイル12の電流ｉc を連続的
に流すことは可能であるが、そうすると、第２のＭＯＳ
ＦＥＴ８のボディダイオードの電圧降下は転流ダイオー
ド10の電圧降下よりも大きいので、さらに電力損失が大
きくなってしまうという問題が生じる。BRIEF Problem to be Solved] In the conventional circuit of this type, in the time t 2 ~t 3 sections, the second MOS
The FET 8 keeps the off state, and in this state, the commutation diode 10 is provided to maintain the continuity of the current flowing through the choke coil 12.
Since a voltage drop larger than the voltage drop when the second MOS FET 8 is in the ON state occurs, there is a problem that the power loss during the period when the current flows through the commutation diode 10 increases. Even if the commutation diode 10 is omitted, the second MO
Through the body diode of the SFET 8, the above-mentioned t 2 to t
Although it is possible to continuously flow the current ic of the choke coil 12 during the period of 3 , the second MOS
Since the voltage drop of the body diode of the FET 8 is larger than the voltage drop of the commutation diode 10, there is a problem that the power loss is further increased.
【００１５】本発明は上記課題を解決するためになされ
たものであり、その目的は、トランス２の巻線電圧が零
になる区間（前記ｔ2 〜ｔ3 の期間）の消費電力を転流
ダイオード10を省略した上で大幅に低減することが可能
な同期整流器を提供することにある。The present invention has been made in order to solve the above-mentioned problem, and an object of the present invention is to commutate the power consumption in a section where the winding voltage of the transformer 2 is zero (the period from t 2 to t 3 ). An object of the present invention is to provide a synchronous rectifier that can greatly reduce the number of diodes after omitting the diode 10.
【００１６】[0016]
【課題を解決するための手段】本発明は上記目的を達成
するために、次のような手段を講じている。すなわち、
第１の発明は、直流電源にトランスの一次巻線とメイン
スイッチ素子の直列回路が接続され、前記メインスイッ
チ素子のオン・オフ駆動により前記トランスの二次巻線
に誘起する電圧を整流平滑して出力するＤＣ−ＤＣ変換
回路に組み込まれる同期整流器において、前記メインス
イッチ素子がオンしたときにマイナスの電圧が発生する
側のトランスの二次巻線の一端側に第１のＭＯＳ ＦＥ
Ｔのドレインが、プラスの電圧が発生する側の前記トラ
ンスの二次巻線の他端側に第１のＭＯＳ ＦＥＴのゲー
トがそれぞれ接続され、前記第１のＭＯＳ ＦＥＴのゲ
ートに第２のＭＯＳ ＦＥＴのドレインが、前記第１の
ＭＯＳ ＦＥＴのソースに第２のＭＯＳ ＦＥＴのソー
スがそれぞれ接続され、前記第１のＭＯＳ ＦＥＴのド
レインと第２のＭＯＳ ＦＥＴのゲート間には第２のＭ
ＯＳ ＦＥＴのゲート側をカソード側としてバイアスダ
イオードが接続されており、このバイアスダイオードの
アノードとカソード間には前記トランスの二次巻線の電
圧を駆動源として前記第１のＭＯＳ ＦＥＴのゲートが
プラス電位となる期間をオン期間としてオンして前記バ
イアスダイオードを短絡する短絡スイッチ素子が設けら
れている構成をもって課題を解決する手段としている。In order to achieve the above object, the present invention takes the following measures. That is,
In a first aspect, a series circuit of a primary winding of a transformer and a main switch element is connected to a DC power supply, and a voltage induced in a secondary winding of the transformer by on / off driving of the main switch element is rectified and smoothed. A synchronous rectifier incorporated in a DC-DC conversion circuit that outputs a negative voltage when one end of a secondary winding of a transformer generates a negative voltage when the main switch element is turned on.
The drain of T is connected to the gate of a first MOS FET at the other end of the secondary winding of the transformer on the side where a positive voltage is generated, and the second MOS FET is connected to the gate of the first MOS FET. The drain of the FET is connected to the source of the first MOS FET and the source of the second MOS FET, respectively, and a second transistor is connected between the drain of the first MOS FET and the gate of the second MOS FET.
A bias diode is connected with the gate side of the OS FET as the cathode side, and the gate of the first MOS FET is connected between the anode and the cathode of the bias diode by using the voltage of the secondary winding of the transformer as a driving source. This is a means for solving the problem with a configuration in which a short-circuit switch element that turns on the period during which the potential is turned on and short-circuits the bias diode is provided.
【００１７】また、第２の発明は、トランスの二次側に
二次巻線とは独立した別個の別巻線が設けられ、前記第
１の発明の二次巻線を短絡スイッチ素子の駆動源とする
代わりに、前記別巻線の電圧を短絡スイッチ素子の駆動
源とした構成をもって課題を解決する手段としている。According to a second aspect of the present invention, a separate winding independent of the secondary winding is provided on the secondary side of the transformer, and the secondary winding of the first aspect is connected to a drive source of a short-circuit switch element. Instead of this, the means for solving the problem is constituted by using the voltage of the another winding as a drive source of the short-circuit switch element.
【００１８】上記構成の発明において、メインスイッチ
素子がオンしている期間は第１のＭＯＳ ＦＥＴはオン
状態となり、第２のＭＯＳ ＦＥＴはオフ状態を維持す
る。これにより、この期間では、従来例と同様に負荷に
は第１のＭＯＳ ＦＥＴを通る電流が流れる。なお、こ
のとき、短絡スイッチ素子には順方向のバイアス電圧が
印加されることで、オン状態を維持し、バイアスダイオ
ードを短絡する。このバイアスダイオードの短絡によ
り、第２のＭＯＳ ＦＥＴのゲート・ソース間の入力寄
生容量に帯電している電荷は放電される。In the invention having the above configuration, while the main switch element is on, the first MOS FET is turned on, and the second MOS FET is kept off. As a result, during this period, a current flows through the first MOS FET to the load as in the conventional example. At this time, a forward bias voltage is applied to the short-circuit switch element, so that the on-state is maintained and the bias diode is short-circuited. Due to the short circuit of the bias diode, the electric charge charged in the input parasitic capacitance between the gate and the source of the second MOS FET is discharged.
【００１９】次に、メインスイッチ素子がオフすると、
第１のＭＯＳ ＦＥＴと短絡スイッチ素子は共に逆バイ
アス電圧が印加されるのでオフ状態となり、第２のＭＯ
ＳＦＥＴのゲート・ソース間の入力寄生容量には二次巻
線からバイアスダイオードを介してエネルギが供給され
て電荷が蓄えられ、第２のＭＯＳ ＦＥＴがオンする。
これにより、負荷への電流は第２のＭＯＳ ＦＥＴを通
って流れる。Next, when the main switch element is turned off,
Since the reverse bias voltage is applied to both the first MOS FET and the short-circuit switch element, they are turned off, and
Energy is supplied to the input parasitic capacitance between the gate and the source of the SFET from the secondary winding via the bias diode, and the electric charge is stored, so that the second MOS FET is turned on.
This allows current to the load to flow through the second MOSFET.
【００２０】そして、トランスの巻線電圧（二次巻線６
の電圧）が零電圧に達したとき、短絡スイッチ素子はオ
フ状態を維持しているので、第２のＭＯＳ ＦＥＴのゲ
ート・ソース間の入力寄生容量に帯電している電荷はバ
イアスダイオードによって放電が阻止された状態に封じ
込められるので、第２のＭＯＳ ＦＥＴはオン状態を継
続する。この結果、負荷への電流は引き続き第２のＭＯ
Ｓ ＦＥＴを通して供給される。The winding voltage of the transformer (the secondary winding 6
When the voltage of the second MOSFET reaches zero voltage, the short-circuit switch element maintains the off state, so that the charge charged in the input parasitic capacitance between the gate and the source of the second MOS FET is discharged by the bias diode. Since the second MOS FET is confined in the blocked state, the second MOS FET remains on. As a result, the current to the load continues to be
Provided through the SFET.
【００２１】次に、メインスイッチ素子がオンすると、
第１のＭＯＳ ＦＥＴと短絡スイッチ素子が共にオン
し、負荷への電流は第１のＭＯＳ ＦＥＴを通して供給
され、第２のＭＯＳ ＦＥＴのゲート・ソース間の入力
寄生容量に帯電している電荷は短絡スイッチ素子を通し
て放電される。このようにメインスイッチ素子のオン状
態からオフ状態の回路動作が繰り返し行われ負荷へ連続
した電流が供給される。Next, when the main switch element is turned on,
The first MOS FET and the short-circuit switch element are both turned on, the current to the load is supplied through the first MOS FET, and the electric charge charged to the input parasitic capacitance between the gate and the source of the second MOS FET is short-circuited. Discharged through the switch element. In this manner, the circuit operation from the ON state to the OFF state of the main switch element is repeatedly performed, and a continuous current is supplied to the load.
【００２２】前記の如く、この発明では、トランスの巻
線電圧が零電圧になる期間は短絡スイッチ素子がオフさ
れて、バイアスダイオードによる第２のＭＯＳ ＦＥＴ
のバイアス保持動作（第２のＭＯＳ ＦＥＴのゲート・
ソース間電荷の封じ込め動作）により第２のＭＯＳ Ｆ
ＥＴのオン動作を維持して負荷への電流を供給するの
で、従来例の転流ダイオードを通して電流を供給する場
合に比べその電圧降下は格段に小さくなる。したがっ
て、消費電力（電力損失）は非常に小さなものとなり、
回路動作の効率を格段にアップすることが可能となるも
のである。As described above, according to the present invention, the short-circuit switch element is turned off during the period when the winding voltage of the transformer becomes zero voltage, and the second MOS FET using the bias diode is turned off.
Bias holding operation (the gate of the second MOS FET
The second MOS F
Since the current is supplied to the load while the ON operation of the ET is maintained, the voltage drop is significantly smaller than in the case where the current is supplied through the commutation diode of the conventional example. Therefore, the power consumption (power loss) is very small,
This makes it possible to significantly improve the efficiency of circuit operation.
【００２３】[0023]
【発明の実施の形態】以下、本発明の実施形態例を図面
に基づき説明する。なお、以下に説明する各実施形態例
の説明においては、従来例と同一の回路部分には同一符
号を付し、その重複説明は省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description of each embodiment, the same circuit parts as those of the conventional example are denoted by the same reference numerals, and the duplicate description thereof will be omitted.
【００２４】図１には本発明の第１実施形態例の同期整
流器がＤＣ−ＤＣ変換回路に組み込み状態で示されてい
る。この実施形態例が前記従来例と異なる特徴的なこと
は、同期整流器18を特有な構成に形成したことであり、
それ以外の構成は前記従来例と同様である。FIG. 1 shows a synchronous rectifier according to a first embodiment of the present invention incorporated in a DC-DC conversion circuit. The feature of this embodiment different from the conventional example is that the synchronous rectifier 18 is formed in a unique configuration.
The other configuration is the same as that of the conventional example.
【００２５】この第１実施形態例において特徴的な同期
整流器18は、第１のＭＯＳ ＦＥＴ７と第２のＭＯＳ
ＦＥＴ８と、バイアスダイオード20と、短絡スイッチ素
子21と、抵抗体22，23を有して構成されている。The synchronous rectifier 18 characteristic of the first embodiment comprises a first MOSFET 7 and a second MOSFET.
It comprises an FET 8, a bias diode 20, a short-circuit switch element 21, and resistors 22, 23.
【００２６】この同期整流器18の第１のＭＯＳ ＦＥＴ
７は従来例の図４と同様に接続されており、第２のＭＯ
Ｓ ＦＥＴ８のドレインとソースも従来例の図４の場合
と同様に接続されている。この同期整流器18において特
徴的なことは、第１のＭＯＳＦＥＴ７のドレインと第２
のＭＯＳ ＦＥＴ８のゲート間に第２のＭＯＳ ＦＥＴ
８のゲート側をカソード側の向きにしてバイアスダイオ
ード20を接続したことと、このバイアスダイード20のア
ノードとカソード間に短絡スイッチ素子21を設け、この
短絡スイッチ素子21をトランス２の二次巻線６の電圧を
駆動源としてオン・オフ動作させるようにしたことであ
る。The first MOS FET of the synchronous rectifier 18
7 is connected in the same manner as in FIG.
The drain and source of the SFET 8 are connected in the same manner as in the conventional example shown in FIG. A characteristic of the synchronous rectifier 18 is that the drain of the first MOSFET 7 and the second
Between the gates of the MOS FETs 8
8, a bias diode 20 is connected with the gate side facing the cathode side, and a short-circuit switch element 21 is provided between the anode and the cathode of the bias diode 20, and the short-circuit switch element 21 is connected to the secondary winding of the transformer 2. The on / off operation is performed using the voltage of the line 6 as a drive source.
【００２７】前記短絡スイッチ素子21はバイポーラトラ
ンジスタにより構成されており、短絡スイッチ素子21の
コレクタ側がバイアスダイオード20のカソード側に接続
され、短絡スイッチ素子21のエミッタ側はバイアスダイ
ード20のアノード側に接続されている。そして、短絡ス
イッチ素子21のベースは抵抗体22を介して二次巻線６の
一端側、つまり、第１のＭＯＳ ＦＥＴ７のゲートに接
続されている。そして、短絡スイッチ素子21のベースと
エミッタ間には抵抗体23が接続されている。なお、これ
ら抵抗体22，23は二次巻線６の電源電圧を短絡スイッチ
素子21にバイアスするために設けられるものである。The short-circuit switch element 21 is constituted by a bipolar transistor. The collector side of the short-circuit switch element 21 is connected to the cathode side of the bias diode 20, and the emitter side of the short-circuit switch element 21 is connected to the anode side of the bias diode 20. It is connected. The base of the short-circuit switch element 21 is connected to one end of the secondary winding 6 via the resistor 22, that is, the gate of the first MOSFET 7. The resistor 23 is connected between the base and the emitter of the short-circuit switch element 21. The resistors 22 and 23 are provided to bias the power supply voltage of the secondary winding 6 to the short-circuit switch element 21.
【００２８】次のこの第１実施形態例の動作を図２のタ
イムチャートを参照して説明する。まず、時刻ｔ0 でメ
インスイッチ素子４がオンすると、従来例と同様にトラ
ンス２の二次巻線６に電圧ｖn2が誘起し、この電圧が第
１のＭＯＳ ＦＥＴ７のゲート・ソース間電圧ｖGS1 と
して印加され、第１のＭＯＳ ＦＥＴ７と短絡スイッチ
素子21は共に順方向のバイアス電圧が印加されてオンす
る。第１のＭＯＳ ＦＥＴ７のオン動作により、チョー
クコイル12には第１のＭＯＳ ＦＥＴ７を通して電流が
流れる。このときチョークコイル12に流れる電流ｉc と
第１のＭＯＳＦＥＴ７に流れる電流ｉ1 は等しい。Next, the operation of the first embodiment will be described with reference to the time chart of FIG. First, when the main switch element 4 is turned on at time t 0 , a voltage v n2 is induced in the secondary winding 6 of the transformer 2 as in the conventional example, and this voltage becomes the gate-source voltage v of the first MOSFET 7. The voltage is applied as GS1 , and the first MOS FET 7 and the short-circuit switch element 21 are both turned on when a forward bias voltage is applied. When the first MOS FET 7 is turned on, a current flows through the choke coil 12 through the first MOS FET 7. At this time, the current i c flowing through the choke coil 12 and the current i 1 flowing through the first MOSFET 7 are equal.
【００２９】一方、短絡スイッチ素子21のオン動作によ
り、バイアスダイオード20は短絡され、第２のＭＯＳ
ＦＥＴ８のゲート・ソース間の入力寄生容量に帯電して
いた電荷は短絡スイッチ素子21、二次巻線６の経路を経
て負荷13側に供給され、第２のＭＯＳ ＦＥＴ８の入力
寄生容量に帯電していた電荷は捨てられることなく有効
に負荷13に利用される。On the other hand, when the short-circuit switch element 21 is turned on, the bias diode 20 is short-circuited and the second MOS
The electric charge charged in the input parasitic capacitance between the gate and the source of the FET 8 is supplied to the load 13 through the path of the short-circuit switch element 21 and the secondary winding 6, and is charged in the input parasitic capacitance of the second MOS FET 8. The stored charge is effectively used for the load 13 without being discarded.
【００３０】時刻ｔ1 でメインスイッチ素子４がオフす
ると、励磁エネルギによりトランス２の一次巻線３に逆
電圧が発生し、トランス２の二次巻線６の電圧は極性が
反転する。その結果、第１のＭＯＳ ＦＥＴ７と短絡ス
イッチ素子21はオフし、第２のＭＯＳ ＦＥＴ８がオン
する。この第２のＭＯＳ ＦＥＴ８のオン動作により、
チョークコイル12の電流は第２のＭＯＳ ＦＥＴ８を通
して流れ、チョークコイル12に流れる電流の連続性が保
たれる。このとき、チョークコイル12に流れる電流ｉc
と第２のＭＯＳ ＦＥＴ８に流れる電流ｉ2 は等しい。
また、二次巻線６の電圧の極性が反転することで、バイ
アスダイオード20は順方向にバイアスされ、二次巻線６
のエネルギがバイアスダイオード20を介して第２のＭＯ
Ｓ ＦＥＴ８のゲート・ソース間の入力寄生容量に加え
られ、第２のＭＯＳ ＦＥＴ８のゲート・ソース間の入
力寄生容量に電荷が蓄えられる。そして、その電荷は、
短絡スイッチ素子21がオフしているので、その放電経路
がバイアスダイオード20により閉ざされた状態となる。[0030] When the main switching element 4 at time t 1 is turned off, the reverse voltage is generated in the primary winding 3 of the transformer 2 by the exciting energy, the voltage of the secondary winding 6 transformer 2 polarity is reversed. As a result, the first MOS FET 7 and the short-circuit switch element 21 are turned off, and the second MOS FET 8 is turned on. By the ON operation of the second MOS FET 8,
The current of the choke coil 12 flows through the second MOSFET 8, and the continuity of the current flowing through the choke coil 12 is maintained. At this time, the current i c flowing through the choke coil 12
And the current i 2 flowing through the second MOS FET 8 is equal.
Also, the polarity of the voltage of the secondary winding 6 is inverted, so that the bias diode 20 is biased in the forward direction, and
Is supplied to the second MO via the bias diode 20.
In addition to the input parasitic capacitance between the gate and the source of the SFET 8, electric charge is stored in the input parasitic capacitance between the gate and the source of the second MOSFET 8. And the charge is
Since the short-circuit switch element 21 is off, the discharge path is closed by the bias diode 20.
【００３１】次に、時刻ｔ2 でトランス２の巻線電圧
（二次巻線６の電圧）が零になると、短絡スイッチ素子
21はオフ状態を維持しているから、バイアスダイオード
20は逆バイアスの状態となり、第２のＭＯＳ ＦＥＴ８
のゲート・ソース間の帯電電荷の封じ込め状態が引き続
き維持されるので、バイアスダイオード20から第２のＭ
ＯＳ ＦＥＴ８のゲートに順バイアス電圧が印加された
状態を維持する。この結果、第２のＭＯＳ ＦＥＴ８は
引き続きオン状態を維持し、チョークコイル12の電流は
引き続き第２のＭＯＳ ＦＥＴ８を通して流れ、チョー
クコイル12を流れる電流の連続性が保持される。Next, when the winding voltage of the transformer 2 (the voltage of the secondary winding 6) becomes zero at time t 2 , the short-circuit switch element
21 keeps off state, so bias diode
20 is in a reverse bias state, and the second MOS FET 8
Of the charged charge between the gate and the source of the second transistor is continuously maintained.
The state where the forward bias voltage is applied to the gate of the OS FET 8 is maintained. As a result, the second MOS FET 8 continues to be kept on, the current of the choke coil 12 continues to flow through the second MOS FET 8, and the continuity of the current flowing through the choke coil 12 is maintained.
【００３２】そして、メインスイッチ素子４が時刻ｔ3
でオンすると、最初のｔ0 の動作状態となり、回路動作
が継続する。Then, the main switch element 4 is turned on at time t 3.
When the switch is turned on, the operation state is initially at t 0 , and the circuit operation is continued.
【００３３】この実施形態例では、メインスイッチ素子
４がオフする期間、つまり、駆動源として機能する二次
巻線６のバイアス電圧が逆電圧となる期間では、短絡ス
イッチ素子21はオフ状態を維持するので、トランス２の
巻線電圧が零電圧になる期間、すなわちｔ2 〜ｔ3 の期
間では、バイアスダイオード20により第２のＭＯＳＦＥ
Ｔ８のゲート・ソース間の入力寄生容量の帯電電荷の放
電を阻止するので、第２のＭＯＳ ＦＥＴ８のゲート・
ソース間には電圧ｖGS2 のピーク電圧がクランプされた
格好となり、第２のＭＯＳ ＦＥＴ８を引き続きオン動
作状態に継続させることが可能となる。これにより、こ
のｔ2 〜ｔ3 の期間は、第２のＭＯＳＦＥＴ８がオン状
態で該第２のＭＯＳ ＦＥＴ８を通して電流が流れるの
で、第２のＭＯＳ ＦＥＴ８のボディダイオードや、従
来例の転流ダイオード10を通して電流が流れる場合に比
べ、その電圧降下は格段に小さいので、電力損失は非常
に小さなものとなり、回路動作の効率を格段に高めるこ
とが可能となる。In this embodiment, the short-circuit switch element 21 is kept off during the period when the main switch element 4 is turned off, that is, during the period when the bias voltage of the secondary winding 6 functioning as a driving source is a reverse voltage. Therefore, during the period when the winding voltage of the transformer 2 becomes zero voltage, that is, during the period from t 2 to t 3 , the second MOSFET is turned on by the bias diode 20.
Since the discharge of the charge of the input parasitic capacitance between the gate and the source of T8 is prevented, the gate and the source of the second MOSFET 8
The peak voltage of the voltage v GS2 is clamped between the sources, and the second MOS FET 8 can be kept in the ON operation state. As a result, during the period from t 2 to t 3, a current flows through the second MOSFET 8 while the second MOSFET 8 is in an on state, so that the body diode of the second MOSFET 8 and the conventional commutation diode 10 Since the voltage drop is much smaller than when a current flows through the circuit, the power loss is very small, and the efficiency of circuit operation can be greatly increased.
【００３４】また、短絡スイッチ素子21がオンすること
によって放電される第２のＭＯＳＦＥＴ８のゲート・ソ
ース間の入力寄生容量による電荷は無駄に捨てられるこ
となく負荷13側に供給されるので、より一層回路動作の
効率を高めることが可能となる。Further, the electric charge due to the input parasitic capacitance between the gate and the source of the second MOSFET 8, which is discharged when the short-circuit switch element 21 is turned on, is supplied to the load 13 without being wasted. It is possible to increase the efficiency of the circuit operation.
【００３５】ところで、回路動作の周波数（メインスイ
ッチ素子４のスイッチング周波数）が高くなると、回路
導体に浮遊インダクタンスが生じ、従来例の図４に示す
ような回路だと、トランス２の巻線電圧が零電圧になっ
てチョークコイル12に流れる電流が第２のＭＯＳ ＦＥ
Ｔ８から転流ダイオード10に切り換わる際に、その浮遊
インダクタンスが悪影響を及ぼし、電流の切り換え応答
性が悪くなり、回路動作の性能が悪くなるという問題が
生じる。この点、この実施形態例では転流ダイオード10
を省略しているので、転流ダイオード10のスイッチオン
の切り換え動作によらず、第２のＭＯＳ ＦＥＴ８のオ
ン状態を引き続き継続するようにして、第２のＭＯＳ
ＦＥＴ８に引き続き電流が流れるようにしているので、
時刻ｔ2での電流の切り換えが行われることはないの
で、その電流の切り換えによる浮遊インダクタンスの影
響を全く受けることがなくなり、高周波駆動を行う場合
においても、高性能の信頼性の高い回路動作が可能とな
る。When the frequency of the circuit operation (the switching frequency of the main switch element 4) increases, a stray inductance is generated in the circuit conductor. In the conventional circuit as shown in FIG. 4, the winding voltage of the transformer 2 is reduced. The current flowing to the choke coil 12 at zero voltage is applied to the second MOS FE
When switching to the commutation diode 10 from T8, the stray inductance exerts an adverse effect, causing a problem that the current switching response is deteriorated and the circuit operation performance is deteriorated. In this regard, in this embodiment, the commutation diode 10 is used.
Is omitted, the second MOS FET 8 is continuously turned on irrespective of the switching-on operation of the commutation diode 10, and the second MOS FET 8 is turned on.
Since the current continues to flow through FET8,
Since the switching of the current at the time t 2 is not performed, the switching of the current is not affected by the stray inductance at all, and even in the case of the high-frequency driving, the high-performance and highly reliable circuit operation is performed. It becomes possible.
【００３６】図３には本発明の第２実施形態例が示され
ている。この第２実施形態例は短絡スイッチ素子21の駆
動源をトランス２の二次巻線６ではなく別巻線24とした
ことを特徴としており、それ以外の構成は前記第１実施
形態例と同様であり、第１実施形態例と同一の構成部分
には同一符号を付し、その重複説明は省略する。FIG. 3 shows a second embodiment of the present invention. The second embodiment is characterized in that the drive source of the short-circuit switch element 21 is not the secondary winding 6 of the transformer 2 but a separate winding 24, and other configurations are the same as those of the first embodiment. The same components as those of the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated.
【００３７】前記別巻線24はトランス２の二次側に二次
巻線６とは別個独立の巻線を用いてトランス２のコアに
巻装することにより構成されており、別巻線24の一端側
は第１のＭＯＳ ＦＥＴ７および第２のＭＯＳ ＦＥＴ
８のソース側に接続され、別巻線24の他端側にはバイア
スダイオード20のアノードが接続され、バイアスダイオ
ード20のカソード側が第２のＭＯＳ ＦＥＴ８のゲート
に接続されている。そして、短絡スイッチ素子21のベー
スは、抵抗体22を介して別巻線24の一端側、つまり、第
１のＭＯＳ ＦＥＴ７と第２のＭＯＳ ＦＥＴ８のソー
ス側に接続されている。なお、この実施形態例では、メ
インスイッチ素子４がオン状態のとき、別巻線24の一端
側、つまり、第１のＭＯＳ ＦＥＴ７と第２のＭＯＳ
ＦＥＴ８のソース側にプラスの電圧が誘起されるように
別巻線24の極性が設定されている。The separate winding 24 is formed by winding a secondary winding of the transformer 2 around the core of the transformer 2 using a winding independent of the secondary winding 6 on the secondary side of the transformer 2. On the side are a first MOS FET 7 and a second MOS FET
The other end of the other winding 24 is connected to the anode of a bias diode 20, and the cathode of the bias diode 20 is connected to the gate of the second MOSFET 8. The base of the short-circuit switch element 21 is connected to one end of another winding 24 via a resistor 22, that is, the source of the first MOS FET 7 and the second MOS FET 8. In this embodiment, when the main switch element 4 is on, one end of the other winding 24, that is, the first MOS FET 7 and the second MOS
The polarity of the separate winding 24 is set so that a positive voltage is induced on the source side of the FET 8.
【００３８】この第２実施形態例も前記第１実施形態例
と同様にメインスイッチ素子４がオンする期間では、第
１のＭＯＳ ＦＥＴ７と短絡スイッチ素子21がオン状態
となり、第２のＭＯＳ ＦＥＴ８はオフ状態となり、チ
ョークコイル12の電流は第１のＭＯＳ ＦＥＴ７を通し
て流れる。In the second embodiment, as in the first embodiment, during the period when the main switch element 4 is turned on, the first MOS FET 7 and the short-circuit switch element 21 are turned on, and the second MOS FET 8 is turned on. In the off state, the current of the choke coil 12 flows through the first MOSFET 7.
【００３９】そして、メインスイッチ素子４がオフする
と、二次巻線６と別巻線24の極性が反転するので、第１
のＭＯＳ ＦＥＴ７と短絡スイッチ素子21が共にオフ
し、第２のＭＯＳ ＦＥＴ８がオンし、チョークコイル
12の電流が第２のＭＯＳ ＦＥＴ８を通して流れる。そ
して、このとき、第２のＭＯＳ ＦＥＴ８のゲート・ソ
ース間の入力寄生容量に電荷が蓄えられる。When the main switch element 4 is turned off, the polarities of the secondary winding 6 and the other winding 24 are inverted.
The MOS FET 7 and the short-circuit switch element 21 are both turned off, the second MOS FET 8 is turned on, and the choke coil is turned off.
Twelve currents flow through the second MOSFET 8. At this time, charges are stored in the input parasitic capacitance between the gate and the source of the second MOSFET 8.
【００４０】そして、トランス２の巻線電圧が零になっ
たときには、短絡スイッチ素子21はオフ状態を維持して
いるので、バイアスダイオード20により、第２のＭＯＳ
ＦＥＴ８のゲート・ソース間の電荷の放電が阻止され
て、第２のＭＯＳ ＦＥＴ８はオン状態を継続する結
果、チョークコイル12の電流は引き続き第２のＭＯＳＦ
ＥＴ８を通って流れ、チョークコイル12を流れる電流の
連続性が保たれるのである。When the winding voltage of the transformer 2 becomes zero, the short-circuit switch element 21 is maintained in the off state.
The discharge of the charge between the gate and the source of the FET 8 is prevented, and the second MOS FET 8 continues to be turned on. As a result, the current of the choke coil 12 continues to flow through the second MOSF
The continuity of the current flowing through the ET 8 and flowing through the choke coil 12 is maintained.
【００４１】この第２実施形態例においても、トランス
２の巻線電圧が零電圧になる期間は、第２のＭＯＳ Ｆ
ＥＴ８がオン状態でチョークコイル12の電流が流れるの
で、従来例の転流ダイオード10を通して電流を流す場合
に比べ電圧降下は十分に小さなものとなり、電力損失を
格段に小さくでき、回路動作の大幅な効率化を達成でき
ることになる。Also in the second embodiment, during the period when the winding voltage of the transformer 2 becomes zero voltage, the second MOS F
Since the current of the choke coil 12 flows when the ET 8 is on, the voltage drop is much smaller than in the case where the current flows through the commutating diode 10 of the conventional example, the power loss can be significantly reduced, and the circuit operation can be greatly reduced. Efficiency can be achieved.
【００４２】また、トランス２の巻線電圧が零になるｔ
2 の時刻で従来例の如く第２のＭＯＳ ＦＥＴ８から転
流ダイオード10への電流の経路切り換えが行われること
はないので、回路動作が高周波駆動される場合において
も、浮遊インダクタンスの影響を受けることがないの
で、回路動作の高性能化が図れ、回路動作の信頼性を高
めることが可能となる。Further, t at which the winding voltage of the transformer 2 becomes zero
Since the current path switching from the second MOS FET 8 to the commutation diode 10 is not performed at the time 2 as in the conventional example, even if the circuit operation is driven at a high frequency, it is affected by the stray inductance. Since there is no circuit operation, the performance of the circuit operation can be improved, and the reliability of the circuit operation can be improved.
【００４３】さらに、この第２実施形態例では、短絡ス
イッチ素子21の駆動源を別巻線24によって得るので、こ
の別巻線24で発生する電圧を短絡スイッチ素子21の最適
動作電圧にマッチングさせることが可能となり、耐圧の
低い短絡スイッチ素子21を用いた場合においても、耐圧
上支障なく良好な回路動作を行わせることが可能とな
る。Further, in the second embodiment, since the drive source of the short-circuit switch element 21 is obtained by the separate winding 24, the voltage generated by the separate winding 24 can be matched with the optimum operating voltage of the short-circuit switch element 21. Thus, even when the short-circuit switch element 21 having a low withstand voltage is used, it is possible to perform a favorable circuit operation without any trouble in the withstand voltage.
【００４４】なお、本発明は上記実施形態例に限定され
ることはなく、様々な実施の形態を採り得る。例えば、
上記実施形態例では、短絡スイッチ素子21をバイポーラ
トランジスタにより構成したが、この短絡スイッチ素子
21はＭＯＳ ＦＥＴ等の他のスイッチ素子を用いて構成
することができる。Note that the present invention is not limited to the above-described embodiment, but can adopt various embodiments. For example,
In the above embodiment, the short-circuit switch element 21 is constituted by a bipolar transistor.
21 can be configured using another switch element such as a MOS FET.
【００４５】[0045]
【発明の効果】本発明はＤＣ−ＤＣ変換回路のメインス
イッチ素子がオフしたときには第１のＭＯＳ ＦＥＴが
オフし、第２のＭＯＳ ＦＥＴがオンして負荷への電流
は第２のＭＯＳ ＦＥＴを通して流れるが、ＤＣ−ＤＣ
変換回路のトランスの巻線電圧が零電圧になったときに
も、従来例の如く第２のＭＯＳ ＦＥＴから転流ダイオ
ードに電流の流れを切り換えることなく、短絡スイッチ
素子のオフ動作に伴うバイアスダイオードによる第２の
ＭＯＳ ＦＥＴのゲート・ソース間の入力寄生容量の帯
電電荷の放電阻止効果により、第２のＭＯＳ ＦＥＴを
引き続きオン動作させて負荷への電流を流すことができ
るので、前記トランスの巻線電圧が零電圧になったとき
に、転流ダイオードを通して負荷への電流を流す場合に
比べ、第２のＭＯＳ ＦＥＴでの電圧降下を格段に小さ
くすることができ、これにより、電力損失を十分に小さ
なものとすることができ、回路動作の効率を格段に高め
ることが可能となる。According to the present invention, when the main switch element of the DC-DC conversion circuit is turned off, the first MOS FET is turned off, the second MOS FET is turned on, and the current to the load is passed through the second MOS FET. Flows, but DC-DC
Even when the winding voltage of the transformer of the conversion circuit becomes zero voltage, the current flowing from the second MOS FET to the commutation diode is not switched as in the conventional example, and the bias diode accompanying the OFF operation of the short-circuit switch element is used. As a result, the second MOS FET can be continuously turned on to allow a current to flow to the load by the discharge blocking effect of the charge of the input parasitic capacitance between the gate and the source of the second MOS FET. When the line voltage becomes zero, the voltage drop in the second MOS FET can be significantly reduced as compared with the case where a current flows to a load through a commutation diode. And the efficiency of the circuit operation can be significantly increased.
【００４６】また、前記の如く、ＤＣ−ＤＣ変換回路の
トランスの巻線電圧が零になったとき、負荷への供給電
流の経路が切り換わることはなく、引き続き第２のＭＯ
ＳＦＥＴを通して流すことができるので、回路を高周波
駆動した場合においても、電流の経路の切り換えを行う
従来例のような浮遊インダクタンスの影響による電流切
り換えの応答性遅れの問題は生じることはなく、これに
より、高性能の信頼性の高い回路動作が可能となる。As described above, when the winding voltage of the transformer of the DC-DC conversion circuit becomes zero, the path of the current supplied to the load does not switch, and the second MO
Since the current can flow through the SFET, even when the circuit is driven at a high frequency, the problem of the response delay of the current switching due to the influence of the stray inductance unlike the conventional example in which the current path is switched does not occur. Thus, a high-performance and highly reliable circuit operation can be performed.
【００４７】さらに、短絡スイッチ素子の駆動源をＤＣ
−ＤＣ変換回路のトランスの二次巻線とした構成のもの
にあっては、短絡スイッチ素子がオン駆動したときに放
電される第２のＭＯＳ ＦＥＴのゲート・ソース間の入
力寄生容量の電荷は捨てられることはなく負荷へ有効供
給できることとなるので、回路効率のより一層の改善を
図ることが可能となる。Further, the drive source of the short-circuit switch element is DC
-In the case of the DC conversion circuit having the secondary winding of the transformer, the charge of the input parasitic capacitance between the gate and the source of the second MOS FET discharged when the short-circuit switch element is turned on is Since the power can be effectively supplied to the load without being discarded, the circuit efficiency can be further improved.
【００４８】さらに、短絡スイッチ素子の駆動源を別巻
線とした構成のものにあっては、短絡スイッチ素子の駆
動電圧を該短絡スイッチ素子の最適電圧にマッチングさ
せることができるので、低耐圧の短絡スイッチ素子を使
用することが可能となり、これに伴い、消費電力の低減
化と回路コストの低減を図ることが可能となる。Further, in the configuration in which the drive source of the short-circuit switch element is a separate winding, the drive voltage of the short-circuit switch element can be matched to the optimum voltage of the short-circuit switch element, so that the short-circuit switch having a low withstand voltage can be obtained. It is possible to use a switch element, and accordingly, it is possible to reduce power consumption and circuit cost.
【図１】本発明の第１実施形態例の同期整流器をＤＣ−
ＤＣ変換回路に組み込み状態で示す回路図である。FIG. 1 shows a synchronous rectifier according to a first embodiment of the present invention in which a DC-
It is a circuit diagram shown in a state of being incorporated in a DC conversion circuit.
【図２】同実施形態例の各回路部分の動作を示すタイム
チャートである。FIG. 2 is a time chart showing an operation of each circuit part of the embodiment.
【図３】本発明の第２実施形態例の同期整流器をＤＣ−
ＤＣ変換回路に組み込み状態で示す回路図である。FIG. 3 shows a synchronous rectifier according to a second embodiment of the present invention in which a DC-
It is a circuit diagram shown in a state of being incorporated in a DC conversion circuit.
【図４】従来例の同期整流器をＤＣ−ＤＣ変換回路に組
み込み状態で示す回路図である。FIG. 4 is a circuit diagram showing a conventional synchronous rectifier incorporated in a DC-DC conversion circuit.
【図５】従来の図４に示す回路の各部の動作を示すタイ
ムチャートである。FIG. 5 is a time chart showing the operation of each section of the conventional circuit shown in FIG.
６ 二次巻線 ７ 第１のＭＯＳ ＦＥＴ ８ 第２のＭＯＳ ＦＥＴ 18 同期整流器 20 バイアスダイオード 21 短絡スイッチ素子 24 別巻線 6 Secondary winding 7 First MOS FET 8 Second MOS FET 18 Synchronous rectifier 20 Bias diode 21 Short circuit switch element 24 Separate winding
Claims (2)
スイッチ素子の直列回路が接続され、前記メインスイッ
チ素子のオン・オフ駆動により前記トランスの二次巻線
に誘起する電圧を整流平滑して出力するＤＣ−ＤＣ変換
回路に組み込まれる同期整流器において、前記メインス
イッチ素子がオンしたときにマイナスの電圧が発生する
側のトランスの二次巻線の一端側に第１のＭＯＳ ＦＥ
Ｔのドレインが、プラスの電圧が発生する側の前記トラ
ンスの二次巻線の他端側に第１のＭＯＳ ＦＥＴのゲー
トがそれぞれ接続され、前記第１のＭＯＳ ＦＥＴのゲ
ートに第２のＭＯＳ ＦＥＴのドレインが、前記第１の
ＭＯＳ ＦＥＴのソースに第２のＭＯＳ ＦＥＴのソー
スがそれぞれ接続され、前記第１のＭＯＳ ＦＥＴのド
レインと第２のＭＯＳ ＦＥＴのゲート間には第２のＭ
ＯＳ ＦＥＴのゲート側をカソード側としてバイアスダ
イオードが接続されており、このバイアスダイオードの
アノードとカソード間には前記トランスの二次巻線の電
圧を駆動源として前記第１のＭＯＳ ＦＥＴのゲートが
プラス電位となる期間をオン期間としてオンして前記バ
イアスダイオードを短絡する短絡スイッチ素子が設けら
れている同期整流器。1. A series circuit of a primary winding of a transformer and a main switch element is connected to a DC power supply, and a voltage induced in a secondary winding of the transformer by on / off driving of the main switch element is rectified and smoothed. In a synchronous rectifier incorporated in a DC-DC conversion circuit for output, a first MOS FE is connected to one end of a secondary winding of a transformer on a side where a negative voltage is generated when the main switch element is turned on.
The drain of T is connected to the gate of a first MOS FET at the other end of the secondary winding of the transformer on the side where a positive voltage is generated, and the second MOS FET is connected to the gate of the first MOS FET. The drain of the FET is connected to the source of the first MOS FET and the source of the second MOS FET, respectively, and a second transistor is connected between the drain of the first MOS FET and the gate of the second MOS FET.
A bias diode is connected with the gate side of the OS FET as the cathode side, and the gate of the first MOS FET is connected between the anode and the cathode of the bias diode by using the voltage of the secondary winding of the transformer as a driving source. A synchronous rectifier provided with a short-circuit switch element that is turned on with a period during which the potential is turned on as an on-period to short-circuit the bias diode.
た別個の別巻線が設けられ、二次巻線の代わりに前記別
巻線の電圧を短絡スイッチ素子の駆動源としたことを特
徴とする請求項１記載の同期整流器。2. A method according to claim 1, wherein a separate winding separate from the secondary winding is provided on the secondary side of the transformer, and the voltage of the separate winding is used as a drive source of the short-circuit switch element instead of the secondary winding. The synchronous rectifier according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30241496A JPH10136646A (en) | 1996-10-28 | 1996-10-28 | Synchronous rectifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30241496A JPH10136646A (en) | 1996-10-28 | 1996-10-28 | Synchronous rectifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10136646A true JPH10136646A (en) | 1998-05-22 |
Family
ID=17908641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30241496A Pending JPH10136646A (en) | 1996-10-28 | 1996-10-28 | Synchronous rectifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10136646A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1387480A2 (en) * | 2002-08-01 | 2004-02-04 | Shindengen Electric Manufacturing Company, Limited | Synchronous rectifier circuit |
| US7035120B2 (en) | 2002-06-05 | 2006-04-25 | Shindengen Electric Manufacturing Co., Ltd. | Driving circuit employing synchronous rectifier circuit |
| US8023290B2 (en) | 1997-01-24 | 2011-09-20 | Synqor, Inc. | High efficiency power converter |
| JP2011244632A (en) * | 2010-05-20 | 2011-12-01 | Cosel Co Ltd | Switching power supply apparatus |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
-
1996
- 1996-10-28 JP JP30241496A patent/JPH10136646A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8023290B2 (en) | 1997-01-24 | 2011-09-20 | Synqor, Inc. | High efficiency power converter |
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| US7035120B2 (en) | 2002-06-05 | 2006-04-25 | Shindengen Electric Manufacturing Co., Ltd. | Driving circuit employing synchronous rectifier circuit |
| EP1387480A2 (en) * | 2002-08-01 | 2004-02-04 | Shindengen Electric Manufacturing Company, Limited | Synchronous rectifier circuit |
| EP1387480A3 (en) * | 2002-08-01 | 2004-10-06 | Shindengen Electric Manufacturing Company, Limited | Synchronous rectifier circuit |
| US6940732B2 (en) | 2002-08-01 | 2005-09-06 | Shindengen Electric Manufacturing, Co., Ltd. | Synchronous rectifier circuit |
| JP2011244632A (en) * | 2010-05-20 | 2011-12-01 | Cosel Co Ltd | Switching power supply apparatus |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US10594223B1 (en) | 2013-07-02 | 2020-03-17 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US11075583B1 (en) | 2013-07-02 | 2021-07-27 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| US11705820B2 (en) | 2013-07-02 | 2023-07-18 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| JP2806320B2 (en) | Synchronous rectification circuit | |
| US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
| US6038148A (en) | Self-driven synchronous rectification scheme | |
| KR100691929B1 (en) | General self-driven synchronous rectification scheme for synchronous rectifiers having a floating gate | |
| US6304463B1 (en) | Single-ended forward converter circuit with quasi-optimal resetting for synchronous rectification | |
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| WO1998004028A1 (en) | Single ended forward dc-to-dc converter providing enhanced resetting for synchronous rectification | |
| US6819574B2 (en) | Self-driven circuit for synchronous rectifier DC/DC converter | |
| US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
| JP3341825B2 (en) | Synchronous rectification type DC-DC converter | |
| US6181578B1 (en) | Synchronous rectifier drive mechanism for resonant reset forward converters | |
| JPH10136646A (en) | Synchronous rectifier | |
| JPH09154276A (en) | Synchronous rectifier circuit | |
| JP2882472B2 (en) | Power supply circuit using power insulated gate type FET | |
| JPH1118426A (en) | Switching power supply circuit | |
| JPH10146052A (en) | Synchronized rectifier | |
| JP2001037214A (en) | Power source circuit | |
| JP2001327163A (en) | Synchronously rectifying switching converter | |
| JPH10136645A (en) | Power circuit | |
| JP4215408B2 (en) | Switching power supply | |
| JP2001037221A (en) | Power source unit | |
| JP2002119058A (en) | Multiple-output, synchronous-rectification, switching power supply | |
| JP3374836B2 (en) | Power supply | |
| JP3619116B2 (en) | Synchronous rectifier drive circuit in flyback converter |