JP2001327163A - Synchronously rectifying switching converter - Google Patents

Synchronously rectifying switching converter

Info

Publication number
JP2001327163A
JP2001327163A JP2000141817A JP2000141817A JP2001327163A JP 2001327163 A JP2001327163 A JP 2001327163A JP 2000141817 A JP2000141817 A JP 2000141817A JP 2000141817 A JP2000141817 A JP 2000141817A JP 2001327163 A JP2001327163 A JP 2001327163A
Authority
JP
Japan
Prior art keywords
mosfet
rectifying
regenerative
voltage
power conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000141817A
Other languages
Japanese (ja)
Inventor
Masaharu Bessho
正治 別所
Toshio Motohashi
寿男 本橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TORITSU TSUSHIN KOGYO KK
Original Assignee
TORITSU TSUSHIN KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TORITSU TSUSHIN KOGYO KK filed Critical TORITSU TSUSHIN KOGYO KK
Priority to JP2000141817A priority Critical patent/JP2001327163A/en
Publication of JP2001327163A publication Critical patent/JP2001327163A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a synchronously rectifying switching converter capable of keeping an on-state throughout the entire period over which a regenerative MOSFET is to pass a regenerative current, improving efficiency, and operating in parallel. SOLUTION: This converter is provided with a tertiary winding 23 of a power converting transformer 20 obtaining gate driving signals of a rectifying MOSFET 60 and a regenerative MOSFET 70, an impedance device, for example, resistors 61, 71 which are connected to the gates of the rectifying MOSFET 60 and the regenerative MOSFET 70 and control the voltage ratio of the gate driving signals, and a clamp circuit 50 which is connected to a primary winding 21 of the power transformer 20, and keeps the gate driving signal level of the regenerative MOSFET 70 constant throughout almost the entire period over which a switching MOSFET 30 is in an off-state.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、コンピュータ、通
信機器、各種電子機器、電気機器等の電源回路に使用さ
れる同期整流方式のスイッチングレギュレータに関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronous rectification type switching regulator used in a power supply circuit of a computer, a communication device, various electronic devices, an electric device and the like.

【0002】[0002]

【従来の技術】図6は従来の自己駆動型同期整流方式の
スイッチングレギュレータを示す回路図である。すなわ
ち、直流電圧源10からの直流入力電圧は、主スイッチ
用MOSFET30のON/OFF動作により周期的な
矩形波パルス電圧に変換され、パワー変換トランス20
の1次巻線21に印加される。この矩形波パルス電圧は
パワー変換トランス20の2次巻線22に伝送され、整
流用MOSFET60、回生用MOSFET70、チョ
ークコイル80、出力コンデンサ90等の整流・平滑回
路によって整流・平滑され負荷側端子T1、T2に直流
出力電圧を得ている。
2. Description of the Related Art FIG. 6 is a circuit diagram showing a conventional self-driving synchronous rectification type switching regulator. That is, the DC input voltage from the DC voltage source 10 is converted into a periodic rectangular wave pulse voltage by the ON / OFF operation of the main switch MOSFET 30, and the power conversion transformer 20
Is applied to the primary winding 21. This rectangular wave pulse voltage is transmitted to the secondary winding 22 of the power conversion transformer 20, rectified and smoothed by a rectifying and smoothing circuit such as a rectifying MOSFET 60, a regenerating MOSFET 70, a choke coil 80, an output capacitor 90, etc. , T2.

【0003】同期整流スイッチングコンバータは、低O
N抵抗の整流素子をインバータ用主スイッチのON/O
FF動作に同期して駆動することにより整流機能を実現
するものである。整流素子としてはMOSFETが使わ
れることが多く、このMOSFETのゲート駆動信号と
してパワー変換トランスの2次側の端子電圧を利用する
方法がある。これは一般的に自己駆動型同期整流方式と
呼ばれており、回路の簡便さから広く使用されている。
A synchronous rectification switching converter has a low O
ON / O of main switch for inverter with rectifier of N resistance
The rectification function is realized by driving in synchronization with the FF operation. A MOSFET is often used as the rectifying element, and there is a method of using a terminal voltage on the secondary side of a power conversion transformer as a gate drive signal of the MOSFET. This is generally called a self-driven synchronous rectification system, and is widely used because of simplicity of the circuit.

【0004】図7は従来の自己駆動型同期整流方式のス
イッチングレギュレータを並列動作させた場合の障害モ
ードを示す回路図である。図において、20′、2
1′、22′、30′、60′、70′、80′、9
0′はそれぞれざっしゅのない同一番号のものと同一の
機能を有する。100は負荷である。
FIG. 7 is a circuit diagram showing a failure mode when a conventional self-driven synchronous rectification type switching regulator is operated in parallel. In the figure, 20 ', 2
1 ', 22', 30 ', 60', 70 ', 80', 9
0 'has the same function as that of the same number without rough. 100 is a load.

【0005】しかし、この方式は回路を単純に並列動作
させるとパワー変換トランス20の1次側障害のような
場合、障害回路の出力電圧が零となり、もう一方の回路
からの出力電圧が廻り込み負荷短絡状態となる。
However, in this system, when the circuits are simply operated in parallel, in the case of a primary side fault of the power conversion transformer 20, the output voltage of the faulty circuit becomes zero and the output voltage from the other circuit spills. A load short circuit occurs.

【0006】このような欠点を改善する方法として、パ
ワー変換トランス20に3次巻線23を設け、この3次
巻線23から整流用MOSFET60、回生用MOSF
ET70のゲート駆動信号を得る方法がある。図8にこ
のような方式を具体的に実現した回路図を示す。図にお
いて、ダイオードd1,d2、抵抗R1,R2、及びコ
ンデンサC1,C2はゲート制御回路を構成する。
As a method for remedying such a drawback, a tertiary winding 23 is provided in the power conversion transformer 20, and a rectifying MOSFET 60 and a regenerative MOSFET are provided from the tertiary winding 23.
There is a method of obtaining a gate drive signal of the ET 70. FIG. 8 shows a circuit diagram specifically implementing such a method. In the figure, diodes d1 and d2, resistors R1 and R2, and capacitors C1 and C2 constitute a gate control circuit.

【0007】図8の回路は、主スイッチ用MOSFET
30、パワー変換トランス20、整流用MOSFET6
0、回生用MOSFET70、チョークコイル80、出
力コンデンサ90及びゲート制御回路などから構成され
ておりパワー変換トランス20は1次巻線21、2次巻
線22の他に構造的にはこれらとは別で磁気的には結合
している3次巻線23を有している。
FIG. 8 shows a main switch MOSFET.
30, power conversion transformer 20, rectifying MOSFET 6
0, a regenerative MOSFET 70, a choke coil 80, an output capacitor 90, a gate control circuit, and the like. The power conversion transformer 20 is structurally different from these in addition to the primary winding 21 and the secondary winding 22. And a tertiary winding 23 that is magnetically coupled.

【0008】パワー変換トランス20の3次巻線23
は、1次巻線21と磁気的に結合しているため、3次巻
線23の両端には主スイッチ用MOSFET30のON
/OFF動作によって1次側21に誘起され電圧に比例
した電圧が誘起される。すなわち、直流入力電圧の電圧
値をEi、パワー変換トランス20のリセット電圧値を
Er、1次巻線21と3次巻線23の巻数比をndとす
ると、3次巻線23の端子電圧は、主スイッチ用MOS
FET30がONのときnd・Ei、主スイッチ用MO
SFET30がOFFのときはnd・Erとなる。リセ
ット電圧値Erはコンバータの回路方式やスナバ回路の
構成によって異なる。
[0008] Tertiary winding 23 of power conversion transformer 20
Are magnetically coupled to the primary winding 21, so that the main switch MOSFET 30 is
By the / OFF operation, a voltage proportional to the voltage induced on the primary side 21 is induced. That is, if the voltage value of the DC input voltage is Ei, the reset voltage value of the power conversion transformer 20 is Er, and the turn ratio of the primary winding 21 to the tertiary winding 23 is nd, the terminal voltage of the tertiary winding 23 is , MOS for main switch
When FET 30 is ON, nd · Ei, MO for main switch
When the SFET 30 is OFF, nd · Er is obtained. The reset voltage value Er differs depending on the circuit system of the converter and the configuration of the snubber circuit.

【0009】図9は図8の3次巻線23の端子電圧波形
を示す図である。主スイッチ用MOSFET30がON
のとき3次巻線23の端子電圧波形は101で表されて
おり、その波高値はnd・Eiで継続時間はT1であ
る。主スイッチ用MOSFET30がOFFのときの3
次巻線23の端子電圧波形は102で表されており、そ
の波高値はnd・Erで継続時間はT2、これはパワー
変換トランス20のリセット時間に該当する。一般にシ
ングルエンディッドフォワードコンバータの場合、主ス
イッチ用MOSFET30がOFFしている期間全てが
リセット時間になることはなく、必ず休止時間T3が存
在する。3次巻線23の端子電圧波形は、ダイオードd
1,d2、抵抗R1,R2、及びコンデンサC1,C2
から成るゲート制御回路を通じて整流用MOSFET6
0及び回生用MOSFET70のゲート駆動信号として
利用される。
FIG. 9 is a diagram showing a terminal voltage waveform of the tertiary winding 23 of FIG. Main switch MOSFET 30 is ON
In this case, the terminal voltage waveform of the tertiary winding 23 is represented by 101, its peak value is nd · Ei, and its duration is T1. 3 when the main switch MOSFET 30 is OFF
The terminal voltage waveform of the secondary winding 23 is represented by 102, its peak value is nd · Er, and its duration is T2, which corresponds to the reset time of the power conversion transformer 20. Generally, in the case of a single-ended forward converter, the entire period during which the main switch MOSFET 30 is OFF does not become the reset time, and there is always a pause time T3. The terminal voltage waveform of the tertiary winding 23 is a diode d
1, d2, resistors R1, R2, and capacitors C1, C2
MOSFET 6 for rectification through a gate control circuit consisting of
0 and used as a gate drive signal of the regenerative MOSFET 70.

【0010】[0010]

【発明が解決しようとする課題】前記ゲート制御回路の
うちダイオードd1,d2は図9における期間T2,T
1において交互にON,OFF状態を繰り返し、波形1
02が回生用MOSFET70のゲート・ソース間に、
波形101が整流用MOSFET60のゲート・ソース
間にそれぞれ直接印加される。この結果、回生用MOS
FET70は主スイッチ用MOSFET30がOFF状
態にあるときT2の期間のみON状態を保持することが
出来る。残りのT3の期間は回生用MOSFET70が
OFFとなるため、回生用MOSFET70のボディー
ダイオードを通して回生電流が流れることになり、その
分だけ効率の劣化を来すことになる。
The diodes d1 and d2 of the gate control circuit are connected to the periods T2 and T2 in FIG.
1 alternately repeats ON and OFF states,
02 is between the gate and source of the regenerative MOSFET 70,
The waveform 101 is directly applied between the gate and the source of the rectifying MOSFET 60. As a result, the regenerative MOS
The FET 70 can hold the ON state only during the period T2 when the main switch MOSFET 30 is in the OFF state. During the remaining period T3, the regenerative MOSFET 70 is turned off, so that a regenerative current flows through the body diode of the regenerative MOSFET 70, resulting in a corresponding decrease in efficiency.

【0011】また、2つのゲート駆動信号の電圧は、n
d・Eiとnd・Erにほぼ等しくなる。従ってその電
圧比はEi/Erとなりパワー変換トランス20の1次
巻線21と3次巻線23の巻数比ndを変えても変える
ことが出来ない。このためスナバ回路の構成法のいろい
ろ異なった場合や入力電圧の変動範囲が非常に広い場合
に、整流用MOSFET60と回生用MOSFET70
のゲート駆動電圧のバランスを適当に設定することが出
来ないという不都合さがある。
The voltages of the two gate drive signals are n
It becomes approximately equal to d · Ei and nd · Er. Therefore, the voltage ratio becomes Ei / Er and cannot be changed even if the turns ratio nd of the primary winding 21 and the tertiary winding 23 of the power conversion transformer 20 is changed. Therefore, when the configuration of the snubber circuit is variously different, or when the fluctuation range of the input voltage is very wide, the rectifying MOSFET 60 and the regenerative MOSFET 70 are used.
However, there is a disadvantage that the balance of the gate drive voltages cannot be set appropriately.

【0012】本発明は上記の事情に鑑みてなされたもの
で、回生用MOSFETが回生電流を流すべき全期間に
亘ってON状態を維持し、かつ整流用と回生用のMOS
FETのゲート駆動電圧比を適当に選択することにより
効率の改善を図ることが出来る並列動作可能な同期整流
スイッチングコンバータを提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and keeps the regenerative MOSFET in an ON state for the entire period in which a regenerative current should flow, and has a rectifying and regenerating MOS.
It is an object of the present invention to provide a synchronous rectification switching converter capable of improving efficiency by appropriately selecting a gate drive voltage ratio of an FET.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するため
に本発明は、直流入力電圧を主スイッチ用MOSFET
により矩形波パルス電圧に変換してパワー変換トランス
の1次巻線に印加し、前記パワー変換トランスの2次巻
線に取り出されたパルス電圧を整流用MOSFET、回
生用MOSFET、チョークコイル、及び出力コンデン
サを含む整流・平滑回路により整流・平滑して直流出力
電圧を得る同期整流スイッチングコンバータにおいて、
前記整流用MOSFET及び回生用MOSFETのゲー
ト駆動信号を得る前記パワー変換トランスの3次巻線
と、前記整流用MOSFET及び回生用MOSFETの
ゲートに接続され、前記ゲート駆動信号の電圧比を制御
するインピーダンス素子と、前記パワー変換トランスの
1次巻線に接続され、前記回生用MOSFETのゲート
駆動信号レベルを前記主スイッチ用MOSFETがOF
F状態にあるほぼ全域に亘って一定に保持するクランプ
回路とを具備することを特徴とするものである。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention relates to a method for converting a DC input voltage to a main switch MOSFET.
And applies the pulse voltage to the primary winding of the power conversion transformer. The pulse voltage extracted to the secondary winding of the power conversion transformer is converted into a rectification MOSFET, a regenerative MOSFET, a choke coil, and an output. In a synchronous rectification switching converter that obtains a DC output voltage by rectifying and smoothing with a rectifying and smoothing circuit including a capacitor,
A tertiary winding of the power conversion transformer for obtaining a gate drive signal of the rectifying MOSFET and the regenerating MOSFET, and an impedance connected to the gates of the rectifying MOSFET and the regenerating MOSFET for controlling a voltage ratio of the gate driving signal. Element and a primary winding of the power conversion transformer, and the main switch MOSFET sets the gate drive signal level of the regenerative MOSFET to OF.
And a clamp circuit for keeping the voltage constant over substantially the entire region in the F state.

【0014】また本発明は、直流入力電圧を主スイッチ
用MOSFETにより矩形波パルス電圧に変換してパワ
ー変換トランスの1次巻線に印加し、前記パワー変換ト
ランスの2次巻線に取り出されたパルス電圧を整流用M
OSFET、回生用MOSFET、チョークコイル、及
び出力コンデンサを含む整流・平滑回路により整流・平
滑して直流出力電圧を得る同期整流スイッチングコンバ
ータにおいて、前記整流用MOSFET及び回生用MO
SFETのゲート駆動信号を得る前記パワー変換トラン
スの3次巻線と、前記整流用MOSFET及び回生用M
OSFETのゲートに接続され、前記ゲート駆動信号の
電圧比を制御するインピーダンス素子と、前記主スイッ
チ用MOSFETのドレイン・ソース間に接続され、前
記回生用MOSFETのゲート駆動信号レベルを前記主
スイッチ用MOSFETがOFF状態にあるほぼ全域に
亘って一定に保持するクランプ回路とを具備することを
特徴とするものである。
According to the present invention, the DC input voltage is converted into a rectangular wave pulse voltage by a main switch MOSFET, applied to a primary winding of a power conversion transformer, and taken out to a secondary winding of the power conversion transformer. M for pulse voltage rectification
In a synchronous rectifying switching converter for obtaining a DC output voltage by rectifying and smoothing by a rectifying and smoothing circuit including an OSFET, a regenerating MOSFET, a choke coil, and an output capacitor, the rectifying MOSFET and the regenerating MO are provided.
A tertiary winding of the power conversion transformer for obtaining a gate drive signal of the SFET, the rectifying MOSFET and a regenerative M
An impedance element connected to the gate of the OSFET for controlling the voltage ratio of the gate drive signal; and an impedance element connected between the drain and the source of the MOSFET for the main switch; Is provided with a clamp circuit that keeps constant over almost the entire area in the OFF state.

【0015】また本発明は、直流入力電圧を主スイッチ
用MOSFETにより矩形波パルス電圧に変換してパワ
ー変換トランスの1次巻線に印加し、前記パワー変換ト
ランスの2次巻線に取り出されたパルス電圧を整流用M
OSFET、回生用MOSFET、チョークコイル、及
び出力コンデンサを含む整流・平滑回路により整流・平
滑して直流出力電圧を得る同期整流スイッチングコンバ
ータにおいて、前記整流用MOSFET及び回生用MO
SFETのゲート駆動信号を得る前記パワー変換トラン
スの3次巻線と、前記整流用MOSFET及び回生用M
OSFETのゲートに接続され、前記ゲート駆動信号の
電圧比を制御するインピーダンス素子と、前記パワー変
換トランスの4次巻線に接続され、前記回生用MOSF
ETのゲート駆動信号レベルを前記主スイッチ用MOS
FETがOFF状態にあるほぼ全域に亘って一定に保持
するクランプ回路とを具備することを特徴とするもので
ある。
According to the present invention, the DC input voltage is converted into a rectangular wave pulse voltage by a main switch MOSFET, applied to a primary winding of a power conversion transformer, and taken out to a secondary winding of the power conversion transformer. M for pulse voltage rectification
In a synchronous rectifying switching converter for obtaining a DC output voltage by rectifying and smoothing by a rectifying and smoothing circuit including an OSFET, a regenerating MOSFET, a choke coil, and an output capacitor, the rectifying MOSFET and the regenerating MO are provided.
A tertiary winding of the power conversion transformer for obtaining a gate drive signal of the SFET, the rectifying MOSFET and a regenerative M
An impedance element connected to the gate of the OSFET to control the voltage ratio of the gate drive signal; and a quaternary winding of the power conversion transformer,
The gate drive signal level of the ET is changed to the main switch MOS.
And a clamp circuit for holding the FET constant over substantially the entire area where the FET is in the OFF state.

【0016】本発明は同期整流スイッチングコンバータ
において、整流素子用MOSFETのゲート駆動信号を
得る手段として、パワー変換トランスの1次巻線、2次
巻線と構造的には別で磁気的に結合した3次巻線を利用
する回路を採用することにより回路の並列動作を可能に
し、また、クランプ回路を設けることにより主スイッチ
用MOSFETのOFF期間のほぼ全域に亘って回生用
MOSFETをON状態に保持し、さらに、整流用MO
SFET及び回生用MOSFETのそれぞれゲート・ソ
ース間を適当なインピーダンス素子(抵抗あるいはコン
デンサ)で接続し、このインピーダンス素子のインピー
ダンス値の比を変えることによりゲート駆動信号レベル
の比を調整するようにして上述のような課題を解決し
た。
According to the present invention, in a synchronous rectification switching converter, a means for obtaining a gate drive signal of a rectifying element MOSFET is magnetically coupled separately from a primary winding and a secondary winding of a power conversion transformer. Adopting a circuit using a tertiary winding enables parallel operation of the circuits. By providing a clamp circuit, the regenerative MOSFET is kept in the ON state over almost the entire OFF period of the main switch MOSFET. And MO for rectification
The gate and source of each of the SFET and the regenerative MOSFET are connected by a suitable impedance element (resistance or capacitor), and the ratio of the gate drive signal level is adjusted by changing the impedance value ratio of this impedance element. Solved the problem as follows.

【0017】[0017]

【発明の実施の形態】以下図面を参照して本発明の実施
形態例を詳細に説明する。図中、同一部分は同一符号を
付してその説明を省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In the drawings, the same portions are denoted by the same reference numerals and description thereof will be omitted.

【0018】図1は本発明の第1の実施形態例を示す回
路図である。すなわち、直流電圧源10は主スイッチ用
MOSFET30を介してパワー変換トランス20の1
次巻線21に接続され、前記主スイッチ用MOSFET
30のゲートは制御回路40に接続される。前記主スイ
ッチ用MOSFET30のドレインは補助スイッチ用M
OSFET51及びクランプ用コンデンサ52を直列に
介して前記直流電圧源10の正極側に接続され、前記補
助スイッチ用MOSFET51のゲートは制御回路40
に接続される。前記補助スイッチ用MOSFET51及
びクランプ用コンデンサ52はクランプ回路50を構成
する。前記パワー変換トランス20の2次巻線22の一
端はチョークコイル80を介して負荷側端子T1に接続
され、前記2次巻線22の他端は整流用MOSFET6
0を介して負荷側端子T2に接続される。前記整流用M
OSFET60のゲートは前記パワー変換トランス20
の3次巻線23の一端に接続される。前記整流用MOS
FET60のゲート・ソース間にはインピーダンス素子
例えば抵抗61が接続される。前記整流用MOSFET
60のソースと前記2次巻線22の一端の間には回生用
MOSFET70が接続され、この回生用MOSFET
70のゲートは前記パワー変換トランス20の3次巻線
23の他端に接続される。前記回生用MOSFET70
のゲート・ソース間にはインピーダンス素子例えば抵抗
71が接続される。前記負荷側端子T1とT2間には出
力コンデンサ90が接続され、前記負荷側端子T1は前
記制御回路40に接続される。前記インピーダンス素子
例えば抵抗61,71は信号レベル分配回路を構成し、
前記整流用MOSFET60・回生用MOSFET70
・チョークコイル80・出力コンデンサ90は整流・平
滑回路を構成する。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention. That is, the DC voltage source 10 is connected to one of the power conversion transformers 20 through the main switch MOSFET 30.
Connected to the next winding 21 and the main switch MOSFET
The gate of 30 is connected to the control circuit 40. The drain of the main switch MOSFET 30 is an auxiliary switch M
An OSFET 51 and a clamping capacitor 52 are connected in series to the positive terminal of the DC voltage source 10, and the gate of the auxiliary switch MOSFET 51 is connected to a control circuit 40.
Connected to. The auxiliary switch MOSFET 51 and the clamp capacitor 52 constitute a clamp circuit 50. One end of the secondary winding 22 of the power conversion transformer 20 is connected to a load terminal T1 via a choke coil 80, and the other end of the secondary winding 22 is
0 is connected to the load side terminal T2. M for rectification
The gate of the OSFET 60 is connected to the power conversion transformer 20.
Is connected to one end of the tertiary winding 23. The rectifying MOS
An impedance element, for example, a resistor 61 is connected between the gate and the source of the FET 60. The rectifying MOSFET
A regeneration MOSFET 70 is connected between the source of the secondary winding 60 and one end of the secondary winding 22.
The gate of 70 is connected to the other end of the tertiary winding 23 of the power conversion transformer 20. MOSFET 70 for regeneration
An impedance element, for example, a resistor 71 is connected between the gate and the source. An output capacitor 90 is connected between the load terminals T1 and T2, and the load terminal T1 is connected to the control circuit 40. The impedance elements, for example, the resistors 61 and 71 constitute a signal level distribution circuit,
MOSFET 60 for rectification and MOSFET 70 for regeneration
The choke coil 80 and the output capacitor 90 constitute a rectifying / smoothing circuit.

【0019】直流電圧源10からの直流入力電圧はパワ
ー変換トランス20の1次巻線21を介して、主スイッ
チ用MOSFET30のドレイン・ソース間に印加され
ている。前記主スイッチ用MOSFET30は制御回路
40からのゲート駆動信号によってON/OFF動作を
繰り返している。前記主スイッチ用MOSFET30が
ON状態のときは前記直流入力電圧の電圧値Eiは1次
巻線21の両端にほぼそのまま印加される。前記パワー
変換トランス20の1次巻線21と2次巻線22の巻線
比をns、1次巻線21と3次巻線23の巻線比をnd
とすると、前記主スイッチ用MOSFET30がON時
における2次巻線22の端子電圧はns・Ei、3次巻
線23の端子電圧はnd・Eiとなる。この状態で3次
巻線23の端子電圧nd・Eiは整流用MOSFET6
0のゲート・ソース間にあるインピーダンス素子例えば
抵抗61と回生用MOSFET70のゲート・ソース間
にあるインピーダンス素子例えば抵抗71の値に比例し
て分割される。この分割された電圧のうち、前記インピ
ーダンス素子例えば抵抗61の両端にかかる電圧は整流
用MOSFET60をON状態にバイアスし、前記イン
ピーダンス素子例えば抵抗71の両端にかかる電圧は回
生用MOSFET70をOFF状態にバイアスする。こ
の結果、2次巻線22の端子電圧ns・Eiは出力チョ
ークコイル80、整流用MOSFET60を介して負荷
側端子T1、T2に負荷電流を供給する。
The DC input voltage from the DC voltage source 10 is applied between the drain and source of the main switch MOSFET 30 via the primary winding 21 of the power conversion transformer 20. The main switch MOSFET 30 repeats the ON / OFF operation according to the gate drive signal from the control circuit 40. When the main switch MOSFET 30 is in the ON state, the voltage value Ei of the DC input voltage is applied to both ends of the primary winding 21 as it is. The winding ratio of the primary winding 21 and the secondary winding 22 of the power conversion transformer 20 is ns, and the winding ratio of the primary winding 21 and the tertiary winding 23 is nd.
Then, the terminal voltage of the secondary winding 22 when the main switch MOSFET 30 is ON is ns · Ei, and the terminal voltage of the tertiary winding 23 is nd · Ei. In this state, the terminal voltage nd · Ei of the tertiary winding 23 becomes
It is divided in proportion to the value of an impedance element such as a resistor 61 between the gate and the source of 0 and the impedance element such as a resistor 71 between the gate and the source of the regenerative MOSFET 70. Among the divided voltages, the voltage applied to both ends of the impedance element such as the resistor 61 biases the rectifying MOSFET 60 to the ON state, and the voltage applied to both ends of the impedance element such as the resistor 71 biases the regenerative MOSFET 70 to the OFF state. I do. As a result, the terminal voltage ns · Ei of the secondary winding 22 supplies a load current to the load-side terminals T1 and T2 via the output choke coil 80 and the rectifying MOSFET 60.

【0020】主スイッチ用MOSFET30がOFFに
なるとクランプ回路50の働きによりパワー変換トラン
ス20の1次巻線21の両端にはクランプ電圧Ecが発
生する。前記クランプ電圧Ecの極性は主スイッチ用M
OSFET30がONの状態のときの1次巻線21の両
端電圧とは逆極性となる。この時の2次巻線22の端子
電圧はns・Ec、3次巻線23の端子電圧はns・E
cとなる。3次巻線23の端子電圧ns・Ecは主スイ
ッチ用MOSFET30がONの場合と同様、前記イン
ピーダンス素子例えば抵抗61と前記インピーダンス素
子例えば抵抗71の値に比例して分割され、各々対応し
たMOSFET60,70のゲート・ソース間に印加さ
れるが極性は逆となる。この結果、前記インピーダンス
素子例えば抵抗61の両端の電圧は整流用MOSFET
60をOFFにし、2次巻線22の端子電圧の電流帰路
を遮断する。インピーダンス素子例えば抵抗71の両端
の電圧は回生用MOSFET70をON状態にして出力
チョークコイル80に回生電流を流し続ける。
When the main switch MOSFET 30 is turned off, a clamp voltage Ec is generated across the primary winding 21 of the power conversion transformer 20 by the operation of the clamp circuit 50. The polarity of the clamp voltage Ec is M for the main switch.
The polarity is opposite to the voltage across the primary winding 21 when the OSFET 30 is ON. At this time, the terminal voltage of the secondary winding 22 is ns · Ec, and the terminal voltage of the tertiary winding 23 is ns · Ec.
c. The terminal voltage ns.Ec of the tertiary winding 23 is divided in proportion to the value of the impedance element, for example, the resistor 61 and the impedance element, for example, the resistor 71, as in the case where the main switch MOSFET 30 is ON. 70 is applied between the gate and source, but the polarity is reversed. As a result, the voltage across the impedance element, for example, the resistor 61, is
60 is turned off, and the current return path of the terminal voltage of the secondary winding 22 is cut off. The voltage at both ends of the impedance element, for example, the resistor 71 keeps the regenerative MOSFET 70 in the ON state and continues to flow the regenerative current to the output choke coil 80.

【0021】前記クランプ回路50は補助スイッチ用M
OSFET51とクランプ用コンデンサ52から構成さ
れており、前記補助スイッチ用MOSFET51は主ス
イッチ用MOSFET30と相補的に動作するよう制御
回路40によってコントロールされている。クランプ用
コンデンサ52の容量は、1次巻線21の励磁インピー
ダンスLMとで決まる共振周波数がコンバータのスイッ
チング周波数より十分低くなるように選択する。この様
な条件下では、主スイッチ用MOSFET30がOFF
状態のとき1次巻線21の両端にはほぼ一定のクランプ
電圧Ecが主スイッチ用MOSFET30がOFFの時
間全域に亘って保持される。ここで、主スイッチ用MO
SFET30の時比率をDとすると前記クランプ電圧E
cは、トランスの電圧時間積一定則の関係からEc≒
{D/(1−D)}×Eiと近似される。
The clamp circuit 50 has an auxiliary switch M
The auxiliary switch MOSFET 51 is controlled by the control circuit 40 so as to operate complementarily to the main switch MOSFET 30. The capacitance of the clamping capacitor 52 is selected such that the resonance frequency determined by the excitation impedance LM of the primary winding 21 is sufficiently lower than the switching frequency of the converter. Under such conditions, the main switch MOSFET 30 is turned off.
In this state, a substantially constant clamp voltage Ec is held at both ends of the primary winding 21 over the entire time period when the main switch MOSFET 30 is OFF. Here, MO for main switch
Assuming that the duty ratio of the SFET 30 is D, the clamp voltage E
c is Ec ≒ from the relationship of the constant voltage-time product of the transformer.
It is approximated as {D / (1-D)} × Ei.

【0022】パワー変換トランス20の1次側リーケー
ジインダクタンスを適当に設定し、制御回路40により
主スイッチ用MOSFET30と補助スイッチ用MOS
FET51の相補動作を微妙にコントロールすることに
よってソフトスイッチの動作をさせることも可能であ
る。
The primary-side leakage inductance of the power conversion transformer 20 is appropriately set, and the control circuit 40 controls the main switch MOSFET 30 and the auxiliary switch MOSFET.
It is also possible to operate the soft switch by delicately controlling the complementary operation of the FET 51.

【0023】図2(a)はパワー変換トランス20の1
次巻線21の端子電圧波形を示し、図2(b)はパワー
変換トランス20の3次巻線23の端子電圧波形を示
す。
FIG. 2A shows one of the power conversion transformers 20.
2B shows a terminal voltage waveform of the secondary winding 21, and FIG. 2B shows a terminal voltage waveform of the tertiary winding 23 of the power conversion transformer 20.

【0024】図2(b)と図9を比較すると、図9では
リセット電圧が零となる期間T3が存在するが、図2
(b)においては主スイッチ用MOSFET30がOF
Fの期間全域に亘ってクランプ電圧が保持されており、
回生用MOSFET70がON状態を維持できることが
わかる。
FIG. 2B and FIG. 9 are compared. In FIG. 9, there is a period T3 in which the reset voltage becomes zero.
In (b), the main switch MOSFET 30 is turned off.
The clamp voltage is maintained throughout the period of F,
It can be seen that the regenerative MOSFET 70 can maintain the ON state.

【0025】図2(b)に示された3次巻線23の端子
電圧は、3次巻線23の一方の端子からインピーダンス
素子例えば抵抗61,71を経て3次巻線23の他方の
端子に戻る循環電流を発生させる。この循環電流によっ
て整流用MOSFET60と回生用MOSFET70の
ゲート・ソース間には、3次巻線23の端子電圧をイン
ピーダンス素子例えば抵抗61のインピーダンス値Z6
1とインピーダンス素子例えば抵抗71のインピーダン
ス値Z71で比例配分した電圧がかかる。但し、2つの
MOSFET60,70のソースは共通であるから各々
のゲート・ソース電圧は互いに逆極性で表される。この
様子を図3(a),(b)に表す。前記インピーダンス
値Z61,Z71にはそれぞれ対応した整流用MOSF
ET60,回生用MOSFET70のゲート容量を含
む。
The terminal voltage of the tertiary winding 23 shown in FIG. 2B is applied from one terminal of the tertiary winding 23 to the other terminal of the tertiary winding 23 via impedance elements such as resistors 61 and 71. Generate a circulating current that returns to Due to this circulating current, the terminal voltage of the tertiary winding 23 is applied between the gate and source of the rectifying MOSFET 60 and the regenerating MOSFET 70 by an impedance element, for example, the impedance value Z6 of the resistor 61.
A voltage proportionally distributed between 1 and an impedance element such as an impedance value Z71 of a resistor 71 is applied. However, since the sources of the two MOSFETs 60 and 70 are common, their respective gate-source voltages are expressed with polarities opposite to each other. This situation is shown in FIGS. 3 (a) and 3 (b). Rectifying MOSFs corresponding to the impedance values Z61 and Z71, respectively.
ET60, including the gate capacitance of the regenerative MOSFET 70.

【0026】図3(a)は整流用MOSFET60のゲ
ート・ソース間にかかる電圧波形の図を示し、図3
(a)の201が整流用MOSFET60のゲート駆動
電圧でありその電圧値はZ61/(Z61+Z71)n
d・Eiとなる。
FIG. 3A shows a waveform of a voltage applied between the gate and the source of the rectifying MOSFET 60, and FIG.
(A) 201 is the gate drive voltage of the rectifying MOSFET 60, and its voltage value is Z61 / (Z61 + Z71) n
d · Ei.

【0027】図3(b)は回生用MOSFET70のゲ
ート・ソース間にかかる電圧波形の図を示し、図3
(b)の302が回生用MOSFET70のゲート駆動
電圧でありその電圧値はZ71/(Z61+Z71)n
d・Ecとなる。
FIG. 3B is a diagram showing a voltage waveform applied between the gate and the source of the regenerative MOSFET 70.
Reference numeral 302 in (b) denotes a gate drive voltage of the regenerative MOSFET 70, the voltage value of which is Z71 / (Z61 + Z71) n
d · Ec.

【0028】この2つのゲート駆動電圧比は(Z61・
Ei)/(Z71・Ec)となり、これにトランス20
の電圧・時間積一定の関係から導かれる関係式Ei/E
c=(1−D)/Dを代入すると(Z61/Z71)×
{(1−D)/D}となる。
The ratio of the two gate drive voltages is (Z61 ·
Ei) / (Z71 · Ec), and the transformer 20
Ei / E derived from the constant voltage-time product relation
Substituting c = (1-D) / D gives (Z61 / Z71) ×
{(1-D) / D}.

【0029】この式はスイッチングコンバータが使用さ
れる条件から決まる時比率に対して、インピーダンスZ
61,Z71を適当に選択することによりバランスのと
れた駆動電圧を設定できることを意味する。
This equation gives the impedance Z for the duty ratio determined by the conditions under which the switching converter is used.
It means that a balanced drive voltage can be set by appropriately selecting 61 and Z71.

【0030】クランプ回路50の基本動作原理から考え
て、クランプ回路50を主スイッチ用MOSFET30
のドレイン・ソース間に接続した構成でも同じ効果が期
待される。この構成例を図4に示す。
Considering the basic operation principle of the clamp circuit 50, the clamp circuit 50 is
The same effect can be expected with a configuration connected between the drain and the source of the semiconductor device. FIG. 4 shows an example of this configuration.

【0031】図5はパワー変換トランス20の1次巻線
21、2次巻線22、3次巻線23と構造的に独立し、
磁気的に結合した4次巻線24の両端にクランプ回路5
0を接続したもので、この構成においても同様の効果が
ある。
FIG. 5 is structurally independent of the primary winding 21, the secondary winding 22, and the tertiary winding 23 of the power conversion transformer 20,
A clamp circuit 5 is provided at both ends of the magnetically coupled quaternary winding 24.
0 is connected, and this configuration has the same effect.

【0032】以上のように、同期整流スイッチングコン
バータにおいて、整流用MOSFETのゲート駆動信号
をトランスの別巻線から供給することにより、並列動作
を可能とし、かつクランプ回路と信号レベル分配回路に
より効率の改善を図る。
As described above, in the synchronous rectification switching converter, parallel operation is enabled by supplying the gate drive signal of the rectification MOSFET from another winding of the transformer, and the efficiency is improved by the clamp circuit and the signal level distribution circuit. Plan.

【0033】[0033]

【発明の効果】以上述べたように本発明によれば、並列
動作可能な同期整流スイッチングコンバータにおいて、
回生用MOSFETが回生電流を流すべき全期間に亘っ
てON状態を維持し、かつ整流用と回生用のMOSFE
Tのゲート駆動電圧比を適当に選択することにより効率
の改善を図ることが出来る。
As described above, according to the present invention, in a synchronous rectification switching converter capable of operating in parallel,
A regenerative MOSFET maintains an ON state for the entire period when a regenerative current is to flow, and a rectifying and regenerating MOSFE
The efficiency can be improved by appropriately selecting the gate drive voltage ratio of T.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態例を示す回路図であ
る。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention.

【図2】(a)はパワー変換トランスの1次巻線の端子
電圧波形を示し、(b)はパワー変換トランスの3次巻
線の端子電圧波形を示す。
FIG. 2A shows a terminal voltage waveform of a primary winding of a power conversion transformer, and FIG. 2B shows a terminal voltage waveform of a tertiary winding of the power conversion transformer.

【図3】(a)は整流用MOSFETのゲート・ソース
間にかかる電圧波形の図を示し、(b)は回生用MOS
FETのゲート・ソース間にかかる電圧波形の図を示
す。
3A is a diagram showing a voltage waveform applied between a gate and a source of a rectifying MOSFET, and FIG.
FIG. 4 shows a diagram of a voltage waveform applied between the gate and the source of the FET.

【図4】本発明の第2の実施形態例を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a second embodiment of the present invention.

【図5】本発明の第3の実施形態例を示す回路図であ
る。
FIG. 5 is a circuit diagram showing a third embodiment of the present invention.

【図6】従来の自己駆動型同期整流方式のスイッチング
レギュレータを示す回路図である。
FIG. 6 is a circuit diagram showing a conventional self-driven synchronous rectification type switching regulator.

【図7】従来の自己駆動型同期整流方式のスイッチング
レギュレータを並列動作させた場合の障害モードを示す
図である。
FIG. 7 is a diagram showing a failure mode when a conventional self-driven synchronous rectification type switching regulator is operated in parallel.

【図8】従来のトランスの3次巻線を利用してゲート駆
動信号を得る同期整流方式のスイッチングレギュレータ
を示す回路図である。
FIG. 8 is a circuit diagram showing a synchronous rectification type switching regulator that obtains a gate drive signal using a tertiary winding of a conventional transformer.

【図9】図8の3次巻線の端子電圧波形を示す図であ
る。
9 is a diagram showing a terminal voltage waveform of the tertiary winding of FIG. 8;

【符号の説明】 10 直流電圧源 20 パワー変換トランス 21 1次巻線 22 2次巻線 23 3次巻線 24 4次巻線 30 主スイッチ用MOSFET 40 制御回路 50 クランプ回路 51 補助スイッチ用MOSFET 52 クランプ用コンデンサ 60 整流用MOSFET 61 インピーダンス素子例えば抵抗 70 回生用MOSFET 71 インピーダンス素子例えば抵抗 80 チョークコイル 90 出力コンデンサ C1,C2 コンデンサ d1,d2 ダイオード R1,R2 抵抗DESCRIPTION OF SYMBOLS 10 DC voltage source 20 Power conversion transformer 21 Primary winding 22 Secondary winding 23 Tertiary winding 24 Quaternary winding 30 MOSFET for main switch 40 Control circuit 50 Clamp circuit 51 MOSFET for auxiliary switch 52 Clamping capacitor 60 Rectifying MOSFET 61 Impedance element such as resistor 70 Regenerative MOSFET 71 Impedance element such as resistor 80 Choke coil 90 Output capacitor C1, C2 Capacitor d1, d2 Diode R1, R2 Resistance

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5H006 AA01 CA02 CA12 CB03 CB07 CC02 DA04 DB01 DC05 FA01 5H730 AA01 AA14 AS01 BB23 BB84 DD04 DD26 DD32 DD41 EE02 EE08 EE13 EE72 FD01 FG01 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5H006 AA01 CA02 CA12 CB03 CB07 CC02 DA04 DB01 DC05 FA01 5H730 AA01 AA14 AS01 BB23 BB84 DD04 DD26 DD32 DD41 EE02 EE08 EE13 EE72 FD01 FG01

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 直流入力電圧を主スイッチ用MOSFE
Tにより矩形波パルス電圧に変換してパワー変換トラン
スの1次巻線に印加し、前記パワー変換トランスの2次
巻線に取り出されたパルス電圧を整流用MOSFET、
回生用MOSFET、チョークコイル、及び出力コンデ
ンサを含む整流・平滑回路により整流・平滑して直流出
力電圧を得る同期整流スイッチングコンバータにおい
て、 前記整流用MOSFET及び回生用MOSFETのゲー
ト駆動信号を得る前記パワー変換トランスの3次巻線
と、 前記整流用MOSFET及び回生用MOSFETのゲー
トに接続され、前記ゲート駆動信号の電圧比を制御する
インピーダンス素子と、 前記パワー変換トランスの1次巻線に接続され、前記回
生用MOSFETのゲート駆動信号レベルを前記主スイ
ッチ用MOSFETがOFF状態にあるほぼ全域に亘っ
て一定に保持するクランプ回路とを具備することを特徴
とする同期整流スイッチングコンバータ。
A DC input voltage is applied to a main switch MOSFE.
T converts the pulse voltage into a rectangular wave pulse voltage, applies the pulse voltage to the primary winding of the power conversion transformer, and converts the pulse voltage extracted to the secondary winding of the power conversion transformer to a rectifying MOSFET;
In a synchronous rectification switching converter for obtaining a DC output voltage by rectifying and smoothing by a rectifying / smoothing circuit including a regenerative MOSFET, a choke coil, and an output capacitor, the power conversion for obtaining a gate drive signal of the rectifier MOSFET and the regenerative MOSFET. A tertiary winding of a transformer, an impedance element connected to the gates of the rectifier MOSFET and the regenerative MOSFET, and controlling a voltage ratio of the gate drive signal; and a tertiary winding of the power conversion transformer, A synchronous rectifying switching converter, comprising: a clamp circuit that holds a gate drive signal level of a regenerative MOSFET constant over substantially the entire region where the main switch MOSFET is in an OFF state.
【請求項2】 直流入力電圧を主スイッチ用MOSFE
Tにより矩形波パルス電圧に変換してパワー変換トラン
スの1次巻線に印加し、前記パワー変換トランスの2次
巻線に取り出されたパルス電圧を整流用MOSFET、
回生用MOSFET、チョークコイル、及び出力コンデ
ンサを含む整流・平滑回路により整流・平滑して直流出
力電圧を得る同期整流スイッチングコンバータにおい
て、 前記整流用MOSFET及び回生用MOSFETのゲー
ト駆動信号を得る前記パワー変換トランスの3次巻線
と、 前記整流用MOSFET及び回生用MOSFETのゲー
トに接続され、前記ゲート駆動信号の電圧比を制御する
インピーダンス素子と、 前記主スイッチ用MOSFETのドレイン・ソース間に
接続され、前記回生用MOSFETのゲート駆動信号レ
ベルを前記主スイッチ用MOSFETがOFF状態にあ
るほぼ全域に亘って一定に保持するクランプ回路とを具
備することを特徴とする同期整流スイッチングコンバー
タ。
2. A main switch MOSFE for DC input voltage.
T converts the pulse voltage into a rectangular wave pulse voltage, applies the pulse voltage to the primary winding of the power conversion transformer, and converts the pulse voltage extracted to the secondary winding of the power conversion transformer to a rectifying MOSFET;
In a synchronous rectification switching converter for obtaining a DC output voltage by rectifying and smoothing by a rectifying / smoothing circuit including a regenerative MOSFET, a choke coil, and an output capacitor, the power conversion for obtaining a gate drive signal of the rectifier MOSFET and the regenerative MOSFET. A tertiary winding of a transformer, an impedance element connected to the gates of the rectifying MOSFET and the regenerative MOSFET and controlling a voltage ratio of the gate drive signal, and a drain-source connected to the main switch MOSFET; A synchronous rectifying switching converter, comprising: a clamp circuit that holds a gate drive signal level of the regenerative MOSFET constant over substantially the entire region where the main switch MOSFET is OFF.
【請求項3】 直流入力電圧を主スイッチ用MOSFE
Tにより矩形波パルス電圧に変換してパワー変換トラン
スの1次巻線に印加し、前記パワー変換トランスの2次
巻線に取り出されたパルス電圧を整流用MOSFET、
回生用MOSFET、チョークコイル、及び出力コンデ
ンサを含む整流・平滑回路により整流・平滑して直流出
力電圧を得る同期整流スイッチングコンバータにおい
て、 前記整流用MOSFET及び回生用MOSFETのゲー
ト駆動信号を得る前記パワー変換トランスの3次巻線
と、 前記整流用MOSFET及び回生用MOSFETのゲー
トに接続され、前記ゲート駆動信号の電圧比を制御する
インピーダンス素子と、 前記パワー変換トランスの4次巻線に接続され、前記回
生用MOSFETのゲート駆動信号レベルを前記主スイ
ッチ用MOSFETがOFF状態にあるほぼ全域に亘っ
て一定に保持するクランプ回路とを具備することを特徴
とする同期整流スイッチングコンバータ。
3. A DC input voltage is applied to a main switch MOSFE.
T converts the pulse voltage into a rectangular wave pulse voltage, applies the pulse voltage to the primary winding of the power conversion transformer, and converts the pulse voltage extracted to the secondary winding of the power conversion transformer to a rectifying MOSFET;
In a synchronous rectification switching converter for obtaining a DC output voltage by rectifying and smoothing by a rectifying / smoothing circuit including a regenerative MOSFET, a choke coil, and an output capacitor, the power conversion for obtaining a gate drive signal of the rectifier MOSFET and the regenerative MOSFET. A tertiary winding of a transformer, an impedance element connected to the gates of the rectifying MOSFET and the regenerative MOSFET and controlling a voltage ratio of the gate drive signal, and a tertiary winding of the power conversion transformer, A synchronous rectifying switching converter, comprising: a clamp circuit that holds a gate drive signal level of a regenerative MOSFET constant over substantially the entire region where the main switch MOSFET is in an OFF state.
JP2000141817A 2000-05-15 2000-05-15 Synchronously rectifying switching converter Pending JP2001327163A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000141817A JP2001327163A (en) 2000-05-15 2000-05-15 Synchronously rectifying switching converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000141817A JP2001327163A (en) 2000-05-15 2000-05-15 Synchronously rectifying switching converter

Publications (1)

Publication Number Publication Date
JP2001327163A true JP2001327163A (en) 2001-11-22

Family

ID=18648884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000141817A Pending JP2001327163A (en) 2000-05-15 2000-05-15 Synchronously rectifying switching converter

Country Status (1)

Country Link
JP (1) JP2001327163A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238649A (en) * 2005-02-25 2006-09-07 Sanken Electric Co Ltd Dc converter
JP2006238648A (en) * 2005-02-25 2006-09-07 Sanken Electric Co Ltd Dc converter
JP2007166794A (en) * 2005-12-14 2007-06-28 Origin Electric Co Ltd Power supply circuit
KR100889738B1 (en) 2006-09-08 2009-03-24 학교법인 포항공과대학교 Step up and down type active clamp DC-DC converter using input-output coupled inductor
CN116800103A (en) * 2023-08-25 2023-09-22 惠州市天宝创能科技有限公司 Active clamp control circuit, power converter and energy storage device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238649A (en) * 2005-02-25 2006-09-07 Sanken Electric Co Ltd Dc converter
JP2006238648A (en) * 2005-02-25 2006-09-07 Sanken Electric Co Ltd Dc converter
JP4626338B2 (en) * 2005-02-25 2011-02-09 サンケン電気株式会社 DC converter
JP4701749B2 (en) * 2005-02-25 2011-06-15 サンケン電気株式会社 DC converter
JP2007166794A (en) * 2005-12-14 2007-06-28 Origin Electric Co Ltd Power supply circuit
JP4745043B2 (en) * 2005-12-14 2011-08-10 オリジン電気株式会社 Power circuit
KR100889738B1 (en) 2006-09-08 2009-03-24 학교법인 포항공과대학교 Step up and down type active clamp DC-DC converter using input-output coupled inductor
CN116800103A (en) * 2023-08-25 2023-09-22 惠州市天宝创能科技有限公司 Active clamp control circuit, power converter and energy storage device
CN116800103B (en) * 2023-08-25 2023-12-05 惠州市天宝创能科技有限公司 Active clamp control circuit, power converter and energy storage device

Similar Documents

Publication Publication Date Title
KR100734715B1 (en) Externally-driven synchronous rectifier circuit and method of rectifying the same
KR100852550B1 (en) A method and circuit for self-driven synchronous rectification
KR100691929B1 (en) General self-driven synchronous rectification scheme for synchronous rectifiers having a floating gate
JP2795217B2 (en) Synchronous rectification type converter
US7016203B2 (en) Self-driven circuit for synchronous rectifier DC/DC converter
US20030048643A1 (en) Method and circuit for start up in a power converter
JPH11262263A (en) Switching power supply equipment
US6819574B2 (en) Self-driven circuit for synchronous rectifier DC/DC converter
CN107431438B (en) Switched mode power supply including a primary side clamp circuit controlled based on a secondary side signal
CN114629358A (en) Synchronous rectification gate driver with active clamper
JPH11299237A (en) Forward converter with active clamping circuit
US6859372B2 (en) Bridge-buck converter with self-driven synchronous rectifiers
US7400519B2 (en) Switching power supply
JP4605532B2 (en) Multi-output type switching power supply
JP2001327163A (en) Synchronously rectifying switching converter
JP4013952B2 (en) DC-DC converter
JPH09154276A (en) Synchronous rectifier circuit
JPH1118426A (en) Switching power supply circuit
JP4201161B2 (en) Switching power supply
JP4403663B2 (en) DC / DC converter
JPH10136646A (en) Synchronous rectifier
JP2000125560A (en) Switching power supply device
JP2740476B2 (en) FET rectifier circuit
EP1145415A1 (en) A synchronous flyback converter
JPH10146052A (en) Synchronized rectifier