JP2007166795A - Power supply circuit - Google Patents
Power supply circuit Download PDFInfo
- Publication number
- JP2007166795A JP2007166795A JP2005360455A JP2005360455A JP2007166795A JP 2007166795 A JP2007166795 A JP 2007166795A JP 2005360455 A JP2005360455 A JP 2005360455A JP 2005360455 A JP2005360455 A JP 2005360455A JP 2007166795 A JP2007166795 A JP 2007166795A
- Authority
- JP
- Japan
- Prior art keywords
- secondary winding
- rectifying
- circuit
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、同期整流式の整流回路を備える電源回路、特に整流素子として動作する電界効果トランジスタを駆動する駆動回路の構成に関する。 The present invention relates to a power supply circuit including a synchronous rectification type rectifier circuit, and more particularly to a configuration of a drive circuit that drives a field effect transistor that operates as a rectifier element.
近年、電子機器の小型化に伴い、電子機器にエネルギーを供給する電源回路にも小型化が要請されている。この要請に応えるために、電源としてDC/DCコンバータ方式が用いられており、トランスの1次巻線に接続されるインバータ部によって直流電圧を高周波交流電圧に一旦変換した後に電力損失の小さい同期整流方式の整流部で再び直流電圧に変換することが行われている。つまり、小型の電源で負荷に見合った十分なエネルギーを供給するためには、電源装置の高効率化が必要とされる。電源装置の高効率化を達成するために、整流回路としては電界効果トランジスタ(以下、FETという。)を整流素子として用いる同期整流回路が広く知られている。 In recent years, with the miniaturization of electronic devices, there is a demand for miniaturization of power supply circuits that supply energy to the electronic devices. In order to meet this demand, a DC / DC converter system is used as a power source. After the direct current voltage is once converted into a high frequency alternating voltage by an inverter connected to the primary winding of the transformer, synchronous rectification with low power loss is achieved. Conversion to a DC voltage is performed again by a rectifying unit of the system. That is, in order to supply sufficient energy commensurate with the load with a small power source, it is necessary to increase the efficiency of the power supply device. In order to achieve high efficiency of a power supply device, a synchronous rectifier circuit using a field effect transistor (hereinafter referred to as FET) as a rectifier is widely known as a rectifier circuit.
図示しないが、従来の同期整流回路としては、トランスの2次巻線の一端に整流素子として動作するFETを直列に接続し、前記2次巻線の他端にその整流用FETのゲートを接続することによって、整流用FETを2次巻線に現出する電圧に同期させて駆動する回路が基本的なものとして広く知られている(例えば、特許文献1参照)。また、別の駆動方式として、トランスに第3の巻線を設け、その第3の巻線に生じる電圧をダイオードなどによって直流電圧に変換し、整流用FETのゲートに印加して駆動する方式がある(例えば、特許文献2参照)。また、トランスに第3の巻線を設け、その第3の巻線に生じる電圧をダイオードなどによって直流電圧に変換し、その直流電圧をトランジスタを介して整流用FETのゲートに印加して駆動する方式もある(例えば、特許文献3参照)。
しかし、前掲特許文献1に記載されているような電源回路にあっては、トランスの2次巻線に発生する電圧で駆動しているので、出力電圧の大きさの影響を直接的に受け、特に出力電圧が低い、例えば3.3V以下の電源回路にあっては整流用FETを駆動するための駆動電圧が不足することがあり、不足する駆動電圧でFETを駆動すると、FETの電力損失が大きくなり、結果として電源回路全体の電力損失が大きくなる。逆に負荷電圧がかなり大きい場合には、制限抵抗器などによる駆動回路の損失が増大するという問題がある。また、更に駆動電圧が低い領域では整流用FETがオンせず、同期整流動作が不可能になり、また駆動損失が大きくなるという問題がある。特に、平滑用インダクタに蓄えられたエネルギーを循環させる還流用FETはトランスのリセット電圧で駆動するために、出力電圧が低い場合には、トランスのリセット時間に起因する遅れで還流用FETのターンオフが遅れることがあり、電力損失が大きくなる。 However, in the power supply circuit described in the above-mentioned Patent Document 1, since it is driven by the voltage generated in the secondary winding of the transformer, it is directly affected by the magnitude of the output voltage, In particular, in a power supply circuit having a low output voltage, for example, 3.3 V or less, the drive voltage for driving the rectifying FET may be insufficient. When the FET is driven with the insufficient drive voltage, the power loss of the FET is reduced. As a result, the power loss of the entire power supply circuit increases. On the other hand, when the load voltage is quite large, there is a problem that the loss of the drive circuit due to the limiting resistor increases. Further, in the region where the driving voltage is lower, there is a problem that the rectifying FET is not turned on, the synchronous rectifying operation is impossible, and the driving loss is increased. In particular, since the return FET that circulates the energy stored in the smoothing inductor is driven by the reset voltage of the transformer, when the output voltage is low, the return FET is turned off with a delay caused by the reset time of the transformer. It may be delayed and power loss will increase.
次に、前掲特許文献2、3に記載されているような電源回路にあっては、トランスに第3の巻線を備え、第3の巻線に発生する電圧で整流用FETを駆動しているので、第3の巻線の巻数を適切に選択することによって、出力電圧の影響を受けずに前掲の問題点は解決することができる。しかしながら、第3の巻線の電圧をダイオード又はダイオードとトランジスタなどを介して整流用FETのゲートに印加しているだけであるので、前掲特許文献1に記載された電源と全く同様に、平滑用インダクタに蓄えられたエネルギーを循環させる還流用FETはトランスのリセット電圧で駆動するために、出力電圧が低い場合には、トランスのリセット時間に起因する遅れで還流用FETのターンオフが遅れることがあり、電力損失が大きくなる。
Next, in the power supply circuit described in
したがって、本発明は前述の問題点を解決し、簡単な構成の駆動回路でもって還流用FETのオフ動作を速めて電力損失を低減し、また、定格出力電圧がかなり高い場合でも平滑用インダクタに設ける2次巻線の巻数を適切に選定することによって、特別の保護部材を備えることなく還流用FETを破損することなく安定に動作させることを主目的としている。また、整流用FETのゲート−ソース間容量に充電された電荷の放電も高速化して、整流用FETのターンオフ速度を高速化することもできる。 Accordingly, the present invention solves the above-mentioned problems, reduces the power loss by accelerating the turning-off operation of the freewheeling FET with a simple drive circuit, and also makes it a smoothing inductor even when the rated output voltage is considerably high. The main purpose is to operate the reflux FET stably without damaging it without providing a special protective member by appropriately selecting the number of turns of the secondary winding to be provided. In addition, the discharge of the charge charged in the gate-source capacitance of the rectifying FET can be accelerated, and the turn-off speed of the rectifying FET can be increased.
第1の発明は、直流入力端子に接続された1次巻線と2次巻線とを有するトランスと、前記1次巻線に直列に接続されているスイッチング半導体素子と、そのスイッチング半導体素子を制御する制御回路と、前記2次巻線に直列接続されている第1の整流素子と、前記2次巻線と前記第1の整流素子とに跨って接続されている第2の整流素子と、前記2次巻線と負荷とに直列に接続されている1次巻線及び該1次巻線に磁気的に結合されている2次巻線を有する平滑用インダクタとを備える電源回路において、前記第2の整流素子は、前記平滑用インダクタに蓄えられたエネルギーを循環する還流用電界効果トランジスタからなり、前記還流用電界効果トランジスタを駆動する回路であって、前記平滑用インダクタの前記2次巻線と、該2次巻線に接続されている整流回路と、該整流回路の出力側に接続されているインダクタンス素子とインピーダンス素子とからなる駆動回路を備え、前記駆動回路において、前記インダクタンス素子に蓄えられたエネルギーが前記スイッチング半導体素子のターンオン時に前記整流回路を通して放出されることによって、前記還流用電界効果トランジスタのゲート−ソース間容量の電荷が高速で放電されることを特徴とする電源回路を提供する。 According to a first aspect of the present invention, there is provided a transformer having a primary winding and a secondary winding connected to a DC input terminal, a switching semiconductor element connected in series to the primary winding, and the switching semiconductor element. A control circuit for controlling, a first rectifying element connected in series to the secondary winding, and a second rectifying element connected across the secondary winding and the first rectifying element; A power circuit comprising a primary winding connected in series to the secondary winding and a load and a smoothing inductor having a secondary winding magnetically coupled to the primary winding; The second rectifier element includes a reflux field effect transistor that circulates energy stored in the smoothing inductor, and is a circuit that drives the reflux field effect transistor. Winding and the secondary A rectifier circuit connected to a line, and a drive circuit including an inductance element and an impedance element connected to an output side of the rectifier circuit, wherein energy stored in the inductance element is switched in the drive circuit There is provided a power supply circuit characterized in that the charge of the gate-source capacitance of the reflux field effect transistor is discharged at high speed by being discharged through the rectifier circuit when the semiconductor element is turned on.
第2の発明は、前記第1の発明において、前記第1の整流素子は、前記トランスの前記2次巻線の一端側に接続された一方の主端子と、直流出力端子側に接続された他方の主端子と、前記トランスの前記2次巻線の他端側に接続されたゲートとを有する整流用電界効果トランジスタであることを特徴とする電源回路を提供する。 According to a second invention, in the first invention, the first rectifier element is connected to one main terminal connected to one end side of the secondary winding of the transformer and to a DC output terminal side. There is provided a power supply circuit characterized by being a rectifying field effect transistor having the other main terminal and a gate connected to the other end of the secondary winding of the transformer.
第3の発明は、前記第1の発明において、前記第1の整流素子は整流用ダイオードであり、前記直流入力端子に跨って並列に接続された第2のトランスと、その第2のトランスの1次巻線に直列に接続されている第2のスイッチング半導体素子と、前記第2のトランスの前記2次巻線に直列に接続されている整流用ダイオードとを備え、前記第2のトランスの前記2次巻線は前記整流用ダイオードを介して前記トランスの前記2次巻線と前記第1の整流ダイオードとに跨って並列に接続されることを特徴とする電源回路を提供する。 According to a third invention, in the first invention, the first rectifying element is a rectifying diode, a second transformer connected in parallel across the DC input terminal, and the second transformer A second switching semiconductor element connected in series to the primary winding; and a rectifying diode connected in series to the secondary winding of the second transformer; The secondary winding is connected in parallel across the secondary winding of the transformer and the first rectifier diode via the rectifier diode.
第4の発明は、前記第1の発明において、前記第1の整流素子は、前記トランスの前記2次巻線の一端側に接続された一方の主端子と直流出力端子側に接続された他方の主端子とを有する整流用電界効果トランジスタであり、前記トランスは第3の巻線を有し、前記整流用電界効果トランジスタを駆動する第2の駆動回路であって、その第2の駆動回路は前記第3の巻線と、該第3の巻線に接続されている第2の整流回路と、該第2の整流回路の出力側に接続されている第2のインダクタンス素子と第2のインピーダンス素子とからなり、前記第2の駆動回路において、前記スイッチング半導体素子のターンオフ時に前記第2のインダクタンス素子に蓄えられたエネルギーが前記第2の整流回路を通して放出されることによって、前記整流用電界効果トランジスタのゲート−ソース間容量の電荷が高速で放電されることを特徴とする電源回路を提供する。 In a fourth aspect based on the first aspect, the first rectifier element is connected to one main terminal connected to one end side of the secondary winding of the transformer and the other connected to the DC output terminal side. A rectifying field effect transistor having a main terminal, wherein the transformer has a third winding, and is a second driving circuit for driving the rectifying field effect transistor, the second driving circuit thereof. Is a third winding, a second rectifier circuit connected to the third winding, a second inductance element connected to the output side of the second rectifier circuit, and a second The rectifying device includes an impedance element, and in the second driving circuit, energy stored in the second inductance element is released through the second rectifier circuit when the switching semiconductor element is turned off. The gate of the field effect transistor - the charge of source capacitance to provide a power supply circuit, characterized in that it is discharged at high speed.
第5の発明は、1次巻線と2次巻線とを有するトランスと、前記1次巻線に直列に接続されているスイッチング半導体素子と、そのスイッチング半導体素子を制御する制御回路と、前記2次巻線に直列接続されている第1の整流素子と、前記2次巻線と前記第1の整流素子とに跨って接続されている第2の整流素子と、前記2次巻線と負荷とに直列に接続されている1次巻線及びその1次巻線に磁気的に結合されている2次巻線を有する平滑用インダクタとを備える電源回路において、前記第1の整流素子は整流用電界効果トランジスタからなり、その整流用電界効果トランジスタを駆動する回路であって、前記平滑用インダクタの前記2次巻線と、その2次巻線に接続されている整流回路と、その整流回路の出力側に接続されているインダクタンス素子とインピーダンス素子とからなる駆動回路を備え、その駆動回路において、前記インダクタンス素子に蓄えられたエネルギーが前記スイッチング半導体素子のターンオフ時に前記整流回路を通して放出されることによって、前記整流用電界効果トランジスタのゲート−ソース間容量の電荷が高速で放電されることを特徴とする電源回路を提供する。 According to a fifth aspect of the present invention, there is provided a transformer having a primary winding and a secondary winding, a switching semiconductor element connected in series to the primary winding, a control circuit for controlling the switching semiconductor element, A first rectifying element connected in series to a secondary winding; a second rectifying element connected across the secondary winding and the first rectifying element; and the secondary winding; In a power supply circuit comprising a primary winding connected in series to a load and a smoothing inductor having a secondary winding magnetically coupled to the primary winding, the first rectifying element comprises: A circuit comprising a rectifying field effect transistor and driving the rectifying field effect transistor, the secondary winding of the smoothing inductor, a rectifying circuit connected to the secondary winding, and the rectification thereof Inductor connected to the output side of the circuit A rectifying field effect transistor, comprising: a driving circuit comprising a capacitance element and an impedance element, wherein energy stored in the inductance element is released through the rectifying circuit when the switching semiconductor element is turned off; The power supply circuit is characterized in that the gate-source capacitance is discharged at high speed.
第6の発明は、1次巻線と2次巻線とを有するトランスと、前記1次巻線に直列に接続されているスイッチング半導体素子と、そのスイッチング半導体素子を制御する制御回路と、前記2次巻線に直列接続されている整流用電界効果トランジスタと、前記2次巻線と前記整流用電界効果トランジスタとに跨って接続されている還流用電界効果トランジスタと、前記2次巻線と負荷とに直列に接続されている1次巻線及びその1次巻線に磁気的に結合されている2次巻線を有する平滑用インダクタとを備える電源回路において、前記平滑用インダクタの前記2次巻線は、互いに直列接続されている第1と第2の2次巻線からなり、前記平滑用インダクタの前記第1の2次巻線と、その第1の2次巻線に接続されている第1の整流回路と、その第1の整流回路の出力側に接続されている第1のインダクタンス素子と第1のインピーダンスとからなる第1の駆動回路を備え、その第1の駆動回路において、前記第1のインダクタに蓄えられたエネルギーが前記スイッチング半導体素子のターンオン時に前記第1の整流回路を通して放出されることによって、前記整流用電界効果トランジスタのゲート−ソース間容量の電荷が高速で放電され、前記平滑用インダクタの前記第2の2次巻線と、その第2の2次巻線に接続されている第2の整流回路と、その第2の整流回路に接続されている前記第2のインダクタンス素子と第2のインピーダンスとからなる第2の駆動回路を備え、その第2の駆動回路において、前記第2のインダクタンス素子に蓄えられたエネルギーが前記スイッチング半導体素子のターンオン時に前記第2の整流回路を通して放出されることによって、前記還流用電界効果トランジスタのゲート−ソース間容量の電荷が高速で放電されることを特徴とする電源回路を提供する。 A sixth invention includes a transformer having a primary winding and a secondary winding, a switching semiconductor element connected in series to the primary winding, a control circuit for controlling the switching semiconductor element, A rectifying field effect transistor connected in series to a secondary winding; a return field effect transistor connected across the secondary winding and the rectifying field effect transistor; and the secondary winding; A power supply circuit comprising a primary winding connected in series to a load and a smoothing inductor having a secondary winding magnetically coupled to the primary winding, wherein the 2 of the smoothing inductor The secondary winding includes first and second secondary windings connected in series with each other, and is connected to the first secondary winding of the smoothing inductor and the first secondary winding. First rectifier circuit and its first A first drive circuit comprising a first inductance element and a first impedance connected to the output side of the rectifier circuit, wherein the energy stored in the first inductor in the first drive circuit Is discharged through the first rectifier circuit when the switching semiconductor element is turned on, so that the charge of the gate-source capacitance of the rectifying field effect transistor is discharged at a high speed, and the second inductor of the smoothing inductor is discharged. A secondary winding, a second rectifier circuit connected to the second secondary winding, the second inductance element connected to the second rectifier circuit, and a second impedance A second drive circuit, wherein the energy stored in the second inductance element is transferred to the switching semiconductor. By being discharged through the second rectifier circuit at turn of the element, the gate of the return field effect transistor - to provide a power supply circuit of the source capacitance charges, characterized in that it is discharged at high speed.
第7の発明は、前記第6の発明において、前記還流用電界効果トランジスタ及び/又は前記整流用電界効果トランジスタのゲートとソースとの間には、前記インダクタンス素子と前記インピーダンス素子とが存在することを特徴とする電源回路を提供する。 In a seventh aspect based on the sixth aspect, the inductance element and the impedance element exist between a gate and a source of the reflux field effect transistor and / or the rectification field effect transistor. A power supply circuit is provided.
第8の発明は、前記第6の発明又は前記第7の発明において、前記還流用電界効果トランジスタ及び/又は前記整流用電界効果トランジスタはNチャネル型の電界効果トランジスタからなり、前記整流回路、前記第1の整流回路、又は第2の整流回路は、前記平滑用インダクタの前記2次巻線の一端にアノードが接続される第1のダイオードと、前記2次巻線の他端にアノードが接続され、かつ前記2次巻線と前記第1のダイオードとに跨って接続される第2のダイオードとからなり、前記第1、第2のダイオードのカソード同士が互いに接続され、前記還流用電界効果トランジスタ及び/又は前記整流用電界効果トランジスタのゲートは、前記第1、第2のダイオードのカソード同士が互いに接続された側に接続されていることを特徴とする電源回路を提供する。 In an eighth aspect based on the sixth aspect or the seventh aspect, the field effect transistor for reflux and / or the field effect transistor for rectification comprises an N-channel field effect transistor, the rectifier circuit, The first rectifier circuit or the second rectifier circuit includes a first diode having an anode connected to one end of the secondary winding of the smoothing inductor, and an anode connected to the other end of the secondary winding. And a second diode connected across the secondary winding and the first diode, the cathodes of the first and second diodes are connected to each other, and the reflux field effect The gate of the transistor and / or the rectifying field effect transistor is connected to the side where the cathodes of the first and second diodes are connected to each other. To provide a source circuit.
第9の発明は、前記第6の発明ないし前記第8の発明のいずれかにおいて、前記還流用電界効果トランジスタ及び/又は前記整流用電界効果トランジスタはPチャネル型の電界効果トランジスタからなり、前記整流回路、前記第1の整流回路、又は第2の整流回路は、前記平滑用インダクタの前記2次巻線の一端にカソードが接続される第1のダイオードと、前記2次巻線の他端にカソードが接続され、かつ前記2次巻線と前記第1のダイオードとに跨って接続される第2のダイオードとからなり、前記第1、第2のダイオードのアノード同士が互いに接続され、前記還流用電界効果トランジスタ及び/又は前記整流用電界効果トランジスタのゲートは、前記第1、第2のダイオードのアノード同士が互いに接続された側に接続されていることを特徴とする電源回路を提供する。 In a ninth aspect based on any one of the sixth aspect to the eighth aspect, the reflux field effect transistor and / or the rectifying field effect transistor comprises a P-channel field effect transistor, and the rectification The circuit, the first rectifier circuit, or the second rectifier circuit includes a first diode having a cathode connected to one end of the secondary winding of the smoothing inductor, and a second end of the secondary winding. A cathode is connected and the second diode is connected across the secondary winding and the first diode. The anodes of the first and second diodes are connected to each other. And / or the gate of the rectifying field effect transistor is connected to the side where the anodes of the first and second diodes are connected to each other. To provide a power supply circuit according to claim.
第10の発明は、前記第6の発明ないし前記第9の発明のいずれかにおいて、前記インピーダンス素子はコンデンサを含み、そのコンデンサの両端に前記還流用FET及び/又は前記整流用電界効果トランジスタを制御する2次側制御回路が接続されていることを特徴とする電源回路を提供する。 According to a tenth aspect, in any one of the sixth to ninth aspects, the impedance element includes a capacitor, and the reflux FET and / or the rectifying field effect transistor are controlled at both ends of the capacitor. A power supply circuit is provided in which a secondary control circuit is connected.
本発明は、簡単な構成の駆動回路でもって平滑用インダクタに蓄えられたエネルギーを循環させる還流用FETのターンオフ動作を高速化して電力損失を低減すると共に、定格出力電圧が低い電源回路であっても平滑用インダクタに設けた2次巻線の巻数を選定することにより、還流用FET、更には整流用FETを飽和させて動作させることでそれらの電力損失を低減することができる。また、定格出力電圧がかなり高い場合でも平滑用インダクタに設けた2次巻線の巻数を適切に選定することによって、特別な保護部材を備えることなく整流用FETを破損せずに、低損失で、安定かつ確実に動作する電源回路を提供できる。 The present invention is a power supply circuit that reduces the power loss by speeding up the turn-off operation of the reflux FET that circulates the energy stored in the smoothing inductor with a drive circuit having a simple configuration, and has a low rated output voltage. In addition, by selecting the number of turns of the secondary winding provided in the smoothing inductor, it is possible to reduce the power loss by operating the reflux FET and further the rectifying FET in saturation. Even when the rated output voltage is quite high, by selecting the number of turns of the secondary winding provided on the smoothing inductor, it is possible to reduce the loss without damaging the rectifying FET without providing a special protective member. A power supply circuit that operates stably and reliably can be provided.
前記第5の発明によれば、簡単な構成の駆動回路でもって整流用FETのターンオフ動作を高速化して電力損失を低減すると共に、定格出力電圧が低い電源回路であっても平滑用インダクタに設ける2次巻線の巻数を選定することにより、整流用FETとを飽和させて動作させることでその電力損失を低減し、また、定格出力電圧がかなり高い場合でも平滑用インダクタに設ける2次巻線の巻数を適切に選定することによって、特別な保護部材を備えることなく整流用FETを破損せずに、低損失で、安定に動作する電源回路を提供できる。 According to the fifth aspect of the present invention, the turn-off operation of the rectifying FET is speeded up by a drive circuit having a simple configuration to reduce power loss, and even a power supply circuit having a low rated output voltage is provided in the smoothing inductor. By selecting the number of turns of the secondary winding and saturating the rectifying FET to reduce the power loss, the secondary winding provided in the smoothing inductor even when the rated output voltage is quite high By appropriately selecting the number of turns, it is possible to provide a power supply circuit that operates stably with low loss without damaging the rectifying FET without providing a special protective member.
前記第6の発明では、簡単な構成の駆動回路でもって還流用FETと整流用FET双方のターンオフ動作を高速化して電力損失を低減すると共に、定格出力電圧が低い電源回路であっても平滑用インダクタに設ける2次巻線の巻数を選定することにより、還流用FETと整流用FETとを飽和させて動作させることでその電力損失を低減し、また、定格出力電圧がかなり高い場合でも平滑用インダクタに設ける2次巻線の巻数を適切に選定することによって、特別な保護部材を備えることなく還流用FETと整流用FETとを破損せずに、低損失で、安定に動作する電源回路を提供できる。 In the sixth aspect of the invention, the drive circuit with a simple configuration speeds up the turn-off operation of both the return FET and the rectifier FET to reduce power loss, and smoothes even a power supply circuit with a low rated output voltage. By selecting the number of turns of the secondary winding to be provided in the inductor, it is possible to reduce the power loss by saturating the return FET and rectifier FET, and smoothing even when the rated output voltage is quite high By appropriately selecting the number of turns of the secondary winding provided in the inductor, a power supply circuit that operates stably with low loss without damaging the reflux FET and the rectifying FET without providing a special protective member. Can be provided.
[実施形態1]
図1及び図2によって本発明に係る電源装置の実施形態1について説明する。図1は第1の電源回路100の回路構成を示す図、図2はこの電源回路100の各部の電圧波形又は電流波形を示す図である。図1において、直流入力端子1と2とに直列にトランス3の1次巻線3aとスイッチング用半導体素子4とが接続されている。スイッチング用半導体素子4は一般的な電力用のMOSFETなどであって、ボディダイオード(寄生ダイオード)については図示していない。直流入力端子1と2との間には、スイッチング用半導体素子4をパルス幅制御する制御回路5も接続されている。トランス3の2次巻線3b側にはNチャネル型のMOSFET6、7が備えられている。MOSFET6は第1の整流素子として働く整流用FETであり、2次巻線3bの一端側に直列に接続されている。以下では整流用FET6という。MOSFET7はトランス3の2次巻線3bと整流用FET6とに跨って接続されて、第2の整流素子として働く還流用FETである。以下では還流用FET7という。整流用FET6のゲートは第1の制限用抵抗8を介してトランス3の2次巻線3bの他端側に接続されている。整流用FET6、還流用FET7のボディダイオード(寄生ダイオード)については図示するのを省略している。以下の実施形態でも同様である。なお、トランス3の1次巻線3aと2次巻線3bの黒点は極性を示している。
[Embodiment 1]
Embodiment 1 of the power supply device according to the present invention will be described with reference to FIGS. FIG. 1 is a diagram showing a circuit configuration of the first power supply circuit 100, and FIG. 2 is a diagram showing voltage waveforms or current waveforms of respective parts of the power supply circuit 100. In FIG. 1, a primary winding 3 a of a
一般的な同期整流回路と同様に、整流用FET6、還流用FET7の出力側には出力平滑回路を構成する平滑用インダクタ9と平滑用コンデンサ10とが接続され、直流出力端子11と12との間には出力電圧検出回路13及び負荷14が接続されている。出力電圧検出回路13により検出された出力電圧検出信号は、図示しないホトカプラ又はパルストランスのような1次−2次間を絶縁する絶縁回路15を通して制御回路5に帰還信号として入力される。平滑用インダクタ9は、1次巻線9aとこれに磁気的に結合されている2次巻線9bとを有する。1次巻線9aと2次巻線9bの黒点は極性を示し、2次巻線9bの黒点側の端子をaとし、他端の端子をbとする。平滑用インダクタ9の2次巻線9bは負荷電圧、負荷電流の大きさにかかわらず、平滑用FET7を確実に、高速でターンオフさせることができる巻数を有する。
Similar to a general synchronous rectifier circuit, a smoothing
平滑用インダクタ9の2次巻線9bにはダイオードD1とD2とからなる整流回路16が接続されている。ダイオードD1はそのアノードが2次巻線9bの端子aに接続され、ダイオードD2はそのアノードが2次巻線9bの端子bに接続される共に、2次巻線9bとダイオードD1とに跨って接続されており、双方のカソード同士は互いに接続されている。互いに直列接続されているインダクタンス素子17とインピーダンス素子18とがダイオードD2に跨って接続されている。そして、ダイオードD1とD2とのカソード側は第2の制限用抵抗19を介して還流用FET7のゲートに接続されている。ここで、平滑用インダクタ9の2次巻線9bと整流回路16とインダクタンス素子17とインピーダンス素子18とは、還流用FET7の駆動回路を構成する。
A
次に図2を用いて第1の電源回路100の動作について説明する。図示しない商用交流電源又は発電機の交流電圧を不図示の整流回路で直流に変換した直流電圧又は蓄電池から直流電圧が不図示の電源スイッチを通して直流入力端子1と2に印加されると、制御回路5がスイッチング用半導体素子4に図2(A)に示すような制御信号を与える。この制御回路5は一般的なものであり、出力電圧検出回路13からの出力電圧検出信号を受けて、出力電圧が一定になるようにスイッチング用半導体素子4をパルス幅制御する。例えば時刻t1で、制御回路5が図2(A)に示すようなゲート−ソース間電圧Vg−sを制御信号としてスイッチング用半導体素子4のゲート−ソース間に与え、スイッチング用半導体素子4をオンさせたとする。この場合、スイッチング用半導体素子4のドレイン−ソース間電圧Vd−sは、図2(B)に示すように時刻t1で十分に低い電圧値に降下し、トランス3の1次巻線3aに電流が流れ、2次巻線3bには極性を示す黒点側に正の電圧が発生する。この状態は制御信号が再びゼロになる時刻t2まで続く。その正の電圧は第1の制限用抵抗8を通して整流用FET6のゲートに印加され、整流用FET6はターンオンする。整流用FET6のドレイン−ソース間電圧Vd−sは、図2(C)に示すように時刻t1−t2で十分に低い電圧値になる。ここで、時刻t1より前では還流用FET7がオンしていて、平滑用インダクタ9に蓄積されていたエネルギーを平滑用コンデンサ10、負荷14を介して循環していたものとする。
Next, the operation of the first power supply circuit 100 will be described with reference to FIG. When a DC voltage is applied to a
時刻t1で整流用FET6がターンオンするのに伴い、電流が2次巻線3bの黒点側の端子から平滑用インダクタ9の1次巻線9a、平滑用コンデンサ10、負荷14及び整流用FET6を通して2次巻線3bの他端側に流れる。平滑用インダクタ9の1次巻線9aを電流が流れると、その2次巻線9bの端子bが端子aに対して正となる電圧が誘起され、この正の電圧はダイオードD1を逆バイアスし、非導通にする。平滑用インダクタ9の1次巻線9aの電圧波形を図2(D)に示す。これにより今まで(時刻t1前まで)2次巻線9bからダイオードD1を通してインダクタンス素子17及びインピーダンス素子18に供給されていた電流はゼロになり、それまでインダクタンス素子17に蓄えられていたエネルギーはダイオードD2及びインピーダンス素子18を通して放出される。ダイオードD2を順方向に流れる電流によって、ダイオードD2には順方向電圧降下が発生する。ダイオードD2のアノード−カソード間の電圧は図2(E)に示すようになる。このダイオードD2の順方向電圧降下は、還流用FET7のゲート電圧をソース電圧よりもその順方向電圧降下分だけ低くするので、還流用FET7のゲート−ソース間容量の電荷は急激に放電され、還流用FET7はより高速でターンオフする。したがって、還流用FET7のドレイン−ソース間電圧Vd−sは、図2(F)に示すように時刻t1−t2で高い電圧値になる。この状態は時刻t2直前まで続く。実施形態1では、還流用FET7のターンオフ時における電力損失を低減できると同時に、還流用FET7のオフ動作の遅れがないので逆方向に流れる電流を皆無にすることができ、より電力損失を低減できる。
As the rectifying
期間t1−t2では、前述したように電流が2次巻線3bの黒点側の一端から平滑用インダクタ9の一次巻線9a、平滑用コンデンサ10、負荷14及び整流用FET6を通して2次巻線3bの他端側に流れ、負荷14に給電する。このとき、平滑用インダクタ9にはエネルギーが蓄積される。平滑用インダクタ9を流れる電流の波形は図2(G)に示すようになる。次に、制御回路5からの制御信号が変化して、時刻t2でスイッチング用半導体素子4のゲート−ソース間電圧Vg−sがゼロに低下すると、スイッチング用半導体素子4がターンオフする。これに伴い、トランス3の2次巻線3bの電圧は消失し、整流用FET6はターンオフする。トランス3の2次巻線3bから平滑用インダクタ9の1次巻線9aに電流が流れなくなると、平滑用インダクタ9の2次巻線9bには端子bに対して端子aが正となる電圧が発生し、この正の電圧は整流回路16のダイオードD1及び第2の制限用抵抗19を通して還流用FET7のゲートに印加され、還流用FET7をターンオンさせる。
In the period t1-t2, as described above, the current is passed through the primary winding 9a of the smoothing
還流用FET7のオンによって、平滑用インダクタ9に蓄えられていたエネルギーは平滑用コンデンサ10、負荷14に放出され、図2(G)に示すように平滑用インダクタ9を流れる電流は連続する。他方、還流用FET7の駆動回路においては、端子aから整流回路16のダイオードD1、インダクタンス素子17及びインピーダンス素子18を通して端子bに電流が流れ、インダクタンス素子17にエネルギーを蓄える。前述したように、インダクタンス素子17に蓄えられたエネルギーは還流用FET7のオフ動作を高速化するのに役立つ。時刻t3で、図2(A)に示すように制御信号が変化してスイッチング半導体素子のゲート−ソース間電圧が再び上昇し、以後前述したのと同様な動作が繰り返される。この電源回路100においては、還流用FET7のターンオフ動作の遅れによる電力損失を低減することができるだけでなく、2次巻線9bの巻数を適切に選択することによって、定格出力電圧が低い電源の場合に還流用FET7を安定、かつ高速でスイッチングさせることができる。
When the return FET 7 is turned on, the energy stored in the smoothing
[実施形態2]
次に、図3によって実施形態2に係る電源回路200について説明する。図3において、図1で用いた記号と同じ記号は図1の部材と同じ名称の部材を示すものとする。第2の電源回路200の基本的な動作などは、ほとんど第1の電源回路100と同じであるので、異なる点についてだけ説明する。実施形態2では、インピーダンス素子18が互いに並列接続されているコンデンサ18aと抵抗18bとからなり、インピーダンス素子18と並列に2次側制御回路21が接続されている。還流用FET7のゲートにはゲート回路22が接続され、2次側制御回路21はこのゲート回路22を制御する。
[Embodiment 2]
Next, the power supply circuit 200 according to the second embodiment will be described with reference to FIG. 3, the same symbols as those used in FIG. 1 indicate members having the same names as the members in FIG. Since the basic operation of the second power supply circuit 200 is almost the same as that of the first power supply circuit 100, only different points will be described. In the second embodiment, the
2次側制御回路21は、インピーダンス素子18におけるコンデンサ18aの充電電圧を電源として動作し、出力電圧検出回路13からの電圧検出信号を受けて、設定された過電圧設定値又は不足電圧設定値など比較して判定し、例えば、出力電圧検出回路13からの電圧検出信号が前記過電圧設定値よりも大きな場合、又は不足電圧設定値よりも低い場合のような異常な状態が発生した場合には、遮断信号をゲート回路22に与える。また、その場合には、必要に応じて警報信号を発生し、図示しないランプを点灯、あるいは図示しないブザーを鳴らすなどの警報を発する。ゲート回路22は前記遮断信号を受けると、還流用FET7のゲートを遮断して還流用FET7をオフさせ、異常な状態が回復されて正常になるまで還流用FET7をオフに保持する。なお、1次側の制御回路5は、出力電圧検出回路13からの電圧検出信号を受け、直流出力電圧が一定になるようにスイッチング半導体素子4をパルス幅制御する。この電源回路200においても、還流用FET7のターンオフの際には、インダクタンス素子17のエネルギーの還流によって、還流用FET7のゲートは整流回路16のダイオードD2の順方向電圧降下分だけソースよりも低くなり、還流用FET7のゲート−ソース間容量の電荷は急速に放電される。したがって、この電源回路200においても、還流用FET7のターンオフ動作の遅れによる電力損失を低減することができるだけでなく、2次巻線9bの巻数を適切に選択することによって、定格出力電圧が低い電源の場合にも還流用FET7を安定に、かつ高速でスイッチングさせることができる。また、2次側制御回路用に特別の電源を用意することなく、2次側制御回路の制御を行ったり、必要な警報を発生したりすることができる。
The secondary
[実施形態3]
次に、図4によって実施形態3に係る電源回路300について説明する。図4において、図1又は図3で用いた記号と同じ記号は、それら図に示した部材と同じ名称の部材を示すものとする。第3の電源回路300の主要部分は前記第1又は第2の電源回路と同じであるので、異なる点について説明する。電源回路100又は200では、同期整流回路の第1の整流素子としてMOSFETを用いたが、この電源回路300ではショットキーバリアダイオードのような順方向電圧降下の小さな整流用ダイオード6A、6Bを用いている。トランス3の他にそれとほぼ同一特性を有する第2のトランス3’を備えている。トランス3’の1次巻線3’aにはMOSFETのような第2の半導体スイッチング素子4’が直列に接続されており、それらは直流入力端子1、2に跨って接続されている。また、トランス3の2次巻線3bには直列に整流用ダイオード6Aが直列に接続され、トランス3’の2次巻線3’bには直列に整流用ダイオード6Bが直列に接続されている。そして、それらは互いに並列になるように接続されている。
[Embodiment 3]
Next, the power supply circuit 300 according to the third embodiment will be described with reference to FIG. In FIG. 4, the same symbols as those used in FIG. 1 or FIG. 3 indicate members having the same names as the members shown in those drawings. Since the main part of the third power supply circuit 300 is the same as that of the first or second power supply circuit, different points will be described. In the power supply circuit 100 or 200, a MOSFET is used as the first rectifying element of the synchronous rectifier circuit. However, in the power supply circuit 300, rectifying
制御回路5は、パルス幅制御によって、スイッチング半導体素子4と4’とを交互にオンオフ動作させるか、あるいは同期させてほぼ同時にオンオフ動作させる。スイッチング半導体素子4と4’との双方、又はいずれか一方のみがオンしているときには、トランス3の2次巻線3bとトランス3’の2次巻線3’bの双方又はいずれか一方から平滑用インダクタ9、平滑用コンデンサ10、及び整流用ダイオード6Aと6Bの双方又はいずれか一方を通して電流が流れ、この期間に平滑用インダクタ9にはエネルギーが蓄えられる。次に、スイッチング半導体素子4と4’の双方がオフになると、トランス3の2次巻線3bとトランス3’の2次巻線3’bとから平滑用インダクタ9にエネルギーが供給されなくなり、平滑用インダクタ9の1次巻線9a、2次巻線9bには黒点側を正とする電圧が発生する。2次巻線9bの黒点側が正の電圧は、整流回路16のダイオードD1を導通させ、制限用抵抗19を介して還流用FET7のゲートに印加され、還流用FET7をオンさせると共に、インダクタンス素子17、インピーダンス素子18を通して電流を流す。この電流はインダクタンス素子17にエネルギーを蓄える。
The
次に、スイッチング半導体素子4又は4’がオンすると、トランス3の2次巻線3b又はトランス3’の2次巻線3’bから平滑用インダクタ9に電流が流れる。この電流によって、平滑用インダクタ9の2次巻線9bには黒点側を負とする電圧が発生し、この負の電圧はダイオードD1を逆バイアスして非導通にする。したがって、インダクタンス素子17に蓄えられたエネルギーはインピーダンス素子18と整流回路16のダイオードD2を通して循環され、還流用FET7のゲートの電圧をダイオードD2の順方向電圧降下分だけソースよりも低くする。これにより、還流用FET7のゲート−ソース間容量の電荷は急速に放電され、還流用FET7は高速でターンオフする。この電源回路300においても、還流用FET7のオフ動作の遅れによる電力損失を低減することができ、また、2次巻線9bの巻数を適切に選択することによって、定格出力電圧が低い電源の場合にも還流用FET7を安定、かつ高速でスイッチングさせることができる。なお、出力電圧検出回路及び帰還回路などについては図示するのを省略している。また、必要ならば、出力電流検出回路及びその帰還回路などを備えても勿論よい。
Next, when the switching semiconductor element 4 or 4 ′ is turned on, a current flows from the secondary winding 3 b of the
[実施形態4]
次に、図5によって実施形態4に係る電源回路400について説明する。図5において、図1、図3、図4で用いた記号と同じ記号はそれら図に示した部材と同じ名称の部材を示すものとする。第4の電源回路400の主要部分は前記第1の電源回路100と同じであるので、異なる点について説明する。平滑用インダクタ9は黒点で示される極性が同じ向きの第1の2次巻線9bと第2の2次巻線9cとを有する。第2の2次巻線9cにも、第2の整流回路16’、第2のインダクタンス素子17’及び第2のインピーダンス素子18’が接続されている。第2の整流回路16’はアノードが第2の2次巻線9cのそれぞれの端子に接続されている第1、第2のダイオードd1、d2を備える。第1、第2のダイオードd1、d2のカソード同士は接続され、第2のダイオードd2は第2の2次巻線9cと第1のダイオードd1とに跨って接続されている。平滑用インダクタ9の第1の2次巻線9bと第1の整流回路16と第1のインダクタンス素子17と第1のインピーダンス素子18とは、前記実施形態と同様に還流用FET7を駆動するための第1の駆動回路を構成する。平滑用インダクタ9の第2の2次巻線9cと第2の整流回路16’と第2のインダクタンス素子17’と第2のインピーダンス素子18’とは整流用FET6を駆動するための第2の駆動回路を構成する。
[Embodiment 4]
Next, the power supply circuit 400 according to the fourth embodiment will be described with reference to FIG. In FIG. 5, the same symbols as those used in FIGS. 1, 3, and 4 indicate members having the same names as the members shown in those drawings. Since the main part of the fourth power supply circuit 400 is the same as that of the first power supply circuit 100, different points will be described. The smoothing
半導体スイッチング素子4がターンオンすると、前述したようにトランス3の2次巻線3bから平滑用インダクタ9に電流が流れる。このとき平滑用インダクタ9の第1の2次巻線9bと第2の2次巻線9cとには、黒点側端子に対して反対側の端子が正となる電圧が発生する。第1の駆動回路においては前述したように、第1の2次巻線9bに発生するこの電圧がダイオードD1を逆バイアスするので、第1のインダクタンス素子17に蓄えられていたエネルギーが第1のインピーダンス素子18、ダイオードD2を通して還流される。この還流によるダイオードD2の順方向電圧降下は還流用FET7のゲート−ソース間容量を高速で急速に放電させ、還流用FET7を高速でターンオフさせる。同時に、前記第2の駆動回路においては、第2の2次巻線9cから第2の整流回路16’のダイオードd1、第2のインダクタンス素子17’、第2のインピーダンス素子18’を通して電流が流れ、第2のインダクタンス素子17’と第2のインピーダンス素子18’との間に生じる電圧を、第2の制限用抵抗19’を介して整流用FET6のゲート−ソース間に与え、整流用FET6を高速でターンオンさせる。この期間では、第1のインダクタンス素子17のエネルギーは放電され、第2のインダクタンス素子17’にはエネルギーが蓄えられる。
When the semiconductor switching element 4 is turned on, a current flows from the secondary winding 3b of the
次にスイッチング半導体素子4がターンオフすると、トランス3の2次巻線3bから平滑用インダクタ9に電流が供給されなくなるので、平滑用インダクタ9の第1の2次巻線9bと第2の2次巻線9cとには、黒点側端子が反対側の端子に対して正となる電圧が誘起される。したがって、第1の駆動回路においては、2次巻線9cの黒点側端子から第1の整流回路16のダイオードD1、第1のインダクタンス素子17及び第1のインピーダンス素子18を介して電流が流れ、還流用FET6のゲート−ソース間には第1のインダクタンス素子17と第1のインピーダンス素子18とによって生じる電圧が印加される。これに伴って、還流用FET7は急速にターンオンし、平滑用インダクタ9のエネルギーを循環させる。
Next, when the switching semiconductor element 4 is turned off, no current is supplied from the secondary winding 3b of the
他方、前記第2の駆動回路においては、第2の2次巻線9cの電圧によって第2の整流回路16’のダイオードd1が逆バイアスされるので、第2の2次巻線9cから第2のインダクタンス素子17’に電流が流れない。したがって、第2のインダクタンス素子17’に蓄えられているエネルギーはダイオードd2及び第2のインピーダンス素子18’を介して還流する。この還流する電流によって、ダイオードd1は順方向電圧降下を生じ、整流用FET6のゲートにはソースよりもダイオードd2の順方向電圧降下分だけ低い電圧が制限用抵抗19’を介して印加される。したがって、整流用FET6のゲート−ソース間容量の電荷は急速に放電され、整流用FET6は高速でターンオフする。この電源回路400では、整流用FET6、還流用FET7双方を高速でターンオフさせることができるので、更に一層電力損失を低減できる。また、第1、第2の2次巻線9b、9cの巻数を適切に選択することによって、定格出力電圧が低い電源の場合にも整流用FET6、還流用FET7の双方を安定、かつ高速でスイッチングさせることができる。なお、出力電圧検出回路及び帰還回路などについては図示するのを省略している。また、必要ならば、出力電流検出回路及びその帰還回路などを備えても勿論よい。
On the other hand, in the second drive circuit, the diode d1 of the
[実施形態5]
次に、図6によって実施形態5に係る電源回路500について説明する。図6において、図1、図3〜図5で用いた記号と同じ記号はそれら図に示した部材と同じ名称の部材を示すものとする。第5の電源回路500の主要部分は前記第1の電源回路100と同じであるので、異なる点についてだけ説明する。トランス3は、直流出力端子11、12間の定格電圧が3.3V以下、あるいは12V以上であっても整流用FET6を簡素な回路構成で安定に駆動できるだけの巻数を有する第3の巻線3cを備えている。第3の巻線3cには整流回路61が接続されている。整流回路61は第3の巻線3cの端子a、端子bにそれぞれアノードが接続されているダイオード61aと61bとからなる。ダイオード61aと61bのカソード同士は接続されており、ダイオード61bは第3の巻線3cとダイオード61aとに跨って接続されている。ダイオード61aと61bのカソード同士の接続点側には整流用FET6のゲートが接続されると共に、インダクタンス素子62がダイオード61aに直列になるように接続されている。インダクタンス素子62の他端と第3の巻線3cの端子bとの間にインピーダンス素子63が接続されている。インピーダンス素子63は互いに並列に接続されているコンデンサ63aと抵抗器63bとからなる。また、整流用FET6のソースは配線64によって第3の巻線3cの端子bに接続されている。
[Embodiment 5]
Next, a power supply circuit 500 according to the fifth embodiment will be described with reference to FIG. In FIG. 6, the same symbols as those used in FIGS. 1 and 3 to 5 indicate members having the same names as the members shown in the drawings. Since the main part of the fifth power supply circuit 500 is the same as that of the first power supply circuit 100, only different points will be described. The
制御回路5からのパルス幅制御信号によりスイッチング半導体素子4がターンオンし、トランス3の1次巻線3aに電流が流れ始める。これに伴い、2次巻線3b、第3の巻線3cの黒点側の端子が反対側の端子に対して正となる電圧が誘起される。このとき、前述したように、還流用FET7は高速でターンオフする。電流は、第3の巻線3cの端子aから整流回路61のダイオード61a、インダクタンス素子62、インピーダンス素子63を通して端子bに流れる。したがって、整流用FET6のゲート−ソース間にはインダクタンス素子62とインピーダンス素子63とが存在するから、それらの電圧が整流用FET6のゲート−ソース間に印加され、整流用FET6は急速にターンオンする。これに伴い、トランス3側から平滑用インダクタ9を通して負荷電流が供給され、平滑用インダクタ9にエネルギーが蓄えられる。
The switching semiconductor element 4 is turned on by the pulse width control signal from the
次に、制御回路5からのパルス幅制御信号がゼロになってスイッチング半導体素子4がターンオフすると、第3の巻線3cの電圧が消失し、第3の巻線3c側からインダクタンス素子62に電流が供給されなくなるので、インダクタンス素子62に蓄えられていたエネルギーは整流回路61のダイオード61b及びインピーダンス63を通して放出され、還流する。このとき、ダイオード61bには順方向電圧降下が発生するから、整流用FET6のゲート電圧はソース電圧よりもダイオード61bの順方向電圧降下分だけ低くなる。したがって、整流用FET6のゲート−ソース間容量の電荷は瞬時に放電され、整流用FET6はより高速でターンオフする。なお、この際、還流用FET7は前述したようにオンして平滑用インダクタ9に蓄えられているエネルギーを還流する。この電源回路500でも、整流用FET6、還流用FET7双方を高速でターンオフさせることができるので、更に一層電力損失を低減できる。また、2次巻線9b、第3の巻線3cの巻数を適切に選択することによって、定格出力電圧が低い電源の場合にも整流用FET6、還流用FET7の双方を安定、かつ高速でスイッチングさせることができる。なお、出力電圧検出回路及び帰還回路などについては図示するのを省略している。また、必要ならば、出力電流検出回路及びその帰還回路などを備えても勿論よい。
Next, when the pulse width control signal from the
なお、以上述べた実施形態ではいずれもNチャネル型のFETを用いたが、Pチャネル型のFETを用いても勿論よい。この変形例の場合には、整流用FET6、還流用FET7の駆動回路における整流回路のダイオードを逆向きにすればよい。例えば、実施形態4の第4の電源回路400では、整流回路16のダイオードD1、D2のカソード側を平滑用インダクタ9の2次巻線9bに向けて接続し、それらのアノード同士を接続すればよい。そして、ダイオードD1、D2のアノード同士が互いに接続された側に還流用FET7のゲートを接続すればよい。また、同様に、整流回路16’のダイオードd1、d2のカソード側を平滑用インダクタ9の第2の2次巻線9cに向けて接続し、それらのアノード同士を接続すればよい。このようにすることによって、整流用FET6、還流用FET7のターンオフ時にそれぞれのゲート電圧をダイオードD2、ダイオードd2の順方向電圧降下分だけ高くすることができ、その電圧によってそれぞれのゲート−ソース間ゲート容量の電荷を高速で放電することができる。また、Nチャネル型のFETとPチャネル型のFETとを組み合わせて用いても勿論よい。
In the embodiments described above, an N-channel type FET is used, but a P-channel type FET may of course be used. In the case of this modification, the diodes of the rectifier circuit in the drive circuits of the
また、以上述べた実施形態では、トランス3の1次側回路をシングルエンデッドのインバータとして説明したが、これに限ることは無い。他の変形例として、図示しないが、例えば、4組のスイッチング半導体素子をフルブリッジ構成に接続してなる一般的なフルブリッジ型のインバータ回路、あるいは一対のスイッチング半導体素子と一対のコンデンサとをブリッジに接続してなる一般的な構成のハーフブリッジ型のインバータ回路であってもよい。また、トランス3の2次側回路も前記実施形態に制限されることはない。他の変形例として、図示しないが、プッシュプル型、例えばトランス3が互いに直列の二つの2次巻線を有し、それらの中点に平滑用インダクタを通して一方の直流出力端子に接続し、二つの2次巻線の他端にそれぞれの整流用FETの一方の主端子を接続すると共に、他方の主端子同士を一緒にして他方の直流出力端子に接続する一般的な回路構成のものでもよい。なお、この場合には、二つの整流FETに対して還流用FETは共用されるので、単一でよい。また、スイッチング半導体素子4はMOSFETの他にIGBT、あるいは他のトランジスタなどであってもよい。制御回路5の制御方式はパルス幅制御に制限する必要はなく、周波数制御などであっても同様な効果を得ることができる。
In the embodiment described above, the primary side circuit of the
図5に示した第4の電源回路400の変形例として、還流用FET7を駆動するための第1の駆動回路を削除し、還流用FET7としてショットキーバリアダイオードのような順方向電圧降下の小さなダイオードを用いてもよい。また、還流用FET7のゲートをトランス3の2次巻線3bの黒点側端子とは反対側の端子に接続し、2次巻線3bの電圧で駆動してもよい。この場合には、整流用FET6だけが平滑用インダクタ9の第2の2次巻線9cと整流回路16’とインダクタンス素子17’とインピーダンス素子18’とからなる駆動回路で高速のターンオフ動作が行われる。
As a modification of the fourth power supply circuit 400 shown in FIG. 5, the first drive circuit for driving the reflux FET 7 is eliminated, and the forward FET 7 has a small forward voltage drop as a Schottky barrier diode. A diode may be used. Alternatively, the gate of the return FET 7 may be connected to the terminal on the opposite side of the black dot side terminal of the secondary winding 3b of the
以上述べたように、本発明の電源回路によれば、平滑用インダクタに一つ以上の2次巻線を備え、その2次巻線に、アノード同士又はカソード同士が接続された一組のダイオードを有する整流回路とインダクタンス素子とインピーダンス素子とを接続すると共に、還流用FETのゲートを前記整流回路の出力に接続することにより、還流用FETのオフ動作の際には、そのゲート−ソース間に前記ダイオードと前記インダクタとインピーダンス素子とが存在する。したがって、負荷電圧に大小にかかわらず、還流用FETを安定かつ確実に動作させることができることは勿論のこと、整流用FETのスイッチング動作、特にターンオフを高速化することができ、そのスイッチング時の電力損失を低減でき、低損失の電源回路を提供することができる。また、整流用FETについても同様な効果を奏することができる。 As described above, according to the power supply circuit of the present invention, the smoothing inductor includes one or more secondary windings, and a set of diodes having anodes or cathodes connected to the secondary windings. And connecting the inductance element and the impedance element to the output of the rectifier circuit by connecting the gate of the reflux FET to the output of the rectifier circuit. The diode, the inductor, and the impedance element are present. Therefore, the return FET can be operated stably and reliably regardless of the load voltage, and the switching operation of the rectifier FET, in particular, the turn-off speed can be increased. Loss can be reduced and a low-loss power circuit can be provided. Also, the same effect can be achieved with the rectifying FET.
1、2・・・直流入力端子
3、3’・・・トランス
3a、3a’・・・トランス3の1次巻線
3b、3b’・・・トランス3の2次巻線
3c・・・トランス3の第3の巻線
4・・・スイッチング半導体素子
5・・・制御回路
6・・・整流用FET
6A、6B・・・整流用ダイオード
7・・・還流用FET
8・・・制限用抵抗
9・・・平滑用インダクタ
10・・・平滑用コンデンサ
11、12・・・直流出力端子
13・・・出力電圧検出回路
14・・・負荷
15・・・絶縁回路
16、16’・・・整流回路
17、17’・・・インダクタンス素子
18、18’・・・インピーダンス素子
21・・・2次側制御回路
22・・・ゲート回路
61・・・整流回路
62・・・インダクタンス素子
63・・・インピーダンス素子
64・・・配線
1, 2 ...
6A, 6B ... Rectifier diode 7 ... Reflux FET
8 ... Limiting
Claims (10)
前記第2の整流素子は、前記平滑用インダクタに蓄えられたエネルギーを循環する還流用電界効果トランジスタからなり、
前記還流用電界効果トランジスタを駆動する回路であって、前記平滑用インダクタの前記2次巻線と、該2次巻線に接続されている整流回路と、該整流回路の出力側に接続されているインダクタンス素子とインピーダンス素子とからなる駆動回路を備え、
前記駆動回路において、前記インダクタンス素子に蓄えられたエネルギーが前記スイッチング半導体素子のターンオン時に前記整流回路を通して放出されることによって、前記還流用電界効果トランジスタのゲート−ソース間容量の電荷が高速で放電されることを特徴とする電源回路。 A transformer having a primary winding and a secondary winding connected to a DC input terminal, a switching semiconductor element connected in series to the primary winding, and a control circuit for controlling the switching semiconductor element; A first rectifying element connected in series to the secondary winding; a second rectifying element connected across the secondary winding and the first rectifying element; and the secondary winding. And a smoothing inductor having a primary winding connected in series to the load and a secondary winding magnetically coupled to the primary winding,
The second rectifying element comprises a reflux field effect transistor that circulates energy stored in the smoothing inductor,
A circuit for driving the field effect transistor for reflux, the secondary winding of the smoothing inductor, a rectifier circuit connected to the secondary winding, and connected to an output side of the rectifier circuit A drive circuit comprising an inductance element and an impedance element,
In the drive circuit, the energy stored in the inductance element is released through the rectifier circuit when the switching semiconductor element is turned on, so that the charge of the gate-source capacitance of the reflux field effect transistor is discharged at high speed. A power supply circuit characterized by that.
前記第1の整流素子は、前記トランスの前記2次巻線の一端側に接続された一方の主端子と、直流出力端子側に接続された他方の主端子と、前記トランスの前記2次巻線の他端側に接続されたゲートとを有する整流用電界効果トランジスタであることを特徴とする電源回路。 In claim 1,
The first rectifying element includes one main terminal connected to one end side of the secondary winding of the transformer, the other main terminal connected to a DC output terminal side, and the secondary winding of the transformer. A power supply circuit comprising a rectifying field effect transistor having a gate connected to the other end of the line.
前記第1の整流素子は整流用ダイオードであり、
前記直流入力端子に跨って並列に接続された第2のトランスと、該第2のトランスの1次巻線に直列に接続されている第2のスイッチング半導体素子と、前記第2のトランスの前記2次巻線に直列に接続されている整流用ダイオードとを備え、
前記第2のトランスの前記2次巻線は前記整流用ダイオードを介して前記トランスの前記2次巻線と前記第1の整流ダイオードとに跨って並列に接続されることを特徴とする電源回路。 In claim 1,
The first rectifying element is a rectifying diode;
A second transformer connected in parallel across the DC input terminal; a second switching semiconductor element connected in series to a primary winding of the second transformer; and the second transformer A rectifying diode connected in series with the secondary winding;
The power supply circuit, wherein the secondary winding of the second transformer is connected in parallel across the secondary winding of the transformer and the first rectifying diode via the rectifying diode. .
前記第1の整流素子は、前記トランスの前記2次巻線の一端側に接続された一方の主端子と直流出力端子側に接続された他方の主端子とを有する整流用電界効果トランジスタであり、
前記トランスは第3の巻線を有し、
前記整流用電界効果トランジスタを駆動する第2の駆動回路であって、該第2の駆動回路は前記第3の巻線と、該第3の巻線に接続されている第2の整流回路と、該第2の整流回路の出力側に接続されている第2のインダクタンス素子と第2のインピーダンス素子とからなり、
前記第2の駆動回路において、前記スイッチング半導体素子のターンオフ時に前記第2のインダクタンス素子に蓄えられたエネルギーが前記第2の整流回路を通して放出されることによって、前記整流用電界効果トランジスタのゲート−ソース間容量の電荷が高速で放電されることを特徴とする電源回路。 In claim 1,
The first rectifying element is a rectifying field effect transistor having one main terminal connected to one end side of the secondary winding of the transformer and the other main terminal connected to a DC output terminal side. ,
The transformer has a third winding;
A second driving circuit for driving the rectifying field effect transistor, wherein the second driving circuit includes the third winding and a second rectifying circuit connected to the third winding; A second inductance element and a second impedance element connected to the output side of the second rectifier circuit,
In the second drive circuit, the energy stored in the second inductance element is released through the second rectifier circuit when the switching semiconductor element is turned off, whereby the gate-source of the rectifying field effect transistor is obtained. A power supply circuit characterized in that the inter-capacitance charge is discharged at high speed.
前記第1の整流素子は整流用電界効果トランジスタからなり、
該整流用電界効果トランジスタを駆動する回路であって、前記平滑用インダクタの前記2次巻線と、該2次巻線に接続されている整流回路と、該整流回路の出力側に接続されているインダクタンス素子とインピーダンス素子とからなる駆動回路を備え、
前記駆動回路において、前記インダクタンス素子に蓄えられたエネルギーが前記スイッチング半導体素子のターンオフ時に前記整流回路を通して放出されることによって、前記整流用電界効果トランジスタのゲート−ソース間容量の電荷が高速で放電されることを特徴とする電源回路。 A transformer having a primary winding and a secondary winding, a switching semiconductor element connected in series with the primary winding, a control circuit for controlling the switching semiconductor element, and a series with the secondary winding The first rectifying element connected, the second rectifying element connected across the secondary winding and the first rectifying element, and the secondary winding and the load connected in series. And a smoothing inductor having a primary winding that is coupled and a secondary winding that is magnetically coupled to the primary winding,
The first rectifying element comprises a rectifying field effect transistor,
A circuit for driving the rectifying field effect transistor, the secondary winding of the smoothing inductor, a rectifying circuit connected to the secondary winding, and connected to an output side of the rectifying circuit A drive circuit comprising an inductance element and an impedance element,
In the drive circuit, the energy stored in the inductance element is discharged through the rectifier circuit when the switching semiconductor element is turned off, so that the charge of the gate-source capacitance of the rectifying field effect transistor is discharged at high speed. A power supply circuit characterized by that.
前記平滑用インダクタの前記2次巻線は、互いに直列接続されている第1と第2の2次巻線からなり、
前記平滑用インダクタの前記第1の2次巻線と、該第1の2次巻線に接続されている第1の整流回路と、該第1の整流回路の出力側に接続されている第1のインダクタンス素子と第1のインピーダンスとからなる第1の駆動回路を備え、
該第1の駆動回路において、前記第1のインダクタに蓄えられたエネルギーが前記スイッチング半導体素子のターンオン時に前記第1の整流回路を通して放出されることによって、前記整流用電界効果トランジスタのゲート−ソース間容量の電荷が高速で放電され、
前記平滑用インダクタの前記第2の2次巻線と、該第2の2次巻線に接続されている第2の整流回路と、該第2の整流回路に接続されている前記第2のインダクタンス素子と第2のインピーダンスとからなる第2の駆動回路を備え、
該第2の駆動回路において、前記第2のインダクタンス素子に蓄えられたエネルギーが前記スイッチング半導体素子のターンオン時に前記第2の整流回路を通して放出されることによって、前記還流用電界効果トランジスタのゲート−ソース間容量の電荷が高速で放電されることを特徴とする電源回路。 A transformer having a primary winding and a secondary winding, a switching semiconductor element connected in series with the primary winding, a control circuit for controlling the switching semiconductor element, and a series with the secondary winding Connected in series to the connected rectifying field effect transistor, the return field effect transistor connected across the secondary winding and the rectifying field effect transistor, and the secondary winding and the load And a smoothing inductor having a primary winding that is coupled and a secondary winding that is magnetically coupled to the primary winding,
The secondary winding of the smoothing inductor is composed of first and second secondary windings connected in series with each other,
The first secondary winding of the smoothing inductor, a first rectifier circuit connected to the first secondary winding, and a first rectifier circuit connected to the output side of the first rectifier circuit A first drive circuit comprising one inductance element and a first impedance;
In the first drive circuit, energy stored in the first inductor is released through the first rectifier circuit when the switching semiconductor element is turned on, so that the gate-source region of the rectifying field effect transistor is discharged. The charge of the capacity is discharged at high speed,
The second secondary winding of the smoothing inductor, a second rectifier circuit connected to the second secondary winding, and the second rectifier circuit connected to the second rectifier circuit A second drive circuit comprising an inductance element and a second impedance;
In the second drive circuit, the energy stored in the second inductance element is released through the second rectifier circuit when the switching semiconductor element is turned on, whereby the gate-source of the reflux field effect transistor A power supply circuit characterized in that the inter-capacitance charge is discharged at high speed.
前記還流用電界効果トランジスタ及び/又は前記整流用電界効果トランジスタのゲートとソースとの間には、前記インダクタンス素子と前記インピーダンス素子とが存在することを特徴とする電源回路。 In claim 6,
The power supply circuit, wherein the inductance element and the impedance element exist between a gate and a source of the reflux field effect transistor and / or the rectification field effect transistor.
前記還流用電界効果トランジスタ及び/又は前記整流用電界効果トランジスタはNチャネル型の電界効果トランジスタからなり、
前記整流回路、前記第1の整流回路、又は第2の整流回路は、前記平滑用インダクタの前記2次巻線の一端にアノードが接続される第1のダイオードと、前記2次巻線の他端にアノードが接続され、かつ前記2次巻線と前記第1のダイオードとに跨って接続される第2のダイオードとからなり、前記第1、第2のダイオードのカソード同士が互いに接続され、
前記還流用電界効果トランジスタ及び/又は前記整流用電界効果トランジスタのゲートは、前記第1、第2のダイオードのカソード同士が互いに接続された側に接続されていることを特徴とする電源回路。 In claim 6 or claim 7,
The reflux field effect transistor and / or the rectifying field effect transistor is an N-channel field effect transistor,
The rectifier circuit, the first rectifier circuit, or the second rectifier circuit includes a first diode having an anode connected to one end of the secondary winding of the smoothing inductor, and the secondary winding. An anode is connected to the end and a second diode is connected across the secondary winding and the first diode, and the cathodes of the first and second diodes are connected to each other,
The power supply circuit, wherein the gates of the reflux field effect transistor and / or the rectifying field effect transistor are connected to the side where the cathodes of the first and second diodes are connected to each other.
前記還流用電界効果トランジスタ及び/又は前記整流用電界効果トランジスタはPチャネル型の電界効果トランジスタからなり、
前記整流回路、前記第1の整流回路、又は第2の整流回路は、前記平滑用インダクタの前記2次巻線の一端にカソードが接続される第1のダイオードと、前記2次巻線の他端にカソードが接続され、かつ前記2次巻線と前記第1のダイオードとに跨って接続される第2のダイオードとからなり、前記第1、第2のダイオードのアノード同士が互いに接続され、
前記還流用電界効果トランジスタ及び/又は前記整流用電界効果トランジスタのゲートは、前記第1、第2のダイオードのアノード同士が互いに接続された側に接続されていることを特徴とする電源回路。 In any of claims 6 to 8,
The reflux field effect transistor and / or the rectifying field effect transistor comprises a P-channel field effect transistor,
The rectifier circuit, the first rectifier circuit, or the second rectifier circuit includes a first diode having a cathode connected to one end of the secondary winding of the smoothing inductor, and the secondary winding. A cathode connected to the end and a second diode connected across the secondary winding and the first diode, the anodes of the first and second diodes being connected to each other;
The power supply circuit, wherein a gate of the reflux field effect transistor and / or the rectifying field effect transistor is connected to a side where anodes of the first and second diodes are connected to each other.
前記インピーダンス素子はコンデンサを含み、
該コンデンサの両端に前記還流用FET及び/又は前記整流用電界効果トランジスタを制御する2次側制御回路が接続されていることを特徴とする電源回路。
In any one of Claims 6 thru | or 9,
The impedance element includes a capacitor;
A power supply circuit, wherein a secondary side control circuit for controlling the reflux FET and / or the rectifying field effect transistor is connected to both ends of the capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005360455A JP4717621B2 (en) | 2005-12-14 | 2005-12-14 | Power circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005360455A JP4717621B2 (en) | 2005-12-14 | 2005-12-14 | Power circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007166795A true JP2007166795A (en) | 2007-06-28 |
JP4717621B2 JP4717621B2 (en) | 2011-07-06 |
Family
ID=38249067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005360455A Expired - Fee Related JP4717621B2 (en) | 2005-12-14 | 2005-12-14 | Power circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4717621B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0442775A (en) * | 1990-06-08 | 1992-02-13 | Nec Corp | Rectifying circuit using field effect transistor |
JPH08163862A (en) * | 1994-12-01 | 1996-06-21 | Murata Mfg Co Ltd | Method and circuit for driving mosfet |
JPH10248249A (en) * | 1997-03-03 | 1998-09-14 | Hitachi Shonan Denshi Co Ltd | Dc/dc converter |
JPH10262372A (en) * | 1996-12-16 | 1998-09-29 | General Electric Co <Ge> | Dc-dc converter |
JPH1169804A (en) * | 1997-08-19 | 1999-03-09 | Fujitsu Ltd | Dc/dc converter |
-
2005
- 2005-12-14 JP JP2005360455A patent/JP4717621B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0442775A (en) * | 1990-06-08 | 1992-02-13 | Nec Corp | Rectifying circuit using field effect transistor |
JPH08163862A (en) * | 1994-12-01 | 1996-06-21 | Murata Mfg Co Ltd | Method and circuit for driving mosfet |
JPH10262372A (en) * | 1996-12-16 | 1998-09-29 | General Electric Co <Ge> | Dc-dc converter |
JPH10248249A (en) * | 1997-03-03 | 1998-09-14 | Hitachi Shonan Denshi Co Ltd | Dc/dc converter |
JPH1169804A (en) * | 1997-08-19 | 1999-03-09 | Fujitsu Ltd | Dc/dc converter |
Also Published As
Publication number | Publication date |
---|---|
JP4717621B2 (en) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9118259B2 (en) | Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current | |
US6483724B1 (en) | DC/DC ZVS full bridge converter power supply method and apparatus | |
US7522429B2 (en) | DC-DC converter | |
US8242754B2 (en) | Resonant power converter with half bridge and full bridge operations and method for control thereof | |
US9124190B2 (en) | Isolated switched mode power supply | |
US20100220500A1 (en) | Power converter and method for controlling power converter | |
US7324355B2 (en) | Dc-DC converter | |
US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
JP2009284667A (en) | Power supply device, its control method, and semiconductor device | |
EP3340450B1 (en) | Switch-mode power supply having active clamp circuit | |
US20060139968A1 (en) | DC conversion apparatus | |
US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
US6487094B1 (en) | High efficiency DC-DC power converter | |
JP2002153054A (en) | Switching power circuit | |
US7400519B2 (en) | Switching power supply | |
US9564819B2 (en) | Switching power supply circuit | |
KR100985335B1 (en) | Half-bridge dc-dc converter using asymmetrical pulse-width modulation method | |
JP4745043B2 (en) | Power circuit | |
JP4605532B2 (en) | Multi-output type switching power supply | |
JP2001333576A (en) | Method of controlling dc-dc converter | |
US6605980B2 (en) | Synchronous rectifier circuit | |
JP6942040B2 (en) | Insulated switching power supply | |
JP4717621B2 (en) | Power circuit | |
JP6945429B2 (en) | Insulated switching power supply | |
JP6394823B2 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110330 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |