JPH1169804A - Dc/dc converter - Google Patents
Dc/dc converterInfo
- Publication number
- JPH1169804A JPH1169804A JP22226297A JP22226297A JPH1169804A JP H1169804 A JPH1169804 A JP H1169804A JP 22226297 A JP22226297 A JP 22226297A JP 22226297 A JP22226297 A JP 22226297A JP H1169804 A JPH1169804 A JP H1169804A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- commutation
- converter
- current
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はＤＣ（Direct Curre
nt) ／ＤＣコンバータに関し、特に直流入力を変圧し
て、直流を供給するＤＣ／ＤＣコンバータに関する。The present invention relates to a DC (Direct Curre
In particular, the present invention relates to a DC / DC converter for transforming a DC input and supplying a DC.
【０００２】[0002]
【従来の技術】通信用電源方式には、商用電源を受電
し、これを変換して負荷へ供給する変換供給方式があ
る。2. Description of the Related Art As a communication power supply method, there is a conversion supply method in which a commercial power supply is received, converted and supplied to a load.
【０００３】これは、主電源からさらに変換して比較的
小容量の別個の電源を作る方式であり、例えば電子交換
機などはＤＣ／ＤＣコンバータを用いて、主として直流
４８Ｖから論理素子用の±５Ｖ、±１２Ｖ、±２４Ｖ等
を供給している。In this system, a separate power source having a relatively small capacity is produced by further converting from a main power source. For example, an electronic exchange uses a DC / DC converter and mainly converts 48 V DC to ± 5 V for a logic element. , ± 12V, ± 24V, etc.
【０００４】図１４は従来のフォワード方式ＤＣ／ＤＣ
コンバータの回路構成を示す図である。ＤＣ／ＤＣコン
バータ１００では、直流電源Ｖｃｃに平滑フィルタであ
るコンデンサＣｉと、トランスＴの１次巻線Ｎ１と、が
並列に接続する。FIG. 14 shows a conventional forward DC / DC system.
FIG. 3 is a diagram illustrating a circuit configuration of a converter. In the DC / DC converter 100, a capacitor Ci, which is a smoothing filter, and a primary winding N1 of a transformer T are connected in parallel to a DC power supply Vcc.
【０００５】１次巻線Ｎ１の巻終にはＦＥＴ０のドレイ
ンＤ０が接続する。ＦＥＴ０のソースＳ０はコンデンサ
Ｃｉと、直流電源Ｖｃｃのマイナス端子と、に接続す
る。トランスＴの２次巻線Ｎ２には、転流ダイオードＤ
ｂと、コンデンサＣｏと、負荷１５と、が並列に接続す
る。２次巻線Ｎ２の巻始は整流ダイオードＤａのアノー
ドと接続し、整流ダイオードＤａのカソードは転流ダイ
オードＤｂのカソードと、チョークコイルＬの一方と、
接続する。チョークコイルＬの他方はコンデンサＣｏと
負荷１５に接続する。[0005] The end of the primary winding N1 is connected to the drain D0 of the FET0. The source S0 of FET0 is connected to the capacitor Ci and the negative terminal of the DC power supply Vcc. A commutating diode D is connected to the secondary winding N2 of the transformer T.
b, the capacitor Co, and the load 15 are connected in parallel. The beginning of the secondary winding N2 is connected to the anode of the rectifier diode Da, and the cathode of the rectifier diode Da is connected to the cathode of the commutation diode Db, one of the choke coils L,
Connecting. The other end of the choke coil L is connected to the capacitor Co and the load 15.
【０００６】そして、負荷１５にかかる電圧を検出し
て、スイッチングパルスのＯＮ幅をフィードバック制御
するＰＷＭ（パルス幅変調）制御回路２０が備えられ、
ＦＥＴ０のゲートＧ０にＯＮ／ＯＦＦパルス信号が供給
される。A PWM (pulse width modulation) control circuit 20 for detecting the voltage applied to the load 15 and performing feedback control of the ON width of the switching pulse is provided.
An ON / OFF pulse signal is supplied to the gate G0 of the FET0.
【０００７】次にＤＣ／ＤＣコンバータ１００の概略動
作について説明する。まず、ＰＷＭ制御回路２０からの
ＯＮパルス信号により、ＦＥＴ０のゲートＧ０とソース
Ｓ０間に電圧が印加され、ＦＥＴ０がＯＮする。Next, the general operation of the DC / DC converter 100 will be described. First, a voltage is applied between the gate G0 and the source S0 of the FET0 by an ON pulse signal from the PWM control circuit 20, and the FET0 is turned on.
【０００８】トランスＴの１次巻線Ｎ１間には入力電圧
Ｖｉｎが印加されており、その巻数比分の電圧が２次巻
線Ｎ２間に発生する。そして、その電圧が整流ダイオー
ドＤａ→チョークコイルＬ→コンデンサＣｏの順を通っ
て負荷１５に供給される。一方、ＦＥＴ０がＯＦＦ時に
はチョークコイルＬが逆起電力を持った電圧源となり、
チョークコイルＬ→コンデンサＣｏ→転流ダイオードＤ
ｂを通って負荷１５に供給される。The input voltage Vin is applied between the primary winding N1 of the transformer T, and a voltage corresponding to the turn ratio is generated between the secondary winding N2. Then, the voltage is supplied to the load 15 in the order of the rectifier diode Da → the choke coil L → the capacitor Co. On the other hand, when FET0 is OFF, the choke coil L becomes a voltage source having a back electromotive force,
Choke coil L → Capacitor Co → Commutating diode D
b to the load 15.
【０００９】次にＤＣ／ＤＣコンバータ１００の各部の
詳細な電圧及び電流波形について説明する。図１５と図
１６はＤＣ／ＤＣコンバータ１００の動作波形を示す図
である。ただし、図１４で示されている矢印方向がプラ
ス、矢印の反対方向がマイナスである。 〔Ｆ３０〕ＰＷＭ制御回路２０は、一定間隔にＯＮ、Ｏ
ＦＦパルス信号を出力する。 〔Ｆ３１〕ゲートＧ０にＯＮ信号が印加されるとＦＥＴ
０のＶｄｓ（ドレイン−ソース間電圧）０が０になる。
ゲートＧ０にＯＦＦ信号が印加されるとＦＥＴ０のＶｄ
ｓ０は、直流電圧Ｖｉｎを越えてＬＣ共振により波形的
に一旦丸くなり、その後直流電圧Ｖｉｎの値になる。 〔Ｆ３２〕ＦＥＴ０のドレインＤ０に流れる電流Ｉｄ０
は、ゲートＧ０にＯＮ信号が印加すると１次関数的増加
波形となり、ゲートＧ０にＯＦＦ信号が印加されると０
になる。 〔Ｆ３３〕トランスＴの１次巻線Ｎ１間の電圧Ｖｔ１
は、ＦＥＴ０がＯＮすると方形波形の電圧がかかる。Ｆ
ＥＴ０がＯＦＦするとマイナスに図のような電圧がかか
り、その後０になる。 〔Ｆ３４〕トランスＴの１次巻線Ｎ２間の電圧Ｖｔ２
は、ＦＥＴ０がＯＮすると図のような方形波形となる。
この場合の電圧Ｖｔ２の値は、Ｖｔ２＝（Ｎ２／Ｎ１）
・Ｖｔ１である。 〔Ｆ３５〕整流ダイオードＤａの両端電圧Ｖｄ１は、Ｆ
ＥＴ０がＯＮすると０であり、ＦＥＴ０がＯＦＦすると
マイナス側に図のような電圧がかかり、その後０にな
る。 〔Ｆ３６〕整流ダイオードＤａに流れる電流Ｉｄａは、
ＦＥＴ０がＯＮすると１次関数的増加波形となり、ＦＥ
Ｔ０がＯＦＦすると流れなくなる。 〔Ｆ３７〕転流ダイオードＤｂの両端電圧Ｖｄ２は、Ｆ
ＥＴ０がＯＮするとマイナスに方形波形の電圧がかか
り、ＦＥＴ０がＯＦＦすると０になる。 〔Ｆ３８〕転流ダイオードＤｂに流れる電流Ｉｄｂは、
ＦＥＴ０がＯＮすると０であり、ＦＥＴ０がＯＦＦする
と１次関数的減少波形となる。Next, detailed voltage and current waveforms of each part of the DC / DC converter 100 will be described. 15 and 16 are diagrams showing operation waveforms of the DC / DC converter 100. However, the direction of the arrow shown in FIG. 14 is plus, and the direction opposite to the arrow is minus. [F30] The PWM control circuit 20 turns ON and O
An FF pulse signal is output. [F31] When an ON signal is applied to the gate G0, the FET
0 Vds (drain-source voltage) 0 becomes 0.
When an OFF signal is applied to the gate G0, the Vd of the FET0
s0 exceeds the DC voltage Vin and once becomes waveform-wise round due to LC resonance, and then becomes the value of the DC voltage Vin. [F32] Current Id0 flowing through drain D0 of FET0
Is a linearly increasing waveform when the ON signal is applied to the gate G0, and becomes 0 when the OFF signal is applied to the gate G0.
become. [F33] Voltage Vt1 across primary winding N1 of transformer T
Applies a square waveform voltage when FET0 is turned on. F
When ET0 is turned off, a voltage as shown in the figure is applied negatively, and then becomes zero. [F34] Voltage Vt2 across primary winding N2 of transformer T
Becomes a square waveform as shown in the figure when FET0 is turned on.
The value of the voltage Vt2 in this case is Vt2 = (N2 / N1)
Vt1. [F35] The voltage Vd1 across the rectifier diode Da is F
When ET0 is ON, the voltage is 0, and when FET0 is OFF, a voltage as shown in the figure is applied to the minus side. [F36] The current Ida flowing through the rectifier diode Da is
When FET0 is turned on, it becomes a linear function increasing waveform, and FE
When T0 is turned off, the flow stops. [F37] The voltage Vd2 across the commutation diode Db is
When ET0 is turned on, a voltage having a square waveform is applied negatively, and when FET0 is turned off, the voltage becomes zero. [F38] The current Idb flowing through the commutation diode Db is
When FET0 is ON, it is 0, and when FET0 is OFF, it has a linearly decreasing waveform.
【００１０】従来のＤＣ／ＤＣコンバータ１００は、負
荷１５にかかる出力電圧Ｖｏを検出及びフィードバック
するＰＷＭ制御回路２０により、出力電圧Ｖｏを一定
（安定化）にしている。なお、入力電圧Ｖｉｎと出力電
圧Ｖｏの関係は一般に次式で表される。In the conventional DC / DC converter 100, the output voltage Vo is made constant (stabilized) by the PWM control circuit 20 which detects and feeds back the output voltage Vo applied to the load 15. The relationship between the input voltage Vin and the output voltage Vo is generally expressed by the following equation.
【００１１】[0011]
【数１】 Ｖｏ＝（Ｎ２／Ｎ１）・Ｄ・Ｖｉｎ …（１） ここで、Ｖｏは出力電圧、Ｖｉｎは入力電圧、Ｎ１はト
ランスＴの１次巻数、Ｎ２はトランスＴの２次巻数、Ｄ
（＝ｔＯＮ／ｔ：ｔは周期）は時比率であり、これはＦ
ＥＴ０のＯＮ／ＯＦＦのデューティを表している。Vo = (N2 / N1) · D · Vin (1) where Vo is the output voltage, Vin is the input voltage, N1 is the primary winding number of the transformer T, N2 is the secondary winding number of the transformer T, D
(= TON / t: t is a cycle) is a duty, which is F
It shows the ON / OFF duty of ET0.
【００１２】このＤＣ／ＤＣコンバータ１００は非常に
シンプルであり、最も一般的に用いられているものであ
るが、近年電源の小型化・高効率化が求められており、
ＤＣ／ＤＣコンバータ１００の中で損失の約３０％〜４
０％もの割合を占めているダイオード部（図１４中のＤ
ａ、Ｄｂ）の損失改善が必須となってきている。The DC / DC converter 100 is very simple and is most commonly used. However, in recent years, a power supply has been required to be smaller and more efficient.
About 30% to 4% of the loss in the DC / DC converter 100
The diode portion occupying as much as 0% (D in FIG. 14)
It has become essential to improve the loss of a, Db).
【００１３】現在、このダイオードＤａ、Ｄｂのかわり
に導通時のＯＮ抵抗の値が小さいＭＯＳ−ＦＥＴを使用
することが考えられている。例えば、５Ｖ／１０Ａ出力
の電源を考えた場合、それぞれのデバイスを使用した時
の損失について説明する。At present, it has been considered to use a MOS-FET having a small ON resistance value during conduction instead of the diodes Da and Db. For example, in the case of a 5V / 10A output power supply, the loss when each device is used will be described.
【００１４】Ｖｆ（Ｖｆ：順電圧）＝０．４Ｖ程度とし
て、低Ｖｆのショットキバリアダイオードを使用した場
合の電力損失Ｐｌｏｓｓは次式となる。ただし、以下の
式中のＩｏは平均整流電流である。Assuming that Vf (Vf: forward voltage) = approximately 0.4 V, the power loss Ploss when a low Vf Schottky barrier diode is used is as follows. Here, Io in the following equation is an average rectified current.
【００１５】[0015]
【数２】 Ｐｌｏｓｓ＝Ｖｆ×Ｉｏ＝０．４Ｖ×１０Ａ＝４Ｗ …（２） また、Ｒｄｓ（Ｒｄｓ：ドレイン−ソース間抵抗）＝１
０ｍΩ程度として、ＭＯＳ−ＦＥＴを使用した場合の電
力損失Ｐｌｏｓｓは次式となる。Ploss = Vf × Io = 0.4V × 10A = 4W (2) Also, Rds (Rds: resistance between drain and source) = 1
When the MOS-FET is used at about 0 mΩ, the power loss Ploss is expressed by the following equation.
【００１６】[0016]
【数３】 Ｐｌｏｓｓ＝Ｒｄｓ×Ｉｏ2 ＝１０ｍΩ×１０Ａ2 ＝１Ｗ …（３） このように低ＯＮ抵抗であるＭＯＳ−ＦＥＴを使用する
とダイオード部で発生していた電力損失を約１／４に低
減することができる。## EQU3 ## Ploss = Rds × Io 2 = 10 mΩ × 10 A 2 = 1 W (3) When the MOS-FET having a low ON resistance is used, the power loss generated in the diode part is reduced to about ４. Can be reduced.
【００１７】図１７はＭＯＳ−ＦＥＴを用いたＤＣ／Ｄ
Ｃコンバータ１０１の回路構成を示す図である。ただ
し、電力変換部分のみ示している。ＤＣ／ＤＣコンバー
タ１０１では、平滑フィルタであるコンデンサＣｉと、
トランスＴの１次巻線Ｎ１と、が並列に接続する。FIG. 17 shows a DC / D using a MOS-FET.
FIG. 3 is a diagram illustrating a circuit configuration of a C converter 101. However, only the power conversion part is shown. In the DC / DC converter 101, a capacitor Ci which is a smoothing filter,
The primary winding N1 of the transformer T is connected in parallel.
【００１８】１次巻線Ｎ１の巻終にはＦＥＴ０のドレイ
ンＤ０が接続する。ＦＥＴ０のソースＳ０はコンデンサ
Ｃｉと、接続する。トランスＴの２次巻線Ｎ２と、コン
デンサＣｏと、は並列に接続する。２次巻線Ｎ２の巻始
に整流ＦＥＴ１のゲートＧ１と、転流ＦＥＴ２のドレイ
ンＤ２と、チョークコイルＬの一方と、が接続する。２
次巻線Ｎ２の巻終に整流ＦＥＴ１のドレインＤ１と、転
流ＦＥＴ２のゲートＧ２と、が接続する。The end of the primary winding N1 is connected to the drain D0 of the FET0. The source S0 of FET0 is connected to the capacitor Ci. The secondary winding N2 of the transformer T and the capacitor Co are connected in parallel. At the beginning of the secondary winding N2, the gate G1 of the rectifier FET1, the drain D2 of the commutation FET2, and one of the choke coils L are connected. 2
At the end of the winding of the next winding N2, the drain D1 of the rectifier FET1 and the gate G2 of the commutation FET2 are connected.
【００１９】そして、チョークコイルＬの他方は、コン
デンサＣｏの一方と接続する。コンデンサＣｏの他方
は、整流ＦＥＴ１のソースＳ１と、転流ＦＥＴ２のソー
スＳ２と、接続する。The other side of the choke coil L is connected to one side of the capacitor Co. The other end of the capacitor Co is connected to the source S1 of the rectifier FET1 and the source S2 of the commutation FET2.
【００２０】また、整流ＦＥＴ１に寄生ダイオードＤｐ
１が、転流ＦＥＴ２に寄生ダイオードＤｐ２が図に示す
向きに現れる。このＤＣ／ＤＣコンバータ１０１はトラ
ンスＴの２次巻線Ｎ２に発生する電圧を利用して、整流
ＦＥＴ１、転流ＦＥＴ２のそれぞれのゲートを駆動し、
対応するＦＥＴ１、２をＯＮ／ＯＦＦさせている。The parasitic diode Dp is connected to the rectifier FET1.
1 indicates that the parasitic diode Dp2 appears in the direction shown in FIG. The DC / DC converter 101 drives the respective gates of the rectification FET 1 and the commutation FET 2 using the voltage generated in the secondary winding N2 of the transformer T,
The corresponding FETs 1 and 2 are turned on / off.
【００２１】図１８はトランスＴの２次巻線Ｎ２間電圧
及び整流ＦＥＴ１、転流ＦＥＴ２の動作波形を示す図で
ある。ただし、図１７で示されている矢印方向がプラ
ス、矢印の反対方向がマイナスである。なお、整流ＦＥ
Ｔ１、転流ＦＥＴ２以外の各部の動作波形については図
１５、図１６と同様である。 〔Ｆ４０〕トランスＴの２次巻線Ｎ２間の電圧Ｖｔ２
は、ＦＥＴ０がＯＮすると方形波形の電圧がかかる。Ｆ
ＥＴ０がＯＦＦするとマイナスに図のような電圧がかか
り、その後０になる。 〔Ｆ４１〕整流ＦＥＴ１のゲート−ソース電圧Ｖｇｓ１
は、ＦＥＴ０がＯＮすると方形波形の電圧がかかり、Ｆ
ＥＴ０がＯＦＦすると０になる。 〔Ｆ４２〕整流ＦＥＴ１に流れるドレイン電流Ｉｄ１
は、ＦＥＴ０がＯＮ時に１次関数的増加波形となり、Ｆ
ＥＴ０がＯＦＦすると０になる。 〔Ｆ４３〕転流ＦＥＴ２のゲート−ソース間電圧Ｖｇｓ
２は、ＦＥＴ０がＯＮすると０であり、ＦＥＴ０がＯＦ
Ｆすると図のような電圧がかかり、その後０になる。 〔Ｆ４４〕転流ＦＥＴ２に流れるドレイン電流Ｉｄ２
は、ＦＥＴ０がＯＮすると０であり、ＦＥＴ０がＯＦＦ
すると１次関数的減少波形となる。FIG. 18 is a diagram showing a voltage between the secondary windings N2 of the transformer T and operation waveforms of the rectifier FET1 and the commutation FET2. However, the direction of the arrow shown in FIG. 17 is plus, and the direction opposite to the arrow is minus. In addition, rectification FE
The operation waveforms of the respective components other than T1 and the commutation FET 2 are the same as those in FIGS. [F40] Voltage Vt2 between secondary windings N2 of transformer T
Applies a square waveform voltage when FET0 is turned on. F
When ET0 is turned off, a voltage as shown in the figure is applied negatively, and then becomes zero. [F41] Gate-source voltage Vgs1 of rectification FET1
Is that when FET0 is turned on, a square waveform voltage is applied and F
When ET0 turns off, it becomes 0. [F42] Drain current Id1 flowing through rectification FET1
Is a linear function increasing waveform when FET0 is ON, and F
When ET0 turns off, it becomes 0. [F43] Gate-source voltage Vgs of commutation FET 2
2 is 0 when FET0 is ON, and FET0 is
When F is applied, a voltage as shown in FIG. [F44] Drain current Id2 flowing through commutation FET2
Is 0 when FET0 is ON, and FET0 is OFF
Then, a linearly decreasing waveform is obtained.
【００２２】このようにＦＥＴ０がＯＮの時、Ａ期間で
はトランスＴの２次巻線電圧Ｖｔ２が発生するため、ト
ランスＴの２次巻線の巻始→整流ＦＥＴ１のゲートＧ１
→整流ＦＥＴ１のソースＳ１→整流ＦＥＴ１の寄生ダイ
オードＤｐ１→２次巻線Ｎ２の巻終、のループにより整
流ＦＥＴ１のゲート−ソース間にＡ区間で電圧が印加さ
れる。よって整流ＦＥＴ１がＯＮし負荷１５に電流が流
れる。As described above, when FET0 is ON, the secondary winding voltage Vt2 of the transformer T is generated in the period A, so that the start of the secondary winding of the transformer T → the gate G1 of the rectifying FET1.
A voltage is applied between the gate and the source of the rectification FET 1 in the section A by a loop of → the source S1 of the rectification FET 1 → the parasitic diode Dp1 of the rectification FET 1 → the end of the winding of the secondary winding N2. Therefore, the rectifying FET 1 is turned on, and a current flows to the load 15.
【００２３】一方、ＦＥＴ０がＯＦＦの時、トランスＴ
の２次巻線Ｎ２の電圧は極性反転し、Ｂ期間で図のよう
な電圧が発生する。この時、トランスＴの２次巻線Ｎ２
の巻終→転流ＦＥＴ２のゲートＧ２→転流ＦＥＴ２のソ
ースＳ２→転流ＦＥＴ２の寄生ダイオードＤｐ２→２次
巻線Ｎ２の巻始、のループによりＦＥＴ２のゲート−ソ
ース間にＢ期間で電圧Ｖｇｓ２が発生し、転流ＦＥＴ２
がＯＮし電流が流れる。On the other hand, when FET0 is OFF, the transformer T
The polarity of the voltage of the secondary winding N2 is inverted, and a voltage as shown in FIG. At this time, the secondary winding N2 of the transformer T
End → gate G2 of commutation FET2 → source S2 of commutation FET2 → parasitic diode Dp2 of commutation FET2 → start of winding of secondary winding N2. Occurs and commutation FET2
Turns on and current flows.
【００２４】ただし、Ｃ区間では電圧が印加されないた
め、転流ＦＥＴ２はＯＮできず、負荷電流はすべて転流
ＦＥＴ２の寄生ダイオードＤｐ２に流れることになる。However, since no voltage is applied in the section C, the commutation FET 2 cannot be turned on, and all the load current flows through the parasitic diode Dp 2 of the commutation FET 2.
【００２５】[0025]
【発明が解決しようとする課題】しかし、上記のような
ＤＣ／ＤＣコンバータ１０１では、Ｃ期間が存在するた
めに、転流ＦＥＴ２がＯＮしていなければならない間に
ＯＮできない。このＣ期間は、その転流ＦＥＴ２の寄生
ダイオードＤｐ２にすべて電流が流れることになるが、
寄生ダイオードＤｐ２のＶｆは１Ｖ以上にあるため、結
局大きな電力損失となり、高効率化を妨げる要因となる
といった問題があった。However, in the DC / DC converter 101 as described above, the commutation FET 2 cannot be turned on while the commutation FET 2 must be turned on because the C period exists. During this C period, all current flows through the parasitic diode Dp2 of the commutation FET2.
Since Vf of the parasitic diode Dp2 is 1 V or more, there is a problem that a large power loss is eventually caused, which hinders an increase in efficiency.
【００２６】また、トランスの特性として１次側Ｎ１の
電流をＩ１、２次側Ｎ２の電流をＩ２、とすると次式が
成り立つ。Assuming that the current on the primary side N1 is I1 and the current on the secondary side N2 is I2 as a characteristic of the transformer, the following equation is established.
【００２７】[0027]
【数４】 Ｉ１＝（Ｎ１／Ｎ２）・Ｉ２ …（４） ここで、寄生ダイオードＤｐ２はスピード（逆回復時
間）が遅いため、ＦＥＴ０が次の周期でＯＮとなると、
２次巻線Ｎ２の巻始→寄生ダイオードＤｐ２→ＦＥＴ１
のソースＳ１→ＦＥＴ１のドレインＤ１→２次巻線Ｎ２
の巻終、のループに電流が流れる。## EQU00004 ## I1 = (N1 / N2) .I2 (4) Here, since the speed (reverse recovery time) of the parasitic diode Dp2 is slow, when the FET0 is turned on in the next cycle,
Start of secondary winding N2 → parasitic diode Dp2 → FET1
S1 → the drain D1 of the FET1 → the secondary winding N2
At the end of, current flows through the loop.
【００２８】すなわち、式（４）よりトランスの２次側
に短絡電流が流れると１次側にも短絡電流が流れること
になり、ＦＥＴ０に短絡電流が流れＩ2 Ｒ（Ｉ：ＦＥＴ
０に流れる電流、Ｒ：ＦＥＴ０のＯＮ抵抗）で決まる電
力損失が増大するといった問題があった。That is, from equation (4), if a short-circuit current flows on the secondary side of the transformer, a short-circuit current also flows on the primary side, and a short-circuit current flows through FET0 and I 2 R (I: FET
0, the power loss determined by R: ON resistance of FET0).
【００２９】さらに、これを解消するために低Ｖｆのシ
ョットキバリアダイオード（Ｖｆ≒０．４Ｖ）をパラ接
続するなどしなければならず、このために回路規模が増
大するといった問題があった。Further, in order to solve this problem, it is necessary to connect a low Vf Schottky barrier diode (Vf ≒ 0.4 V) in parallel, which causes a problem that the circuit scale increases.
【００３０】本発明はこのような点に鑑みてなされたも
のであり、転流側のＦＥＴドライブを確実に行い、電力
損失を低減して高効率化を実現したＤＣ／ＤＣコンバー
タを提供することを目的とする。The present invention has been made in view of the above points, and it is an object of the present invention to provide a DC / DC converter in which FET driving on the commutation side is reliably performed, power loss is reduced and high efficiency is realized. With the goal.
【００３１】[0031]
【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示すような直流入力を変圧して、
直流を供給するＤＣ／ＤＣコンバータ１０において、直
流入力電圧のリプルを平滑する入力フィルタＣｉと、直
流入力電圧のスイッチング制御を行って、高周波交流に
変換する主制御スイッチ１１と、高周波交流の変成を行
うトランスＴと、主制御スイッチ１１がオンの時のトラ
ンスＴの２次巻線Ｎ２側に発生する正方向の電圧を受け
て、第１の電流Ｉｄ１を流す整流制御手段１２と、第１
の電流Ｉｄ１を受けて励磁エネルギを蓄積するチョーク
コイルＬと、主制御スイッチ１１がオフの時の励磁エネ
ルギによる逆極性の電圧発生時に、直流電圧源から駆動
電圧を受けて、第２の電流Ｉｄ２を流す転流制御手段１
３と、転流制御手段１３のスイッチング制御を行って、
主制御スイッチ１１がオフの時に転流制御手段１３をオ
ンさせる転流スイッチング制御手段１４と、第１の電流
Ｉｄ１及び第２の電流Ｉｄ２にもとづいて充電され、負
荷１５に直流出力電圧を供給するコンデンサＣｏと、を
有することを特徴とするＤＣ／ＤＣコンバータ１０が提
供される。According to the present invention, in order to solve the above-mentioned problems, a DC input as shown in FIG.
In a DC / DC converter 10 for supplying DC, an input filter Ci for smoothing a ripple of a DC input voltage, a main control switch 11 for performing switching control of a DC input voltage and converting the DC input voltage to a high frequency AC, and transforming a high frequency AC. A rectifying control means 12 for receiving a positive voltage generated on the secondary winding N2 side of the transformer T when the main control switch 11 is turned on and flowing a first current Id1;
When the main control switch 11 is turned off, the choke coil L accumulates the exciting energy and receives the drive voltage from the DC voltage source when the main control switch 11 is turned off, and the second current Id2 Control means 1 for flowing air
3 and switching control of the commutation control means 13
A commutation switching control means for turning on the commutation control means when the main control switch is off; and a DC output voltage supplied to the load and charged based on the first current and the second current. And a DC / DC converter 10 having a capacitor Co.
【００３２】ここで、入力フィルタＣｉは、直流入力電
圧のリプルを平滑する。主制御スイッチ１１は直流入力
電圧のスイッチング制御を行って、高周波交流に変換す
る。トランスＴは、高周波交流の変成を行う。整流制御
手段１２は、主制御スイッチ１１がオンの時のトランス
Ｔの２次巻線Ｎ２側に発生する正方向の電圧を受けて、
第１の電流Ｉｄ１を流す。チョークコイルＬは、第１の
電流Ｉｄ１を受けて励磁エネルギを蓄積する。転流制御
手段１３は、主制御スイッチ１１がオフの時の励磁エネ
ルギによる逆極性の電圧発生時に、直流電圧源から駆動
電圧を受けて、第２の電流Ｉｄ２を流す。転流スイッチ
ング制御手段１４は、転流制御手段１３のスイッチング
制御を行って、主制御スイッチ１１がオフの時に転流制
御手段１３をオンさせる。コンデンサＣｏは、第１の電
流Ｉｄ１及び第２の電流Ｉｄ２にもとづいて充電され、
負荷１５に直流出力電圧を供給する。Here, the input filter Ci smoothes the ripple of the DC input voltage. The main control switch 11 performs switching control of a DC input voltage to convert the DC input voltage into a high-frequency AC. The transformer T transforms high-frequency alternating current. The rectification control means 12 receives a positive voltage generated on the secondary winding N2 side of the transformer T when the main control switch 11 is on,
The first current Id1 flows. The choke coil L receives the first current Id1 and stores the excitation energy. The commutation control means 13 receives the drive voltage from the DC voltage source and causes the second current Id2 to flow when the voltage of the opposite polarity is generated by the excitation energy when the main control switch 11 is off. The commutation switching control means 14 performs switching control of the commutation control means 13 and turns on the commutation control means 13 when the main control switch 11 is off. The capacitor Co is charged based on the first current Id1 and the second current Id2,
A DC output voltage is supplied to the load 15.
【００３３】[0033]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１はＤＣ／ＤＣコンバータ１０
の原理図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a DC / DC converter 10
FIG.
【００３４】入力フィルタＣｉは、直流入力電圧のリプ
ルを平滑する。主制御スイッチ１１は直流入力電圧のス
イッチング制御を行って、高周波交流に変換する。トラ
ンスＴは、高周波交流の変成を行う。整流制御手段１２
は、主制御スイッチ１１がオンの時のトランスＴの２次
巻線Ｎ２側に発生する正方向の電圧を受けて、第１の電
流Ｉｄ１を流す。The input filter Ci smoothes the ripple of the DC input voltage. The main control switch 11 performs switching control of a DC input voltage to convert the DC input voltage into a high-frequency AC. The transformer T transforms high-frequency alternating current. Rectification control means 12
Receives a positive voltage generated on the secondary winding N2 side of the transformer T when the main control switch 11 is on, and causes the first current Id1 to flow.
【００３５】チョークコイルＬは、第１の電流Ｉｄ１を
受けて励磁エネルギを蓄積する。転流制御手段１３は、
主制御スイッチ１１がオフの時の励磁エネルギによる逆
極性の電圧発生時に、直流電圧源から駆動電圧を受け
て、第２の電流Ｉｄ２を流す。The choke coil L receives the first current Id1 and stores the excitation energy. The commutation control means 13
When a voltage of the opposite polarity is generated by the excitation energy when the main control switch 11 is off, the drive current is received from the DC voltage source, and the second current Id2 flows.
【００３６】転流スイッチング制御手段１４は、転流制
御手段１３のスイッチング制御を行って、主制御スイッ
チ１１がオフの時に転流制御手段１３をオンさせる。コ
ンデンサＣｏは、第１の電流Ｉｄ１及び第２の電流Ｉｄ
２にもとづいて充電され、負荷１５に直流出力電圧を供
給する。The commutation switching control means 14 performs switching control of the commutation control means 13 and turns on the commutation control means 13 when the main control switch 11 is off. The capacitor Co has a first current Id1 and a second current Id.
2 to supply a DC output voltage to the load 15.
【００３７】次に動作について説明する。図２は本発明
のＤＣ／ＤＣコンバータ１０の動作手順を示すフローチ
ャートである。 〔Ｓ１〕入力フィルタＣｉは、直流入力電圧のリプルを
平滑する。 〔Ｓ２〕主制御スイッチ１１は直流入力電圧のスイッチ
ング制御を行って、高周波交流に変換する。 〔Ｓ３〕トランスＴは、高周波交流の変成を行う。 〔Ｓ４〕整流制御手段１２は、主制御スイッチ１１がオ
ンの時のトランスＴの２次巻線Ｎ２側に発生する正方向
の電圧を受けて、第１の電流Ｉｄ１を流す。 〔Ｓ５〕チョークコイルＬは、第１の電流Ｉｄ１を受け
て励磁エネルギを蓄積する。 〔Ｓ６〕転流制御手段１３は、主制御スイッチ１１がオ
フの時の励磁エネルギによる逆極性の電圧発生時に、直
流電圧源から駆動電圧を受けて、第２の電流Ｉｄ２を流
す。 〔Ｓ７〕転流スイッチング制御手段１４は、転流制御手
段１３のスイッチング制御を行って、主制御スイッチ１
１がオフの時に転流制御手段１３をオンさせる。 〔Ｓ８〕コンデンサＣｏは、第１の電流Ｉｄ１及び第２
の電流Ｉｄ２にもとづいて充電され、負荷１５に直流出
力電圧を供給する。Next, the operation will be described. FIG. 2 is a flowchart showing an operation procedure of the DC / DC converter 10 of the present invention. [S1] The input filter Ci smoothes the ripple of the DC input voltage. [S2] The main control switch 11 performs switching control of the DC input voltage, and converts the DC input voltage into high-frequency AC. [S3] The transformer T transforms high-frequency alternating current. [S4] The rectification control means 12 receives the positive voltage generated on the secondary winding N2 side of the transformer T when the main control switch 11 is on, and causes the first current Id1 to flow. [S5] The choke coil L receives the first current Id1 and stores the excitation energy. [S6] The commutation control means 13 receives the drive voltage from the DC voltage source and causes the second current Id2 to flow when the main control switch 11 is off and a voltage of the opposite polarity is generated by the excitation energy. [S7] The commutation switching control means 14 performs switching control of the commutation control means 13 and
When 1 is off, the commutation control means 13 is turned on. [S8] The capacitor Co outputs the first current Id1 and the second current Id1.
To supply a DC output voltage to the load 15.
【００３８】次に本発明の第１の実施の形態について説
明する。図３は第１の実施の形態の回路構成を示す図で
ある。なお、入力フィルタＣｉがコンデンサＣｉであ
り、主制御スイッチ１１はＦＥＴ０、整流制御手段１２
はＦＥＴ１、転流制御手段１３はＦＥＴ２、転流スイッ
チング制御手段１４はＦＥＴ３で構成される。なお、Ｆ
ＥＴ０〜３はすべてＭＯＳ−ＦＥＴである。Next, a first embodiment of the present invention will be described. FIG. 3 is a diagram showing a circuit configuration of the first embodiment. Note that the input filter Ci is a capacitor Ci, and the main control switch 11 is an FET 0 and a rectification control unit 12.
Is the FET1, the commutation control means 13 is the FET2, and the commutation switching control means 14 is the FET3. Note that F
ET0 to ET3 are all MOS-FETs.
【００３９】第１の実施の形態のＤＣ／ＤＣコンバータ
１０ａでは、コンデンサＣｉと、トランスＴの１次巻線
Ｎ１と、が並列に接続する。１次巻線Ｎ１の巻終にはＦ
ＥＴ０のドレインＤ０が接続する。ＦＥＴ０のソースＳ
０はコンデンサＣｉと接続する。In the DC / DC converter 10a of the first embodiment, the capacitor Ci and the primary winding N1 of the transformer T are connected in parallel. At the end of the winding of the primary winding N1, F
The drain D0 of ET0 is connected. Source S of FET0
0 is connected to the capacitor Ci.
【００４０】トランスＴの２次巻線Ｎ２と、コンデンサ
Ｃｏと、は並列に接続する。２次巻線Ｎ２の巻始には抵
抗Ｒ１の一方と、ＦＥＴ２のドレインＤ２と、抵抗Ｒ３
の一方と、チョークコイルＬの一方と、が接続する。２
次巻線Ｎ２の巻終にはＦＥＴ１のドレインＤ１が接続す
る。The secondary winding N2 of the transformer T and the capacitor Co are connected in parallel. At the start of the secondary winding N2, one of the resistors R1, the drain D2 of the FET2, and the resistor R3
Is connected to one of the choke coils L. 2
At the end of the next winding N2, the drain D1 of the FET1 is connected.
【００４１】そして、ＦＥＴ１のゲートＧ１と抵抗Ｒ１
の他方とが接続し、ＦＥＴ１のソースＳ１と、ＦＥＴ２
のソースＳ２と、ＦＥＴ３のソースＳ３と、コンデンサ
Ｃｏと、が接続する。Then, the gate G1 of the FET1 and the resistor R1
Are connected to each other, and the source S1 of the FET1 and the FET2
, The source S3 of the FET3, and the capacitor Co are connected.
【００４２】また、ＦＥＴ２のゲートＧ２と、ＦＥＴ３
のドレインＤ３と、ダイオードＤｃのカソードが接続す
る。そして、抵抗Ｒ３の他方とＦＥＴ３のゲートＧ３と
が接続し、ダイオードＤｃのアノードと抵抗Ｒ２の一方
とが接続し、抵抗Ｒ２の他方と、チョークコイルの他方
と、コンデンサＣｏと、が接続する。The gate G2 of FET2 and the gate G3 of FET3
Is connected to the cathode of the diode Dc. The other end of the resistor R3 is connected to the gate G3 of the FET 3, the anode of the diode Dc is connected to one of the resistors R2, and the other end of the resistor R2 is connected to the other end of the choke coil and the capacitor Co.
【００４３】また、ＦＥＴ１に寄生ダイオードＤｐ１
が、ＦＥＴ２に寄生ダイオードＤｐ２が図に示す向きに
現れる。このように第１の実施の形態のＤＣ／ＤＣコン
バータ１０ａでは、図１７に示した従来回路のＦＥＴ２
のゲートＧ２を整流用ダイオードＤｃとＦＥＴ２ドライ
ブ用制限抵抗Ｒ２を介してチョークコイルＬとコンデン
サＣｏの間に接続することにより、ＦＥＴ２は直流電圧
源を駆動電圧とする構成とした。The parasitic diode Dp1 is connected to the FET1.
However, the parasitic diode Dp2 appears in the direction shown in FIG. As described above, in the DC / DC converter 10a of the first embodiment, the FET 2 of the conventional circuit shown in FIG.
Is connected between the choke coil L and the capacitor Co via the rectifying diode Dc and the FET2 driving limiting resistor R2, so that the FET2 uses a DC voltage source as a driving voltage.
【００４４】また、このままではＦＥＴ２は常時ＯＮで
あるため図のようにＦＥＴ３とＦＥＴ３ドライブ用制限
抵抗Ｒ３を接続し、ＦＥＴ０がＯＮの時はＦＥＴ２をＯ
ＦＦとする構成とした。Since the FET2 is always ON in this state, the FET3 and the FET3 drive limiting resistor R3 are connected as shown in the figure, and when the FET0 is ON, the FET2 is turned ON.
The configuration was FF.
【００４５】次にＤＣ／ＤＣコンバータ１０ａの各部の
詳細な電圧及び電流波形について説明する。図４と図５
はＤＣ／ＤＣコンバータ１０ａの動作波形を示す図であ
る。ただし、図３で示されている矢印方向がプラス、矢
印の反対方向がマイナスである。 〔Ｆ１〕トランスＴの２次巻線Ｎ２間の電圧Ｖｔ２は、
ＦＥＴ０がＯＮすると方形波形の電圧がかかる。ＦＥＴ
０がＯＦＦするとマイナスに図のような電圧がかかり、
その後０になる。 〔Ｆ２〕ＦＥＴ１のゲート−ソース電圧Ｖｇｓ１は、Ｆ
ＥＴ０がＯＮすると図に示す方形波形の電圧がかかり、
ＦＥＴ０がＯＦＦすると０になる。 〔Ｆ３〕ＦＥＴ１に流れるドレイン電流Ｉｄ１は、ＦＥ
Ｔ０がＯＮ時に１次関数的増加波形となり、ＦＥＴ０が
ＯＦＦすると０になる。 〔Ｆ４〕Ｖｏは負荷にかかる直流出力電圧である。 〔Ｆ５〕ＦＥＴ３のゲート−ソース間電圧Ｖｇｓ３は、
ＦＥＴ０がＯＮすると図に示す方形波形の電圧がかか
り、ＦＥＴ０がＯＦＦすると０になる。 〔Ｆ６〕ＦＥＴ２のゲート−ソース間電圧Ｖｇｓ２は、
ＦＥＴ０がＯＮすると０であり、ＦＥＴ０がＯＦＦする
と図のような方形波形の電圧がかかる。 〔Ｆ７〕ＦＥＴ２に流れるドレイン電流Ｉｄ２は、ＦＥ
Ｔ０がＯＮすると０であり、ＦＥＴ０がＯＦＦすると１
次関数的減少波形となる。Next, detailed voltage and current waveforms of each part of the DC / DC converter 10a will be described. 4 and 5
FIG. 5 is a diagram showing operation waveforms of the DC / DC converter 10a. However, the direction of the arrow shown in FIG. 3 is plus, and the direction opposite to the arrow is minus. [F1] The voltage Vt2 between the secondary windings N2 of the transformer T is
When FET0 is turned on, a square waveform voltage is applied. FET
When 0 turns off, a voltage as shown in the figure is applied to the minus,
Then it becomes 0. [F2] The gate-source voltage Vgs1 of FET1 is
When ET0 is turned on, a square waveform voltage shown in the figure is applied,
When FET0 turns off, it becomes 0. [F3] The drain current Id1 flowing through the FET1 is FE
When T0 is ON, it becomes a linearly increasing waveform, and when FET0 is OFF, it becomes 0. [F4] Vo is a DC output voltage applied to the load. [F5] The gate-source voltage Vgs3 of FET3 is
When FET0 is turned on, a square waveform voltage shown in the figure is applied, and when FET0 is turned off, the voltage becomes zero. [F6] The gate-source voltage Vgs2 of FET2 is
When FET0 is ON, it is 0, and when FET0 is OFF, a square waveform voltage as shown in the figure is applied. [F7] The drain current Id2 flowing through the FET2 is FE
It is 0 when T0 is ON, and 1 when FET0 is OFF.
It becomes a quadratic decreasing waveform.
【００４６】このようにＦＥＴ０がＯＮの時、Ａ期間で
はトランスＴの２次巻線電圧Ｖｔ２が発生するため、ト
ランスＴの２次巻線の巻始→ＦＥＴ１ドライブ用制限抵
抗Ｒ１→ＦＥＴ１のゲートＧ１→ＦＥＴ１のソースＳ１
→ＦＥＴ１の寄生ダイオードＤｐ１→２次巻線の巻終、
のループによりＦＥＴ１のゲート−ソース間にＡ期間で
電圧が印加される。よって、ＦＥＴ１がＯＮし電流が流
れる。As described above, when the FET0 is ON, the secondary winding voltage Vt2 of the transformer T is generated during the period A, so that the winding of the secondary winding of the transformer T → the limiting resistor R1 for driving the FET1 → the gate of the FET1. G1 → Source S1 of FET1
→ Parasitic diode Dp1 of FET1 → End of secondary winding,
The voltage is applied between the gate and the source of the FET 1 in the A period by the loop of. Therefore, FET1 is turned on and current flows.
【００４７】また、トランスＴの２次巻線の巻始→ＦＥ
Ｔ３ドライブ用制限抵抗Ｒ３→ＦＥＴ３のゲートＧ３→
ＦＥＴ３のソースＳ３→２次巻線の巻終、のループによ
りＦＥＴ３のゲート−ソース間にＡ期間で電圧が印加さ
れる。よって、ＦＥＴ３がＯＮするため、ＦＥＴ２のゲ
ート−ソース間電圧は０となり、ＦＥＴ２はＯＦＦとな
る。The start of the secondary winding of the transformer T → FE
T3 drive limiting resistor R3 → FET3 gate G3 →
A voltage is applied between the gate and the source of the FET 3 in the period A by a loop from the source S3 of the FET 3 to the end of the winding of the secondary winding. Therefore, since the FET 3 is turned on, the gate-source voltage of the FET 2 becomes 0 and the FET 2 is turned off.
【００４８】一方、ＦＥＴ０がＯＦＦの時、トランスＴ
の２次巻線の電圧は極性反転し、Ｂ期間で電圧が発生
し、またチョークコイルＬの電圧も極性反転する。この
ときＦＥＴ１とＦＥＴ３はゲート−ソース間電圧が０で
あるためＯＦＦである。On the other hand, when FET0 is OFF, the transformer T
The polarity of the voltage of the secondary winding is inverted, a voltage is generated in period B, and the voltage of the choke coil L is also inverted. At this time, FET1 and FET3 are OFF because the gate-source voltage is 0.
【００４９】また、コンデンサＣｏ→ＦＥＴ２ドライブ
用制限抵抗Ｒ２→整流用ダイオードＤｃ→ＦＥＴ２のゲ
ートＧ２→ＦＥＴ２のソースＳ２→コンデンサＣｏのル
ープによりＦＥＴ２のゲート−ソース間に直流電圧源が
印加され、ＦＥＴ２がＯＮし電流が流れる。したがっ
て、ＦＥＴ０がＯＦＦの時にＦＥＴ２を完全にＯＮさせ
ることが可能になる。Further, a DC voltage source is applied between the gate and the source of the FET2 by a loop of the capacitor Co → the limiting resistor R2 for driving the FET2 → the rectifying diode Dc → the gate G2 of the FET2 → the source S2 of the FET2 → the capacitor Co. Turns on and current flows. Therefore, it becomes possible to completely turn on FET2 when FET0 is OFF.
【００５０】次に本発明の第２の実施の形態について説
明する。図６は第２の実施の形態の回路構成を示す図で
ある。第２の実施の形態は、第１の実施の形態のＦＥＴ
３をトランジスタＴｒに置き換え、ダイオードＤｄを抵
抗Ｒ３とトランジスタＴｒのベースＢ間に追加した回路
である。その他の構成は同じなので詳細構成の説明は省
略する。Next, a second embodiment of the present invention will be described. FIG. 6 is a diagram illustrating a circuit configuration according to the second embodiment. The second embodiment is based on the FET of the first embodiment.
3 is replaced with a transistor Tr, and a diode Dd is added between the resistor R3 and the base B of the transistor Tr. Since other configurations are the same, the description of the detailed configuration is omitted.
【００５１】動作としては、ＦＥＴ０がＯＮの時にはト
ランジスタＴｒのベース−エミッタ間に電流が流れてト
ランジスタＴｒがＯＮするため、ＦＥＴ２のゲート−ソ
ース間電圧が零になりＦＥＴ２はＯＦＦとなる。In operation, when the FET0 is ON, a current flows between the base and the emitter of the transistor Tr and the transistor Tr is turned ON, so that the gate-source voltage of the FET2 becomes zero and the FET2 is turned OFF.
【００５２】一方、ＦＥＴ０がＯＦＦの時には、トラン
ジスタＴｒのベース−エミッタ間に電流が流れずトラン
ジスタＴｒがＯＦＦのため、ＦＥＴ２のゲート−ソース
間に直流電圧源が印加し、ＦＥＴ２はＯＮする。On the other hand, when the FET0 is OFF, no current flows between the base and the emitter of the transistor Tr and the transistor Tr is OFF. Therefore, a DC voltage source is applied between the gate and the source of the FET2, and the FET2 is turned ON.
【００５３】したがって、ＦＥＴ０がＯＦＦのときに
は、ＦＥＴ２を完全にＯＮすることが可能となる。次に
本発明の第３の実施の形態について説明する。図７は第
３の実施の形態の回路構成を示す図である。Therefore, when FET0 is OFF, FET2 can be completely turned ON. Next, a third embodiment of the present invention will be described. FIG. 7 is a diagram illustrating a circuit configuration according to the third embodiment.
【００５４】第３の実施の形態は、第１の実施の形態の
チョークコイルＬに別巻線Ｌａを設けた構成をとる。す
なわち、抵抗Ｒ２に別巻線Ｌａの一方を接続し、別巻線
Ｌａの他方をコンデンサＣｏに接続する。このようにチ
ョークコイルＬに別巻線Ｌａを設け、ＦＥＴ２の駆動電
圧をその別巻線Ｌａより得る構成とした。その他の構成
は同じなので詳細構成の説明は省略する。The third embodiment has a configuration in which another winding La is provided to the choke coil L of the first embodiment. That is, one of the other windings La is connected to the resistor R2, and the other of the other winding La is connected to the capacitor Co. In this way, another winding La is provided in the choke coil L, and the drive voltage of the FET 2 is obtained from the other winding La. Since other configurations are the same, the description of the detailed configuration is omitted.
【００５５】次にＤＣ／ＤＣコンバータ１０ｃの各部の
詳細な電圧及び電流波形について説明する。図８と図９
はＤＣ／ＤＣコンバータ１０ｃの動作波形を示す図であ
る。ただし、図７で示されている矢印方向がプラス、矢
印の反対方向がマイナスである。 〔Ｆ１０〕トランスＴの２次巻線Ｎ２間の電圧Ｖｔ２
は、ＦＥＴ０がＯＮすると方形波形の電圧がかかる。Ｆ
ＥＴ０がＯＦＦするとマイナスに図のような電圧がかか
り、その後０になる。 〔Ｆ１１〕チョークコイルＬの電圧ＶＬは、ＦＥＴ０が
ＯＮするとプラス、ＦＥＴ０がＯＦＦするとマイナス、
に図のような電圧がかかる。 〔Ｆ１２〕チョークコイルＬに流れる電流ＩＬは、ＦＥ
Ｔ０のＯＮ／ＯＦＦ時には図のようなリプル電流が流れ
る。 〔Ｆ１３〕別巻線Ｌａの電圧ＶＬａは、ＦＥＴ０がＯＮ
するとマイナス、ＦＥＴ０がＯＦＦするとプラス、に図
のような電圧がかかる。 〔Ｆ１４〕別巻線Ｌａに流れる電流ＩＬａは、ＦＥＴ０
がＯＮすると０であり、ＦＥＴ０がＯＦＦすると１次関
数的減少波形となる。したがって、ＦＥＴ０がＯＮ、す
なわちＦＥＴ２がＯＦＦの時には、電流が流れないた
め、ＦＥＴ２ドライブ用制限抵抗Ｒ２のロスが発生しな
い。 〔Ｆ１５〕ＦＥＴ３のゲート−ソース間電圧Ｖｇｓ３
は、ＦＥＴ０がＯＮすると図に示す方形波形の電圧がか
かり、ＦＥＴ０がＯＦＦすると０になる。 〔Ｆ１６〕ＦＥＴ２のゲート−ソース間電圧Ｖｇｓ２
は、ＦＥＴ０がＯＮすると０であり、ＦＥＴ０がＯＦＦ
すると図のような方形波形の電圧がかかる。 〔Ｆ１７〕ＦＥＴ２に流れるドレイン電流Ｉｄ２は、Ｆ
ＥＴ０がＯＮすると０であり、ＦＥＴ０がＯＦＦすると
１次関数的減少波形となる。Next, detailed voltage and current waveforms of each part of the DC / DC converter 10c will be described. 8 and 9
FIG. 5 is a diagram showing operation waveforms of the DC / DC converter 10c. However, the direction of the arrow shown in FIG. 7 is plus, and the direction opposite to the arrow is minus. [F10] Voltage Vt2 between secondary windings N2 of transformer T
Applies a square waveform voltage when FET0 is turned on. F
When ET0 is turned off, a voltage as shown in the figure is applied negatively, and then becomes zero. [F11] The voltage VL of the choke coil L is plus when the FET0 is ON, minus when the FET0 is OFF,
Is applied as shown in the figure. [F12] The current IL flowing through the choke coil L is FE
At the time of ON / OFF of T0, a ripple current as shown flows. [F13] The voltage VLa of the separate winding La is such that the FET0 is ON.
Then, a voltage as shown in FIG. [F14] The current ILa flowing through the other winding La is equal to that of FET0
Is ON when is ON, and becomes a linearly decreasing waveform when FET0 is OFF. Therefore, when the FET0 is ON, that is, when the FET2 is OFF, no current flows, and no loss occurs in the FET2 drive limiting resistor R2. [F15] Gate-source voltage Vgs3 of FET3
Is applied with a square waveform voltage as shown in the figure when FET0 is turned on, and becomes zero when FET0 is turned off. [F16] Gate-source voltage Vgs2 of FET2
Is 0 when FET0 is ON, and FET0 is OFF
Then, a square waveform voltage as shown in the figure is applied. [F17] The drain current Id2 flowing through the FET2 is F
When ET0 is ON, it is 0, and when FET0 is OFF, it has a linearly decreasing waveform.
【００５６】ここで、第１の実施の形態ではＦＥＴ３が
ＯＮするとトランスＴの２次巻線の巻始→チョークコイ
ルＬ→ＦＥＴ２ドライブ用制限抵抗Ｒ２→整流用ダイオ
ードＤｃ→ＦＥＴ３のドレインＤ３→ＦＥＴ３のソース
Ｓ３→ＦＥＴ１のソースＳ１→ＦＥＴ１のドレインＤ１
→トランスＴの２次巻線の巻終、のループに電流が流
れ、ＦＥＴ２ドライブ用制限抵抗Ｒ２での損失があっ
た。Here, in the first embodiment, when the FET3 is turned on, the winding of the secondary winding of the transformer T starts → the choke coil L → the limiting resistor R2 for driving the FET2 → the rectifying diode Dc → the drain D3 of the FET3 → FET3. Source S3 → source of FET1 S1 → drain D1 of FET1
→ A current flowed through the loop at the end of the secondary winding of the transformer T, and there was a loss in the FET2 drive limiting resistor R2.
【００５７】ところが、第３の実施の形態では、ＦＥＴ
３がＯＮしても別巻線Ｌａの巻始→ＦＥＴ３のソースＳ
３→ＦＥＴ３のドレインＤ３→整流用ダイオードＤｃ→
ＦＥＴ２ドライブ用制限抵抗Ｒ２→別巻線Ｌａの巻終、
のループが存在しないので抵抗ロスが発生しない。However, in the third embodiment, the FET
Start of another winding La even if 3 is ON → Source S of FET3
3 → Drain D3 of FET3 → Rectifier diode Dc →
FET2 drive limiting resistor R2 → end of another winding La,
Since no loop exists, no resistance loss occurs.
【００５８】また、ＦＥＴ０がＯＮの時にはＦＥＴ３の
ゲート−ソース間にトランスの２次巻線Ｎ２の電圧が印
加し、ＦＥＴ３がＯＮしＦＥＴ２のゲート−ソース間で
電圧が０となり、ＦＥＴ２はＯＦＦとなる。When the FET0 is ON, the voltage of the secondary winding N2 of the transformer is applied between the gate and the source of the FET3, the FET3 is turned ON, the voltage between the gate and the source of the FET2 becomes 0, and the FET2 is turned OFF. Become.
【００５９】一方、ＦＥＴ０がＯＦＦになるとチョーク
コイルＬが極性反転し、ＦＥＴ３のゲート−ソース間電
圧が０となりＦＥＴ３はＯＦＦとなり、別巻線Ｌａの巻
終→ＦＥＴ２ドライブ用制限抵抗Ｒ２→整流用ダイオー
ドＤｃ→ＦＥＴ２のゲートＧ２→ＦＥＴ２のソースＳ２
→別巻線Ｌａの巻始、のループによりＦＥＴ２のゲート
−ソース間に別巻線Ｌａの電圧が印加しＦＥＴ２はＯＮ
する。On the other hand, when the FET0 is turned off, the polarity of the choke coil L is inverted, the voltage between the gate and the source of the FET3 becomes 0, and the FET3 is turned off. The end of another winding La → the limiting resistor R2 for driving the FET2 → the rectifying diode Dc → gate G2 of FET2 → source S2 of FET2
→ The voltage of another winding La is applied between the gate and the source of FET2 by the loop of the start of winding of another winding La, and FET2 is turned on.
I do.
【００６０】したがって、ＦＥＴ０がＯＦＦの時にＦＥ
Ｔ２を完全にＯＮすることが可能となる。かつＦＥＴ２
がＯＦＦの期間におけるＦＥＴ２ドライブ用制限抵抗Ｒ
２のロスを発生しない。Therefore, when FET0 is OFF, FE
T2 can be completely turned on. And FET2
Is in the OFF period, the FET2 drive limiting resistor R
No loss of 2.
【００６１】次に本発明の第４の実施の形態について説
明する。図１０は第４の実施の形態の回路構成を示す図
である。第４の実施の形態は、第３の実施の形態のチョ
ークコイルＬをマイナス側に接続した回路である。その
他の構成は同じなので詳細構成の説明は省略する。Next, a fourth embodiment of the present invention will be described. FIG. 10 is a diagram showing a circuit configuration of the fourth embodiment. The fourth embodiment is a circuit in which the choke coil L of the third embodiment is connected to the minus side. Since other configurations are the same, the description of the detailed configuration is omitted.
【００６２】第４の実施の形態では、第３の実施の形態
同様にＦＥＴ０がＯＦＦの時にＦＥＴ２を完全にＯＮす
ることが可能となり、かつＦＥＴ２がＯＦＦの期間にお
けるＦＥＴ２ドライブ用制限抵抗Ｒ２のロスを発生しな
い。In the fourth embodiment, similarly to the third embodiment, it is possible to completely turn on the FET2 when the FET0 is off, and the loss of the FET2 drive limiting resistor R2 during the period when the FET2 is off. Does not occur.
【００６３】次に本発明の第５の実施の形態について説
明する。図１１は第５の実施の形態の回路構成を示す図
である。第５の実施の形態は、第１の実施の形態のチョ
ークコイルＬに別巻線ＬａとＦＥＴ４とを設けた構成を
とる。すなわち、別巻線Ｌａの一方にＦＥＴ２のゲート
Ｇ２とＦＥＴ３のドレインＤ３と、ＦＥＴ４のソースＳ
４とが接続する。Next, a fifth embodiment of the present invention will be described. FIG. 11 is a diagram showing a circuit configuration of the fifth embodiment. The fifth embodiment has a configuration in which another winding La and an FET 4 are provided in the choke coil L of the first embodiment. That is, the gate G2 of FET2, the drain D3 of FET3, and the source S of FET4 are connected to one of the other windings La.
4 is connected.
【００６４】別巻線Ｌａの他方に抵抗Ｒ４の一方が接続
し、抵抗Ｒ４の他方がＦＥＴ４のゲートＧ４と接続す
る。そして、ＦＥＴ４のドレインＤ４は抵抗Ｒ２と接続
する。その他の構成は同じなので詳細構成の説明は省略
する。One of the resistors R4 is connected to the other of the other winding La, and the other of the resistors R4 is connected to the gate G4 of the FET4. Then, the drain D4 of the FET4 is connected to the resistor R2. Since other configurations are the same, the description of the detailed configuration is omitted.
【００６５】このようにチョークコイルＬに別巻線Ｌａ
と駆動抵抗電流制御手段であるＦＥＴ４を設け、ＦＥＴ
３がＯＮのときＦＥＴ４をＯＦＦとしＦＥＴ２ドライブ
用制限抵抗Ｒ２（転流制御手段１３を駆動する駆動抵
抗）のロスをなくす構成とした。As described above, the choke coil L and the separate winding La
And a drive resistance current control means FET4.
When the switch 3 is ON, the FET 4 is turned OFF to eliminate the loss of the FET2 drive limiting resistor R2 (drive resistor for driving the commutation control means 13).
【００６６】次にＤＣ／ＤＣコンバータ１０ｅの各部の
詳細な電圧及び電流波形について説明する。図１２と図
１３はＤＣ／ＤＣコンバータ１０ｅの動作波形を示す図
である。ただし、図１１で示されている矢印方向がプラ
ス、矢印の反対方向がマイナスである。 〔Ｆ２０〕トランスＴの２次巻線Ｎ２間の電圧Ｖｔ２
は、ＦＥＴ０がＯＮすると方形波形の電圧がかかる。Ｆ
ＥＴ０がＯＦＦするとマイナスに図のような電圧がかか
り、その後０になる。 〔Ｆ２１〕チョークコイルＬの電圧ＶＬは、ＦＥＴ０が
ＯＮするとプラス、ＦＥＴ０がＯＦＦするとマイナスに
図のような電圧がかかる。 〔Ｆ２２〕チョークコイルＬに流れる電流ＩＬは、ＦＥ
Ｔ０のＯＮ／ＯＦＦ時には図のようなリプル電流が流れ
る。 〔Ｆ２３〕別巻線Ｌａの電圧ＶＬａは、ＦＥＴ０がＯＮ
するとプラス、ＦＥＴ０がＯＦＦするとマイナスに図の
ような電圧がかかる。 〔Ｆ２４〕ＦＥＴ４のゲート−ソース間電圧Ｖｇｓ４
は、ＦＥＴ０がＯＮすると０になり、ＦＥＴ０がＯＦＦ
すると図に示す方形波形の電圧がかかる。 〔Ｆ２５〕ＦＥＴ３のゲート−ソース間電圧Ｖｇｓ３
は、ＦＥＴ０がＯＮすると図に示す方形波形の電圧がか
かり、ＦＥＴ０がＯＦＦすると０になる。 〔Ｆ２６〕ＦＥＴ２のゲート−ソース間電圧Ｖｇｓ２
は、ＦＥＴ０がＯＮすると０であり、ＦＥＴ０がＯＦＦ
すると図のような方形波形の電圧がかかる。 〔Ｆ２７〕ＦＥＴ２に流れるドレイン電流Ｉｄ２は、Ｆ
ＥＴ０がＯＮすると０であり、ＦＥＴ０がＯＦＦすると
１次関数的減少波形となる。Next, detailed voltage and current waveforms of each part of the DC / DC converter 10e will be described. 12 and 13 are diagrams showing operation waveforms of the DC / DC converter 10e. However, the direction of the arrow shown in FIG. 11 is plus, and the direction opposite to the arrow is minus. [F20] Voltage Vt2 between secondary windings N2 of transformer T
Applies a square waveform voltage when FET0 is turned on. F
When ET0 is turned off, a voltage as shown in the figure is applied negatively, and then becomes zero. [F21] The voltage VL of the choke coil L is positive when the FET0 is ON, and negative when the FET0 is OFF. [F22] The current IL flowing through the choke coil L is FE
At the time of ON / OFF of T0, a ripple current as shown flows. [F23] The voltage VLa of the other winding La is such that the FET0 is ON.
Then, when the FET 0 is turned off, a voltage as shown in FIG. [F24] Gate-source voltage Vgs4 of FET4
Becomes 0 when FET0 is ON, and FET0 is OFF
Then, a square waveform voltage shown in the figure is applied. [F25] Gate-source voltage Vgs3 of FET3
Is applied with a square waveform voltage as shown in the figure when FET0 is turned on, and becomes zero when FET0 is turned off. [F26] Gate-source voltage Vgs2 of FET2
Is 0 when FET0 is ON, and FET0 is OFF
Then, a square waveform voltage as shown in the figure is applied. [F27] The drain current Id2 flowing through the FET2 is F
When ET0 is ON, it is 0, and when FET0 is OFF, it has a linearly decreasing waveform.
【００６７】このようにＦＥＴ０がＯＮの時にはＦＥＴ
３のゲート−ソース間にトランスの２次巻線Ｎ２の電圧
が印加し、ＦＥＴ３がＯＮし、ＦＥＴ２のゲート−ソー
ス間電圧が０となりＦＥＴ２はＯＦＦとなる。As described above, when the FET 0 is ON, the FET
The voltage of the secondary winding N2 of the transformer is applied between the gate and the source of the FET 3, so that the FET 3 is turned on, the gate-source voltage of the FET 2 becomes 0, and the FET 2 is turned off.
【００６８】一方、ＦＥＴ０がＯＦＦになるとチョーク
コイルＬが極性反転し、ＦＥＴ３のゲート−ソース間電
圧が０となりＦＥＴ３はＯＦＦとなる。同時にＦＥＴ４
のゲート−ソース間に別巻線Ｌａの電圧が印加しＦＥＴ
３がＯＮし、チョークコイルＬの巻終→ＦＥＴ２ドライ
ブ用制限抵抗Ｒ２→ＦＥＴ４のドレインＤ４→ＦＥＴ４
のソースＳ４→ＦＥＴ２のゲートＧ２→ＦＥＴ２のソー
スＳ２→ＦＥＴ２の寄生ダイオードＤｐ２→チョークコ
イルＬの巻始、のループにより、ＦＥＴ２のゲート−ソ
ース間にチョークコイルＬの電圧が印加し、ＦＥＴ２は
ＯＮする。On the other hand, when the FET 0 is turned off, the polarity of the choke coil L is inverted, the voltage between the gate and the source of the FET 3 becomes 0, and the FET 3 is turned off. At the same time FET4
The voltage of another winding La is applied between the gate and source of
3 turns on, the end of the winding of the choke coil L → the limiting resistor R2 for driving the FET2 → the drain D4 of the FET4 → the FET4
The source S4 → the gate G2 of the FET2 → the source S2 of the FET2 → the parasitic diode Dp2 of the FET2 → the start of the choke coil L, the voltage of the choke coil L is applied between the gate and the source of the FET2, and the FET2 is turned on. I do.
【００６９】したがって、ＦＥＴ０がＯＦＦの時には、
ＦＥＴ２を完全にＯＮすることが可能となり、かつＦＥ
Ｔ２がＯＦＦの期間におけるＦＥＴ２ドライブ用制限抵
抗Ｒ２のロスを発生しない。Therefore, when FET0 is OFF,
FET2 can be completely turned on, and FE
No loss occurs in the FET2 drive limiting resistor R2 while T2 is OFF.
【００７０】以上説明したように、本発明のＤＣ／ＤＣ
コンバータ１０は転流制御手段１３のスイッチング制御
を行って、主制御スイッチ１１がオフの時に転流制御手
段１３を確実にＯＮさせる構成とした。これにより、従
来の電源と比較して高効率化が可能となるため低消費電
力化が図られる。As described above, the DC / DC of the present invention
The converter 10 performs switching control of the commutation control means 13 so that the commutation control means 13 is reliably turned on when the main control switch 11 is off. As a result, higher efficiency can be achieved as compared with a conventional power supply, so that lower power consumption is achieved.
【００７１】また、従来使用していた整流用ダイオード
の放熱フィンが大幅に小型化もしくは削除可能となり、
コストダウン及び小型化が可能となる。Further, the radiation fin of the rectifier diode used conventionally can be greatly reduced in size or eliminated.
Cost reduction and miniaturization are possible.
【００７２】[0072]
【発明の効果】以上説明したように、本発明のＤＣ／Ｄ
Ｃコンバータは、転流制御手段のスイッチング制御を行
って、主制御スイッチがオフの時に転流制御手段をオン
させる構成とした。これにより、転流制御手段のドライ
ブを確実に行えるので、電力損失を低減し、高効率化を
実現することが可能になる。As described above, according to the present invention, the DC / D
The C converter performs a switching control of the commutation control means, and turns on the commutation control means when the main control switch is off. As a result, the commutation control means can be reliably driven, so that power loss can be reduced and high efficiency can be realized.
【図１】本発明のＤＣ／ＤＣコンバータの原理図であ
る。FIG. 1 is a principle diagram of a DC / DC converter of the present invention.
【図２】本発明のＤＣ／ＤＣコンバータの動作手順を示
すフローチャートである。FIG. 2 is a flowchart showing an operation procedure of the DC / DC converter of the present invention.
【図３】第１の実施の形態の回路構成を示す図である。FIG. 3 is a diagram illustrating a circuit configuration according to the first embodiment;
【図４】ＤＣ／ＤＣコンバータの動作波形を示す図であ
る。FIG. 4 is a diagram showing operation waveforms of the DC / DC converter.
【図５】ＤＣ／ＤＣコンバータの動作波形を示す図であ
る。FIG. 5 is a diagram showing operation waveforms of the DC / DC converter.
【図６】第２の実施の形態の回路構成を示す図である。FIG. 6 is a diagram illustrating a circuit configuration according to a second embodiment;
【図７】第３の実施の形態の回路構成を示す図である。FIG. 7 is a diagram illustrating a circuit configuration according to a third embodiment;
【図８】ＤＣ／ＤＣコンバータの動作波形を示す図であ
る。FIG. 8 is a diagram showing operation waveforms of the DC / DC converter.
【図９】ＤＣ／ＤＣコンバータの動作波形を示す図であ
る。FIG. 9 is a diagram showing operation waveforms of the DC / DC converter.
【図１０】第４の実施の形態の回路構成を示す図であ
る。FIG. 10 is a diagram illustrating a circuit configuration according to a fourth embodiment;
【図１１】第５の実施の形態の回路構成を示す図であ
る。FIG. 11 is a diagram illustrating a circuit configuration according to a fifth embodiment;
【図１２】ＤＣ／ＤＣコンバータの動作波形を示す図で
ある。FIG. 12 is a diagram showing operation waveforms of the DC / DC converter.
【図１３】ＤＣ／ＤＣコンバータの動作波形を示す図で
ある。FIG. 13 is a diagram showing operation waveforms of the DC / DC converter.
【図１４】従来のフォワード方式ＤＣ／ＤＣコンバータ
の回路構成を示す図である。FIG. 14 is a diagram showing a circuit configuration of a conventional forward DC / DC converter.
【図１５】ＤＣ／ＤＣコンバータの動作波形を示す図で
ある。FIG. 15 is a diagram showing operation waveforms of the DC / DC converter.
【図１６】ＤＣ／ＤＣコンバータの動作波形を示す図で
ある。FIG. 16 is a diagram showing operation waveforms of the DC / DC converter.
【図１７】ＭＯＳ−ＦＥＴを用いたＤＣ／ＤＣコンバー
タの回路構成を示す図である。FIG. 17 is a diagram showing a circuit configuration of a DC / DC converter using a MOS-FET.
【図１８】トランスＴの２次巻線間電圧及びＦＥＴ１、
ＦＥＴ２の動作波形を示す図である。FIG. 18 shows the voltage between the secondary windings of the transformer T and FET1,
FIG. 6 is a diagram showing operation waveforms of the FET2.
１０ ＤＣ／ＤＣコンバータ １１ 主制御スイッチ １２ 整流制御手段 １３ 転流制御手段 １４ 転流スイッチング制御手段 １５ 負荷 Ｃｉ 入力フィルタ Ｔ トランス Ｎ１ １次巻線（数） Ｎ２ ２次巻線（数） Ｉｄ１ 第１の電流 Ｉｄ２ 第２の電流 Ｌ チョークコイル Ｃｏ コンデンサ Reference Signs List 10 DC / DC converter 11 Main control switch 12 Rectification control means 13 Commutation control means 14 Commutation switching control means 15 Load Ci Input filter T Transformer N1 Primary winding (number) N2 Secondary winding (number) Id1 First Current Id2 second current L choke coil Co capacitor
───────────────────────────────────────────────────── フロントページの続き (72)発明者 工藤 憲司 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 小坂田 学 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Kenji Kudo 4-1-1, Kamikodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Manabu Kosakada 4-chome, Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture No. 1 in Fujitsu Limited
Claims (7)
Ｃ／ＤＣコンバータにおいて、 直流入力電圧のリプルを平滑する入力フィルタと、 前記直流入力電圧のスイッチング制御を行って、高周波
交流に変換する主制御スイッチと、 前記高周波交流の変成を行うトランスと、 前記主制御スイッチがオンの時の前記トランスの２次巻
線側に発生する正方向の電圧を受けて、第１の電流を流
す整流制御手段と、 前記第１の電流を受けて励磁エネルギを蓄積するチョー
クコイルと、 前記主制御スイッチがオフの時の前記励磁エネルギによ
る逆極性の電圧発生時に、直流電圧源から駆動電圧を受
けて、第２の電流を流す転流制御手段と、 前記転流制御手段のスイッチング制御を行って、前記主
制御スイッチがオフの時に前記転流制御手段をオンさせ
る転流スイッチング制御手段と、 前記第１の電流及び前記第２の電流にもとづいて充電さ
れ、負荷に直流出力電圧を供給するコンデンサと、 を有することを特徴とするＤＣ／ＤＣコンバータ。1. A DC converter for transforming a DC input and supplying a DC
In a C / DC converter, an input filter for smoothing a ripple of a DC input voltage; a main control switch for performing switching control of the DC input voltage to convert the DC input voltage into a high-frequency AC; a transformer for performing transformation of the high-frequency AC; A rectification control means for receiving a positive voltage generated on the secondary winding side of the transformer when the main control switch is turned on and flowing a first current; and storing an excitation energy upon receiving the first current A commutation control means for receiving a drive voltage from a DC voltage source and flowing a second current when a voltage of a reverse polarity is generated by the excitation energy when the main control switch is off; A commutation switching control unit that performs switching control of a control unit and turns on the commutation control unit when the main control switch is off; Serial second based on the current of the charged, DC / DC converter and having a, a capacitor for supplying a DC output voltage to a load.
段と、前記転流制御手段と、前記転流スイッチング制御
手段と、はＭＯＳ電界効果トランジスタでそれぞれ構成
されることを特徴とする請求項１記載のＤＣ／ＤＣコン
バータ。2. The device according to claim 1, wherein said main control switch, said rectification control means, said commutation control means, and said commutation switching control means are each comprised of a MOS field effect transistor. A DC / DC converter as described.
ンジスタで構成されることを特徴とする請求項１記載の
ＤＣ／ＤＣコンバータ。3. The DC / DC converter according to claim 1, wherein said commutation switching control means comprises a transistor.
して前記チョークコイルから前記駆動電圧を受けること
を特徴とする請求項１記載のＤＣ／ＤＣコンバータ。4. The DC / DC converter according to claim 1, wherein the commutation control unit receives the drive voltage from the choke coil as the DC voltage source.
して前記チョークコイルに設けた別巻線から前記駆動電
圧を受けることを特徴とする請求項１記載のＤＣ／ＤＣ
コンバータ。5. The DC / DC according to claim 1, wherein the commutation control unit receives the drive voltage from another winding provided on the choke coil as the DC voltage source.
converter.
圧の負側に設けたことを特徴とする請求項５記載のＤＣ
／ＤＣコンバータ。6. The DC according to claim 5, wherein the choke coil is provided on the negative side of the DC output voltage.
/ DC converter.
時に、前記転流制御手段を駆動する駆動抵抗に流れる電
流を制御する駆動抵抗電流制御手段をさらに有すること
を特徴とする請求項５記載のＤＣ／ＤＣコンバータ。7. A driving resistance current control means for controlling a current flowing through a driving resistance for driving the commutation control means when the commutation switching control means is turned on. DC / DC converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22226297A JPH1169804A (en) | 1997-08-19 | 1997-08-19 | Dc/dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22226297A JPH1169804A (en) | 1997-08-19 | 1997-08-19 | Dc/dc converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1169804A true JPH1169804A (en) | 1999-03-09 |
Family
ID=16779641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22226297A Withdrawn JPH1169804A (en) | 1997-08-19 | 1997-08-19 | Dc/dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1169804A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006120842A1 (en) * | 2005-05-09 | 2006-11-16 | Rohm Co., Ltd. | Switching regulator and electronic device having same |
| JP2007166795A (en) * | 2005-12-14 | 2007-06-28 | Origin Electric Co Ltd | Power supply circuit |
-
1997
- 1997-08-19 JP JP22226297A patent/JPH1169804A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006120842A1 (en) * | 2005-05-09 | 2006-11-16 | Rohm Co., Ltd. | Switching regulator and electronic device having same |
| US7759911B2 (en) | 2005-05-09 | 2010-07-20 | Rohm Co., Ltd. | Switching regulator with reverse current detecting transistor |
| JP2007166795A (en) * | 2005-12-14 | 2007-06-28 | Origin Electric Co Ltd | Power supply circuit |
| JP4717621B2 (en) * | 2005-12-14 | 2011-07-06 | オリジン電気株式会社 | Power circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4262886B2 (en) | Double-ended insulation C. -D. C. converter | |
| USRE37510E1 (en) | Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter | |
| US6570268B1 (en) | Synchronous rectifier drive circuit and power supply including same | |
| US7272021B2 (en) | Power converter with isolated and regulated stages | |
| US6831847B2 (en) | Synchronous rectifier drive circuit and power supply including same | |
| US6545883B2 (en) | Integrated boost-asymmetrical half-bridge converter | |
| US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
| US7342811B2 (en) | Lossless clamp circuit for DC-DC converters | |
| US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
| US6275401B1 (en) | Self-driven synchronous rectification circuit for low output voltage DC-DC converters | |
| US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
| WO2001052395A1 (en) | Method and apparatus for driving switching elements of current-controlled power conversion device | |
| JPH1155945A (en) | Snubber circuit | |
| US7050309B2 (en) | Power converter with output inductance | |
| US7400519B2 (en) | Switching power supply | |
| US6169681B1 (en) | Power supply topology to reduce the effects of supply pumping | |
| US6504735B2 (en) | Regulated voltage reducing high-voltage isolated DC/DC converter system | |
| JPH1169804A (en) | Dc/dc converter | |
| US6040987A (en) | DC-DC converter unit | |
| JPH10136646A (en) | Synchronous rectifier | |
| JP2004166420A (en) | Multi-output switching power supply | |
| JP3770863B2 (en) | Synchronous rectifier circuit for switching power supply | |
| JP2004180386A (en) | Synchronous rectification circuit | |
| JP3269413B2 (en) | DC-DC converter | |
| JPH11225474A (en) | Dc-dc converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |