JPH08163598A - レンチキュラーレンズ用表示情報作成装置 - Google Patents

Abstract

(57)【要約】 【目的】 高速なレンチキュラーレンズ用表示情報作成
装置を提供する。 【構成】 外部同期信号Ｅsyncで同期したビデオカメラ
１L、１Rでそれぞれ左右の目に対する映像を撮影して映
像信号を出力する。この映像信号をＡＤＣ２L 、２R、
３L、３R でデジタル信号に変換し、ビデオキャプチャ
回路４L、４Rを通して水平同期信号Ｈsync、垂直同期信
号Ｖsyncを作成し、ビットバイト変換回路５L、５Rから
ドット情報を出力する。水平同期信号Ｈsync、垂直同期
信号Ｖsyncをもとに、アドレスカウンタ９L、９Rが作成
したカウンタアドレスＣＡ0ー18に基づいてドット情報を
作業用ＲＡＭ６L、６Rへ順次格納する。その後、ＣＰＵ
がＣＰＵアドレスＰＡ0ー18を与えて作業用ＲＡＭ６L、
６Rの内容を交互に読みだしてＶＲＡＭ７へ格納するこ
とにより、レンチキュラーレンズ用表示情報を作成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、多眼式立体表示が可
能なレンチキュラー式画像表示のためのレンチキュラー
レンズ用表示情報作成装置に関する。

【０００２】

【従来の技術】立体画像を表示する３次元画像表示の手
法としては、のぞき式、赤と緑で左右の画像を分離する
アナグリフ式、あるいは偏光の角度で左右の画像を分離
する偏光式などが知られている。このような方式ではい
ずれもメガネ等の器具を必要としている。これに対し
て、メガネなしで立体視することの可能な方式としてレ
ンチキュラーレンズを用いた方式があり、テレビのよう
な動画像表示に適している。この方式では、レンチキュ
ラーレンズ上に、ビデオカメラで多方向から撮影した画
像をストライプ状に配列したものであり、所定の位置か
ら見ると、レンチキュラーレンズの作用によりストライ
プ像が左右の眼に分離されて入って立体画像を見ること
ができる。

【０００３】２眼のレンチキュラーレンズ用画像を作成
するには、まず、被写体に対して左右の目に対応した位
置にそれぞれビデオカメラを固定して配置する。そし
て、これら２台のビデオカメラの撮影画像を同期して出
力し、左目用画像のドットと右目用画像のドットとを交
互に取り出して立体画像を組み立てる。また、上記のよ
うな２眼の立体画像表示においては、目の位置が固定さ
れているために画像に丸み感が出ない。そのために、４
眼のレンチキュラーレンズを使用した立体画像表示も利
用されており、これにより観察者の目の位置の変化に対
応して異なった角度から見た立体画像を得ることができ
る。

【０００４】

【発明が解決しようとする課題】ところで、従来は、上
述した立体画像の作成はソフトウェアにより行われてい
た。たとえば、２眼式の立体画像を作成する場合には、
左目用画像と右目用画像の各ドット情報を逐次的に読み
出して、左目用画像と右目用画像とを交互に配列して画
像表示用のメモリへ格納していた。

【０００５】しかし、このようなソフトウェア処理によ
ると、左右の目に対する画像情報を別々に読み出してか
ら立体画像を組み立てているために処理に時間がかか
り、動画を中継で表示する場合ように高速性が要求され
る用途には不向きであった。また、この方法を多眼の立
体画像表示に適用した場合、視点の数に比例して処理時
間が増大してしまうという問題がある。この発明は上記
の点に鑑みてなされたものであり、その目的は、立体画
像の作成処理をすべてハードウェアで実現することによ
り、迅速な処理が要求される動画の再生にも適用可能な
レンチキュラーレンズ用表示情報作成装置を提供するこ
とにある。

【０００６】

【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、被写体を互いに異なる角
度から撮影して互いに同期した映像信号を出力する第１
〜第Ｎのビデオカメラと、前記第１〜第Ｎのビデオカメ
ラから出力される映像信号からドット情報を生成する第
１〜第Ｎのデータ生成手段と、第１〜第Ｎのデータ生成
手段から出力されるドット情報が各々格納される第１〜
第Ｎの作業メモリと、前記第Ｍ（Ｍ＝１、２、・・・
Ｎ）のデータ生成手段から順次出力されるドット情報を
前記第Ｍの作業メモリへ順次書き込む書き込み手段と、
前記第１〜第Ｎの作業メモリ内の各ドット情報を、１ド
ット単位で第１〜第Ｎの順で順次読みだしビデオメモリ
へ格納する制御手段とから構成したものである。

【０００７】また、請求項２記載の発明は、被写体を互
いに異なる角度から撮影して互いに同期した映像信号を
出力する第１〜第Ｎのビデオカメラと、前記第１〜第Ｎ
のビデオカメラから出力される映像信号からドット情報
を生成する第１〜第Ｎのデータ生成手段と、第１〜第Ｎ
のデータ生成手段から出力されるドット情報が各々格納
される第１〜第Ｎの作業メモリと、前記第Ｍ（Ｍ＝１、
２、・・・Ｎ）のデータ生成手段から順次出力されるド
ット情報の内の第Ｍ，第（Ｍ＋Ｎ）、第（Ｍ＋２Ｎ）、
第（Ｍ＋３Ｎ）・・・のドット情報を前記第Ｍの作業メ
モリへ順次書き込む書き込み手段と、前記第１〜第Ｎの
作業メモリ内の各ドット情報を、１ドット単位で第１〜
第Ｎの順で順次読みだしビデオメモリへ格納する制御手
段とから構成したものである。

【０００８】また、請求項３記載の発明は、被写体を互
いに異なる角度から撮影して互いに同期した映像信号を
出力する第１〜第Ｎのビデオカメラと、前記第１〜第Ｎ
のビデオカメラから出力される映像信号からドット情報
を生成する第１〜第Ｎのデータ生成手段と、前記第１〜
第Ｎのデータ作成手段から順次出力される各ドット情報
を、１ドット単位に第１〜第Ｎの順で順次ビデオメモリ
へ書き込む書き込み手段とから構成したものである。

【０００９】

【作用】この発明によれば、ドット単位に出力されるＮ
個のドット情報を一旦作業メモリへ書き込み、当該作業
メモリの内容をビデオメモリへ転送して画像表示するよ
うにしたので、レンチキュラーレンズ用表示情報作成装
置をハードウェアで構成でき、迅速にレンチキュラーレ
ンズ用画像を作成することができる。また、請求項１記
載の発明によれば、ビデオカメラが撮影した画像のドッ
ト情報をすべて作業メモリへ格納するようにしたので、
撮影により得られたすべての画像情報を保存して利用す
ることができる。

【００１０】また、請求項２記載の発明によれば、ビデ
オカメラが撮影した画像のドット情報のうち、画像表示
に必要なドット情報のみを作業メモリへ格納するように
したので、作業メモリの物量を削減することができる。
また、請求項３記載の発明によれば、ビデオカメラが撮
影した画像のドット情報を直接ビデオメモリへ格納する
ようにしたので、作業メモリを必要としないレンチキュ
ラーレンズ用表示情報作成装置を構成することができ
る。

【００１１】

【実施例】次に、図面を参照してこの発明の第１の実施
例について説明する。図１は、同実施例によるレンチキ
ュラーレンズ用表示情報作成装置の構成を示すブロック
図である。この装置は２眼の立体画像表示用に構成され
ている。ビデオカメラ１L は被写体を左目で見た場合の
画像を撮影する。ビデオカメラ１L の映像信号出力は、
ＮＴＳＣ（National Television System Committee）規
格に準拠したコンポジット信号ＹＣと搬送色信号Ｃc で
あり、毎秒３０コマの割合で出力される。ここで、コン
ポジット信号ＹＣには輝度情報と同期信号が含まれる。

【００１２】ビデオカメラ１R は被写体を右目で見た場
合の画像を撮影し、その機能はビデオカメラ１L と同じ
ものである。ビデオカメラ１L とビデオカメラ１R とは
外部同期信号Ｅsyncによって同期が取られており、それ
ぞれのビデオカメラの映像信号出力の間に時間的なずれ
が生じないようになっている。ＡＤＣ（アナログ／デジ
タル変換器）２L は、ビデオカメラ１L から出力された
コンポジット信号ＹＣをデジタル信号へ変換する。同様
に、ＡＤＣ３L は搬送色信号Ｃc をデジタル信号へ変換
する。

【００１３】ビデオキャプチャ回路４L は、ＡＤＣ２L
が出力したデジタル信号から垂直同期信号Ｖsyncと水平
同期信号Ｈsyncとを取り出し、同時に輝度信号Ｙを作成
してビット単位に出力する。また、ＡＤＣ３L が出力し
たデジタル信号から色差信号Ｃrと色差信号Ｃbとを作成
し、上記の輝度信号Ｙと同タイミングでビット単位に出
力する。ビットバイト変換回路５L は、ビット単位に出
力された輝度信号Ｙを１バイトの輝度情報にまとめ、ま
た、ビット単位に出力された色差信号Ｃrと色差信号Ｃb
とを１バイトの色差情報にまとめる。そして、この輝度
情報と色差情報を２バイトの「ドット情報」として出力
する。

【００１４】６L は作業用ＲＡＭ（Ramdom Access Memo
ry）であり、そのアドレス入力は１９ビット幅、データ
バスＤIN、ＤOUTはともに２バイト幅である。同ＲＡＭ
６LのＲＤ入力は、同ＲＡＭ６Lから読みだしを行うかど
うかを制御するための端子である。ＲＤ入力が”Ｈ”
（ハイ）レベルであれば読みだしを行い、”Ｌ”（ロ
ー）レベルであれば読みだしを行わない。ＲＤ入力に接
続された信号ＳＲは、ＣＰＵ（中央処理装置、図示略）
が出力する読みだし制御信号である。

【００１５】ところで、このＣＰＵはクロックＣＬＫに
同期して動作している。クロックＣＬＫが”Ｈ”レベル
の期間はＣＰＵがデータバスＤ0-15を使用し、”Ｌ”レ
ベルの期間は後述のアドレスカウンタ９L がデータバス
Ｄ0-15を使用する。そこで、以後、クロックＣＬＫが”
Ｈ”レベルの期間をＣＰＵ期間、”Ｌ”レベルの期間を
カウンタ期間と呼ぶ。なお、上記のドット情報もこのク
ロックＣＬＫに同期して出力される。

【００１６】一方、同ＲＡＭ６L のＷＲ入力は同ＲＡＭ
６L への書き込みを制御するための端子である。ＷＲ入
力が”Ｈ”レベルであればＤIN入力のデータを同ＲＡＭ
６Lへ書き込み、”Ｌ”レベルであれば書き込みを行わ
ない。ＷＲ入力に接続された信号ＷＲは書き込み制御信
号であり、カウンタ期間においてＣＰＵが常に書き込み
パルスを発生させている。同ＲＡＭ６L のＥＮ入力は読
みだしデータを有効とするかどうかを制御するための端
子である。ＥＮ入力が”Ｈ”レベルであればＤOUT 出力
が有効となり、”Ｌ”レベルであればＤOUT出力はハイ
インピーダンス状態となる。

【００１７】また、同ＲＡＭ６L には表示画面用の領域
と裏画面用の領域が存在する。表示画面用の領域はディ
スプレイ（図示略）の画像表示に使用され、裏画面用の
領域は次に表示すべき画像のための領域である。つま
り、表示画面用の領域を使用して画像表示を行うのと同
時に、裏画面用の領域に対しては次の画面に対するドッ
ト情報が書き込まれる。前者の処理はＣＰＵがＣＰＵ期
間中に行い、後者の処理はＣＰＵの制御下でアドレスカ
ウンタ９L がカウンタ期間中に行う。また、この２つの
処理は互いに独立して動作する。

【００１８】同ＲＡＭ６L の各バイトには画面上の１ド
ットに対応したドット情報が２バイト単位で格納され
る。上記の表示画面用の領域あるいは裏画面用の領域の
先頭の番地が画面の左上角に対応する。以後、アドレス
が増加するにつれて画面の左から右、また上の走査線上
から下の走査線上のドットへと移動してゆき、最後の番
地が画面の右下角に対応する。なお、同ＲＡＭ６L は、
アクセス速度の観点から主としてスタティックＲＡＭが
採用されているが、アクセスタイムの早い高速ダイナミ
ックＲＡＭを使用することも可能である。

【００１９】７はＶＲＡＭ（Video RAM） であり、その
アドレス入力は１８ビット幅、データバスは２バイト幅
である。ＶＲＡＭ７のＥＮ入力、ＲＤ入力、ＷＲ入力の
各端子は、作業用ＲＡＭ６L の対応する端子と同じ意味
を持つ。また、それぞれの端子に接続されている信号Ｖ
Ｅ、信号ＶＲ、信号ＶＷは、すべてＣＰＵから送出され
る制御信号である。

【００２０】切替回路８L は、クロックＣＬＫのレベル
に基づいて動作する。すなわち、ＣＰＵ期間中はＣＰＵ
が生成するＣＰＵアドレスＰＡ0ー18を選択し、カウンタ
期間中は後述するアドレスカウンタ９L が生成するカウ
ンタアドレスＣＡ0ー18を選択して、ＲＡＭアドレス0ー18
として出力する。切替回路８L の一構成例を図２に示
す。２１、２１、．．．はトライステートバッファであ
り、２２はインバータである。

【００２１】アドレスカウンタ９L はクロックＣＬＫに
同期したカウンタであり、作業用ＲＡＭ６L への書き込
みアドレスとなるカウンタアドレスＣＡ0ー18を出力す
る。ここで、アドレスカウンタ９L の具体的な構成例を
図３に示す。同図からわかるように、アドレスカウンタ
９L には２つのカウンタ３１、３２が含まれる。同図に
おいて、ＤＣＬＫはクロックＣＬＫの２倍の周波数の周
期信号であり、フリップフロップ３６の出力がクロック
ＣＬＫに相当する。

【００２２】カウンタ３１は、画面上の１走査線内のド
ットに対応するアドレスを出力するカウンタである。ま
た、カウンタ３２は走査線の数を数えるカウンタであ
る。フリップフロップ３３、３４ならびにＡＮＤゲート
３５の働きにより、垂直同期信号Ｖsyncのパルスの２発
に１回、すなわち２画面に１回だけ、カウンタ３２のＣ
Ｌ入力にパルスが入って、カウンタ３２がクリアされ
る。以後、水平同期信号Ｈsyncに同期して走査線が変わ
るたびにカウントアップしてゆく。

【００２３】また、カウンタ３１は上記の２画面に１回
発生するパルスによるか、水平同期信号Ｈsyncのパルス
によってクリアされ、以後、クロックＣＬＫにしたがっ
てカウントアップしてゆく。カウンタ３２が２画面に１
回だけクリアされるのは、前述したように作業用ＲＡＭ
６L が表示画面用と裏画面用の２つの領域から構成され
ていることに対応している。なお、カウンタ３１、３２
はＣＰＵからのリセット信号ＲＳＴによってもクリアさ
れる。また、３７、３８は一般的なＯＲゲートである。

【００２４】図１のＡＤＣ２R、３R、ビデオキャプチャ
回路４R、ビットバイト変換回路５R、作業用ＲＡＭ６
R、切替回路８Rならびにアドレスカウンタ９R は、いず
れも右目用画像の処理回路であり、ぞの構成・機能は対
応する左目用画像のものと同じである。なお、本実施例
においては、上述したように２つのビデオカメラ１L 、
１R の映像信号出力は同期しているため、それぞれの水
平同期信号Ｈsyncと垂直同期信号Ｖsyncも同期してい
る。つまり、アドレスカウンタ９L とアドレスカウンタ
９R は同じ値を出力するので、これら２つのアドレスカ
ウンタを１つに統合して構成することもできる。

【００２５】次に、上記構成によるレンチキュラーレン
ズ用表示情報作成装置の動作を説明する。上述したよう
に裏画面の作成処理と表示画面領域を使用した画像表示
とは独立して動作するため、それぞれの動作について順
に説明する。まず、裏画面の作成処理、すなわち作業用
ＲＡＭ６L、６Rへの書き込み動作を説明する。図４
（ａ）〜（ｃ）はそれぞれ作業用ＲＡＭ６L、６R、ＶＲ
ＡＭ７へ最終的に格納されるドット情報の状況を示して
いる。各図においては、画面左端から８ドット分、また
画面上端から４走査線分を抽出して示してある。

【００２６】各図において、「Ｌ」は左目で見たドット
情報を、「Ｒ」は右目で見たドット情報を表している。
また、「Ｌ」あるいは「Ｒ」に付与された添え字は、１
番目のものが画面上端からの走査線の順序番号を表し、
２番目のものが各走査線上で左端を０ドット目として数
えた場合のドットの順序番号である。たとえば、「Ｒ3
2」は右目で見た画像において、上から３番目の走査線
上の左から３個目のドットに対するドット情報を意味す
る。

【００２７】外部同期信号Ｅsyncに同期して、ビデオカ
メラ１L、１Rはそれぞれ左目用画像の映像信号出力と右
目用画像の映像信号出力とを同タイミングで出力する。
そして、これ以後、ビットバイト変換回路５L、５Rから
ドット情報が出力されるまで、左目用画像の処理回路と
右目用画像の処理回路とは同タイミングで並行して動作
する。そこで、それまでの動作を左目用画像の場合につ
いてだけ説明する。

【００２８】ビデオカメラ１L からは、左目用の映像信
号出力としてコンポジット信号ＹＣと搬送色信号Ｃc が
出力される。これらの信号はそれぞれＡＤＣ２L、３Lに
よって２つのデジタル信号へと変換される。ビデオキャ
プチャ回路４L は、前者のデジタル信号から水平同期信
号Ｈsyncと垂直同期信号Ｖsyncを取り出し、なおかつ輝
度信号Ｙを作成して出力し、後者のデジタル信号から色
差信号Ｃr ならびに色差信号Ｃbを作成して出力する。

【００２９】いま、作業用ＲＡＭ６L、６Rに対して、２
画面目の画面右下角のドットに対するドット情報まで格
納を終えたところであって、垂直帰線消去期間に入る前
のタイミングであるとする。まず、垂直帰線消去期間に
入る直前の水平帰線消去期間において水平同期信号Ｈsy
ncとしてパルスが発生してカウンタ３１がクリアされ
る。続いて、垂直帰線消去期間に入ると、垂直同期信号
Ｖsyncとしてパルスが１発だけ出る。その結果、ＡＮＤ
ゲート３５からパルスが１発だけ出てカウンタ３１とカ
ウンタ３２が一緒にクリアされる。これにより、垂直帰
線消去期間終了時においてカウンタアドレスＣＡ0ー18は
「０」となる。

【００３０】次に、垂直帰線消去期間が終了して走査期
間に入ると、まず画面の左上角のドットに対する輝度信
号Ｙ、色差信号Ｃrならびに色差信号Ｃbがビットバイト
変換回路５L へ入力され、２バイトからなるドット情報
Ｌ10へと変換されて、クロックＣＬＫの立ち上がり時点
から出力される。この様子を図５に示す。また、この
時、右目側画像の処理回路が上記と同様に動作して、右
目用画像の左上角のドットに対するドット情報Ｒ10がビ
ットバイト変換回路５Rから出力される。

【００３１】次に、カウンタ期間に入ると、切替回路８
L、８RはカウンタアドレスＣＡ0ー18を選択してＲＡＭア
ドレスＲＡ0ー18を出力する。そして、作業用ＲＡＭ６
L、６RのＷＲ入力に書き込みパルスが入ると、ドット情
報Ｌ10が作業用ＲＡＭ６L の「０」番地へ、また、ドッ
ト情報Ｒ10が作業用ＲＡＭ６R の「０」番地へ書き込ま
れる。

【００３２】次に、クロックＣＬＫがもう１発入ると、
次のドットに対するドット情報Ｌ11、Ｒ11がそれぞれビ
ットバイト変換回路５L、５Rから出力される。また、ア
ドレスカウンタ９L がカウントアップして、カウンタア
ドレスＣＡ0ー18は「１」となる。したがって上記と同様
にして、ドット情報Ｌ11、Ｒ11がそれぞれ作業用ＲＡＭ
６L、６Rの「１」番地へ書き込まれる。

【００３３】このようにして、最初の走査線に対して１
走査線上のドット数分だけ作業用ＲＡＭ６L、６Rへドッ
ト情報が順次書き込まれる。そして、走査期間から水平
帰線消去期間へ入ると、水平同期信号Ｈsyncとしてパル
スが１発だけ発生してカウンタ３２が「１」だけカウン
トアップし、同時にカウンタ３１がクリアされる。これ
により、カウンタアドレスＣＡ0ー18は２本目の走査線の
左端のドットに対応したアドレスとなる。水平帰線消去
期間が終了すると、２本目の走査線の左端のドットに対
応するドット情報Ｌ20、Ｒ20が、それぞれビットバイト
変換回路５L、５Rから出力されて作業用ＲＡＭ６L、６R
へ書き込まれる。以後、１本目の走査線の場合と同様に
して２本目の走査線の右端のドットに対するドット情報
までが書き込まれる。

【００３４】以上の動作が画面上の全走査線に対して行
われる。その後、再び垂直帰線消去期間に入ると、カウ
ンタアドレスＣＡ0ー18は作業用ＲＡＭ６L、６Rの後半領
域（２画面目）の先頭アドレスを指す。また、いま書き
込んだ作業用ＲＡＭ６L、６Rの前半部分の領域が画像表
示に使用されるようになる。また、いままで画像表示に
使用されていた後半部分の領域は裏画面用の領域とな
る。そして、上記と同様の動作により後半部分の領域に
対してドット情報の書き込み処理が始まる。この書き込
み処理が完了すると、再び作業用ＲＡＭ６L、６Rの前半
部分が裏画面用の領域となり、後半部分の領域が画面表
示用の領域となる。また、カウンタアドレスＣＡ0ー18が
再び「０」から始まって、今まで説明した動作が２画面
を単位として繰り返される。

【００３５】次に、画像表示の処理、すなわちＶＲＡＭ
７への書き込み処理を説明する。図６はＶＲＡＭ７への
書き込み動作のタイミングを示している。いま、作業用
ＲＡＭ６L、６Rの「２５６Ｋ」（Ｋ：キロ、１Ｋ＝１０
２４）番地以降には、それぞれ図４（ａ）、（ｂ）に示
す内容が格納されているものとする。ここでは、作業用
ＲＡＭ６L、６Rの「２５６Ｋ」番地以降に格納されてい
るドット情報を、ＶＲＡＭ７の「０」番地以降に書き込
んで画像表示を行う場合を想定する。

【００３６】まずＣＰＵは、作業用ＲＡＭの「２５６
Ｋ」番地を読みだすために、クロックＣＬＫの立ち下が
りタイミングで、ＣＰＵアドレスＰＡ0ー18として「２５
６Ｋ」を出力する。次に、クロックＣＬＫの立ち上がり
を契機に、信号ＳＲとしてＣＰＵ期間中だけ”Ｈ”レベ
ルとしたパルスを出力する。ＣＰＵ期間において切替回
路８L、８RはＣＰＵアドレスＰＡ0ー18を選択し、「２５
６Ｋ」がＲＡＭアドレスＲＡ0ー18として出力される。こ
れにより、作業用ＲＡＭ６L、６Rはそれぞれの「２５６
Ｋ」番地をアクセスしてドット情報Ｌ10、Ｒ10を読み出
す。ここで、ＣＰＵアドレスのＰＡ0は「０」であるた
め、作業用ＲＡＭ６LのＤOUT 出力のみが有効となり、
ＣＰＵはデータバスＤ0ー15を介してドット情報Ｌ10を取
り込む。

【００３７】次に、ＣＰＵは取り込んだドット情報Ｌ10
をＶＲＡＭの「０」番地へ書き込むために、次のクロッ
クＣＬＫの立ち下がりタイミングで、ＣＰＵアドレスＰ
Ａ0ー18に「０」を出力する。またその際、ＣＰＵ期間中
はドット情報Ｌ10をデータバスＤ0ー15へ出力する。続い
て、同じＣＰＵ期間内に信号ＶＷに書き込みパルスを出
力して、ＶＲＡＭ７の「０」番地へドット情報Ｌ10を書
き込む。次に、ＣＰＵは作業用ＲＡＭの次の番地を読み
だすためにＣＰＵアドレスＰＡ0ー18へ「２５６Ｋ＋１」
を出力する。再び、信号ＳＲへ読みだしパルスを入れる
と、作業用ＲＡＭ６L、６Rはそれぞれドット情報Ｌ11、
Ｒ11を読み出す。今度はＣＰＵアドレスのＰＡ0 は
「１」であるから、作業用ＲＡＭ６RのＤOUT出力のみが
有効となり、データバスＤ0ー15にドット情報Ｒ11が出力
される。

【００３８】次に、ＣＰＵは、クロックＣＬＫの立ち下
がりを契機に、ＣＰＵアドレスＰＡとして「１」を出力
し、ＣＰＵ期間中ドット情報Ｒ11をデータバスＤ0ー15へ
出力する。そして、信号ＶＷに書き込みパルスを出力
し、ＶＲＡＭ７の「１」番地へドット情報Ｒ11を書き込
む。このようにして、作業用ＲＡＭ６L、６RからＶＲＡ
Ｍ７へドット情報を順次書き込むことにより、図４
（ｃ）に示したように、左目のドット情報と右目のドッ
ト情報が交互に書き込まれる。

【００３９】以上説明したように、本実施例では、ビデ
オカメラ１L、１Rからの情報が作業用ＲＡＭ６L、６Rに
すべて書き込まれる。また、ＶＲＡＭ７には、ＬＳＢ
（Least Significant Bit） が「０」のアドレスに左目
の画像情報が、ＬＳＢが「１」のアドレスに右目の画像
情報が書き込まれる。なお、ＶＲＡＭ７の内容を使用し
た画像表示の動作は従来の技術と変わりないので、その
説明を省略する。

【００４０】次に、図面を参照してこの発明の第２の実
施例について説明する。図７は、同実施例によるレンチ
キュラーレンズ用表示情報作成装置の構成を示すブロッ
ク図である。同図において、図１と同じ回路・信号には
同一の符号を付してある。本実施例の構成は、第１の実
施例の構成と比較して以下の変更を加えたものである。 （１）作業用ＲＡＭ７６L、７６Rの容量は、作業用ＲＡ
Ｍ６L、６Rの容量の半分である。 （２）作業用ＲＡＭ７６L、７６RへはＲＡＭアドレスＲ
Ａ1ー18が与えられ、ＲＡＭアドレスＲＡ0は使用されな
い。 （３）作業用ＲＡＭ７６LのＷＲ入力が、ＡＮＤゲート
７０Lに接続されており、カウンタアドレスＣＡ0 の反
転信号と信号ＳＷとの論理積で制御される。また、作業
用ＲＡＭ７６RのＷＲ入力が、ＡＮＤゲート７０Rに接続
されており、カウンタアドレスＣＡ0と信号ＳＷとの論
理積で制御される。

【００４１】次に、上記構成によるレンチキュラーレン
ズ用表示情報作成装置の動作を説明する。ここで、図８
（ａ）〜（ｃ）はそれぞれ作業用ＲＡＭ７６L、７６R、
ＶＲＡＭ７に格納される最終的なドット情報を示してい
る。各図におけるドット情報の記号の意味は図４と同じ
である。なお、各図においては画面の左端から８ドット
分、画面上端から４走査線分の画面部分に対して格納さ
れる情報を抽出して示している。

【００４２】まず、作業用ＲＡＭ７６L、７６Rへの書き
込み動作を説明する。図９はこの書き込み動作のタイミ
ングを示している。第１の実施例と同様にして、垂直帰
線消去期間においてカウンタアドレスＣＡ0ー18が「０」
に初期化される。次に、走査期間へ入ると、画面の左上
角のドットに対応してビットバイト変換回路５L、５R
からそれぞれドット情報Ｌ10、R10ががクロックＣＬＫ
の立ち上がりタイミングで出力される。続くカウント期
間において、ＣＰＵは信号ＳＷに書き込みパルスを発生
させる。この時、カウンタアドレスのＣＡ0は「０」で
あるから、作業用ＲＡＭ７６Lのみが書き込み可能とな
って、作業用ＲＡＭ７６Lの「０」番地へドット情報Ｌ1
0が書き込まれる。

【００４３】次に、クロックＣＬＫがもう１発入ると、
ドット情報Ｌ11、Ｒ11が出力され、同時にカウンタアド
レスＣＡ0ー18は「１」にカウントアップする。今度は、
カウンタアドレスＣＡ0 は「１」であるから、ＣＰＵが
続くカウント期間において書き込みパルスを与えると、
作業用ＲＡＭ７６R のみが書き込み可能となる。この
時、カウンタアドレスＣＡ1ー18は「０」であるから、作
業用ＲＡＭ７６R の「０」番地へドット情報Ｒ11が書き
込まれる。

【００４４】以上の動作が、第１の実施例と同様にすべ
ての走査線について繰り返し行われる。このように、本
実施例においては、ビデオカメラからの情報が奇数番目
のドット情報である場合には、左目に対するドット情報
が作業用ＲＡＭ７６L へ書き込まれ、偶数番目のドット
情報である場合には、右目に対するドット情報が作業用
ＲＡＭ７６R へ書き込まれる。したがって、左目に対す
る偶数番目のドット情報と右目に対する奇数番目のドッ
ト情報は捨てられる。

【００４５】次に、ＶＲＡＭ７への書き込み動作を説明
する。本実施例におけるＶＲＡＭ７への書き込み動作の
タイミングは、第１の実施例と同じである。第１の実施
例との相違点は、ＣＰＵが指定したＣＰＵアドレスの
「１／２」の値が、読みだしアドレスとして作業用ＲＡ
Ｍ７６L、７６Rへ与えられることである。これにより、
作業用ＲＡＭ７６L、７６Rのドット情報が交互に読み出
されて順次ＶＲＡＭ７格納されるので、ＶＲＡＭ７の内
容は、第１の実施例における図４（ｃ）と同じく図８
（ｃ）のようになる。このように、本実施例によれば、
作業用ＲＡＭ７６L、７６Rには実際に画像表示に使用さ
れるドット情報のみが書き込まれるので、第１の実施例
に比較して作業用ＲＡＭ７６L、７６Rの容量を半分とす
ることができる。

【００４６】次に、図面を参照してこの発明の第３の実
施例について説明する。図１０は、同実施例によるレン
チキュラーレンズ用表示情報作成装置の構成を示すブロ
ック図である。同図において、図１と同じ回路・信号に
は同一の符号を付してあり、その説明を省略する。本実
施例が第１あるいは第２の実施例と大きく異なる点は、
作業用ＲＡＭに相当するものが存在しないことである。

【００４７】また、本実施例ではトライステートのバッ
ファ１０１〜１０４が追加されている。信号ＣＰＵＥＮ
はこれらバッファ１０１〜１０４の出力を制御するイネ
ーブル信号である。この信号が”Ｈ”レベルの期間で
は、ＣＰＵアドレスバスとＣＰＵデータバスの内容がＶ
ＲＡＭ７へ与えられる。またこの信号が”Ｌ”レベルの
期間では、カウンタアドレスＣＡ0ー17からアドレスが、
ビットバイト変換回路５L・５Rからデータが与えられ
る。さらに、切替回路１０８はビットバイト変換回路５
L・５Rの出力をカウンタアドレスＣＡ0 によって切り替
える回路である。その機能・構成は、取り扱うビット幅
が異なることを除けば切替回路８L と同じである。

【００４８】次に、上記構成によるレンチキュラーレン
ズ用表示情報作成装置の動作を説明する。画像情報をＶ
ＲＡＭ７へ格納する際、ＣＰＵは信号ＣＰＵＥＮを”
Ｌ”レベルに保持している。ビデオカメラ１L・１Rから
の左目画像情報と右目画像情報は、外部同期信号Ｅsync
の働きによってビットバイト変換回路５L・５Rから同時
に出力される。すなわち、まずドット情報Ｌ10とＲ10が
同時に、次にドット情報Ｌ11とＲ11が同時に、．．．の
ように、逐次生成される。そして、ドットクロックＣＬ
Ｋでカウントするアドレスカウンタ９L を使って、左目
画像情報・右目画像情報をカウンタアドレスＣＡ0 で１
ドット毎に切り替えてＶＲＡＭ７へ直接書き込む。この
ようにすると、ＶＲＡＭ７には図４（ｃ）のデータが得
られる。

【００４９】また、ＶＲＡＭ７に格納されたレンチキュ
ラーレンズ用画像情報に対してＣＰＵがさらにデータの
加工を必要とする場合には、ＣＰＵが信号ＣＰＵＥＮ
を”Ｈ”レベル（オン）としてＣＰＵから所望のアドレ
スに対してデータの読み書きを実施する。

【００５０】なお、上記の第１ないし第３の実施例は２
眼のレンチキュラーレンズ用表示情報作成装置である
が、これを拡張することにより４眼のレンチキュラーレ
ンズ用表示情報作成装置とすることができる。すなわ
ち、第１の実施例に対しては、ビデオカメラ１L、ＡＤ
Ｃ２L、ＡＤＣ３L、ビデオキャプチャ回路４L、ビット
バイト変換回路５L、作業用ＲＡＭ６L、切替回路８L、
アドレスカウンタ９L相当のものを４組用意する。そし
て、それぞれの作業用ＲＡＭのＥＮ入力へ以下の信号を
接続する。ここで、「¬」は信号の反転を意味する。

【００５１】 （ａ）¬ＰＡ0＆¬ＰＡ1 （ｂ） ＰＡ0＆¬ＰＡ1 （ｃ）¬ＰＡ0＆ ＰＡ1 (d) PA0＆ ＰＡ1 これにより、ＣＰＵがＶＲＡＭ７へドット情報を格納す
るために作業用ＲＡＭをアドレス順に読み出すと、４つ
の作業用ＲＡＭの内容が２バイトずつ順番にかつサイク
リックに読み出される。

【００５２】また、第２の実施例に対しては、第１の実
施例と同様にＶＲＡＭ７以外の構成部品を４組設けて、
各作業用ＲＡＭのＥＮ入力に上記の信号を接続する。さ
らに、各作業用ＲＡＭのＷＲ入力へ以下の信号を入力す
る。 （ａ）¬ＣＡ0＆¬ＣＡ1＆ＳＷ （ｂ） ＣＡ0＆¬ＣＡ1＆ＳＷ （ｃ）¬ＣＡ0＆ ＣＡ1＆ＳＷ （ｄ） ＣＡ0＆ ＣＡ1＆ＳＷ さらに、各作業用ＲＡＭへＲＡＭアドレスＲＡ2ー18を与
えれば良い。

【００５３】また、第３の実施例に対しては、ビデオカ
メラ１L、ＡＤＣ２L、ＡＤＣ３L 、ビデオキャプチャ回
路４L、ビットバイト変換回路５L相当のものを４組用意
する。そして切替回路１０８の代わりとして、カウンタ
アドレスＣＡ0ー1 の値により４個のビットバイト変換回
路の出力のいずれか１つを選択する切替回路を新たに設
ければ良い。

【００５４】

【発明の効果】以上説明したように、この発明によれ
ば、レンチキュラーレンズ用表示情報作成装置をハード
ウェアで構成したので、迅速にレンチキュラーレンズ用
画像を作成することができ、動画表示などの高速性が要
求される画像表示に適用することができるという効果が
得られる。また、請求項１記載の発明によれば、ビデオ
カメラが撮影した画像のドット情報をすべて作業メモリ
へ格納するようにしたので、撮影により得られたすべて
の画像情報を利用することができるという効果が得られ
る。

【００５５】また、請求項２記載の発明によれば、ビデ
オカメラが撮影した画像のドット情報のうち、画像表示
に必要なドット情報のみを作業メモリへ格納するように
したので、作業メモリの物量を削減することができ、安
価なレンチキュラーレンズ用表示情報作成装置を提供で
きるという効果が得られる。また、請求項３記載の発明
によれば、ビデオカメラが撮影した画像のドット情報を
直接ビデオメモリへ格納するようにしたので、作業メモ
リを必要としないレンチキュラーレンズ用表示情報作成
装置を構成することができ、より安価なレンチキュラー
レンズ用表示情報作成装置を提供できるという効果が得
られる。

【図面の簡単な説明】

【図１】この発明の第１の実施例によるレンチキュラー
レンズ用表示情報作成装置の構成を示すブロック図であ
る。

【図２】同実施例による同装置の切替回路８L、８Rの回
路図である。

【図３】同実施例による同装置のアドレスカウンタ９
L、９Rの回路図である。

【図４】（ａ）同実施例による同装置の作業用ＲＡＭ６
L の内容を示す図である。（ｂ）同実施例による同装置
の作業用ＲＡＭ６R の内容を示す図である。（ｃ）同実
施例による同装置のＶＲＡＭ７の内容を示す図である。

【図５】同実施例による同装置の作業用ＲＡＭ６L、６R
への書き込み動作のタイミングチャートである。

【図６】同実施例による同装置のＶＲＡＭ７への書き込
み動作のタイミングチャートである。

【図７】この発明の第２の実施例によるレンチキュラー
レンズ用表示情報作成装置の構成を示すブロック図であ
る。

【図８】（ａ）同実施例による同装置の作業用ＲＡＭ７
６L の内容を示す図である。（ｂ）同実施例による同装
置の作業用ＲＡＭ７６R の内容を示す図である。（ｃ）
同実施例による同装置のＶＲＡＭ７の内容を示す図であ
る。

【図９】同実施例による同装置の作業用ＲＡＭ７６L、
７６Rへの書き込み動作のタイミングチャートである。

【図１０】この発明の第３の実施例によるレンチキュラ
ーレンズ用表示情報作成装置の構成を示すブロック図で
ある。

【符号の説明】

１L・１R…ビデオカメラ、２L・２R・３L・３R…ＡＤ
Ｃ、４L・４R…ビデオキャプチャ回路、５L・５R…ビッ
トバイト変換回路、６L・６R…作業用ＲＡＭ、７…ＶＲ
ＡＭ、８L・８R・１０８…切替回路、９L・９R…アドレ
スカウンタ、１０１〜１０４…バッファ、ＣＬＫ…クロ
ック、Ｃr・Ｃb…色差信号、Ｅsync…外部同期信号、Ｈ
sync…水平同期信号、Ｖsync…垂直同期信号、Ｙ…輝度
信号、ＣＡ0-18…カウンタアドレス、ＰＡ0-18…ＣＰＵ
アドレス、ＲＡ0-18…ＲＡＭアドレス

Claims (3)

【特許請求の範囲】
1. 【請求項１】 被写体を互いに異なる角度から撮影して
   互いに同期した映像信号を出力する第１〜第Ｎのビデオ
   カメラと、 前記第１〜第Ｎのビデオカメラから出力される映像信号
   からドット情報を生成する第１〜第Ｎのデータ生成手段
   と、 第１〜第Ｎのデータ生成手段から出力されるドット情報
   が各々格納される第１〜第Ｎの作業メモリと、 前記第Ｍ（Ｍ＝１、２、・・・Ｎ）のデータ生成手段か
   ら順次出力されるドット情報を前記第Ｍの作業メモリへ
   順次書き込む書き込み手段と、 前記第１〜第Ｎの作業メモリ内の各ドット情報を、１ド
   ット単位で第１〜第Ｎの順で順次読みだしビデオメモリ
   へ格納する制御手段とを具備してなるレンチキュラーレ
   ンズ用表示情報作成装置。
2. 【請求項２】 被写体を互いに異なる角度から撮影して
   互いに同期した映像信号を出力する第１〜第Ｎのビデオ
   カメラと、 前記第１〜第Ｎのビデオカメラから出力される映像信号
   からドット情報を生成する第１〜第Ｎのデータ生成手段
   と、 第１〜第Ｎのデータ生成手段から出力されるドット情報
   が各々格納される第１〜第Ｎの作業メモリと、 前記第Ｍ（Ｍ＝１、２、・・・Ｎ）のデータ生成手段か
   ら順次出力されるドット情報の内の第Ｍ，第（Ｍ＋
   Ｎ）、第（Ｍ＋２Ｎ）、第（Ｍ＋３Ｎ）・・・のドット
   情報を前記第Ｍの作業メモリへ順次書き込む書き込み手
   段と、 前記第１〜第Ｎの作業メモリ内の各ドット情報を、１ド
   ット単位で第１〜第Ｎの順で順次読みだしビデオメモリ
   へ格納する制御手段とを具備してなるレンチキュラーレ
   ンズ用表示情報作成装置。
3. 【請求項３】 被写体を互いに異なる角度から撮影して
   互いに同期した映像信号を出力する第１〜第Ｎのビデオ
   カメラと、 前記第１〜第Ｎのビデオカメラから出力される映像信号
   からドット情報を生成する第１〜第Ｎのデータ生成手段
   と、 前記第１〜第Ｎのデータ作成手段から順次出力される各
   ドット情報を、１ドット単位に第１〜第Ｎの順で順次ビ
   デオメモリへ書き込む書き込み手段とを具備してなるレ
   ンチキュラーレンズ用表示情報作成装置。