JPH08163055A - 光伝送装置 - Google Patents
光伝送装置Info
- Publication number
- JPH08163055A JPH08163055A JP6307428A JP30742894A JPH08163055A JP H08163055 A JPH08163055 A JP H08163055A JP 6307428 A JP6307428 A JP 6307428A JP 30742894 A JP30742894 A JP 30742894A JP H08163055 A JPH08163055 A JP H08163055A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay
- optical
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】発光素子の動作時間を短くし、信頼性の高い光
伝送装置を提供する。 【構成】光送信器は、複数の遅延回路３、４と、ＡＮＤ
ゲート回路５、６、ＯＲゲート回路７とを設け、一の信
号と、他の一の信号を遅延回路３により遅延させた信号
とから前記ＡＮＤゲート回路５により論理積を出力さ
せ、一の信号を遅延回路４により遅延させた信号と、他
の一の信号とから前記ＡＮＤゲート回路６により論理積
を出力させ、前記両論理積の論理和を前記ＯＲゲート回
路７により出力させて発光素子駆動回路８に入力させ、
前記光受信器は、変換回路１３の出力を分岐させ、一の
出力をフリップフロップ回路１５のデータ入力とし、他
の一の出力を遅延回路１４により遅延させクロック入力
とするものである。
伝送装置を提供する。 【構成】光送信器は、複数の遅延回路３、４と、ＡＮＤ
ゲート回路５、６、ＯＲゲート回路７とを設け、一の信
号と、他の一の信号を遅延回路３により遅延させた信号
とから前記ＡＮＤゲート回路５により論理積を出力さ
せ、一の信号を遅延回路４により遅延させた信号と、他
の一の信号とから前記ＡＮＤゲート回路６により論理積
を出力させ、前記両論理積の論理和を前記ＯＲゲート回
路７により出力させて発光素子駆動回路８に入力させ、
前記光受信器は、変換回路１３の出力を分岐させ、一の
出力をフリップフロップ回路１５のデータ入力とし、他
の一の出力を遅延回路１４により遅延させクロック入力
とするものである。
Description
【０００１】
【産業上の利用分野】本発明は、光伝送装置に係り、例
えば、光ファイバや空気を伝送路とする光伝送装置に関
するものである。
えば、光ファイバや空気を伝送路とする光伝送装置に関
するものである。
【０００２】
【従来の技術】従来の光伝送装置を、図３を参照して説
明する。図３は、従来の光伝送装置の概略構成図であ
る。図３において、１、２は入力端子、８は発光素子駆
動回路、９は発光素子、１０は伝送路、１１は光信号、
１２は受光素子、１３は変換回路、１６、１７は出力端
子である。
明する。図３は、従来の光伝送装置の概略構成図であ
る。図３において、１、２は入力端子、８は発光素子駆
動回路、９は発光素子、１０は伝送路、１１は光信号、
１２は受光素子、１３は変換回路、１６、１７は出力端
子である。
【０００３】光伝送装置は、発光素子駆動回路８と発光
素子９とからなる光送信器と、受光素子１２と変換回路
１３とからなる光受信器と、伝送路１０とから構成され
ていた。
素子９とからなる光送信器と、受光素子１２と変換回路
１３とからなる光受信器と、伝送路１０とから構成され
ていた。
【０００４】前記光送信器では、発光素子駆動回路８
で、入力端子１および入力端子２に入力される信号の大
小を比較して、この比較結果から発光素子のオンオフを
制御することにより、光送信器に入力される信号に対応
した光信号１１を出力するような機能をもたせている。
で、入力端子１および入力端子２に入力される信号の大
小を比較して、この比較結果から発光素子のオンオフを
制御することにより、光送信器に入力される信号に対応
した光信号１１を出力するような機能をもたせている。
【０００５】また、前記光受信器では、受光素子１２に
より光信号１１を電流に変換し、これを変換回路１３で
電圧に変換し、さらに所定のレベルの電圧に増幅するこ
とにより、光の有無に対応した電気信号を出力する機能
をもたせて、光信号の伝送を行っていた。
より光信号１１を電流に変換し、これを変換回路１３で
電圧に変換し、さらに所定のレベルの電圧に増幅するこ
とにより、光の有無に対応した電気信号を出力する機能
をもたせて、光信号の伝送を行っていた。
【０００６】
【発明が解決しようとする課題】上記従来の光伝送装置
では、入力される電気信号に対応して発光素子を駆動し
ているため、入力信号が高レベル（もしくは低レベル）
のとき、発光素子と受光素子とは、常時動作しているこ
とになる。
では、入力される電気信号に対応して発光素子を駆動し
ているため、入力信号が高レベル（もしくは低レベル）
のとき、発光素子と受光素子とは、常時動作しているこ
とになる。
【０００７】光伝送装置の信頼性は、発光素子と受光素
子との信頼性により決定される。
子との信頼性により決定される。
【０００８】特に、消費する電力が比較的大きい発光素
子の信頼性が他の電子部品に劣る場合が多い。これは発
光素子は動作しているかぎり、駆動電流によるストレス
と、当該発光素子自身の発熱によるストレスで劣化して
しまうからである。このため発光素子の寿命を決定する
要因となり、電気信号による伝送装置に比較して信頼性
が劣るという問題点があった。
子の信頼性が他の電子部品に劣る場合が多い。これは発
光素子は動作しているかぎり、駆動電流によるストレス
と、当該発光素子自身の発熱によるストレスで劣化して
しまうからである。このため発光素子の寿命を決定する
要因となり、電気信号による伝送装置に比較して信頼性
が劣るという問題点があった。
【０００９】本発明は、上記従来技術の問題点を解決す
るためになされたもので、信号伝送中の発光素子の動作
時間を短くし、この発光素子への負荷を軽減することで
信頼性を向上させた光伝送装置を提供することにある。
るためになされたもので、信号伝送中の発光素子の動作
時間を短くし、この発光素子への負荷を軽減することで
信頼性を向上させた光伝送装置を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、光伝送装置に係る本発明の構成は、ディジタル電気
入力信号に応じて発光素子駆動手段により光信号を出力
する発光素子を備えた光送信器と、前記光信号を伝送す
る伝送路と、前記伝送された光信号を受光する受光素子
と、前記受光した光信号に応じたディジタル電気信号に
再生する受信回路とからなる光受信器とから構成される
光伝送装置において、前記光送信器は、複数の遅延回路
と、複数の論理回路とを設け、差動入力信号の第一の信
号と、前記差動入力信号の第二の信号を前記一の遅延回
路により遅延させた信号とから前記一の論理回路により
論理積を出力させ、前記第一の信号を前記他の一の遅延
回路により遅延させた信号と、前記第二の信号とから前
記他の一の論理回路により論理積を出力させ、前記第三
の論理回路により前記両論理積の論理和を出力させ、前
記論理和出力を前記発光素子駆動手段の入力とし、前記
光受信器は、前記受信回路の正転デイジタル信号を分岐
させる分岐路と、順序回路と、第三の遅延回路とを設
け、前記順序回路は、前記分岐路により分岐させた一の
デイジタル信号をデータ入力とし、前記分岐させた他の
一のデイジタル信号を前記第三の遅延回路により遅延さ
せてクロック入力とすることを特徴とするものである。
に、光伝送装置に係る本発明の構成は、ディジタル電気
入力信号に応じて発光素子駆動手段により光信号を出力
する発光素子を備えた光送信器と、前記光信号を伝送す
る伝送路と、前記伝送された光信号を受光する受光素子
と、前記受光した光信号に応じたディジタル電気信号に
再生する受信回路とからなる光受信器とから構成される
光伝送装置において、前記光送信器は、複数の遅延回路
と、複数の論理回路とを設け、差動入力信号の第一の信
号と、前記差動入力信号の第二の信号を前記一の遅延回
路により遅延させた信号とから前記一の論理回路により
論理積を出力させ、前記第一の信号を前記他の一の遅延
回路により遅延させた信号と、前記第二の信号とから前
記他の一の論理回路により論理積を出力させ、前記第三
の論理回路により前記両論理積の論理和を出力させ、前
記論理和出力を前記発光素子駆動手段の入力とし、前記
光受信器は、前記受信回路の正転デイジタル信号を分岐
させる分岐路と、順序回路と、第三の遅延回路とを設
け、前記順序回路は、前記分岐路により分岐させた一の
デイジタル信号をデータ入力とし、前記分岐させた他の
一のデイジタル信号を前記第三の遅延回路により遅延さ
せてクロック入力とすることを特徴とするものである。
【００１１】前項記載の光伝送装置において、前記順序
回路はＤタイプのフリップフロップ回路とし、前記一の
遅延回路による遅延時間を前記他の一の遅延回路による
遅延時間より小とし、前記第三の遅延回路により遅延時
間を、前記一の遅延回路による遅延時間と前記他の一の
遅延回路による遅延時間との中間値としたことを特徴と
するものである。
回路はＤタイプのフリップフロップ回路とし、前記一の
遅延回路による遅延時間を前記他の一の遅延回路による
遅延時間より小とし、前記第三の遅延回路により遅延時
間を、前記一の遅延回路による遅延時間と前記他の一の
遅延回路による遅延時間との中間値としたことを特徴と
するものである。
【００１２】
【作用】上記各技術的手段の働きは次のとおりである。
【００１３】本発明の構成によれば、光送信器におい
て、入力信号は、その高レベルもしくは低レベルを、前
記レベルの遷移点からレベルのパルス幅で表わされる信
号に変換される。このパルス幅を十分小さくすることが
できるので、発光素子の負荷を軽減し、かつその機能を
全く損なわずに、光伝送装置としての信頼性を向上させ
ることができる。
て、入力信号は、その高レベルもしくは低レベルを、前
記レベルの遷移点からレベルのパルス幅で表わされる信
号に変換される。このパルス幅を十分小さくすることが
できるので、発光素子の負荷を軽減し、かつその機能を
全く損なわずに、光伝送装置としての信頼性を向上させ
ることができる。
【００１４】
【実施例】以下、本発明の各実施例を図１および図２を
参照して説明する。
参照して説明する。
【００１５】図１は、本発明の一実施例に係る光伝送装
置の概略構成図、図２（ａ）〜（ｋ）は、図１の実施例
に係る光伝送装置の各端子における信号波形図である。
図中、図３と同一符号は、同等部分であるので、詳細な
説明を省略し、新たな符号のみを説明する。
置の概略構成図、図２（ａ）〜（ｋ）は、図１の実施例
に係る光伝送装置の各端子における信号波形図である。
図中、図３と同一符号は、同等部分であるので、詳細な
説明を省略し、新たな符号のみを説明する。
【００１６】図１において、３、４は遅延回路、５、６
はＡＮＤゲート回路、７はＯＲゲート回路、１４は遅延
回路、１５はフリップフロップ回路である。
はＡＮＤゲート回路、７はＯＲゲート回路、１４は遅延
回路、１５はフリップフロップ回路である。
【００１７】また、（Ａ）から（Ｋ）までは上記各構成
素子の端子であり、ＶA 〜ＶK は、前記（Ａ）から
（Ｋ）までの各端子電圧である。これらの各構成素子に
より光伝送装置を構成している。
素子の端子であり、ＶA 〜ＶK は、前記（Ａ）から
（Ｋ）までの各端子電圧である。これらの各構成素子に
より光伝送装置を構成している。
【００１８】図１に示す如く、光送信装置の入力端子１
および入力端子２には、それぞれ図２（ａ）、（ｂ）に
示されるＶA、ＶBの信号を入力させる。
および入力端子２には、それぞれ図２（ａ）、（ｂ）に
示されるＶA、ＶBの信号を入力させる。
【００１９】まず、図２（ａ）に示される入力端子１に
入力されたＶA 信号と、入力端子２に入力させた図２
（ｂ）に示されるＶB 信号を遅延回路４でｔd2だけ遅延
させた信号、すなわち図２（ｄ）に示されるＶD 信号と
の論理積をＡＮＤゲート回路５より出力する。前記ＡＮ
Ｄゲート回路５からの出力ＶE の波形を図２（ｅ）に図
示する。
入力されたＶA 信号と、入力端子２に入力させた図２
（ｂ）に示されるＶB 信号を遅延回路４でｔd2だけ遅延
させた信号、すなわち図２（ｄ）に示されるＶD 信号と
の論理積をＡＮＤゲート回路５より出力する。前記ＡＮ
Ｄゲート回路５からの出力ＶE の波形を図２（ｅ）に図
示する。
【００２０】同様に、入力端子１に入力させた図２
（ａ）に示されるＶA 信号を遅延回路３でｔd1だけ遅延
させた信号、すなわち図２（ｃ）に示されるＶC 信号
と、入力端子２に入力させた図２（ｂ）に示されるＶB
信号との論理積をＡＮＤゲート回路６より出力する。前
記ＡＮＤゲート回路６からの出力ＶF の波形を図２
（ｆ）に図示する。
（ａ）に示されるＶA 信号を遅延回路３でｔd1だけ遅延
させた信号、すなわち図２（ｃ）に示されるＶC 信号
と、入力端子２に入力させた図２（ｂ）に示されるＶB
信号との論理積をＡＮＤゲート回路６より出力する。前
記ＡＮＤゲート回路６からの出力ＶF の波形を図２
（ｆ）に図示する。
【００２１】いま、前記ｔd2より前記ｔd1を小になるよ
うに設定し、ＡＮＤゲート回路５の出力とＡＮＤゲート
回路６の出力との論理和をＯＲゲート回路７より出力す
る。前記ＡＮＤゲート回路６からの出力ＶG の波形は、
図２（ｇ）に図示する。
うに設定し、ＡＮＤゲート回路５の出力とＡＮＤゲート
回路６の出力との論理和をＯＲゲート回路７より出力す
る。前記ＡＮＤゲート回路６からの出力ＶG の波形は、
図２（ｇ）に図示する。
【００２２】図２（ｇ）に示されるＶG の出力信号で
は、入力端子１からの信号、すなわち２（ａ）に示され
るＶA の立上り信号、低レベルから高レベルに遷移する
点で、パルス幅ｔd2のパルス信号を出力し、高レベルか
ら低レベルに遷移する点で、すなわち２（ｂ）に示され
るＶB の立下がり信号において、パルス幅ｔd1のパルス
信号を出力する。
は、入力端子１からの信号、すなわち２（ａ）に示され
るＶA の立上り信号、低レベルから高レベルに遷移する
点で、パルス幅ｔd2のパルス信号を出力し、高レベルか
ら低レベルに遷移する点で、すなわち２（ｂ）に示され
るＶB の立下がり信号において、パルス幅ｔd1のパルス
信号を出力する。
【００２３】そして、発光素子駆動回路素子８により、
発光素子９を駆動させることにより、図２（ｇ）のＶG
信号に対応した光信号１１が出力される。
発光素子９を駆動させることにより、図２（ｇ）のＶG
信号に対応した光信号１１が出力される。
【００２４】前記光信号１１の出力時間、すなわち、発
光素子９の動作時間は、パルス幅ｔd1とパルス幅ｔd2の
部分とすれば、遅延回路３の遅延時間ｔd1および遅延回
路４の遅延時間ｔd2をできるかぎり小にすることによ
り、前記発光素子９の動作時間を短くすることができ
る。
光素子９の動作時間は、パルス幅ｔd1とパルス幅ｔd2の
部分とすれば、遅延回路３の遅延時間ｔd1および遅延回
路４の遅延時間ｔd2をできるかぎり小にすることによ
り、前記発光素子９の動作時間を短くすることができ
る。
【００２５】光受信器では、前記光信号１１を受光素子
１２で受光し、変換回路１３では、図２（ｈ）に示すＶ
H のような図２（ｇ）に示されるような信号波形と同一
信号を再生する。
１２で受光し、変換回路１３では、図２（ｈ）に示すＶ
H のような図２（ｇ）に示されるような信号波形と同一
信号を再生する。
【００２６】前記再生された変換回路１３の信号を図示
（Ｈ）点で二分岐し、一方をフリップフロップ回路１５
のデータ入力とし、他方を遅延回路１４によりｔd3だけ
遅延させ、フリップフロップ回路１５のクロック入力と
する。図２（ｉ）は、前記遅延させた波形ＶI を示した
ものである。
（Ｈ）点で二分岐し、一方をフリップフロップ回路１５
のデータ入力とし、他方を遅延回路１４によりｔd3だけ
遅延させ、フリップフロップ回路１５のクロック入力と
する。図２（ｉ）は、前記遅延させた波形ＶI を示した
ものである。
【００２７】前記フリップフロップ回路１５において
は、図２（ｉ）に示されるＶI遅延波形の立上り時に、
他の一方のフリップフロップ回路１５のデータ入力が高
レベル〔１〕であるか、低レベル
は、図２（ｉ）に示されるＶI遅延波形の立上り時に、
他の一方のフリップフロップ回路１５のデータ入力が高
レベル〔１〕であるか、低レベル
〔０〕であるであるか
を判別して、前記〔１〕か、前記
を判別して、前記〔１〕か、前記
〔０〕かの出力信号を
発生させる。
発生させる。
【００２８】上記遅延時間ｔd3が前記ｔd1より小であれ
ば、出力信号すべてが前記〔１〕の出力となり、前記遅
延時間ｔd3が前記ｔd2より大であれば、出力信号すべて
が前記
ば、出力信号すべてが前記〔１〕の出力となり、前記遅
延時間ｔd3が前記ｔd2より大であれば、出力信号すべて
が前記
〔０〕の出力となる。
【００２９】そこで、ｔd1＜ｔd3＜ｔd2のように前記ｔ
d3を設定すれば、出力端子１、２のＶA 、ＶB の入力信
号の再生ができる。図２（ｊ）、（ｋ）は、ＶA 、ＶB
を再生した出力信号をＶJ 、ＶK を図示したものであ
る。
d3を設定すれば、出力端子１、２のＶA 、ＶB の入力信
号の再生ができる。図２（ｊ）、（ｋ）は、ＶA 、ＶB
を再生した出力信号をＶJ 、ＶK を図示したものであ
る。
【００３０】上記実施例によれば、発光素子の動作時間
を少なくすることにより、従来の光伝送装置の機能を全
く損なわず、信頼性を向上させたの光伝送装置を提供す
ることができる。
を少なくすることにより、従来の光伝送装置の機能を全
く損なわず、信頼性を向上させたの光伝送装置を提供す
ることができる。
【００３１】
【発明の効果】以上詳細に説明したように、本発明によ
れば、信号伝送中の発光素子の動作時間を短くし、この
発光素子への負荷を軽減することで信頼性を向上させた
光伝送装置を提供することができる。
れば、信号伝送中の発光素子の動作時間を短くし、この
発光素子への負荷を軽減することで信頼性を向上させた
光伝送装置を提供することができる。
【図１】本発明の一実施例に係る光伝送装置の概略構成
図である。
図である。
【図２】図１の実施例に係る光伝送装置の各端子におけ
る信号波形図である。
る信号波形図である。
【図３】従来の光伝送装置の概略構成図である。
１、２ 入力端子 ３、４ 遅延回路 ５、６ ＡＮＤゲート回路 ７ ＯＲゲート回路 ８ 発光素子駆動回路 ９ 発光素子 １０ 伝送路 １１ 光信号 １２ 受光素子 １３ 変換回路 １４ 遅延回路 １５ フリップフロップ回路 １６、１７ 出力端子 ｔd1、ｔd2、ｔd3 遅延時間 （Ａ）…（Ｋ） 各構成素子の端子 ＶA 、ＶB …ＶJ 、ＶK 各端子の電圧
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/04 10/06
Claims (2)
- 【請求項１】ディジタル電気入力信号に応じて発光素子
駆動手段により駆動され光信号を出力する発光素子を備
えた光送信器と、前記光信号を伝送する伝送路と、前記
伝送された光信号を受光する受光素子と、前記受光した
光信号に応じたディジタル電気信号に再生する受信回路
とからなる光受信器とから構成される光伝送装置におい
て、前記光送信器は、複数の遅延回路と、複数の論理回
路とを設け、差動入力信号の第一の信号と、前記差動入
力信号の第二の信号を前記一の遅延回路により遅延させ
た信号とから前記一の論理回路により論理積を出力さ
せ、前記第一の信号を前記他の一の遅延回路により遅延
させた信号と、前記第二の信号とから前記他の一の論理
回路により論理積を出力させ、前記第三の論理回路によ
り前記両論理積の論理和を出力させ、前記論理和出力を
前記発光素子駆動手段の入力とし、前記光受信器は、前
記受信回路の正転デイジタル信号を分岐させる分岐路
と、順序回路と、第三の遅延回路とを設け、前記順序回
路は、前記分岐路により分岐させた一のデイジタル信号
をデータ入力とし、前記分岐させた他の一のデイジタル
信号を前記第三の遅延回路により遅延させてクロック入
力とすることを特徴とする光伝送装置。 - 【請求項２】請求項１記載の光伝送装置において、前記
順序回路はＤタイプのフリップフロップ回路とし、前記
一の遅延回路による遅延時間を前記他の一の遅延回路に
よる遅延時間より小とし、前記第三の遅延回路により遅
延時間を、前記一の遅延回路による遅延時間と前記他の
一の遅延回路による遅延時間との中間値としたことを特
徴とする光伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6307428A JPH08163055A (ja) | 1994-12-12 | 1994-12-12 | 光伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6307428A JPH08163055A (ja) | 1994-12-12 | 1994-12-12 | 光伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08163055A true JPH08163055A (ja) | 1996-06-21 |
Family
ID=17968950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6307428A Pending JPH08163055A (ja) | 1994-12-12 | 1994-12-12 | 光伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08163055A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302703A (ja) * | 2008-06-11 | 2009-12-24 | Toshiba Corp | コンプリメンタリー光配線システム |
| JP2010136244A (ja) * | 2008-12-08 | 2010-06-17 | Toshiba Corp | 送信回路およびコンプリメンタリー光配線システム |
-
1994
- 1994-12-12 JP JP6307428A patent/JPH08163055A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302703A (ja) * | 2008-06-11 | 2009-12-24 | Toshiba Corp | コンプリメンタリー光配線システム |
| JP2010136244A (ja) * | 2008-12-08 | 2010-06-17 | Toshiba Corp | 送信回路およびコンプリメンタリー光配線システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897696B2 (en) | Duty-cycle adjustable buffer and method and method for operating same | |
| US6323706B1 (en) | Apparatus and method for edge based duty cycle conversion | |
| US6104364A (en) | Device for reducing output deviation in liquid crystal display driving device | |
| US4011516A (en) | Frequency correction arrangement | |
| JPS60113546A (ja) | 光送信器 | |
| EP0237898A2 (en) | Semiconductor large scale integrated circuit with noise cut circuit | |
| US7268603B2 (en) | Method and apparatus for reducing duty cycle distortion of an output signal | |
| US6741107B2 (en) | Synchronous clock generator for integrated circuits | |
| CN110070827B (zh) | Led显示屏驱动芯片、锁存信号生成方法及系统 | |
| GB2128832A (en) | Improvements in or relating to interface circuits for synchronisation signal generators | |
| US20020024360A1 (en) | Method for buffering an input signal | |
| JPH08163055A (ja) | 光伝送装置 | |
| US4355246A (en) | Transistor-transistor logic circuit | |
| US20040189391A1 (en) | Apparatus and method for reducing common-mode current in differential link | |
| JP2734415B2 (ja) | レーザダイオード駆動回路 | |
| JP3035817B2 (ja) | クロック再生装置 | |
| KR100278678B1 (ko) | 광결합소자의 스위칭 시간 보상 회로 | |
| JP2641890B2 (ja) | 半導体集積回路 | |
| JPH07221612A (ja) | インタフェース回路 | |
| JPH042024B2 (ja) | ||
| JPH02125356A (ja) | 双方向性バッファ回路 | |
| JPH0774788A (ja) | 高速光送信回路 | |
| JPH05110266A (ja) | ドライバ回路 | |
| KR19990052943A (ko) | 입력버퍼회로 | |
| JPH01126018A (ja) | 論理回路 |