JPH08162937A - Output circuit for semiconductor device - Google Patents
Output circuit for semiconductor deviceInfo
- Publication number
- JPH08162937A JPH08162937A JP6296066A JP29606694A JPH08162937A JP H08162937 A JPH08162937 A JP H08162937A JP 6296066 A JP6296066 A JP 6296066A JP 29606694 A JP29606694 A JP 29606694A JP H08162937 A JPH08162937 A JP H08162937A
- Authority
- JP
- Japan
- Prior art keywords
- type mos
- mos transistor
- signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明はマイクロコンピュータ
などの半導体装置の出力回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output circuit of a semiconductor device such as a microcomputer.
【０００２】[0002]
【従来の技術】図４に内部回路と出力回路からなる例え
ばマイクロコンピュータなどの従来の半導体装置を示
す。図４において、半導体装置の出力回路は、内部回路
１４の微弱な出力信号を増幅して出力するためのもの
で、電流駆動能力の小さなＰ型ＭＯＳトランジスタ１１
と電流駆動能力の小さなＮ型ＭＯＳトランジスタ１２と
が直列に接続され、それらの接続点に信号出力用端子１
３を接続し、Ｐ型ＭＯＳトランジスタ１１およびＮ型Ｍ
ＯＳトランジスタ１２のゲートに共通に内部回路１４の
出力信号が加えられ、内部回路１４の出力信号でＰ型Ｍ
ＯＳトランジスタ１１とＮ型ＭＯＳトランジスタ１２が
直接駆動されていた。なお、出力回路は半導体装置に多
数設けられているが、図示は１個のみとしている。2. Description of the Related Art FIG. 4 shows a conventional semiconductor device including an internal circuit and an output circuit, such as a microcomputer. 4, the output circuit of the semiconductor device is for amplifying and outputting a weak output signal of the internal circuit 14, and the P-type MOS transistor 11 having a small current driving capability.
And an N-type MOS transistor 12 having a small current driving capability are connected in series, and a signal output terminal 1 is connected at their connection point.
3 are connected, and a P-type MOS transistor 11 and an N-type M are connected.
The output signal of the internal circuit 14 is commonly applied to the gates of the OS transistors 12, and the P-type M
The OS transistor 11 and the N-type MOS transistor 12 were directly driven. Although many output circuits are provided in the semiconductor device, only one is shown in the figure.
【０００３】上記のような図４のような半導体装置で
は、出荷前にファンクションテスト、出力電流テストお
よび出力リーク電流テストが行われる。ファンクション
テストは、内部回路１４である例えばマイクロコンピュ
ータを動作させ、指定する信号出力用端子１３に希望す
る信号値（“Ｈ”または“Ｌ”）が出力されるか否かを
調べるテストである。この際、信号出力用端子１３にテ
スタ（評価装置）を接続してその信号レベルを測定する
が、信号出力用端子１３に流れる電流が少ないと、測定
に時間がかかる。In the semiconductor device as shown in FIG. 4 as described above, a function test, an output current test and an output leak current test are performed before shipment. The function test is a test for operating the internal circuit 14, for example, a microcomputer to check whether a desired signal value (“H” or “L”) is output to the designated signal output terminal 13. At this time, a tester (evaluation device) is connected to the signal output terminal 13 to measure the signal level thereof, but if the current flowing to the signal output terminal 13 is small, the measurement takes time.
【０００４】また、出力電流テストは、Ｐ型ＭＯＳトラ
ンジスタ１１を流れて信号出力用端子１３から流出する
電流または信号出力用端子１３から流入してＮ型ＭＯＳ
トランジスタ１２に流れる電流の値を調べるテストであ
る。さらに、出力リーク電流テストは、Ｐ型ＭＯＳトラ
ンジスタ１１のゲートを“Ｈ”にし、Ｎ型ＭＯＳトラン
ジスタ１２のゲートを“Ｌ”にすることにより、Ｐ型Ｍ
ＯＳトランジスタ１１およびＮ型ＭＯＳトランジスタ１
２を全てオフにし、Ｐ型ＭＯＳトランジスタ１１および
Ｎ型ＭＯＳトランジスタ１２の各ソースの電圧ＶDD，Ｖ
SSを選択的に信号出力用端子１３に印加してＰ型ＭＯＳ
トランジスタ１１とＮ型ＭＯＳトランジスタ１２に電流
が流れるか否かを調べるテストであり、その電流値は通
常はほぼ０μＡである。In the output current test, a current flowing through the P-type MOS transistor 11 and flowing out from the signal output terminal 13 or a current flowing from the signal output terminal 13 and flowing into the N-type MOS transistor 13 is used.
This is a test for checking the value of the current flowing through the transistor 12. Further, the output leakage current test is performed by setting the gate of the P-type MOS transistor 11 to “H” and the gate of the N-type MOS transistor 12 to “L”.
OS transistor 11 and N-type MOS transistor 1
2 are all turned off, and the voltages V DD and V of the sources of the P-type MOS transistor 11 and the N-type MOS transistor 12 are turned on.
By selectively applying SS to the signal output terminal 13, P-type MOS
This is a test for checking whether or not a current flows through the transistor 11 and the N-type MOS transistor 12, and the current value is usually about 0 μA.
【０００５】[0005]
【発明が解決しようとする課題】図４の半導体装置の出
力回路では、Ｐ型ＭＯＳトランジスタ１１およびＮ型Ｍ
ＯＳトランジスタ１２の電流駆動能力が小さいため、内
部回路１４の出力信号が信号出力用端子１３に現れて安
定するまでの遅延時間が大きく、そのため内部回路１４
の出力信号が発生してからテスタで信号出力用端子１３
の出力レベルを認識するまでの時間が長くなり、ファン
クションテストの高速化ができず、その効率が悪かっ
た。In the output circuit of the semiconductor device shown in FIG. 4, a P-type MOS transistor 11 and an N-type M transistor are provided.
Since the current drive capability of the OS transistor 12 is small, the delay time until the output signal of the internal circuit 14 appears at the signal output terminal 13 and stabilizes is large, and therefore the internal circuit 14
After the output signal is generated, the signal output terminal 13
It took a long time to recognize the output level of, and the function test could not be speeded up, resulting in poor efficiency.
【０００６】また、内部回路１４の動作によりその出力
信号が変化するため、Ｐ型ＭＯＳトランジスタ１１の出
力電流テストをする際は内部回路１４の出力信号が
“Ｈ”になるタイミングでテストをする必要があり、ま
たＮ型ＭＯＳトランジスタ１２の出力電流テストの際は
内部回路１４の出力信号が“Ｌ”になるタイミングでテ
ストをする必要があり、出力電流テストの効率が悪かっ
た。Since the output signal of the internal circuit 14 is changed by the operation of the internal circuit 14, when the output current of the P-type MOS transistor 11 is tested, it is necessary to perform the test at the timing when the output signal of the internal circuit 14 becomes "H". In addition, the output current test of the N-type MOS transistor 12 needs to be performed at the timing when the output signal of the internal circuit 14 becomes "L", and the efficiency of the output current test is poor.
【０００７】また、内部回路１４の出力信号が必ずＰ型
ＭＯＳトランジスタ１１およびＮ型ＭＯＳトランジスタ
１２の何れか一方を駆動（オン）してしまうため、Ｐ型
ＭＯＳトランジスタ１１とＮ型ＭＯＳトランジスタ１２
の出力リーク電流テストの効率も悪かった。このような
従来の半導体装置の出力回路を用いて、ファンクション
テスト、出力電流テストおよび出力リーク電流テストを
行うと、半導体装置の高集積化を進めるとテストに要す
る時間が増大し、安価な半導体装置を提供できなくな
る。Further, since the output signal of the internal circuit 14 drives (turns on) one of the P-type MOS transistor 11 and the N-type MOS transistor 12 without fail, the P-type MOS transistor 11 and the N-type MOS transistor 12 are turned on.
The output leakage current test of was also inefficient. When a function test, an output current test, and an output leakage current test are performed using the output circuit of such a conventional semiconductor device, the time required for the test increases as the degree of integration of the semiconductor device increases, and the cost of the semiconductor device is reduced. Cannot be provided.
【０００８】この発明の目的は、ファンクションテス
ト、出力電流テストおよび出力リーク電流テストの効率
を高めることができる半導体装置の出力回路を提供する
ことである。An object of the present invention is to provide an output circuit of a semiconductor device which can improve the efficiency of a function test, an output current test and an output leakage current test.
【０００９】[0009]
【課題を解決するための手段】この発明の半導体装置の
出力回路は、電流駆動能力の大きい第１のＰ型ＭＯＳト
ランジスタと電流駆動能力の大きい第１のＮ型ＭＯＳト
ランジスタとを直列に接続し、電流駆動能力の小さい第
２のＰ型ＭＯＳトランジスタと電流駆動能力の小さい第
２のＮ型ＭＯＳトランジスタとを直列に接続し、第１の
Ｐ型ＭＯＳトランジスタおよび第１のＮ型ＭＯＳトラン
ジスタの接続点と第２のＰ型ＭＯＳトランジスタおよび
第２のＮ型ＭＯＳトランジスタの接続点に信号出力用端
子を共通に接続し、第１のＰ型ＭＯＳトランジスタと第
１のＮ型ＭＯＳトランジスタと第２のＰ型ＭＯＳトラン
ジスタと第２のＮ型ＭＯＳトランジスタをそれぞれ制御
する第１ないし第４の制御回路を設けている。According to an output circuit of a semiconductor device of the present invention, a first P-type MOS transistor having a large current driving capability and a first N-type MOS transistor having a large current driving capability are connected in series. Connecting a second P-type MOS transistor having a small current driving capability and a second N-type MOS transistor having a small current driving capability in series, and connecting the first P-type MOS transistor and the first N-type MOS transistor A signal output terminal is commonly connected to a connection point of the second P-type MOS transistor and the second N-type MOS transistor, and the first P-type MOS transistor, the first N-type MOS transistor, and the second First to fourth control circuits for respectively controlling the P-type MOS transistor and the second N-type MOS transistor are provided.
【００１０】第１の制御回路は、信号出力用端子を信号
出力状態とフローティング状態とに切り替えるための第
１の制御信号と第１のＰ型ＭＯＳトランジスタおよび第
１のＮ型ＭＯＳトランジスタの駆動（オン）・非駆動
（オフ）を切り替えるための第２の制御信号と半導体装
置の内部回路の出力信号とを入力として第１のＰ型ＭＯ
Ｓトランジスタを制御する。The first control circuit drives the first control signal for switching the signal output terminal between the signal output state and the floating state and the driving of the first P-type MOS transistor and the first N-type MOS transistor ( The first P-type MO is input with the second control signal for switching on / off (off) and the output signal of the internal circuit of the semiconductor device as inputs.
Control the S-transistor.
【００１１】第２の制御回路は、第１の制御信号と第２
の制御信号と半導体装置の内部回路の出力信号とを入力
として第１のＮ型ＭＯＳトランジスタを制御する。第３
の制御回路は、第１の制御信号と第２のＰ型ＭＯＳトラ
ンジスタを他の信号とは無関係に駆動するための第３の
制御信号と半導体装置の内部回路の出力信号とを入力と
して第２のＰ型ＭＯＳトランジスタを制御する。The second control circuit includes a first control signal and a second control signal.
Control signal and the output signal of the internal circuit of the semiconductor device as an input to control the first N-type MOS transistor. Third
The second control circuit receives the first control signal, the third control signal for driving the second P-type MOS transistor independently of the other signals, and the output signal of the internal circuit of the semiconductor device as the second control signal. Control the P-type MOS transistor.
【００１２】第４の制御回路は、第１の制御信号と第２
のＮ型ＭＯＳトランジスタを他の信号とは無関係に駆動
するための第４の制御信号と半導体装置の内部回路の出
力信号とを入力として第２のＮ型ＭＯＳトランジスタを
制御する。The fourth control circuit includes a first control signal and a second control signal.
The second N-type MOS transistor is controlled by inputting a fourth control signal for driving the N-type MOS transistor regardless of other signals and an output signal of the internal circuit of the semiconductor device.
【００１３】[0013]
【作用】通常動作時には、第１の制御信号を“Ｈ”と
し、第２の制御信号を“Ｌ”とし、第３の制御信号を
“Ｌ”とし、第４の制御信号を“Ｌ”とする。このと
き、第１の制御回路は、内部回路の出力信号の状態にか
かわらず第１のＰ型ＭＯＳトランジスタを駆動しない。
第２の制御回路は、内部回路の出力信号の状態にかかわ
らず第１のＮ型ＭＯＳトランジスタを駆動しない。第３
の制御回路は、内部回路の出力信号の状態に応じて第２
のＰ型ＭＯＳトランジスタの駆動・非駆動を切り替え
る。第４の制御回路は、内部回路の出力信号の状態に応
じて第２のＮ型ＭＯＳトランジスタの非駆動・駆動を切
り替える。この結果、内部回路の出力信号の状態に対応
して信号出力用端子に現れる信号が変化する。In normal operation, the first control signal is "H", the second control signal is "L", the third control signal is "L", and the fourth control signal is "L". To do. At this time, the first control circuit does not drive the first P-type MOS transistor regardless of the state of the output signal of the internal circuit.
The second control circuit does not drive the first N-type MOS transistor regardless of the state of the output signal of the internal circuit. Third
Of the control circuit of the second circuit according to the state of the output signal of the internal circuit.
The P-type MOS transistor is switched between driving and non-driving. The fourth control circuit switches non-driving / driving of the second N-type MOS transistor according to the state of the output signal of the internal circuit. As a result, the signal appearing at the signal output terminal changes according to the state of the output signal of the internal circuit.
【００１４】ファンクションテスト時は、第１の制御信
号を“Ｈ”とし、第２の制御信号を“Ｈ”とし、第３の
制御信号を“Ｌ”とし、第４の制御信号を“Ｌ”とす
る。このとき、第１の制御回路は、内部回路の出力信号
の状態に応じて第１のＰ型ＭＯＳトランジスタの駆動・
非駆動を切り替える。第２の制御回路は、内部回路の出
力信号の状態に応じて第１のＮ型ＭＯＳトランジスタの
非駆動・駆動を切り替える。第３の制御回路は、内部回
路の出力信号の状態に応じて第２のＰ型ＭＯＳトランジ
スタの駆動・非駆動を切り替える。第４の制御回路は、
内部回路の出力信号の状態に応じて第２のＮ型ＭＯＳト
ランジスタの非駆動・駆動を切り替える。この結果、内
部回路の出力信号の状態に対応して信号出力用端子に現
れる信号が変化するが、内部回路の出力信号の状態に応
じて電流駆動能力の大きい第１のＰ型ＭＯＳトランジス
タと電流駆動能力の大きい第１のＮ型ＭＯＳトランジス
タが動作することになるので、信号の立ち上がりおよび
立ち下がりが早くなって信号出力用端子の電圧レベルが
定常状態になるまでの時間を短くでき、ファンクション
テストの高速化を図ることができる。In the function test, the first control signal is "H", the second control signal is "H", the third control signal is "L", and the fourth control signal is "L". And At this time, the first control circuit drives the first P-type MOS transistor according to the state of the output signal of the internal circuit.
Switch non-drive. The second control circuit switches non-driving / driving of the first N-type MOS transistor according to the state of the output signal of the internal circuit. The third control circuit switches driving / non-driving of the second P-type MOS transistor according to the state of the output signal of the internal circuit. The fourth control circuit is
The non-driving / driving of the second N-type MOS transistor is switched according to the state of the output signal of the internal circuit. As a result, the signal appearing at the signal output terminal changes in accordance with the state of the output signal of the internal circuit, but the first P-type MOS transistor having a large current driving capability and the current are changed according to the state of the output signal of the internal circuit. Since the first N-type MOS transistor having a large driving capability operates, the rise and fall of signals can be accelerated and the time required for the voltage level of the signal output terminal to reach a steady state can be shortened. Can be speeded up.
【００１５】第２のＰ型ＭＯＳトランジスタの出力電流
テスト時は、第１の制御信号を“Ｌ”とし、第２の制御
信号を“Ｌ”（“Ｈ”でもよい）とし、第３の制御信号
を“Ｈ”とし、第４の制御信号を“Ｌ”とする。このと
き、第１の制御回路は、内部回路の出力信号の状態にか
かわらず第１のＰ型ＭＯＳトランジスタを駆動しない。
第２の制御回路は、内部回路の出力信号の状態にかかわ
らず第１のＮ型ＭＯＳトランジスタを駆動しない。第３
の制御回路は、内部回路の出力信号の状態にかかわらず
第２のＰ型ＭＯＳトランジスタを駆動する。第４の制御
回路は、内部回路の出力信号の状態にかかわらず第２の
Ｎ型ＭＯＳトランジスタを駆動しない。この結果、第２
のＰ型ＭＯＳトランジスタを流れて信号出力用端子より
流出する出力電流が計測できるが、第３の制御信号およ
び第４の制御信号により他の信号（第１の制御信号、第
２の制御信号および内部回路の出力信号の状態）とは無
関係に第２のＰ型ＭＯＳトランジスタを駆動することが
できるので、第２のＰ型ＭＯＳトランジスタの出力電流
テストの効率化を達成できる。During the output current test of the second P-type MOS transistor, the first control signal is set to "L", the second control signal is set to "L" (may be "H"), and the third control is performed. The signal is "H" and the fourth control signal is "L". At this time, the first control circuit does not drive the first P-type MOS transistor regardless of the state of the output signal of the internal circuit.
The second control circuit does not drive the first N-type MOS transistor regardless of the state of the output signal of the internal circuit. Third
Control circuit drives the second P-type MOS transistor regardless of the state of the output signal of the internal circuit. The fourth control circuit does not drive the second N-type MOS transistor regardless of the state of the output signal of the internal circuit. As a result, the second
The output current flowing through the P-type MOS transistor and flowing out of the signal output terminal can be measured, but other signals (the first control signal, the second control signal, and the second control signal) can be measured by the third control signal and the fourth control signal. Since it is possible to drive the second P-type MOS transistor regardless of the state of the output signal of the internal circuit, it is possible to improve the efficiency of the output current test of the second P-type MOS transistor.
【００１６】第２のＮ型ＭＯＳトランジスタの出力電流
テスト時は、第１の制御信号を“Ｌ”とし、第２の制御
信号を“Ｌ”（“Ｈ”でもよい）とし、第３の制御信号
を“Ｌ”とし、第４の制御信号を“Ｈ”とする。このと
き、第１の制御回路は、内部回路の出力信号の状態にか
かわらず第１のＰ型ＭＯＳトランジスタを駆動しない。
第２の制御回路は、内部回路の出力信号の状態にかかわ
らず第１のＮ型ＭＯＳトランジスタを駆動しない。第３
の制御回路は、内部回路の出力信号の状態にかかわらず
第２のＰ型ＭＯＳトランジスタを駆動しない。第４の制
御回路は、内部回路の出力信号の状態にかかわらず第２
のＮ型ＭＯＳトランジスタを駆動する。この結果、信号
出力端子より流入して第２のＮ型ＭＯＳトランジスタを
流れる出力電流が計測できるが、第３の制御信号および
第４の制御信号により他の信号（第１の制御信号、第２
の制御信号および内部回路の出力信号の状態）とは無関
係に第２のＮ型ＭＯＳトランジスタを駆動することがで
きるので、第２のＮ型ＭＯＳトランジスタの出力電流テ
ストの効率化を達成できる。During the output current test of the second N-type MOS transistor, the first control signal is set to "L", the second control signal is set to "L" (may be "H"), and the third control is performed. The signal is "L" and the fourth control signal is "H". At this time, the first control circuit does not drive the first P-type MOS transistor regardless of the state of the output signal of the internal circuit.
The second control circuit does not drive the first N-type MOS transistor regardless of the state of the output signal of the internal circuit. Third
The control circuit does not drive the second P-type MOS transistor regardless of the state of the output signal of the internal circuit. The fourth control circuit controls the second control circuit regardless of the state of the output signal of the internal circuit.
Drive the N-type MOS transistor. As a result, the output current flowing from the signal output terminal and flowing through the second N-type MOS transistor can be measured, but other signals (the first control signal, the second control signal, the second control signal, the second control signal, and the fourth control signal) can be measured.
Since it is possible to drive the second N-type MOS transistor regardless of the control signal and the state of the output signal of the internal circuit, the efficiency of the output current test of the second N-type MOS transistor can be achieved.
【００１７】出力リーク電流テスト時は、第１の制御信
号を“Ｌ”とし、第２の制御信号を“Ｌ”（“Ｈ”でも
よい）とし、第３の制御信号を“Ｌ”とし、第４の制御
信号を“Ｌ”とする。このとき、第１の制御回路は、内
部回路の出力信号の状態にかかわらず第１のＰ型ＭＯＳ
トランジスタを駆動しない。第２の制御回路は、内部回
路の出力信号の状態にかかわらず第１のＮ型ＭＯＳトラ
ンジスタを駆動しない。第３の制御回路は、内部回路の
出力信号の状態にかかわらず第２のＰ型ＭＯＳトランジ
スタを駆動しない。第４の制御回路は、内部回路の出力
信号の状態にかかわらず第２のＮ型ＭＯＳトランジスタ
を駆動しない。この結果、信号出力用端子に第２のＮ型
ＭＯＳトランジスタのソース電圧を加えることにより、
第２のＰ型ＭＯＳトランジスタの出力リーク電流を計測
できる。同様にして、信号出力用端子に第２のＰ型ＭＯ
Ｓトランジスタのソース電圧を加えることにより、第２
のＮ型ＭＯＳトランジスタの出力リーク電流を計測でき
る。この場合、第１の制御信号により第１および第２の
Ｐ型ＭＯＳトランジスタと第１および第２のＮ型ＭＯＳ
トランジスタを駆動しないことで信号出力用端子をフロ
ーティング状態にできるので、出力リーク電流テストの
効率化を図ることができる。During the output leakage current test, the first control signal is set to "L", the second control signal is set to "L" (may be "H"), and the third control signal is set to "L". The fourth control signal is "L". At this time, the first control circuit controls the first P-type MOS regardless of the state of the output signal of the internal circuit.
Do not drive the transistor. The second control circuit does not drive the first N-type MOS transistor regardless of the state of the output signal of the internal circuit. The third control circuit does not drive the second P-type MOS transistor regardless of the state of the output signal of the internal circuit. The fourth control circuit does not drive the second N-type MOS transistor regardless of the state of the output signal of the internal circuit. As a result, by applying the source voltage of the second N-type MOS transistor to the signal output terminal,
The output leakage current of the second P-type MOS transistor can be measured. Similarly, the second P-type MO is connected to the signal output terminal.
By applying the source voltage of the S transistor, the second
The output leakage current of the N-type MOS transistor can be measured. In this case, the first and second P-type MOS transistors and the first and second N-type MOS transistors are controlled by the first control signal.
Since the signal output terminal can be in a floating state by not driving the transistor, the efficiency of the output leakage current test can be improved.
【００１８】[0018]
【実施例】以下、この発明の一実施例を図１ないし図３
を参照して説明する。図１に内部回路と出力回路からな
る例えばマイクロコンピュータなどのこの発明の一実施
例の半導体装置を示す。図１において、この半導体装置
の出力回路は、内部回路１０の微弱な出力信号を増幅し
て出力するためのもので、電流駆動能力の大きい第１の
Ｐ型ＭＯＳトランジスタ２と電流駆動能力の大きい第１
のＮ型ＭＯＳトランジスタ４とを直列に接続し、電流駆
動能力の小さい第２のＰ型ＭＯＳトランジスタ６と電流
駆動能力の小さい第２のＮ型ＭＯＳトランジスタ８とを
直列に接続し、第１のＰ型ＭＯＳトランジスタ２および
第１のＮ型ＭＯＳトランジスタ４の接続点と第２のＰ型
ＭＯＳトランジスタ６および第２のＮ型ＭＯＳトランジ
スタ８の接続点に信号出力用端子９を共通に接続し、第
１のＰ型ＭＯＳトランジスタ２と第１のＮ型ＭＯＳトラ
ンジスタ４と第２のＰ型ＭＯＳトランジスタ６と第２の
Ｎ型ＭＯＳトランジスタ８をそれぞれ制御する第１ない
し第４の制御回路１，３，５，７を設けている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described below with reference to FIGS.
Will be described with reference to. FIG. 1 shows a semiconductor device including an internal circuit and an output circuit according to an embodiment of the present invention, such as a microcomputer. In FIG. 1, an output circuit of this semiconductor device is for amplifying and outputting a weak output signal of the internal circuit 10. The output circuit of the semiconductor device has a first P-type MOS transistor 2 having a large current driving capability and a large current driving capability. First
Connected in series with the second N-type MOS transistor 4 having a small current driving capability and the second N-type MOS transistor 8 having a small current driving capability are connected in series. A signal output terminal 9 is commonly connected to a connection point between the P-type MOS transistor 2 and the first N-type MOS transistor 4 and a connection point between the second P-type MOS transistor 6 and the second N-type MOS transistor 8. First to fourth control circuits 1 and 3 for controlling the first P-type MOS transistor 2, the first N-type MOS transistor 4, the second P-type MOS transistor 6 and the second N-type MOS transistor 8, respectively. , 5, 7 are provided.
【００１９】第１の制御回路１は、例えばＮＡＮＤ回路
１ａからなり、信号出力用端子９を信号出力状態とフロ
ーティング状態とに切り替えるためのＯＥ信号（第１の
制御信号）と第１のＰ型ＭＯＳトランジスタ２および第
１のＮ型ＭＯＳトランジスタ４のオン・オフを切り替え
るためのＢＵＦ信号（第２の制御信号）と半導体装置の
内部回路１０の出力信号とを入力として第１のＰ型ＭＯ
Ｓトランジスタ２を制御する。The first control circuit 1 comprises, for example, a NAND circuit 1a, and has an OE signal (first control signal) for switching the signal output terminal 9 between a signal output state and a floating state and a first P type. The BUF signal (second control signal) for switching ON / OFF of the MOS transistor 2 and the first N-type MOS transistor 4 and the output signal of the internal circuit 10 of the semiconductor device are input to the first P-type MO transistor.
Control the S-transistor 2.
【００２０】第２の制御回路３は、例えばＡＮＤ回路３
ａと反転回路３ｂ，３ｃからなり、ＯＥ信号とＢＵＦ信
号と半導体装置の内部回路１０の出力信号とを入力とし
て第１のＮ型ＭＯＳトランジスタ４を制御する。第３の
制御回路５は、例えばＡＮＤ回路５ａとＮＯＲ回路５ｂ
からなり、ＯＥ信号と第２のＰ型ＭＯＳトランジスタ６
を他の信号とは無関係に駆動するためのＰＴＥＳＴ信号
（第３の制御信号）と半導体装置の内部回路１０の出力
信号とを入力として第２のＰ型ＭＯＳトランジスタ６を
制御する。The second control circuit 3 is, for example, an AND circuit 3
a and inverting circuits 3b and 3c, and controls the first N-type MOS transistor 4 by using the OE signal, the BUF signal, and the output signal of the internal circuit 10 of the semiconductor device as inputs. The third control circuit 5 includes, for example, an AND circuit 5a and a NOR circuit 5b.
Consisting of the OE signal and the second P-type MOS transistor 6
The second P-type MOS transistor 6 is controlled by inputting the PTEST signal (third control signal) for driving the P.sub.1 independent of other signals and the output signal of the internal circuit 10 of the semiconductor device.
【００２１】第４の制御回路７は、例えばＡＮＤ回路７
ａとＯＲ回路７ｂと反転回路７ｃ，７ｄからなり、ＯＥ
信号と第２のＮ型ＭＯＳトランジスタ８を他の信号とは
無関係に駆動するためのＮＴＥＳＴ信号（第４の制御信
号）と半導体装置の内部回路１０の出力信号とを入力と
して第２のＮ型ＭＯＳトランジスタ８を制御する。上記
において、ＰＴＥＳＴ信号とＮＴＥＳＴ信号とは、半導
体装置の内部回路１０により、同時には“Ｈ”とならな
いように、つまり、一方が“Ｈ”となると、他方が必ず
“Ｌ”となるように制御されているので、第２のＰ型Ｍ
ＯＳトランジスタ６および第２のＮ型ＭＯＳトランジス
タ８が同時にオンになることはなく、短絡電流が流れる
ことはない。また、ＰＴＥＳＴ信号とＮＴＥＳＴ信号と
は、半導体装置をテストするときにしか“Ｈ”にならな
い。また、他の信号というのは、ＯＥ信号，ＢＵＦ信
号，内部回路１０の出力信号のことをいい、無関係とい
うは、ＰＴＥＳＴ信号またはＮＴＥＳＴ信号が“Ｈ”に
なれば、ＯＥ信号，ＢＵＦ信号，内部回路１０の出力信
号に関係なく、第２のＰ型ＭＯＳトランジスタ８または
第２のＮ型ＭＯＳトランジスタ８をオンにできることを
意味する。The fourth control circuit 7 is, for example, an AND circuit 7.
a, an OR circuit 7b, and inverting circuits 7c and 7d,
Signal and the NTEST signal (fourth control signal) for driving the second N-type MOS transistor 8 independently of other signals, and the output signal of the internal circuit 10 of the semiconductor device as the second N-type It controls the MOS transistor 8. In the above, the PTEST signal and the NTEST signal are controlled by the internal circuit 10 of the semiconductor device so as not to be "H" at the same time, that is, when one is "H", the other is always "L". The second P-type M
The OS transistor 6 and the second N-type MOS transistor 8 do not turn on at the same time, and a short circuit current does not flow. Further, the PTEST signal and the NTEST signal become "H" only when testing the semiconductor device. The other signals refer to the OE signal, the BUF signal, and the output signal of the internal circuit 10. The irrelevant signal is that if the PTEST signal or the NTEST signal becomes "H", the OE signal, the BUF signal, the internal signal, and the like. This means that the second P-type MOS transistor 8 or the second N-type MOS transistor 8 can be turned on regardless of the output signal of the circuit 10.
【００２２】つぎに、この半導体装置の出力回路の動作
を説明する。通常動作時には、ＯＥ信号を“Ｈ”とし、
ＢＵＦ信号を“Ｌ”とし、ＰＴＥＳＴ信号を“Ｌ”と
し、ＮＴＥＳＴ信号を“Ｌ”とする。このとき、第１の
制御回路１は、内部回路１０の出力信号の状態にかかわ
らず第１のＰ型ＭＯＳトランジスタ２をオフにする。第
２の制御回路３は、内部回路１０の出力信号の状態にか
かわらず第１のＮ型ＭＯＳトランジスタ４をオフにす
る。第３の制御回路５は、内部回路１０の出力信号の状
態に応じて第２のＰ型ＭＯＳトランジスタ６をオン・オ
フさせる。第４の制御回路７は、内部回路１０の出力信
号の状態に応じて第２のＮ型ＭＯＳトランジスタ８をオ
フ・オンさせる。この結果、内部回路１０の出力信号の
状態に対応して信号出力用端子９に現れる信号が変化す
る。この状態では、第２のＰ型ＭＯＳトランジスタ６お
よび第２のＮ型ＭＯＳトランジスタ８の駆動能力が小さ
いので、信号出力用端子９に現れる信号の立ち上がりお
よび立ち下がりが遅れ、信号レベルが定常状態になるま
での時間が長くなり、ファンクションテストを行うのに
長い時間を要する。Next, the operation of the output circuit of this semiconductor device will be described. During normal operation, set the OE signal to "H"
The BUF signal is set to "L", the PTEST signal is set to "L", and the NTEST signal is set to "L". At this time, the first control circuit 1 turns off the first P-type MOS transistor 2 regardless of the state of the output signal of the internal circuit 10. The second control circuit 3 turns off the first N-type MOS transistor 4 regardless of the state of the output signal of the internal circuit 10. The third control circuit 5 turns on / off the second P-type MOS transistor 6 according to the state of the output signal of the internal circuit 10. The fourth control circuit 7 turns on / off the second N-type MOS transistor 8 according to the state of the output signal of the internal circuit 10. As a result, the signal appearing at the signal output terminal 9 changes according to the state of the output signal of the internal circuit 10. In this state, since the driving ability of the second P-type MOS transistor 6 and the second N-type MOS transistor 8 is small, the rising and falling edges of the signal appearing at the signal output terminal 9 are delayed, and the signal level becomes a steady state. It takes a long time to perform, and it takes a long time to perform a function test.
【００２３】ファンクションテスト時は、ＯＥ信号を
“Ｈ”とし、ＢＵＦ信号を“Ｈ”とし、ＰＴＥＳＴ信号
を“Ｌ”とし、ＮＴＥＳＴ信号を“Ｌ”とする。このと
き、第１の制御回路１は、内部回路１０の出力信号の状
態に応じて第１のＰ型ＭＯＳトランジスタ２をオン・オ
フさせる。第２の制御回路３は、内部回路１０の出力信
号の状態に応じて第１のＮ型ＭＯＳトランジスタ４をオ
フ・オンさせる。第３の制御回路５は、内部回路１０の
出力信号の状態に応じて第２のＰ型ＭＯＳトランジスタ
６をオン・オフさせる。第４の制御回路７は、内部回路
１０の出力信号の状態に応じて第２のＮ型ＭＯＳトラン
ジスタ８をオフ・オンさせる。この結果、内部回路１０
の出力信号の状態に対応して信号出力用端子９に現れる
信号が変化するが、内部回路１０の出力信号の状態に応
じて電流駆動能力の大きい第１のＰ型ＭＯＳトランジス
タ２と電流駆動能力の大きい第１のＮ型ＭＯＳトランジ
スタ４が動作することになるので、信号の立ち上がりお
よび立ち下がりが早くなって信号出力用端子９の電圧レ
ベルが定常状態になるまでの時間を短くでき、ファンク
ションテストの高速化を図ることができる。In the function test, the OE signal is "H", the BUF signal is "H", the PTEST signal is "L", and the NTEST signal is "L". At this time, the first control circuit 1 turns on / off the first P-type MOS transistor 2 according to the state of the output signal of the internal circuit 10. The second control circuit 3 turns on / off the first N-type MOS transistor 4 according to the state of the output signal of the internal circuit 10. The third control circuit 5 turns on / off the second P-type MOS transistor 6 according to the state of the output signal of the internal circuit 10. The fourth control circuit 7 turns on / off the second N-type MOS transistor 8 according to the state of the output signal of the internal circuit 10. As a result, the internal circuit 10
Although the signal appearing at the signal output terminal 9 changes in accordance with the state of the output signal of, the first P-type MOS transistor 2 having a large current driving capability and the current driving capability depending on the state of the output signal of the internal circuit 10. Since the first N-type MOS transistor 4 having a large value operates, the rise and fall of the signal can be accelerated and the time until the voltage level of the signal output terminal 9 reaches the steady state can be shortened. Can be speeded up.
【００２４】第２のＰ型ＭＯＳトランジスタ６の出力電
流テスト時は、ＯＥ信号を“Ｌ”とし、ＢＵＦ信号を
“Ｌ”（“Ｈ”でもよい）とし、ＰＴＥＳＴ信号を
“Ｈ”とし、ＮＴＥＳＴ信号を“Ｌ”とする。このと
き、第１の制御回路１は、内部回路１０の出力信号の状
態にかかわらず第１のＰ型ＭＯＳトランジスタ２をオフ
にする。第２の制御回路３は、内部回路１０の出力信号
の状態にかかわらず第１のＮ型ＭＯＳトランジスタ４を
オフにする。第３の制御回路５は、内部回路１０の出力
信号の状態にかかわらず第２のＰ型ＭＯＳトランジスタ
６をオンにする。第４の制御回路７は、内部回路１０の
出力信号の状態にかかわらず第２のＮ型ＭＯＳトランジ
スタ８をオフにする。この結果、第２のＰ型ＭＯＳトラ
ンジスタ６を流れて信号出力用端子９より流出する出力
電流が計測できるが、ＰＴＥＳＴ信号およびＮＴＥＳＴ
信号により他の信号（ＯＥ信号、ＢＵＦ信号および内部
回路１０の出力信号の状態）とは無関係に第２のＰ型Ｍ
ＯＳトランジスタ６を駆動することができるので、第２
のＰ型ＭＯＳトランジスタ６の出力電流テストを任意の
タイミングで行うことができ、第２のＰ型ＭＯＳトラン
ジスタ６の出力電流テストの効率化を達成できる。な
お、半導体装置の全ての信号出力用端子９について、Ｐ
ＴＥＳＴ信号を“Ｈ”とし、ＮＴＥＳＴ信号を“Ｌ”と
することで、第２のＰ型ＭＯＳトランジスタ６の出力電
流テストを全ての信号出力用端子９について同時に行う
ことが可能となる。During the output current test of the second P-type MOS transistor 6, the OE signal is set to "L", the BUF signal is set to "L" (may be "H"), the PTEST signal is set to "H", and NTEST is set. The signal is "L". At this time, the first control circuit 1 turns off the first P-type MOS transistor 2 regardless of the state of the output signal of the internal circuit 10. The second control circuit 3 turns off the first N-type MOS transistor 4 regardless of the state of the output signal of the internal circuit 10. The third control circuit 5 turns on the second P-type MOS transistor 6 regardless of the state of the output signal of the internal circuit 10. The fourth control circuit 7 turns off the second N-type MOS transistor 8 regardless of the state of the output signal of the internal circuit 10. As a result, the output current flowing through the second P-type MOS transistor 6 and flowing out from the signal output terminal 9 can be measured, but the PTEST signal and the NTEST can be measured.
The second P-type M by the signal regardless of other signals (states of the OE signal, the BUF signal, and the output signal of the internal circuit 10).
Since the OS transistor 6 can be driven, the second
The output current test of the P-type MOS transistor 6 can be performed at any timing, and the efficiency of the output current test of the second P-type MOS transistor 6 can be improved. For all signal output terminals 9 of the semiconductor device, P
By setting the TEST signal to "H" and the NTEST signal to "L", the output current test of the second P-type MOS transistor 6 can be simultaneously performed for all the signal output terminals 9.
【００２５】第２のＮ型ＭＯＳトランジスタ８の出力電
流テスト時は、ＯＥ信号を“Ｌ”とし、ＢＵＦ信号を
“Ｌ”（“Ｈ”でもよい）とし、ＰＴＥＳＴ信号を
“Ｌ”とし、ＮＴＥＳＴ信号を“Ｈ”とする。このと
き、第１の制御回路１は、内部回路１０の出力信号の状
態にかかわらず第１のＰ型ＭＯＳトランジスタ２をオフ
にする。第２の制御回路３は、内部回路１０の出力信号
の状態にかかわらず第１のＮ型ＭＯＳトランジスタ４を
オフにする。第３の制御回路５は、内部回路１０の出力
信号の状態にかかわらず第２のＰ型ＭＯＳトランジスタ
６をオフにする。第４の制御回路７は、内部回路１０の
出力信号の状態にかかわらず第２のＮ型ＭＯＳトランジ
スタ８をオンにする。この結果、信号出力端子９より流
入して第２のＮ型ＭＯＳトランジスタ８を流れる出力電
流が計測できるが、ＰＴＥＳＴ信号およびＮＴＥＳＴ信
号により他の信号（ＯＥ信号、ＢＵＦ信号および内部回
路１０の出力信号の状態）とは無関係に第２のＮ型ＭＯ
Ｓトランジスタ８を駆動することができるので、第２の
Ｎ型ＭＯＳトランジスタ８の出力電流テストを任意のタ
イミングで行うことができ、第２のＮ型ＭＯＳトランジ
スタ８の出力電流テストの効率化を達成できる。なお、
半導体装置の全ての信号出力用端子９について、ＰＴＥ
ＳＴ信号を“Ｌ”とし、ＮＴＥＳＴ信号を“Ｈ”とする
ことで、第２のＮ型ＭＯＳトランジスタ８の出力電流テ
ストを全ての信号出力用端子９について同時に行うこと
が可能となる。During the output current test of the second N-type MOS transistor 8, the OE signal is set to "L", the BUF signal is set to "L" (may be "H"), the PTEST signal is set to "L", and NTEST is set. The signal is "H". At this time, the first control circuit 1 turns off the first P-type MOS transistor 2 regardless of the state of the output signal of the internal circuit 10. The second control circuit 3 turns off the first N-type MOS transistor 4 regardless of the state of the output signal of the internal circuit 10. The third control circuit 5 turns off the second P-type MOS transistor 6 regardless of the state of the output signal of the internal circuit 10. The fourth control circuit 7 turns on the second N-type MOS transistor 8 regardless of the state of the output signal of the internal circuit 10. As a result, the output current flowing in from the signal output terminal 9 and flowing through the second N-type MOS transistor 8 can be measured, but other signals (the OE signal, the BUF signal, and the output signal of the internal circuit 10) are generated by the PTEST signal and the NTEST signal. The second N-type MO regardless of
Since the S transistor 8 can be driven, the output current test of the second N-type MOS transistor 8 can be performed at an arbitrary timing, and the efficiency of the output current test of the second N-type MOS transistor 8 can be improved. it can. In addition,
For all signal output terminals 9 of the semiconductor device,
By setting the ST signal to "L" and the NTEST signal to "H", the output current test of the second N-type MOS transistor 8 can be simultaneously performed for all the signal output terminals 9.
【００２６】出力リーク電流テスト時は、ＯＥ信号を
“Ｌ”とし、ＢＵＦ信号を“Ｌ”（“Ｈ”でもよい）と
し、ＰＴＥＳＴ信号を“Ｌ”とし、ＮＴＥＳＴ信号を
“Ｌ”とする。このとき、第１の制御回路１は、内部回
路１０の出力信号の状態にかかわらず第１のＰ型ＭＯＳ
トランジスタ２をオフにする。第２の制御回路３は、内
部回路１０の出力信号の状態にかかわらず第１のＮ型Ｍ
ＯＳトランジスタ４をオフにする。第３の制御回路５
は、内部回路１０の出力信号の状態にかかわらず第２の
Ｐ型ＭＯＳトランジスタ６をオフにする。第４の制御回
路７は、内部回路１０の出力信号の状態にかかわらず第
２のＮ型ＭＯＳトランジスタ８をオフにする。この結
果、信号出力用端子９がフローティング状態となり、信
号出力用端子９に第２のＮ型ＭＯＳトランジスタ８のソ
ース電圧を加えることにより、第２のＰ型ＭＯＳトラン
ジスタ６の出力リーク電流を計測できる。同様にして、
信号出力用端子９に第２のＰ型ＭＯＳトランジスタ６の
ソース電圧を加えることにより、第２のＮ型ＭＯＳトラ
ンジスタ８の出力リーク電流を計測できる。この場合、
ＯＥ信号により第１および第２のＰ型ＭＯＳトランジス
タ２，６と第１および第２のＮ型ＭＯＳトランジスタ
４，８を駆動しないことで信号出力用端子９をフローテ
ィング状態にできるので、出力リーク電流テストの効率
化を図ることができる。During the output leakage current test, the OE signal is set to "L", the BUF signal is set to "L" (may be "H"), the PTEST signal is set to "L", and the NTEST signal is set to "L". At this time, the first control circuit 1 controls the first P-type MOS regardless of the state of the output signal of the internal circuit 10.
Turn off transistor 2. The second control circuit 3 controls the first N-type M regardless of the state of the output signal of the internal circuit 10.
The OS transistor 4 is turned off. Third control circuit 5
Turns off the second P-type MOS transistor 6 regardless of the state of the output signal of the internal circuit 10. The fourth control circuit 7 turns off the second N-type MOS transistor 8 regardless of the state of the output signal of the internal circuit 10. As a result, the signal output terminal 9 becomes in a floating state, and by applying the source voltage of the second N-type MOS transistor 8 to the signal output terminal 9, the output leakage current of the second P-type MOS transistor 6 can be measured. . Similarly,
By applying the source voltage of the second P-type MOS transistor 6 to the signal output terminal 9, the output leakage current of the second N-type MOS transistor 8 can be measured. in this case,
Since the signal output terminal 9 can be brought into a floating state by not driving the first and second P-type MOS transistors 2 and 6 and the first and second N-type MOS transistors 4 and 8 by the OE signal, the output leakage current The efficiency of the test can be improved.
【００２７】図２および図３は、通常動作時、ファンク
ションテスト時、第２のＰ型ＭＯＳトランジスタ６の出
力電流テスト時、第２のＮ型ＭＯＳトランジスタ８の出
力電流テスト時、および出力リーク電流テスト時のＯＥ
信号、ＢＵＦ信号、ＰＴＥＳＴ信号、ＮＴＥＳＴ信号、
内部回路１０の出力信号の各信号の状態を示すタイムチ
ャートである。2 and 3 show the normal operation, the function test, the output current test of the second P-type MOS transistor 6, the output current test of the second N-type MOS transistor 8, and the output leakage current. OE during testing
Signal, BUF signal, PTEST signal, NTEST signal,
6 is a time chart showing the state of each signal of the output signal of the internal circuit 10.
【００２８】ＯＥ信号、ＢＵＦ信号、ＰＴＥＳＴ信号、
ＮＴＥＳＴ信号を上記のように、パターン化して第１お
よび第２のＰ型ＭＯＳトランジスタ２，６および第１お
よび第２のＮ型ＭＯＳトランジスタ４，８のオンオフを
制御することで、テスト時間の短縮化が図れ安価な半導
体装置を提供できる。上記実施例では、第３および第４
の制御回路５，７には、ＢＵＦ信号は入力されておら
ず、ＢＵＦ信号が変化しても第２のＰ型ＭＯＳトランジ
スタ６および第２のＮ型ＭＯＳトランジスタ８の状態は
変化しない構成であったが、これに代えて、第３および
第４の制御回路５，７にもＢＵＦ信号を入力し、ＢＵＦ
信号が“Ｈ”となったときに第２のＰ型ＭＯＳトランジ
スタ６および第２のＮ型ＭＯＳトランジスタ８をそれぞ
れオフにするようにしてもよい。OE signal, BUF signal, PTEST signal,
By shortening the test time by patterning the NTEST signal as described above to control ON / OFF of the first and second P-type MOS transistors 2 and 6 and the first and second N-type MOS transistors 4 and 8. It is possible to provide a low cost semiconductor device. In the above embodiment, the third and fourth
The BUF signal is not input to the control circuits 5 and 7, and the states of the second P-type MOS transistor 6 and the second N-type MOS transistor 8 do not change even if the BUF signal changes. However, instead of this, the BUF signal is also input to the third and fourth control circuits 5 and 7, and
The second P-type MOS transistor 6 and the second N-type MOS transistor 8 may be turned off when the signal becomes "H".
【００２９】[0029]
【発明の効果】この発明の半導体装置の出力回路によれ
ば、電流駆動能力の大きい第１のＰ型ＭＯＳトランジス
タおよび電流駆動能力の大きい第１のＮ型ＭＯＳトラン
ジスタを追加し、第２の制御信号により第１のＰ型ＭＯ
Ｓトランジスタおよび第１のＮ型ＭＯＳトランジスタを
駆動可能としたので、信号出力用端子の電圧が定常状態
になるまでの時間を短縮でき、ファンクションテストを
短時間に効率良く行うことができる。また、第３の制御
信号および第４の制御信号により第２のＰ型ＭＯＳトラ
ンジスタおよび第２のＮ型ＭＯＳトランジスタを他の信
号とは無関係に駆動可能としたので、内部回路の出力信
号に関係なく第２のＰ型ＭＯＳトランジスタおよび第２
のＮ型ＭＯＳトランジスタを任意のタイミングでオンに
することができ、第２のＰ型ＭＯＳトランジスタおよび
第２のＮ型ＭＯＳトランジスタの出力電流テストを効率
良く行うことができる。また、第１の制御信号により第
１および第２のＰ型ＭＯＳトランジスタと第１および第
２のＮ型ＭＯＳトランジスタを駆動禁止可能としたの
で、信号出力用端子をフローティング状態にすることが
でき、出力リーク電流テストを効率良く行うことができ
る。According to the output circuit of the semiconductor device of the present invention, the first P-type MOS transistor having a large current driving capability and the first N-type MOS transistor having a large current driving capability are added, and the second control is performed. 1st P-type MO by signal
Since the S transistor and the first N-type MOS transistor can be driven, the time until the voltage of the signal output terminal reaches a steady state can be shortened, and the function test can be efficiently performed in a short time. In addition, since the second P-type MOS transistor and the second N-type MOS transistor can be driven independently of other signals by the third control signal and the fourth control signal, the output signal of the internal circuit is related. Second P-type MOS transistor and second
The N-type MOS transistor can be turned on at any timing, and the output current test of the second P-type MOS transistor and the second N-type MOS transistor can be efficiently performed. Further, since the first and second P-type MOS transistors and the first and second N-type MOS transistors can be prohibited from being driven by the first control signal, the signal output terminal can be brought into a floating state, The output leakage current test can be performed efficiently.
【図１】この発明の一実施例の半導体装置の出力回路の
構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an output circuit of a semiconductor device according to an embodiment of the present invention.
【図２】図１の半導体装置の出力回路の動作を示すタイ
ムチャートである。FIG. 2 is a time chart showing the operation of the output circuit of the semiconductor device of FIG.
【図３】同じく図１の半導体装置の出力回路の動作を示
すタイムチャートである。FIG. 3 is a time chart showing the operation of the output circuit of the semiconductor device of FIG.
【図４】従来の半導体装置の出力回路の一例をの構成を
示す回路図である。FIG. 4 is a circuit diagram showing a configuration of an example of an output circuit of a conventional semiconductor device.
１ 第１の制御回路 ２ 第１のＰ型ＭＯＳトランジスタ ３ 第２の制御回路 ４ 第１のＮ型ＭＯＳトランジスタ ５ 第３の制御回路 ６ 第２のＰ型ＭＯＳトランジスタ ７ 第４の制御回路 ８ 第２のＮ型ＭＯＳトランジスタ ９ 信号出力用端子 １０ 半導体装置の内部回路 1 1st control circuit 2 1st P-type MOS transistor 3 2nd control circuit 4 1st N-type MOS transistor 5 3rd control circuit 6 2nd P-type MOS transistor 7 4th control circuit 8 2 N-type MOS transistor 9 Signal output terminal 10 Internal circuit of semiconductor device
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/017 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H03K 19/017
Claims (1)
トランジスタと、 前記第１のＰ型ＭＯＳトランジスタと直列に接続された
電流駆動能力の大きい第１のＮ型ＭＯＳトランジスタ
と、 電流駆動能力の小さい第２のＰ型ＭＯＳトランジスタ
と、 前記第２のＰ型ＭＯＳトランジスタと直列に接続された
電流駆動能力の小さい第２のＮ型ＭＯＳトランジスタ
と、 前記第１のＰ型ＭＯＳトランジスタおよび前記第１のＮ
型ＭＯＳトランジスタの接続点と前記第２のＰ型ＭＯＳ
トランジスタおよび前記第２のＮ型ＭＯＳトランジスタ
の接続点に共通に接続された信号出力用端子と、 前記信号出力用端子を信号出力状態とフローティング状
態とに切り替えるための第１の制御信号と前記第１のＰ
型ＭＯＳトランジスタおよび前記第１のＮ型ＭＯＳトラ
ンジスタの駆動・非駆動を切り替えるための第２の制御
信号と半導体装置の内部回路の出力信号とを入力として
前記第１のＰ型ＭＯＳトランジスタを制御する第１の制
御回路と、 前記第１の制御信号と前記第２の制御信号と前記半導体
装置の内部回路の出力信号とを入力として前記第１のＮ
型ＭＯＳトランジスタを制御する第２の制御回路と、 前記第１の制御信号と前記第２のＰ型ＭＯＳトランジス
タを他の信号とは無関係に駆動するための第３の制御信
号と前記半導体装置の内部回路の出力信号とを入力とし
て前記第２のＰ型ＭＯＳトランジスタを制御する第３の
制御回路と、 前記第１の制御信号と前記第２のＮ型ＭＯＳトランジス
タを他の信号とは無関係に駆動するための第４の制御信
号と前記半導体装置の内部回路の出力信号とを入力とし
て前記第２のＮ型ＭＯＳトランジスタを制御する第４の
制御回路とを備えた半導体装置の出力回路。1. A first P-type MOS having a large current drive capability.
A transistor, a first N-type MOS transistor having a large current driving capability connected in series with the first P-type MOS transistor, a second P-type MOS transistor having a small current driving capability, and the second P-type MOS transistor. Second N-type MOS transistor having a small current drive capability, which is connected in series with the first-type MOS transistor, the first P-type MOS transistor, and the first N-type MOS transistor.
Type MOS transistor connection point and the second P-type MOS
A signal output terminal commonly connected to a connection point between the transistor and the second N-type MOS transistor; a first control signal for switching the signal output terminal between a signal output state and a floating state; P of 1
Type MOS transistor and the first N-type MOS transistor, the second control signal for switching between driving and non-driving and the output signal of the internal circuit of the semiconductor device are input to control the first P-type MOS transistor. A first control circuit, the first N control signal, the second control signal, and the output signal of the internal circuit of the semiconductor device are input to the first N circuit.
Type control circuit for controlling the MOS transistor, a third control signal for driving the first control signal and the second P-type MOS transistor independently of other signals, and the semiconductor device of the semiconductor device. A third control circuit that controls the second P-type MOS transistor by using the output signal of the internal circuit as an input, and the first control signal and the second N-type MOS transistor that are independent of other signals. An output circuit of a semiconductor device, comprising a fourth control signal for driving and a fourth control circuit for controlling the second N-type MOS transistor by inputting an output signal of an internal circuit of the semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6296066A JPH08162937A (en) | 1994-11-30 | 1994-11-30 | Output circuit for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6296066A JPH08162937A (en) | 1994-11-30 | 1994-11-30 | Output circuit for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162937A true JPH08162937A (en) | 1996-06-21 |
Family
ID=17828671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6296066A Pending JPH08162937A (en) | 1994-11-30 | 1994-11-30 | Output circuit for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162937A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7463063B2 (en) | 2006-05-23 | 2008-12-09 | Sharp Kabushiki Kaisha | Semiconductor device |
-
1994
- 1994-11-30 JP JP6296066A patent/JPH08162937A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7463063B2 (en) | 2006-05-23 | 2008-12-09 | Sharp Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2654352B2 (en) | Semiconductor integrated circuit | |
| JPH06209252A (en) | Cmos input stage | |
| JPH08162937A (en) | Output circuit for semiconductor device | |
| US5949797A (en) | Microcontroller test circuit | |
| JP3036962B2 (en) | Integrated circuit test circuit | |
| JP2000009808A (en) | Semiconductor device and liquid crystal driving device | |
| JPH01321382A (en) | Test circuit for mos transistor | |
| JP3235132B2 (en) | Semiconductor integrated circuit | |
| KR100237755B1 (en) | Stuck-open fault detecting circuit of logic circuit | |
| JP3211881B2 (en) | Semiconductor storage device | |
| KR840001544B1 (en) | Test circuit for mos deuices | |
| JPS61212116A (en) | Semiconductor integrated circuit | |
| JPH07134158A (en) | Output buffer circuit for mos semiconductor integrated circuit | |
| KR0172415B1 (en) | Detection circuit of outer input signal of semiconductor memory device | |
| JPH08220191A (en) | Semiconductor device | |
| JPH0226412A (en) | Output buffer | |
| JPH0287715A (en) | Output circuit | |
| JPH0231896B2 (en) | ||
| JPH06109815A (en) | Semiconductor integrated circuit | |
| JPH08254563A (en) | Open error detection circuit for input pin | |
| JPS635278A (en) | Testing circuit of semiconductive integrated circuit | |
| JPH04249782A (en) | Test circuit of semiconductor integrated circuit | |
| JPS60245141A (en) | Semiconductor integrated circuit device | |
| JPH04138387A (en) | Semiconductor integrated circuit device | |
| JPH02143178A (en) | Voltage regulation circuit |