JPH08162600A - Conductive trace shape and method for formation of conductive trace - Google Patents

Conductive trace shape and method for formation of conductive trace

Info

Publication number
JPH08162600A
JPH08162600A JP7144916A JP14491695A JPH08162600A JP H08162600 A JPH08162600 A JP H08162600A JP 7144916 A JP7144916 A JP 7144916A JP 14491695 A JP14491695 A JP 14491695A JP H08162600 A JPH08162600 A JP H08162600A
Authority
JP
Japan
Prior art keywords
trace
conductive
traces
width
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7144916A
Other languages
Japanese (ja)
Inventor
Ernest J Russell
ジェイ.ラッセル アーネスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08162600A publication Critical patent/JPH08162600A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: To make the average distance between traces correspond to the intervals between conductive pads by widening a conductive wire at parts near its connecting regions to traces, arranging those widened regions alternately, and narrowing the neiboring regions of adjoining traces in the regions of the widened trace parts. CONSTITUTION: In regions where conductive wires 12 are connected with conductive traces 15, 17, 18, the conductive traces have extended widths 28', 28" necessary for connection. Adjoining traces 29', 29" are narrowed near the width- extended trace parts, and those are arranged alternately, and the distances between traces are maintained, and the trace regions 15, 17, 18 to which the conductive wires 12 are connected are caused to approach conductive pads 11. Consequently, it becomes possible to perform mechanical and electric connection allowable maintaining the distance between adjoining traces, and to have high-density coupling with pads 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は全般的に半導体部品、
更に具体的に云えば、集積半導体部品を、結合フィンガ
又は導電トレースと呼ばれる外部の導電通路に結合する
ことに関する。結合フィンガ及び導電トレースは典形的
には包括的にリードフレームと呼ばれている。
This invention relates generally to semiconductor components,
More specifically, it relates to coupling integrated semiconductor components to external conductive vias called coupling fingers or conductive traces. Coupling fingers and conductive traces are typically collectively referred to as the leadframe.

【0002】[0002]

【従来の技術及び課題】集積回路半導体部品にある能動
装置の密度が高くなるにつれて、各々の部品を関連する
電気回路に結合するのに必要な電気通路の数がそれに対
応して増加した。所定の物理的な寸法を持つ集積回路部
品では、集積回路部品を構成する(集積)ユニットの数
が増加するにつれて、部品を電気的に結合される回路の
外部部分に結合するには、一層多数の導電パッドが必要
になるのが典形的である。電気パッドの形式は、半導体
部品で一般的に特定されている。
BACKGROUND OF THE INVENTION As the density of active devices in integrated circuit semiconductor components has increased, the number of electrical pathways required to couple each component to its associated electrical circuit has correspondingly increased. For an integrated circuit component having a given physical size, as the number of (integrated) units that make up the integrated circuit component increases, more and more parts must be coupled to the outer portion of the electrically coupled circuit. It is typical that the conductive pads of the above are required. The type of electrical pad is commonly specified for semiconductor components.

【0003】集積半導体部品は一般的に導電ワイヤによ
って結合される回路に結合されている。一般的に導電ワ
イヤは一端が集積半導体部品の導電パッドに電気的並び
に機械的に結合されている。導電ワイヤの第2の端がこ
の後導電ストリップ又はトレースに結合される。この導
電ストリップ又はトレースは結合フィンガと呼ばれるこ
ともある。導電トレースが回路の部品の間で電気信号を
伝達する。
Integrated semiconductor components are typically coupled to circuits that are coupled by conductive wires. Generally, conductive wires are electrically and mechanically bonded at one end to conductive pads of integrated semiconductor components. The second end of the conductive wire is then bonded to the conductive strip or trace. This conductive strip or trace is sometimes referred to as a coupling finger. Conductive traces carry electrical signals between the components of the circuit.

【0004】図1には、8ミル幅の導電トレース18の
ファイルと、7ミル幅の導電トレース17のファイルの
パッケージ設計図が示されている。トレース15は、集
積回路部品に電力を供給する為の導電通路である。導電
パッド11が、導電トレース15,17,18と集積回
路部品の構成ユニットの間で電気信号及び電力がやり取
りされる時の通路になる。導電トレース15,17,1
8が、導電ワイヤ12によって導電パッド11に結合さ
れる。導電ワイヤ12と導電トレース15,17,18
の間で正しい電気的及び機械的な接続が実現される様に
保証する為、導電トレースの寸法には或る制約が加えら
れている。特に、部品パッケージの設計で用いられてい
る一般的に受入れられた1組のパッケージ規則では、導
電ワイヤが接続される導電トレースの幅は9ミル又はそ
れより大きくなければならない。この実施規則の下で
は、或る8ミル幅の導電トレースは許容し得るが、幅が
7ミル又はそれ未満の導電トレースは許されない。導電
トレースが8ミル幅である図1の上側部分から分かる様
に、こゝに例示した形式では、要求される9ミル幅のト
レースを実現する可能性は殆ど存在しない。部品パッケ
ージの設計は、最小導電トレース幅及び最小トレース間
間隔によって更に複雑になり得る。
FIG. 1 shows a package design for an 8 mil wide conductive trace 18 file and a 7 mil wide conductive trace 17 file. Trace 15 is a conductive path for powering integrated circuit components. Conductive pad 11 provides a path for electrical signals and power to be exchanged between conductive traces 15, 17, 18 and the constituent units of the integrated circuit component. Conductive traces 15, 17, 1
8 is bonded to the conductive pad 11 by the conductive wire 12. Conductive wire 12 and conductive traces 15, 17, 18
Certain restrictions are placed on the size of the conductive traces to ensure that the correct electrical and mechanical connections between them are achieved. In particular, the generally accepted set of packaging rules used in component package design requires that the width of the conductive traces to which the conductive wires are connected be 9 mils or greater. Under this code of practice, some 8 mil wide conductive traces are acceptable, but conductive traces 7 mils or less wide are not. As can be seen from the upper portion of FIG. 1 where the conductive traces are 8 mils wide, there is little possibility of achieving the required 9 mils wide traces in the form illustrated here. The component package design can be further complicated by the minimum conductive trace width and the minimum inter-trace spacing.

【0005】半導体部品の導電パッドを導電トレースに
結合する導電ワイヤを、接続箇所で特定された最小幅
(即ち、9ミル幅)を典形的には持つ導電トレースに接
続することができる様にする技術に対する必要性が感じ
られている。この技術は、要求される導電トレースの最
小幅の寸法並びに最小トレース間間隔を保ちながら、一
層高い密度の導電パッドを使える様にすべきである。
Conductive wires connecting the conductive pads of semiconductor components to conductive traces can be connected to conductive traces that typically have a minimum width (ie, 9 mil width) specified at the connection point. There is a need for a technology to do this. This technique should allow the use of higher density conductive pads while maintaining the required minimum conductive trace width dimensions as well as the minimum inter-trace spacing.

【0006】[0006]

【課題を解決する為の手段及び作用】この発明では、上
記並びにその他の特徴が、導電ワイヤをトレースに接続
する領域の近辺で広くした導電トレースを提供すること
によって達成される。広くした領域は互い違いにするこ
とができ、広くしたトレース部分の領域にある隣接トレ
ースでは、隣接する導電トレースの接近領域を狭くし
て、トレースの間に、導電パッド間の間隔に見合った平
均距離を持たせることができる。
SUMMARY OF THE INVENTION In the present invention, these and other features are achieved by providing a conductive trace that is widened near the area where the conductive wire is connected to the trace. The widened areas can be staggered, and adjacent traces in the area of the widened traces will have a narrower approaching area of adjacent conductive traces, resulting in an average distance between the traces that is commensurate with the spacing between the conductive pads. Can have

【0007】この発明の上記並びにその他の特徴は、以
下図面について説明する所を読めば明らかになろう。
The above and other features of the present invention will be apparent from the following description of the drawings.

【0008】[0008]

【実施例】図1は従来技術に関連して説明した。DETAILED DESCRIPTION FIG. 1 has been described in connection with the prior art.

【0009】図2には、図1の結合方式を実現する為の
導電トレース形式が示されている。図2の下側トレース
・ファイルの部分にある7ミル幅のトレースとして始ま
る導電トレース17は、関連する導電トレースの選ばれ
た部分に対してトレース幅が拡大されている様な、領域
28′及び28″で示す拡大領域を持っている。トレー
ス幅の寸法が図2に示されている。隣接する2つのトレ
ースに対して拡大された2つの領域28′及び28″
は、互い違いに位置決めされていて、拡大された隣接ト
レースの間で接触が起こらない様にしている。実際、図
2に示す様に、隣接トレースは、隣のトレースの拡大領
域28″の近辺で狭くして、導電トレースの間の最小距
離を保っている。前に述べた様に、トレースに対する導
電ワイヤ15の結合は、実施規則の選ばれた例では、8
ミルの幅を持つトレースに対して行なうことができる。
トレース形式の寸法から分かる様に、幾つかのトレース
は、導電ワイヤが結合される領域に8ミルの幅を持ち、
これは少数の導電トレースに対しては許容し得る寸法で
ある。図2の上側トレース・ファイルにある導電トレー
スは、8ミルの寸法から始まる。トレースは、導電ワイ
ヤを結合する領域で、9ミルの領域を形成する様に拡大
されている。隣接するトレースの領域は、拡大トレース
領域の近辺で狭くして、隣合う導電トレースの間に最小
距離を保っている。この場合も、導電リード線が結合さ
れる或るトレース領域は、8ミルの幅にすることができ
る。
FIG. 2 shows a conductive trace format for implementing the coupling scheme of FIG. Conductive traces 17 starting as 7 mil wide traces in the lower trace file portion of FIG. 2 have regions 28 'and regions 28', where the trace width has been enlarged for selected portions of the associated conductive traces. The trace width dimension is shown in FIG. 2. Two enlarged regions 28 'and 28 "are shown for two adjacent traces.
Are staggered to prevent contact between adjacent enlarged traces. In fact, as shown in FIG. 2, adjacent traces are narrowed near the enlarged area 28 ″ of the adjacent trace to maintain the minimum distance between the conductive traces. The connection of the wires 15 is 8 in the selected example of the rules of practice.
It can be done on traces with a width of the mil.
As you can see from the trace format dimensions, some traces have a width of 8 mils in the area where the conductive wires are bonded,
This is an acceptable size for a small number of conductive traces. The conductive traces in the upper trace file of Figure 2 start with a dimension of 8 mils. The traces are enlarged to form a 9 mil area where the conductive wires are joined. The areas of adjacent traces are narrowed near the expanded trace areas to maintain a minimum distance between adjacent conductive traces. Again, some trace areas to which the conductive leads are attached can be 8 mils wide.

【0010】図3について説明すると、図2に示したト
レース形式が、図1に示した電気結合方式に使われてい
る。これから分かる様に、今度は、導電ワイヤ12は、
導電パッド15,17,18に電気的並びに機械的に結
合することができるが、その形は、その両者が、最小ト
レース間間隔を保ちながら、導電ワイヤを各々のトレー
スの内、許容し得る幅を持つ領域に結合することができ
る様になっている。
Referring to FIG. 3, the trace format shown in FIG. 2 is used in the electrical coupling system shown in FIG. As you can see, this time the conductive wire 12
It can be electrically and mechanically coupled to the conductive pads 15, 17, 18 but its shape is such that they both allow a conductive wire to have an acceptable width within each trace while maintaining a minimum inter-trace spacing. It is possible to connect to the area with.

【0011】[0011]

【好ましい実施例の作用】導電トレースを持つ集積回路
に関連する導電パッドを導電ワイヤによって結合して作
用し得る回路をつくる時、導電ワイヤは、少なくとも特
定された幅を持つ領域でトレースに結合しなければなら
ない。高い密度の電気結合通路を持つ回路形式では、集
積部品を含む回路を満足に製造する為に必要なものとし
て特定された少なくとも1つの条件に違反せずに、電気
結合通路を実現することができない。導電ワイヤを特定
された幅を持つトレース領域に結合する為、トレースは
結合領域で広くすることができ、その反面、隣接するト
レースの隣接領域ではトレース幅を狭くする。こうし
て、隣接するトレースの間の距離を保ちながら、関連す
る導電トレースに対する導電ワイヤの許容し得る機械的
並びに電気的な接続を許すのに十分な幅を持つ領域を設
けることができる。当業者に明らかな様に、広くしたト
レース区域の埋合せとしての狭くする導電トレースは、
隣接の導電トレースである必要はない。
Operation of the Preferred Embodiment When the conductive pads associated with an integrated circuit having conductive traces are bonded by conductive wires to form a working circuit, the conductive wires are bonded to the traces at least in regions having a specified width. There must be. Circuit types having a high density of electrical coupling paths cannot be realized without violating at least one condition specified as being necessary to satisfactorily manufacture a circuit including integrated components. . Since the conductive wire is bonded to the trace area having the specified width, the trace can be widened in the bonding area, while narrowing the trace width in the area adjacent to the adjacent trace. Thus, it is possible to provide a region that is wide enough to allow acceptable mechanical and electrical connection of the conductive wires to the associated conductive traces while maintaining the distance between adjacent traces. As will be appreciated by those skilled in the art, narrowing conductive traces as a make-up for wider trace areas
It does not have to be an adjacent conductive trace.

【0012】以上の説明は好ましい実施例の作用を例示
する為のもので、何らこの発明の範囲を制約するつもり
はない。この発明の範囲は特許請求の範囲のみによって
限定される。以上の説明から、当業者にはこの発明の範
囲を逸脱せずに、色々な変更が考えられよう。更に以下
の項目を開示する。
The above description is intended to illustrate the operation of the preferred embodiment and is not intended to limit the scope of the invention in any way. The scope of the invention is limited only by the claims. From the above description, various modifications will occur to those skilled in the art without departing from the scope of the present invention. Further, the following items will be disclosed.

【0013】(1) それに接続された集積回路の導電
パッドから伸びる導電ワイヤを持ち、該導電ワイヤは該
導電ワイヤをそれに接続する為に前記トレースの或る最
小幅を必要としており、当該導電トレース形式の設計条
件として、隣接するトレースの間に少なくとも予定の距
離を必要としている様な複数個の全体的に平行なトレー
スを持つ導電トレース形式において、導電ワイヤをそこ
に接続することのできる様な、少なくとも前記最小幅と
等しい拡大した幅を持つ領域を有する少なくとも1つの
トレースと、該拡大した幅を持つ領域に接近して狭くし
た領域を持つ隣接トレースとを有し、前記狭くした領域
は前記隣接トレースと前記少なくとも1つのトレースの
間の距離を前記予定の距離よりも大きくする様になって
いる導電トレース形式。
(1) having a conductive wire extending from a conductive pad of an integrated circuit connected thereto, said conductive wire requiring a certain minimum width of said trace to connect said conductive wire to said conductive trace. As a form design requirement, in a conductive trace form having a plurality of generally parallel traces requiring at least a predetermined distance between adjacent traces, a conductive wire may be connected thereto. At least one trace having an enlarged width region at least equal to said minimum width and an adjacent trace having a narrowed region close to said enlarged width region, said narrowed region being Conductive trace type adapted to cause a distance between an adjacent trace and the at least one trace to be greater than the predetermined distance formula.

【0014】(2) 第(1)項記載の導電トレース形
式に於て、前記隣接トレースが拡大した幅を持つ領域を
有し、前記少なくとも1つのトレースは前記隣接トレー
スの拡大した領域に接近して狭くした幅を持つ領域を有
し、前記1つの領域の狭くした領域により、前記1つの
領域及び前記隣接トレースの間の距離が前記予定の距離
よりも大きくなる様にした導電トレース形式。
(2) In the conductive trace type described in the paragraph (1), the adjacent trace has a region having an enlarged width, and the at least one trace is close to the enlarged region of the adjacent trace. Conductive trace type having an area with a narrowed width such that the narrowed area of the one area causes the distance between the one area and the adjacent trace to be greater than the predetermined distance.

【0015】(3) 第(1)項記載の導電トレース形
式に於て、前記最小幅が8ミルである導電トレース形
式。
(3) A conductive trace format as defined in paragraph (1) wherein the minimum width is 8 mils.

【0016】(4) 第(2)項記載の導電トレース形
式に於て、交互の導電トレースの一群が、該交互のトレ
ースの一群の各員に沿った第1の位置で広くした領域を
持ち、該交互のトレースの群の他のトレースは、該トレ
ースに沿った第2の位置で広くした領域を持つ請求項2
記載の導電トレース形式。
(4) In the conductive trace form of paragraph (2), the group of alternating conductive traces has a widened area at a first position along each member of the group of alternating traces. The other traces of the group of alternating traces have a widened area at a second location along the traces.
Conductive trace format described.

【0017】(5) 複数個の平行なトレースに対する
導電トレース形式を作るのに、該導電トレース形式に対
する設計パラメータが、幅方向に少なくとも最小距離を
持つ第1の導電トレースの一部分を含むと共に、隣接す
るトレースの間の間隔が少なくとも予定の距離である様
になっていると共に、前記平行なトレースの幅が前記最
小距離未満である様になっている時に、複数個の平行な
トレースに対する導電トレース形式をつくる方法に於
て、前記第1のトレースの一部分の幅が少なくとも前記
最小距離になるように広げ、隣接トレースの接近した部
分を狭めて、前記第1のトレース及び該隣接トレースの
間に少なくとも前記予定の距離を保つ工程を含む方法。
(5) To create a conductive trace format for a plurality of parallel traces, the design parameters for the conductive trace format include a portion of the first conductive trace having at least a minimum distance in the width direction and are adjacent to each other. Conductive traces for a plurality of parallel traces when the spacing between the traces is at least a predetermined distance and the width of the parallel traces is less than the minimum distance. A width of a portion of the first trace is at least the minimum distance and a close portion of an adjacent trace is narrowed to provide at least a distance between the first trace and the adjacent trace. A method comprising the step of maintaining the predetermined distance.

【0018】(6) 第(5)項記載の方法に於て、前
記隣接トレースの一部分の幅が少なくとも前記最小距離
になる様に広げ、前記第1のトレースの近接部分を狭め
て、前記第1のトレース及び前記隣接トレースの間に少
なくとも前記予定の距離を保つ様にする工程を含む方
法。
(6) In the method described in paragraph (5), the width of a portion of the adjacent traces is widened to be at least the minimum distance, and the adjacent portion of the first trace is narrowed to reduce the width of the first trace. A method comprising maintaining at least the predetermined distance between one trace and the adjacent trace.

【0019】(7) 第(6)項記載の方法に於て、一
群のトレースの交互の構成員に第1のトレース位置で広
くした部分を設ける工程を含み、前記広くした第1のト
レース部分の幅が少なくとも前記最小距離あり、前記一
群のトレースの残りの構成員には前記トレース上の第2
の位置で広くした部分を設け、広くした第2のトレース
部分は幅が少なくとも前記最小距離ある様にした方法。
(7) The method of claim (6), including the step of providing an alternating member of the group of traces with a widened portion at the first trace location. Has a width of at least the minimum distance, and the remaining members of the group of traces have a second dimension on the traces.
A method in which a widened portion is provided at the position, and the widened second trace portion has a width of at least the minimum distance.

【0020】(8) 当該導電トレース形式の設計パラ
メータが、トレースの間の少なくとも予め選ばれた距離
を含み、導電ワイヤに接続する為のトレースの一部分の
幅が少なくとも最小距離でなければならないような導電
トレース形式に於て、複数個の平行なトレースは幅が前
記最小距離未満であると共に、トレースの間に少なくと
も前記予め選ばれた距離を有し、前記トレースの内の少
なくとも1つは広くした領域を持ち、該広くした領域は
幅が少なくとも前記最小距離あり、隣接トレースは前記
広くした領域に接近して狭くした領域を持ち、該狭くし
た領域が前記1つのトレース及び隣接トレースの間に前
記予め選ばれた距離を保つ様にした導電トレース形式。
(8) The conductive trace type design parameters include at least a preselected distance between the traces, such that the width of a portion of the trace for connecting to the conductive wires must be at least a minimum distance. In a conductive trace format, a plurality of parallel traces have a width less than the minimum distance and have at least the preselected distance between the traces, with at least one of the traces widened. A region, the widened region having a width of at least the minimum distance, the adjacent trace having a narrowed region close to the widened region, the narrowed region having the narrowed region between the one trace and the adjacent trace. Conductive trace format that keeps a preselected distance.

【0021】(9) 第(8)項記載の導電トレース形
式に於て、前記第1のトレースに隣接する第2の隣接ト
レースを有し、該第2の隣接トレースは前記広くした領
域に近接して狭くした領域を持っていて、前記第1のト
レース及び前記第2の隣接トレースの間に前記予め選ば
れた距離を保つ様にした導電トレース形式。
(9) In the conductive trace type described in the item (8), there is a second adjacent trace adjacent to the first trace, and the second adjacent trace is close to the widened area. A conductive trace format having a narrowed area to maintain the preselected distance between the first trace and the second adjacent trace.

【0022】(10) 第(8)項記載の導電トレース
形式に於て、一群のトレースを有し、第1組の交互のト
レースは何れも、第1の位置で幅が少なくとも前記最小
距離である様な広くした領域、及び前記第1組のトレー
スに沿った第2の位置で狭くした領域を持ち、第2組の
交互のトレースは何れも該第2組のトレースに沿った第
2の位置で幅が少なくとも前記最小距離である広くした
領域、及び前記第2組のトレースに沿った第1の位置で
狭くした領域を含み、前記広くした領域及び狭くした領
域が前記隣接するトレースの間に前記予め選ばれた距離
を持たせている導電トレース形式。
(10) In the conductive trace form according to the item (8), the conductive trace type has a group of traces, and the first set of alternating traces have a width at a first position and at least the minimum distance. A second region along the first set of traces, and a second region along the first set of traces, with a narrowed region at a second location along the first set of traces. A widened region having a width at least at the minimum distance at a position and a narrowed region at a first position along the second set of traces, the widened region and the narrowed region between the adjacent traces. A conductive trace format having a preselected distance to the.

【0023】(11) 集積回路が結合される様にした
電子回路に於て、回路部品と、該回路部品に結合された
複数個の導電トレースとを有し、少なくとも1つのトレ
ースには導電ワイヤの第1の端が結合されており、前記
導電ワイヤの結合は、前記トレースの内、少なくとも最
小距離に等しい幅を持つ一部分に対してなされる様に設
計されており、各々の導電ワイヤの第2の端が予め選ば
れた集積回路のタブに結合され、前記トレースの間のト
レース間距離は予め選ばれた距離より大きくなる様に設
計されており、前記1つのトレースは幅が少なくとも前
記最小距離未満であり、1つの導電ワイヤが第1のトレ
ースの広くした部分で該第1のトレースに結合され、該
広くした部分は幅が少なくとも前記最小距離あり、少な
くとも1つの第2のトレースが前記第1のトレースの広
くした部分に接近して狭くした領域を持っていて、前記
予め選ばれたトレース間距離を保っている電子回路。
(11) In an electronic circuit to which an integrated circuit is coupled, the circuit component and a plurality of conductive traces coupled to the circuit component are provided, and at least one trace is a conductive wire. A first end of the conductive wire is coupled, and the conductive wire is coupled to a portion of the trace having a width at least equal to the minimum distance, The two ends are coupled to preselected integrated circuit tabs and the inter-trace distance between the traces is designed to be greater than the preselected distance, the one trace having at least the minimum width. Less than the distance, one conductive wire is coupled to the first trace at the widened portion of the first trace, the widened portion having a width of at least the minimum distance, and at least one of the second traces. An electronic circuit wherein the traces have a narrowed region close to the widened portion of the first trace to maintain the preselected inter-trace distance.

【0024】(12) 第(11)項記載の電子回路に
於て、隣接トレースの広くした部分が該隣接したトレー
スに沿って互い違いの位置に配置され、各々の広くした
部分では幅が少なくとも前記最小距離ある電子回路。
(12) In the electronic circuit as set forth in (11), the widened portions of the adjacent traces are arranged at alternate positions along the adjacent traces, and each widened portion has at least the width. An electronic circuit with a minimum distance.

【0025】(13) 第(11)項記載の電子回路に
於て、電子部品を有し、導電ワイヤが前記複数個のトレ
ースの広くした部分に結合されていて、前記電気部品及
び前記回路部品を電気結合している電子回路。
(13) In the electronic circuit according to item (11), there is provided an electronic component, and a conductive wire is coupled to the widened portion of the plurality of traces, the electric component and the circuit component. An electronic circuit that electrically couples.

【0026】(14) 設計条件で、導電ワイヤに機械
的並びに電気的に結合されるトレースの一部分に最小の
結合幅が特定されていて、該設計条件が、隣接するトレ
ースの間に最小のトレース間距離を特定しており、前記
トレースは前記最小距離より小さい幅を持つことがある
様な全体的に平行な導電トレースを高密度でつくる方法
に於て、第1のトレースが、該第1のトレース及び隣接
トレースの間に前記最小距離を保ちながら、前記第1の
トレース及び隣接トレースの間に、最小結合幅トレース
部分を許すのに十分なトレース間距離を持つ時、前記第
1のトレース及び前記隣接トレースの間に前記最小トレ
ース間距離を保ちながら、前記第1のトレースに対する
最小結合トレース部分をつくり、第1のトレースが、前
記最小トレース間距離を保ちながら、前記第1のトレー
ス及び隣接トレースの間に最小結合幅部分を許すのに不
十分なトレース間距離しか持たない時、前記第1のトレ
ースに接近した少なくとも1つのトレースに対し、狭く
したトレース部分を設けることによって、隣接トレース
に対する最小トレース間距離を保ちながら、前記第1の
トレースに対する最小結合トレース部分をつくる工程を
含む方法。
(14) In the design condition, the minimum coupling width is specified for a portion of the traces mechanically and electrically coupled to the conductive wire, and the design condition specifies the minimum trace width between the adjacent traces. In the method of densifying generally parallel conductive traces, wherein the first traces are defined by the first traces and the traces have a width that is less than the minimum distance. The first trace when there is a sufficient inter-trace distance between the first trace and the adjacent trace to allow a minimum bond width trace portion while maintaining the minimum distance between the first trace and the adjacent trace. And forming a minimum combined trace portion for the first trace while maintaining the minimum trace distance between the adjacent traces, and the first trace defines the minimum trace distance. For at least one trace proximate to the first trace when there is insufficient inter-trace distance to allow a minimum bond width portion between the first trace and an adjacent trace while maintaining a separation, Providing a narrowed trace portion to create a minimum combined trace portion for said first trace while maintaining a minimum inter-trace distance for adjacent traces.

【0027】(15) 第(14)項記載の方法に於
て、前記設計条件が、各々のトレース幅が最小トレース
幅より大きいことを要求しており、更に、前記狭くした
トレース部分の幅を前記最小トレース幅より大きく保つ
工程を含む方法。
(15) In the method described in paragraph (14), the design condition requires that each trace width is larger than the minimum trace width, and further, the width of the narrowed trace portion is A method comprising keeping above the minimum trace width.

【0028】(16) 第(14)項記載の方法に於
て、前記広くしたトレース部分の埋合せとして、少なく
とも2つの接近する導電トレースに狭くしたトレース部
分を設ける工程を含む方法。
(16) The method of claim (14), including the step of providing the narrowed trace portions in at least two adjacent conductive traces as an offset of the widened trace portions.

【0029】(17) 設計条件として、導電ワイヤが
トレースに電気的並びに機械的に結合される結合領域が
最小結合幅を持つと共に最小トレース間距離を保つこと
が要求され、該トレースが前記最小結合距離未満のトレ
ース幅を持つことがある様な全体的に平行な複数個の導
電トレースをつくる方法に於て、隣接トレースの間に前
記最小トレース間距離を保ちながら、各々のトレース上
に前記最小の結合幅を持つ領域を形成し、隣接トレース
の間の距離が、前記最小トレース間距離を保ちながら前
記最小結合幅を持つ領域を許すのに不十分である時、前
記最小結合幅を持つ領域に接近して少なくとも1つのト
レースに狭くした領域を形成し、こうして前記最小トレ
ース間距離を保つ様にする工程を含む方法。
(17) As a design condition, it is required that the coupling region where the conductive wire is electrically and mechanically coupled to the trace has a minimum coupling width and the minimum inter-trace distance is maintained. A method of making a plurality of generally parallel conductive traces that may have trace widths less than the distance, wherein the minimum distance on each trace is maintained while maintaining the minimum distance between adjacent traces. A region having a minimum bond width, and the distance between adjacent traces is insufficient to allow the region having the minimum bond width while maintaining the minimum inter-trace distance. Forming a narrowed region in the at least one trace close to, thus maintaining said minimum inter-trace distance.

【0030】(18) 第(17)項記載の方法に於
て、前記狭くした領域を形成する工程が、最小結合幅領
域を持つトレースに隣接する少なくとも1つのトレース
に前記狭くした領域を形成する工程を含む方法。
(18) In the method described in paragraph (17), the step of forming the narrowed region forms the narrowed region in at least one trace adjacent to a trace having a minimum bond width region. A method including steps.

【0031】(19) 第(17)項記載の方法に於
て、前記領域を形成する工程が、或る長さの隣接トレー
スに沿って、互い違いの位置に前記最小結合幅を持つ前
記領域を形成する工程を含む方法。
(19) In the method described in paragraph (17), the step of forming the regions includes forming the regions having the minimum bond width at staggered positions along adjacent traces of a certain length. A method comprising forming.

【0032】(20)導電ワイヤを結合することができ
るトレースの幅を定めた通常の規則が、導電パッドの密
度の為に直接適用できない時に、集積回路の導電パッド
11と導電トレース15,17,18を結合する導電ワ
イヤ12を設ける為、導電トレースには拡大した幅を持
つ領域28′,28″が設けられる。拡大したトレース
幅の近辺で隣接するトレース29′,29″を狭くし
て、トレース間距離を保つ。拡大した及び狭くしたトレ
ース領域は互い違いにして、導電ワイヤが結合されるト
レース領域が導電パッドに接近する様にする。導電トレ
ースは、選ばれたトレース間距離より大きな距離を持つ
と共に、予め選ばれた導電トレース幅より大きな幅を持
つ様な制約を受けている。
(20) Conductive pad 11 and conductive traces 15, 17 of an integrated circuit, when the usual rules for defining the width of traces to which conductive wires can be bonded cannot be directly applied due to the density of the conductive pads. The conductive traces are provided with regions 28 ', 28 "of increased width to provide the conductive wires 12 for coupling the eighteen. Adjacent traces 29', 29" are narrowed near the expanded trace width, Keep the distance between traces. The enlarged and narrowed trace areas are staggered so that the trace areas to which the conductive wires are bonded approach the conductive pads. The conductive traces are constrained to have a distance greater than the selected inter-trace distance and a width greater than the preselected conductive trace width.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来技術による導電ワイヤを用いた一連の導電
パッドと一連の導電トレースの間の電気接続部の平面
図。
FIG. 1 is a plan view of an electrical connection between a series of conductive pads and a series of conductive traces using conductive wires according to the prior art.

【図2】導電トレースがこの発明に従って許容し得るト
レース幅を持つ様にして、導電トレースに結合される導
電ワイヤとトレース形式の平面図。
FIG. 2 is a plan view of a conductive wire and trace format coupled to a conductive trace such that the conductive trace has an acceptable trace width in accordance with the present invention.

【図3】図2のトレース形式を用いて実現された図1の
結合構造の平面図。
3 is a plan view of the coupling structure of FIG. 1 implemented using the trace format of FIG.

【符号の説明】[Explanation of symbols]

11 導電パッド 12 導電ワイヤ 17,18 導電トレース 28’28” 幅を拡大した領域 11 conductive pads 12 conductive wires 17, 18 conductive traces 28'28 "areas of increased width

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 それに接続された集積回路の導電パッド
から伸びる導電ワイヤを持ち、該導電ワイヤは該導電ワ
イヤをそれに接続する為に前記トレースの或る最小幅を
必要としており、当該導電トレース形式の設計条件とし
て、隣接するトレースの間に少なくとも予定の距離を必
要としている様な複数個の全体的に平行なトレースを持
つ導電トレース形式において、導電ワイヤをそこに接続
することのできる様な、少なくとも前記最小幅と等しい
拡大した幅を持つ領域を有する少なくとも1つのトレー
スと、該拡大した幅を持つ領域に接近して狭くした領域
を持つ隣接トレースとを有し、前記狭くした領域は前記
隣接トレースと前記少なくとも1つのトレースの間の距
離を前記予定の距離よりも大きくする様になっている導
電トレース形式。
1. A conductive wire extending from a conductive pad of an integrated circuit connected thereto, the conductive wire requiring a certain minimum width of said trace to connect said conductive wire to said conductive trace type. The design requirement is that in a conductive trace format with a plurality of generally parallel traces requiring at least a planned distance between adjacent traces, a conductive wire can be connected thereto, At least one trace having an enlarged width region at least equal to said minimum width and an adjacent trace having a narrowed region close to said enlarged width region, said narrowed region being said adjacent A conductive trace format adapted to cause a distance between a trace and the at least one trace to be greater than the predetermined distance.
【請求項2】 複数個の平行なトレースに対する導電ト
レース形式を作るのに、該導電トレース形式に対する設
計パラメータが、幅方向に少なくとも最小距離を持つ第
1の導電トレースの一部分を含むと共に、隣接するトレ
ースの間の間隔が少なくとも予定の距離である様になっ
ていると共に、前記平行なトレースの幅が前記最小距離
未満である様になっている時に、複数個の平行なトレー
スに対する導電トレース形式をつくる方法に於て、前記
第1のトレースの一部分の幅が少なくとも前記最小距離
になるように広げ、隣接トレースの接近した部分を狭め
て、前記第1のトレース及び該隣接トレースの間に少な
くとも前記予定の距離を保つ工程を含む方法。
2. A conductive trace type for a plurality of parallel traces, wherein design parameters for the conductive trace type include a portion of a first conductive trace having at least a minimum distance in a width direction and are adjacent to each other. A conductive trace format for a plurality of parallel traces is provided when the spacing between the traces is at least a predetermined distance and the width of the parallel traces is less than the minimum distance. In a method of making, the width of a portion of the first trace is widened to at least the minimum distance and the adjacent portions of adjacent traces are narrowed to provide at least the portion between the first trace and the adjacent trace. A method comprising the step of maintaining a scheduled distance.
JP7144916A 1994-06-13 1995-06-12 Conductive trace shape and method for formation of conductive trace Pending JPH08162600A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25921394A 1994-06-13 1994-06-13
US259213 1994-06-13

Publications (1)

Publication Number Publication Date
JPH08162600A true JPH08162600A (en) 1996-06-21

Family

ID=22984011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7144916A Pending JPH08162600A (en) 1994-06-13 1995-06-12 Conductive trace shape and method for formation of conductive trace

Country Status (2)

Country Link
JP (1) JPH08162600A (en)
KR (1) KR950034721A (en)

Also Published As

Publication number Publication date
KR950034721A (en) 1995-12-28

Similar Documents

Publication Publication Date Title
US7049694B2 (en) Semiconductor package with crossing conductor assembly and method of manufacture
US20060113645A1 (en) Microelectronic assemblies incorporating inductors
KR20020029623A (en) Cof-use tape carrier and cof-structured semiconductor device using the same
JPS6344749A (en) Semiconductor device and lead frame for it
JPH0227838B2 (en)
JP2568748B2 (en) Semiconductor device
US7598608B2 (en) Mounting substrate
JPH04273451A (en) Semiconductor device
JP2001177050A (en) Semiconductor device
JPH1145903A (en) Semiconductor element and semiconductor device
JP2000260809A (en) Package for semiconductor devices
US9078352B2 (en) Low inductance flex bond with low thermal resistance
JP2674553B2 (en) Semiconductor device
JPH08162600A (en) Conductive trace shape and method for formation of conductive trace
JP2007103792A (en) Semiconductor device
JP3287279B2 (en) Semiconductor chip and semiconductor device on which the semiconductor chip is mounted
JP2008177424A (en) Semiconductor device
JP2000223799A (en) Wiring board and its manufacture
JP3646970B2 (en) Semiconductor integrated circuit and semiconductor integrated circuit device
US7055241B2 (en) Method of fabricating an integrated circuit package
JPH0410429A (en) Semiconductor device
JP2990120B2 (en) Semiconductor device
JP2022093692A (en) Semiconductor device
JP2021103800A (en) Semiconductor device
JPH023259A (en) Manufacture of master slice type semiconductor device