JP2000223799A - Wiring board and its manufacture - Google Patents

Wiring board and its manufacture

Info

Publication number
JP2000223799A
JP2000223799A JP11024999A JP2499999A JP2000223799A JP 2000223799 A JP2000223799 A JP 2000223799A JP 11024999 A JP11024999 A JP 11024999A JP 2499999 A JP2499999 A JP 2499999A JP 2000223799 A JP2000223799 A JP 2000223799A
Authority
JP
Japan
Prior art keywords
ground
parallel
wiring board
signal wiring
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11024999A
Other languages
Japanese (ja)
Inventor
Junichi Kudo
潤一 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11024999A priority Critical patent/JP2000223799A/en
Publication of JP2000223799A publication Critical patent/JP2000223799A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board in which a route used for the flow of a feedback current is ensured, in which the disorder of an electric field or a magnetic field is reduced and in which the radiation level of unwanted radio waves is reduced. SOLUTION: When a signal interconnection 5 is formed so as to cross a grounding conductor pattern 7, a parallel grounding line 10 is formed in such a way that it is parallel to the signal interconnection 5 and that it connects grounding patterns 6 formed on both end sides of the crossed grounding conductor pattern 7.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばLSIなど
の半導体集積回路、コネクタ、チップ部品等を搭載して
電子機器や装置に組み込まれる配線基板及びその製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board on which a semiconductor integrated circuit such as an LSI, a connector, a chip component or the like is mounted and which is incorporated in an electronic device or apparatus, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】このような配線基板としては、例えばス
トリップ線路やマイクロストリップ線路を多用したもの
があり、図7はかかる配線基板の一例を示す構成図であ
る。この配線基板1には、例えば2つのLSIパッケー
ジ2、3が搭載されている。これらLSIパッケージ
2、3は、それぞれ複数のリード2a、3aを有するも
ので、配線基板1に形成された複数の電極パッド4に接
続されている。そして、これらLSIパッケージ2、3
は、所定の各リード2a、3a間が上記ストリップ線路
やマイクロストリップ線路のような信号配線5により接
続されている。
2. Description of the Related Art As such a wiring board, for example, a strip line or a microstrip line is frequently used, and FIG. 7 is a configuration diagram showing an example of such a wiring board. For example, two LSI packages 2 and 3 are mounted on the wiring board 1. These LSI packages 2 and 3 have a plurality of leads 2 a and 3 a, respectively, and are connected to a plurality of electrode pads 4 formed on the wiring board 1. And these LSI packages 2, 3
Is connected between predetermined leads 2a and 3a by a signal wiring 5 such as a strip line or a microstrip line.

【0003】一方、このような配線基板1では、電源電
圧が複数レベル混在し、例えばLSIの外部I/F(イ
ンタフェース)用として5V、LSIコアロジック用と
して3.3V、小振幅高速I/F用として1.0Vなど
がある。これに応じてグランドレベルにしても電圧レベ
ル0Vだけに限らず、例えば電圧レベル1.5〜0.5
Vの範囲で複数電圧レベルのグランドレベルが混在する
ことになる。
On the other hand, in such a wiring board 1, a plurality of levels of power supply voltages are mixed, for example, 5V for an external I / F (interface) of an LSI, 3.3V for an LSI core logic, and a small-amplitude high-speed I / F. For example, there is 1.0V. In response to this, the ground level is not limited to the voltage level of 0 V, but may be, for example, a voltage level of 1.5 to 0.5.
In the range of V, ground levels of a plurality of voltage levels are mixed.

【0004】しかるに、図7に示す配線基板1には、複
数のグランド用導体パターン6、7がグランドスリット
8を介して互いに絶縁されて形成されており、これらグ
ランド用導体パターン6、7のグランドレベルは、それ
ぞれ異なったものとなっている。従って、上記各LSI
パッケージ2、3間を接続する信号配線5は、一方のグ
ランド用導体パターン7を跨いで配線されている。
On the wiring board 1 shown in FIG. 7, a plurality of ground conductor patterns 6, 7 are formed insulated from each other via a ground slit 8, and the ground conductor patterns 6, 7 are grounded. The levels are different. Therefore, each of the above LSIs
The signal wiring 5 connecting the packages 2 and 3 is wired across one grounding conductor pattern 7.

【0005】ところで、このような信号配線5に信号す
なわち電流が流れると、例えば図8に示すように電流の
流れる方向(イ)とは逆方向(ロ)に流れる誘導電流
(帰還電流)が信号配線5に対峙するグランド用導体パ
ターンに誘導される。この帰還電流は、信号配線5に信
号すなわち電流の周波数が高くなればなる程、信号配線
5の真下又は真上の部分に集中し局在化する。
When a signal, that is, a current flows through the signal wiring 5, an induced current (feedback current) flowing in a direction (b) opposite to the direction (b) of the current flow as shown in FIG. It is guided to the ground conductor pattern facing the wiring 5. The higher the frequency of the signal, that is, the current in the signal wire 5, the more the return current is concentrated and localized in a portion directly below or directly above the signal wire 5.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記図
7に示すように信号配線5がグランド用導体パターン7
を跨いで配線されている場合、帰還電流は図7に示すよ
うに大きな迂回経路iを通って流れるようになる。
However, as shown in FIG. 7, the signal wiring 5 is connected to the conductor pattern 7 for ground.
, The feedback current flows through a large bypass path i as shown in FIG.

【0007】このため、この迂回する帰還電流のために
電界、磁界が大きく乱れ、信号配線5とグランド用導体
パターン7との間の空間に閉じ込まれていた電磁界エネ
ルギーが外部に放出され、不要電波放射(EMI)の放
出量が増大するという問題が起こる。
As a result, the electric field and the magnetic field are greatly disturbed by the detouring feedback current, and the electromagnetic field energy confined in the space between the signal wiring 5 and the ground conductor pattern 7 is released to the outside. There is a problem that the amount of emission of unnecessary radio wave (EMI) increases.

【0008】そこで本発明は、帰還電流の流れる経路を
確保して電界、磁界の乱れを低減し、不要電波放射レベ
ルを低減できる配線基板及びその製造方法を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a wiring board and a method for manufacturing the same, which can secure a path for a return current to reduce disturbance of an electric field and a magnetic field and reduce an unnecessary radio wave radiation level.

【0009】[0009]

【課題を解決するための手段】請求項1によれば、信号
配線を有する信号配線層やそれぞれ絶縁された複数のグ
ランド用導体パターンを有する電源グランド層をそれぞ
れ少なくとも1層形成された配線基板において、信号配
線をグランド用導体パターンを跨いで配線する場合、こ
の信号配線に対して並行でかつ跨いだグランド用導体パ
ターンの両端側に形成されたグランド用導体パターン間
を接続する少なくとも1つの並行グランド線を形成する
配線基板である。
According to the present invention, there is provided a wiring board having at least one signal wiring layer having signal wiring and at least one power supply ground layer having a plurality of insulated ground conductor patterns. When laying the signal wiring over the ground conductor pattern, at least one parallel ground connecting the ground conductor patterns formed in parallel with the signal wiring and on both ends of the ground conductor pattern straddled. This is a wiring board for forming lines.

【0010】請求項2によれば、請求項1記載の配線基
板において、並行グランド線は、信号配線に流れる電流
とは逆向きに流れる誘導電流を流すものである。
According to the second aspect, in the wiring board according to the first aspect, the parallel ground line allows an induced current to flow in a direction opposite to a current flowing in the signal wiring.

【0011】請求項3によれば、請求項1記載の配線基
板において、複数の信号配線に対して所定の割合の本数
で並行グランド線を形成する。
According to the third aspect, in the wiring board according to the first aspect, parallel ground lines are formed at a predetermined ratio to a plurality of signal wirings.

【0012】請求項4によれば、請求項1記載の配線基
板において、並行グランド線は、平板状に形成されてい
る。
According to the fourth aspect, in the wiring board according to the first aspect, the parallel ground line is formed in a flat plate shape.

【0013】請求項5によれば、請求項1記載の配線基
板において、並行グランド線は、信号配線が形成された
信号配線層に形成されている。
According to a fifth aspect of the present invention, in the wiring board according to the first aspect, the parallel ground line is formed on the signal wiring layer on which the signal wiring is formed.

【0014】請求項6によれば、請求項1記載の配線基
板において、並行グランド線は、グランド用導体パター
ンが形成された電源グランド層から信号配線を挟んだ他
の層に形成されている。
According to the sixth aspect of the present invention, in the wiring board according to the first aspect, the parallel ground line is formed on another layer sandwiching the signal wiring from the power supply ground layer on which the ground conductor pattern is formed.

【0015】請求項7によれば、信号配線を有する信号
配線層やそれぞれ絶縁された複数のグランド用導体パタ
ーンを有する電源グランド層をそれぞれ少なくとも1層
形成された配線基板の製造方法において、信号配線を前
記グランド用導体パターンを跨いで配線する工程と、信
号配線に対して並行でかつ跨いだグランド用導体パター
ンの両端側に形成されたグランド用導体パターン間を接
続する少なくとも1つの並行グランド線を形成する工程
と、を有する配線基板の製造方法である。
According to a seventh aspect of the present invention, there is provided a method of manufacturing a wiring board having at least one signal wiring layer having signal wiring and at least one power ground layer having a plurality of insulated ground conductor patterns. And connecting at least one parallel ground line parallel to the signal wiring and connecting between the ground conductor patterns formed on both ends of the straddled ground conductor pattern. Forming a wiring board.

【0016】[0016]

【発明の実施の形態】(1) 以下、本発明の第1の実施の
形態について図面を参照して説明する。なお、図7と同
一部分には同一符号を付してある。
(1) Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. The same parts as those in FIG. 7 are denoted by the same reference numerals.

【0017】図1は配線基板の平面構造図であり、図2
は断面構成図であって、同図(a)は信号配線5がグラン
ドスリット8を跨いで配線された様子を示す図、同図
(b)は本発明の要所である並行グランド線10がグラン
ドスリット8を跨いで配線された様子を示す図である。
FIG. 1 is a plan view showing the structure of the wiring board, and FIG.
FIG. 3A is a cross-sectional configuration diagram, and FIG. 3A is a diagram illustrating a state in which a signal wiring 5 is wired across a ground slit 8.
FIG. 2B is a view showing a state where the parallel ground line 10, which is a key point of the present invention, is wired across the ground slit 8.

【0018】この配線基板1は、プリント基板或いはビ
ルド・アップ基板であって、電子機器や装置に組み込ま
れるものである。
The wiring board 1 is a printed board or a build-up board, which is incorporated in an electronic device or apparatus.

【0019】又、この配線基板1は、酸化アルミニウム
或いは窒化アルミニウム、又は窒化珪素等のセラミック
ス基板であり、電子機器や装置に組み込まれるものであ
る。
The wiring substrate 1 is a ceramic substrate made of aluminum oxide, aluminum nitride, silicon nitride, or the like, and is incorporated in an electronic device or device.

【0020】又、この配線基板1は、ポリイミド等を用
いた薄膜プロセスにより作製されるものであり、電子機
器や装置に組み込まれるものである。
The wiring substrate 1 is manufactured by a thin film process using polyimide or the like, and is incorporated in an electronic device or apparatus.

【0021】このような配線基板1の構成を具体的に説
明すると、配線基板1は、図2(a)(b)に示すように絶縁
層11、この絶縁層11の上層に形成された信号配線層
12、及び絶縁層11の下層に形成された電源グランド
層13から構成されている。
The structure of the wiring board 1 will be described in detail. The wiring board 1 has an insulating layer 11 and a signal formed on the insulating layer 11 as shown in FIGS. It is composed of a wiring layer 12 and a power ground layer 13 formed below the insulating layer 11.

【0022】このうち電源グランド層13には、複数の
グランド用導体パターン6、7がグランドスリット8を
介して互いに絶縁されて形成されており、これらグラン
ド用導体パターン6、7のグランドレベルは、電源電圧
の種類例えばLSIの外部I/F用として5V、LSI
のコアロジック用として3.3V、小振幅高速I/F用
として1.0Vなどに応じて複数あり、電圧レベル0V
だけに限らず、例えば電圧レベル1.5〜0.5Vの範
囲で複数電圧レベルになっている。
A plurality of ground conductor patterns 6 and 7 are formed in the power supply ground layer 13 so as to be insulated from each other via a ground slit 8. The ground levels of the ground conductor patterns 6 and 7 are as follows. Type of power supply voltage, for example, 5 V for external I / F of LSI, LSI
3.3V for core logic and 1.0V for small-amplitude high-speed I / F.
The voltage levels are not limited to the above, and are a plurality of voltage levels within a voltage level range of 1.5 to 0.5V, for example.

【0023】又、信号配線層12には、所定部分にそれ
ぞれ複数の電極パッド4が形成され、これら電極パッド
4上に例えば2つのLSIパッケージ2、3が搭載され
ている。そして、これらLSIパッケージ2、3は、所
定の各リード2a、3a間が上記ストリップ線路やマイ
クロストリップ線路のような信号配線5により上記グラ
ンドスリット8を跨いで接続されている。
In the signal wiring layer 12, a plurality of electrode pads 4 are formed at predetermined portions, and, for example, two LSI packages 2, 3 are mounted on the electrode pads 4. In these LSI packages 2 and 3, predetermined leads 2a and 3a are connected across the ground slit 8 by a signal wiring 5 such as the strip line or the microstrip line.

【0024】この信号配線5には、並行して上記並行グ
ランド線10が配線されている。すなわち、グランド導
体パターン6における各LSIパッケージ2、3近傍で
かつ信号配線5に沿った縁側には、それぞれスルーホー
ル14、15が形成されている。これらスルーホール1
4、15は、図2(b)に示すように信号配線層12から
絶縁層11を貫通して電源グランド層13まで返し、そ
れぞれグランド導体パターン6に接続されている。そし
て、並行グランド線10は、図3の拡大斜視図に示すよ
うに各スルーホール14、15に接続され、かつ信号配
線5に並行でかつグランドスリット8を跨いで配線され
ている。
The parallel ground line 10 is connected to the signal line 5 in parallel. That is, through holes 14 and 15 are formed near the respective LSI packages 2 and 3 in the ground conductor pattern 6 and on the edge side along the signal wiring 5. These through holes 1
As shown in FIG. 2 (b), the wires 4 and 15 pass through the insulating layer 11 from the signal wiring layer 12 to the power ground layer 13 and are connected to the ground conductor pattern 6, respectively. The parallel ground line 10 is connected to the through holes 14 and 15 as shown in the enlarged perspective view of FIG. 3, and is wired in parallel with the signal wiring 5 and straddling the ground slit 8.

【0025】このような配線基板1を製造する場合に
は、例えば信号配線5をグランド用導体パターン7を跨
いで配線する工程と、信号配線5に対して並行でかつ跨
いだグランド用導体パターン7の両端側に形成されたグ
ランド用導体パターン6間を接続する並行グランド線1
0を形成する工程とを有するものとなる。
In the case of manufacturing such a wiring board 1, for example, a step of arranging the signal wiring 5 over the ground conductor pattern 7 and a step of arranging the ground conductor pattern 7 in parallel with the signal wiring 5. Ground lines 1 connecting between the ground conductor patterns 6 formed on both ends of the
0 is formed.

【0026】次に上記の如く構成された配線基板での作
用について説明する。
Next, the operation of the wiring board configured as described above will be described.

【0027】信号配線5に各LSIパッケージ2、3間
の信号すなわち電流Sが流れると、例えば図3に示すよ
うに電流Sの流れる方向とは逆方向に流れる帰還電流K
が信号配線5の真下のグランド導体パターン6に流れる
とともに、各スルーホール14、15から並行グランド
線10を通って流れる。この帰還電流Kは、信号配線5
を伝搬する信号の周波数が高くなればなる程、信号配線
5の真下の部分に集中し局在化し、かつ並行グランド線
10に流れる。
When a signal, ie, a current S, flows between the LSI packages 2 and 3 through the signal wiring 5, a feedback current K flowing in a direction opposite to the direction in which the current S flows as shown in FIG.
Flows through the ground conductor pattern 6 directly below the signal wiring 5 and flows from the through holes 14 and 15 through the parallel ground line 10. This feedback current K is applied to the signal line 5
As the frequency of a signal propagating through the signal line becomes higher, the signal is concentrated and localized at a portion directly below the signal wiring 5 and flows to the parallel ground line 10.

【0028】このように帰還電流Kは、信号配線5に並
行な並行グランド線10に流れるので、信号配線5がグ
ランドスリット8を跨いで配線されていても、大きな迂
回経路を通って流れることはない。これにより、グラン
ドスリット8を跨いだ部分でも信号配線5を流れる電流
Sと帰還電流Kとの間の関係が維持され、電界、磁界の
乱れを最小限に抑えることができ、不要電波放射(EM
I)の放出量を最小限に抑えることができる。
As described above, since the feedback current K flows through the parallel ground line 10 parallel to the signal wiring 5, even if the signal wiring 5 is wired across the ground slit 8, it does not flow through a large detour path. Absent. Accordingly, the relationship between the current S flowing through the signal wiring 5 and the feedback current K is maintained even in a portion straddling the ground slit 8, disturbance of an electric field and a magnetic field can be minimized, and unnecessary radio wave emission (EM
The amount of release of I) can be minimized.

【0029】このように上記第1の実施の形態において
は、信号配線5をグランド用導体パターン7を跨いで配
線する場合、この信号配線5に対して並行でかつ跨いだ
グランド用導体パターン7の両端側に形成されたグラン
ド用導体パターン6間を接続するように並行グランド線
10を形成したので、信号配線5を流れる電流Sと帰還
電流Kとの間の関係を維持でき、電界、磁界の乱れを最
小限に抑えることができ、不要電波放射(EMI)の放
出量を最小限に抑えることができる。 (2) 次に、本発明の第2の実施の形態について図面を参
照して説明する。
As described above, in the first embodiment, when the signal wiring 5 is laid across the ground conductor pattern 7, the wiring of the ground conductor pattern 7 parallel to and astride the signal wiring 5 is performed. Since the parallel ground lines 10 are formed so as to connect the ground conductor patterns 6 formed on both ends, the relationship between the current S flowing through the signal wiring 5 and the feedback current K can be maintained, and the electric field and the magnetic field can be maintained. Disturbance can be minimized, and the amount of unnecessary radio wave emission (EMI) can be minimized. (2) Next, a second embodiment of the present invention will be described with reference to the drawings.

【0030】図4は配線基板の平面構造図である。FIG. 4 is a plan view showing the structure of the wiring board.

【0031】この配線基板20は、プリント基板或いは
ビルド・アップ基板であって、電子機器や装置に組み込
まれるものである。又、この配線基板20は、酸化アル
ミニウム或いは窒化アルミニウム、又は窒化珪素等のセ
ラミックス基板であり、電子機器や装置に組み込まれる
ものである。又、この配線基板20は、ポリイミド等を
用いた薄膜プロセスにより作製されるものであり、電子
機器や装置に組み込まれるものである。
The wiring board 20 is a printed board or a build-up board, which is incorporated in an electronic device or apparatus. The wiring substrate 20 is a ceramic substrate made of aluminum oxide, aluminum nitride, silicon nitride, or the like, and is incorporated in an electronic device or device. The wiring substrate 20 is manufactured by a thin film process using polyimide or the like, and is incorporated in an electronic device or device.

【0032】このような配線基板20の構成を具体的に
説明すると、その下層側には、グランド用導体パターン
21が形成されるとともに電源用導体パターン22が形
成されている。このうちグランド用導体パターン21は
電圧レベル0Vであり、電源用導体パターン22は例え
ばLSI外部I/F、LSIコアロジック、小振幅高速
I/Fに対応して例えば電圧レベル1.5〜0.5Vの
範囲の電圧レベルとなっている。そして、これらグラン
ド用導体パターン21と電源用導体パターン22との間
には、グランドスリット23が形成されている。
The structure of the wiring board 20 will be described in detail. A ground conductor pattern 21 and a power supply conductor pattern 22 are formed below the wiring board 20. Among them, the ground conductor pattern 21 has a voltage level of 0 V, and the power supply conductor pattern 22 has, for example, a voltage level of 1.5 to 0 .0 corresponding to an LSI external I / F, an LSI core logic, and a small-amplitude high-speed I / F. The voltage level is in the range of 5V. A ground slit 23 is formed between the ground conductor pattern 21 and the power supply conductor pattern 22.

【0033】一方、配線基板20の上層側には、所定部
分にそれぞれ複数の電極パッド24が形成され、これら
電極パッド24上に例えば2つのLSIパッケージ2
5、26の各リード27、28が接続されて搭載されて
いる。
On the other hand, a plurality of electrode pads 24 are formed at predetermined portions on the upper layer side of the wiring board 20, and, for example, two LSI packages 2 are formed on these electrode pads 24.
5 and 26 are connected and mounted.

【0034】そして、これらLSIパッケージ25、2
6は、所定の各リード27、28間が上記ストリップ線
路やマイクロストリップ線路のような複数例えば9本の
信号配線29により上記電源用導体パターン22の上方
に配線されて接続されている。
The LSI packages 25, 2
Reference numeral 6 designates a plurality of, for example, nine signal wires 29 such as the strip lines and microstrip lines, which are wired above the power supply conductor pattern 22 and connected between predetermined leads 27 and 28.

【0035】又、これら9本の信号配線29には、並行
して3本の並行グランド線30が配線されている。すな
わち、グランド導体パターン21における各LSIパッ
ケージ25、26近傍でかつ各信号配線29に沿った縁
側には、それぞれスルーホール31、32が形成されて
いる。これらスルーホール31、32は、それぞれ上層
側から下層側に貫通して下層側のグランド導体パターン
21に接続されている。そして、3本の並行グランド線
30は、各スルーホール31、32に接続され、かつ信
号配線29に並行でかつ電源用導体パターン22を跨い
で配線されている。
In addition, three parallel ground lines 30 are wired in parallel with these nine signal lines 29. That is, through holes 31 and 32 are formed in the ground conductor pattern 21 near the respective LSI packages 25 and 26 and on the edge side along the respective signal wires 29. These through holes 31 and 32 penetrate from the upper layer side to the lower layer side, respectively, and are connected to the ground conductor pattern 21 on the lower layer side. The three parallel ground lines 30 are connected to the respective through holes 31 and 32, and are wired in parallel with the signal wiring 29 and straddling the power supply conductor pattern 22.

【0036】次に上記の如く構成された配線基板での作
用について説明する。
Next, the operation of the wiring board configured as described above will be described.

【0037】9本の信号配線29に各LSIパッケージ
25、26間の信号が流れると、この電流の流れる方向
とは逆方向に流れる帰還電流が各信号配線29の真下の
グランド導体パターン21に流れるとともに、各スルー
ホール31、32から3本の並行グランド線30を通っ
て流れる。
When a signal flows between the LSI packages 25 and 26 through the nine signal lines 29, a feedback current flowing in a direction opposite to the direction in which the current flows flows through the ground conductor pattern 21 immediately below each signal line 29. At the same time, it flows from each through hole 31, 32 through three parallel ground lines 30.

【0038】この帰還電流は、各信号配線29に並行な
並行グランド線30に流れるので、各信号配線29がグ
ランドスリット23を跨いで配線されていても、大きな
迂回経路を通って流れることはない。これにより、グラ
ンドスリット23を跨いだ部分でも各信号配線29を流
れる電流とその帰還電流との間の関係が維持され、電
界、磁界の乱れを最小限に抑えることができ、不要電波
放射(EMI)の放出量を最小限に抑えることができ
る。
Since this feedback current flows in the parallel ground line 30 parallel to each signal wiring 29, even if each signal wiring 29 is wired across the ground slit 23, it does not flow through a large detour path. . As a result, the relationship between the current flowing through each signal wiring 29 and its return current is maintained even in a portion straddling the ground slit 23, disturbance of the electric field and magnetic field can be minimized, and unnecessary radio wave radiation (EMI ) Can be minimized.

【0039】このように上記第2の実施の形態によれ
ば、上記第1の実施の形態と同様に、各信号配線29を
グランドスリット23から電源用導体パターン22を跨
いで配線する場合、これら9本の信号配線29に対して
並行でかつ跨いだ電源用導体パターン22の両端側に形
成されたグランド用導体パターン21間を接続するよう
に3本の並行グランド線30を形成したので、各信号配
線29を流れる電流と帰還電流との間の関係を維持で
き、電界、磁界の乱れを最小限に抑えることができ、不
要電波放射の放出量を最小限に抑えることができる。
As described above, according to the second embodiment, similar to the first embodiment, when each signal wiring 29 is laid across the power supply conductor pattern 22 from the ground slit 23, Since three parallel ground lines 30 were formed so as to connect between the ground conductor patterns 21 formed at both ends of the power supply conductor pattern 22 in parallel with and straddling the nine signal wires 29, each of the three parallel ground lines 30 was formed. The relationship between the current flowing through the signal wiring 29 and the feedback current can be maintained, the disturbance of the electric field and the magnetic field can be minimized, and the emission amount of unnecessary radio wave radiation can be minimized.

【0040】なお、並行グランド線30は、1本の信号
配線29に対して1本の割合で配線するのが不要電波放
射の放出量を最小限に抑える上で最良であるが、上記第
2の実施の形態のように9本の信号配線29に3本の並
行グランド線30という3本の信号配線29に対して1
本の並行グランド線30の割合で配線したり、又は2本
の信号配線29に対して1本の並行グランド線30の割
合で配線しても上記第1の実施の形態と同様の効果を奏
することができる。 (3) 次に、本発明の第3の実施の形態について図面を参
照して説明する。
Although it is best to wire the parallel ground line 30 at a ratio of one signal wire 29 to one signal wire 29 in order to minimize the amount of emission of unnecessary radio wave radiation, As described in the embodiment, three signal wirings 29 of three parallel ground lines 30
The same effect as that of the first embodiment can be obtained even if wiring is performed at a ratio of two parallel ground lines 30 or at a ratio of one parallel ground line 30 to two signal wires 29. be able to. (3) Next, a third embodiment of the present invention will be described with reference to the drawings.

【0041】図5は配線基板の層構造を示す斜視図であ
る。
FIG. 5 is a perspective view showing the layer structure of the wiring board.

【0042】この配線基板40は、信号配線層42に並
行に並行グランド線52、53を形成するためのスペー
スを確保できない構造のもので、グランド層41の上層
に信号配線層42が形成され、その上層にその他の層4
3など複数層が形成されている。このうちグランド層4
1には、グランドスリット44を介して各グランド用導
体パターン45、46が形成されている。
The wiring board 40 has a structure in which a space for forming the parallel ground lines 52 and 53 in parallel with the signal wiring layer 42 cannot be secured, and the signal wiring layer 42 is formed above the ground layer 41. Other layers 4 on top of it
A plurality of layers such as three are formed. Ground layer 4
1, each ground conductor pattern 45, 46 is formed via a ground slit 44.

【0043】又、信号配線層42には、図示しない各L
SIパッケージ間を接続する信号配線47が形成されて
いる。この信号配線47は、各グランド用導体パターン
45、46をグランドスリット44を跨いで配線されて
いる。
Each signal wiring layer 42 has an L (not shown).
A signal wiring 47 connecting between the SI packages is formed. This signal wiring 47 is wired across the ground slits 44 between the ground conductor patterns 45 and 46.

【0044】又、グランド層41の各グランド用導体パ
ターン45、46から信号配線層42を通して他の層4
3の間には、例えば4本のスルーホール48〜51が設
けられている。
Further, from each of the ground conductor patterns 45 and 46 of the ground layer 41 through the signal wiring layer 42 to the other layer 4
For example, four through holes 48 to 51 are provided between the three.

【0045】これらスルーホール48〜51は、他の層
43において各スルーホール48、49の間が並行グラ
ンド線52により接続され、他の各スルーホール50、
51の間が並行グランド線53により接続されている。
In these through holes 48 to 51, the through holes 48 and 49 are connected by a parallel ground line 52 in another layer 43, and the other through holes 50 and
51 are connected by a parallel ground line 53.

【0046】これら並行グランド線52、53は、信号
配線47に対して並行でかつグランドスリット44を跨
いで形成されている。
The parallel ground lines 52 and 53 are formed in parallel with the signal wiring 47 and straddling the ground slit 44.

【0047】次に上記の如く構成された配線基板での作
用について説明する。
Next, the operation of the wiring board configured as described above will be described.

【0048】信号配線47に各LSIパッケージ間の信
号が流れると、この電流の流れる方向とは逆方向に流れ
る帰還電流が信号配線47の真下のグランド導体パター
ン45、46に流れるとともに、これらグランド導体パ
ターン45、46から各スルーホール48〜51を通っ
て各並行グランド線52、53に流れる。
When a signal flows between the respective LSI packages through the signal wiring 47, a feedback current flowing in a direction opposite to the flowing direction of the current flows to the ground conductor patterns 45 and 46 immediately below the signal wiring 47, and these ground conductors also flow. The current flows from the patterns 45 and 46 to the parallel ground lines 52 and 53 through the through holes 48 to 51.

【0049】この帰還電流は、信号配線47に並行な各
並行グランド線52、53に流れるので、信号配線47
がグランドスリット44を跨いで配線されていても、大
きな迂回経路を通って流れることはない。これにより、
グランドスリット44を跨いだ部分でも信号配線47を
流れる電流とその帰還電流との間の関係が維持され、電
界、磁界の乱れを最小限に抑えることができ、不要電波
放射の放出量を最小限に抑えることができる。
Since this feedback current flows through the parallel ground lines 52 and 53 parallel to the signal wiring 47,
Does not flow through a large detour path even if it is wired across the ground slit 44. This allows
The relationship between the current flowing through the signal wiring 47 and its return current is maintained even in the portion over the ground slit 44, the disturbance of the electric field and the magnetic field can be minimized, and the emission amount of unnecessary radio wave radiation is minimized. Can be suppressed.

【0050】このように上記第3の実施の形態によれ
ば、信号配線層42に並行に並行グランド線52、53
を形成するためのスペースを確保できない構造であって
も、各グランド用導体パターン45、46から信号配線
層42を通して他の層43の間に各スルーホール48〜
51を設け、そのうち各スルーホール48、49の間に
並行グランド線52を接続し、他の各スルーホール5
0、51の間に並行グランド線53を接続し、これら並
行グランド線52、53を信号配線47に対して並行で
かつグランドスリット44を跨いで形成することによ
り、信号配線47を流れる電流と帰還電流との間の関係
を維持でき、電界、磁界の乱れを最小限に抑えることが
でき、不要電波放射の放出量を最小限に抑えることがで
きる。
As described above, according to the third embodiment, the parallel ground lines 52 and 53 extend in parallel with the signal wiring layer 42.
Even if the structure cannot secure a space for forming the through holes 48 to 46 through the signal wiring layer 42 and the other layers 43 from the ground conductor patterns 45 and 46, respectively.
A parallel ground line 52 is connected between the through holes 48 and 49, and the other through holes 5 are provided.
A parallel ground line 53 is connected between 0 and 51, and the parallel ground lines 52 and 53 are formed in parallel with the signal wiring 47 and across the ground slit 44, so that the current flowing through the signal wiring 47 and the feedback The relationship with the current can be maintained, the disturbance of the electric and magnetic fields can be minimized, and the amount of emission of unnecessary radio wave radiation can be minimized.

【0051】なお、本発明は、上記第1乃至第3の実施
の形態に限定されるものでなく次の通り変形してもよ
い。
The present invention is not limited to the first to third embodiments, but may be modified as follows.

【0052】例えば、並行グランド線は、ライン状に形
成されているものでなく、平面状に形成されたものであ
っても同様の効果を奏することができる。
For example, the same effect can be obtained even if the parallel ground line is not formed in a line shape but is formed in a plane shape.

【0053】又、図6に示すように開口部60が形成さ
れた配線基板61上に各LSIパッケージ62、63を
搭載し、これらLSIパッケージ62、63の各リード
間を信号配線64で開口部60を跨いで配線した場合で
も、並行グランド線65を信号配線64に対して並行で
かつ開口部60を跨いで形成することにより、上記同様
に、信号配線64を流れる電流と帰還電流との間の関係
を維持でき、電界、磁界の乱れを最小限に抑えることが
でき、不要電波放射の放出量を最小限に抑えることがで
きる。
As shown in FIG. 6, the LSI packages 62 and 63 are mounted on a wiring board 61 in which an opening 60 is formed. Even in the case where wiring is performed over the signal wiring 64, the parallel ground line 65 is formed in parallel with the signal wiring 64 and over the opening 60, so that the current between the current flowing through the signal wiring 64 and the feedback current is formed in the same manner as described above. , The disturbance of the electric field and the magnetic field can be minimized, and the emission amount of unnecessary radio wave radiation can be minimized.

【0054】又、LSIパッケージの形式は、DIP、
QFP、TAB、BGAのいずれのタイプ若しくは複数
の形式のパッケージが混在した場合でも同様の効果を奏
することができる。
The LSI package format is DIP,
Similar effects can be obtained even when packages of any type of QFP, TAB, and BGA or a plurality of types of packages are mixed.

【0055】[0055]

【発明の効果】以上詳記したように本発明によれば、帰
還電流の流れる経路を確保して電界、磁界の乱れを低減
し、不要電波放射レベルを低減できる配線基板及びその
製造方法を提供できる。
As described above in detail, according to the present invention, there is provided a wiring board and a method of manufacturing the wiring board which can secure a path for a return current to reduce disturbance of an electric field and a magnetic field and reduce an unnecessary radio wave radiation level. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わる配線基板の第1の実施の形態を
示す平面構造図。
FIG. 1 is a plan view showing a first embodiment of a wiring board according to the present invention.

【図2】同配線基板の断面構成図。FIG. 2 is a sectional configuration diagram of the wiring board.

【図3】同配線基板の要所の拡大斜視図。FIG. 3 is an enlarged perspective view of a main part of the wiring board.

【図4】本発明に係わる配線基板の第2の実施の形態を
示す平面構造図。
FIG. 4 is a plan view showing a second embodiment of the wiring board according to the present invention;

【図5】本発明に係わる配線基板の第3の実施の形態を
示す要所の拡大斜視図。
FIG. 5 is an enlarged perspective view of a main part showing a third embodiment of the wiring board according to the present invention.

【図6】本発明の変形例を示す平面構成図。FIG. 6 is a plan view showing a modification of the present invention.

【図7】従来の配線基板の一例を示す構成図。FIG. 7 is a configuration diagram showing an example of a conventional wiring board.

【図8】帰還電流の経路を示す模式図。FIG. 8 is a schematic diagram showing a path of a feedback current.

【符号の説明】[Explanation of symbols]

1:配線基板、 2,3:LSIパッケージ、 2a,3a:リード、 4:電極パッド、 5:信号配線、 6,7:グランド用導体パターン、 8:グランドスリット、 10:並行グランド線、 11:絶縁層、 12:信号配線層、 13:電源グランド層、 14,15:スルーホール、 20:配線基板、 21:グランド用導体パターン、 22:電源用導体パターン、 23:グランドスリット、 25,26:LSIパッケージ、 29:信号配線、 30:並行グランド線、 31,32:スルーホール、 40:配線基板、 41:グランド層、 42:信号配線層、 43:他の層、 44:グランドスリット、 45,46:グランド用導体パターン、 47:信号配線、 48〜51:スルーホール、 52,53:並行グランド線。 1: wiring board, 2, 3: LSI package, 2a, 3a: lead, 4: electrode pad, 5: signal wiring, 6, 7: conductor pattern for ground, 8: ground slit, 10: parallel ground line, 11: Insulation layer, 12: signal wiring layer, 13: power supply ground layer, 14, 15: through hole, 20: wiring board, 21: ground conductor pattern, 22: power supply conductor pattern, 23: ground slit, 25, 26: LSI package, 29: signal wiring, 30: parallel ground line, 31, 32: through hole, 40: wiring board, 41: ground layer, 42: signal wiring layer, 43: other layer, 44: ground slit, 45, 46: conductor pattern for ground, 47: signal wiring, 48 to 51: through hole, 52, 53: parallel ground line.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E021 FB02 FB14 FC19 LA06 5E338 AA02 AA03 BB02 BB13 BB25 BB75 CC02 CC06 CD01 CD13 CD23 CD25 EE13 5E346 AA12 AA15 AA35 AA42 BB02 BB03 BB04 BB06 BB17 FF45 HH01  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference)

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 信号配線を有する信号配線層及びそれぞ
れ絶縁された複数のグランド用導体パターンを有する電
源グランド層をそれぞれ少なくとも1層形成された配線
基板において、 前記信号配線を前記グランド用導体パターンを跨いで配
線する場合、この信号配線に対して並行でかつ跨いだ前
記グランド用導体パターンの両端側に形成された前記グ
ランド用導体パターン間を接続する少なくとも1つの並
行グランド線を形成したことを特徴とする配線基板。
1. A wiring board having at least one signal wiring layer having signal wiring and at least one power supply ground layer having a plurality of insulated ground conductor patterns, wherein the signal wiring is formed of the ground conductor pattern. In the case of straddling, at least one parallel ground line is formed to connect between the ground conductor patterns formed on both ends of the ground conductor pattern in parallel with the signal wiring. Wiring board.
【請求項2】 前記並行グランド線は、前記信号配線に
流れる電流とは逆向きに流れる誘導電流を流すものであ
ることを特徴とする請求項1記載の配線基板。
2. The wiring board according to claim 1, wherein the parallel ground line is configured to flow an induced current flowing in a direction opposite to a current flowing through the signal wiring.
【請求項3】 複数の前記信号配線に対して所定の割合
の本数で前記並行グランド線を形成したことを特徴とす
る請求項1記載の配線基板。
3. The wiring board according to claim 1, wherein said parallel ground lines are formed in a predetermined ratio to a plurality of said signal lines.
【請求項4】 前記並行グランド線は、平板状に形成さ
れたことを特徴とする請求項1記載の配線基板。
4. The wiring board according to claim 1, wherein the parallel ground line is formed in a flat plate shape.
【請求項5】 前記並行グランド線は、前記信号配線が
形成された前記信号配線層に形成したことを特徴とする
請求項1記載の配線基板。
5. The wiring board according to claim 1, wherein the parallel ground line is formed on the signal wiring layer on which the signal wiring is formed.
【請求項6】 前記並行グランド線は、前記グランド用
導体パターンが形成された前記電源グランド層から前記
信号配線を挟んだ他の層に形成されたことを特徴とする
請求項1記載の配線基板。
6. The wiring board according to claim 1, wherein the parallel ground line is formed on another layer sandwiching the signal wiring from the power ground layer on which the ground conductor pattern is formed. .
【請求項7】 信号配線を有する信号配線層やそれぞれ
絶縁された複数のグランド用導体パターンを有する電源
グランド層をそれぞれ少なくとも1層形成された配線基
板の製造方法において、 前記信号配線を前記グランド用導体パターンを跨いで配
線する工程と、 前記信号配線に対して並行でかつ跨いだ前記グランド用
導体パターンの両端側に形成された前記グランド用導体
パターン間を接続する少なくとも1つの並行グランド線
を形成する工程と、 を有することを特徴とする配線基板の製造方法。
7. A method of manufacturing a wiring board in which at least one signal wiring layer having signal wiring and at least one power supply ground layer having a plurality of insulated ground conductor patterns are formed. Laying over a conductor pattern, and forming at least one parallel ground line connecting between the ground conductor patterns formed on both ends of the ground conductor pattern in parallel with and over the signal wiring. A method for manufacturing a wiring board, comprising:
JP11024999A 1999-02-02 1999-02-02 Wiring board and its manufacture Pending JP2000223799A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11024999A JP2000223799A (en) 1999-02-02 1999-02-02 Wiring board and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11024999A JP2000223799A (en) 1999-02-02 1999-02-02 Wiring board and its manufacture

Publications (1)

Publication Number Publication Date
JP2000223799A true JP2000223799A (en) 2000-08-11

Family

ID=12153683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11024999A Pending JP2000223799A (en) 1999-02-02 1999-02-02 Wiring board and its manufacture

Country Status (1)

Country Link
JP (1) JP2000223799A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268649A (en) * 2004-03-19 2005-09-29 Sony Corp Substrate, optical pickup, and optical disk drive
JP2007128973A (en) * 2005-11-01 2007-05-24 Technology Alliance Group Inc Wiring structure of substrate
JP2010050298A (en) * 2008-08-22 2010-03-04 Canon Inc Printed circuit board
WO2011074283A1 (en) * 2009-12-15 2011-06-23 日本特殊陶業株式会社 Capacitor-equipped wiring substrate and component-equipped wiring substrate
CN102668355A (en) * 2009-12-25 2012-09-12 日立汽车系统株式会社 Power conversion apparatus
WO2024034884A1 (en) * 2022-08-08 2024-02-15 삼성전자주식회사 Printed circuit board having optional circuit unit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268649A (en) * 2004-03-19 2005-09-29 Sony Corp Substrate, optical pickup, and optical disk drive
JP4507657B2 (en) * 2004-03-19 2010-07-21 ソニー株式会社 Optical disc drive
JP2007128973A (en) * 2005-11-01 2007-05-24 Technology Alliance Group Inc Wiring structure of substrate
JP2010050298A (en) * 2008-08-22 2010-03-04 Canon Inc Printed circuit board
WO2011074283A1 (en) * 2009-12-15 2011-06-23 日本特殊陶業株式会社 Capacitor-equipped wiring substrate and component-equipped wiring substrate
US8654539B2 (en) 2009-12-15 2014-02-18 Ngk Spark Plug Co., Ltd. Capacitor-incorporated substrate and component-incorporated wiring substrate
CN102668355A (en) * 2009-12-25 2012-09-12 日立汽车系统株式会社 Power conversion apparatus
US9112402B2 (en) 2009-12-25 2015-08-18 Hitachi Automotive Systems, Ltd. Power conversion apparatus
WO2024034884A1 (en) * 2022-08-08 2024-02-15 삼성전자주식회사 Printed circuit board having optional circuit unit

Similar Documents

Publication Publication Date Title
US6992376B2 (en) Electronic package having a folded package substrate
US7531751B2 (en) Method and system for an improved package substrate for use with a semiconductor package
US20090115562A1 (en) Spiral inductor
US6518663B1 (en) Constant impedance routing for high performance integrated circuit packaging
KR20010029892A (en) Area array type semiconductor device
JP2006313855A (en) Semiconductor circuit
CN103338590B (en) Flexible circuit board and manufacture method thereof
JP2006510202A (en) High density package interconnect power and ground strap and method thereof
JP4939795B2 (en) Substrate layer for use with a semiconductor package and method of forming the same
JP2000223799A (en) Wiring board and its manufacture
US9078352B2 (en) Low inductance flex bond with low thermal resistance
TW200807662A (en) Mounting substrate
US6784531B2 (en) Power distribution plane layout for VLSI packages
US7663894B2 (en) Multilayer printed wiring board
JP2002057418A (en) Printed wiring board
JP3048205B2 (en) Multi-chip module
TW200428610A (en) Semiconductor device
JP2005347489A (en) Semiconductor device
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JPS62259500A (en) Circuit board
JPS61225842A (en) Semiconductor device
US8076761B1 (en) Reduced inductance IC leaded package
JPH0878573A (en) Bga package
JPH06216477A (en) Wiring board and electronic circuit device using same
TW200910482A (en) Integrated circuit reducing voltage drop