JPH08153946A - Plastic molded circuit board and its manufacture - Google Patents

Plastic molded circuit board and its manufacture

Info

Publication number
JPH08153946A
JPH08153946A JP6296357A JP29635794A JPH08153946A JP H08153946 A JPH08153946 A JP H08153946A JP 6296357 A JP6296357 A JP 6296357A JP 29635794 A JP29635794 A JP 29635794A JP H08153946 A JPH08153946 A JP H08153946A
Authority
JP
Japan
Prior art keywords
resin
wiring
semiconductor element
circuit board
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6296357A
Other languages
Japanese (ja)
Inventor
Tadashi Inuzuka
忠志 犬塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6296357A priority Critical patent/JPH08153946A/en
Publication of JPH08153946A publication Critical patent/JPH08153946A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

PURPOSE: To eliminate influence of external force and improve reliability, by arranging semiconductor elements and wiring patterns in recessed parts formed at positions deviated from the center, and installing bonding posts of a circuit board where the semiconductor elements are connected with the wiring patterns by using gold wires and are sealed with resin, along the outside of the recessed parts at the longest distance from the board center. CONSTITUTION: When a semiconductor element 5 is mounted on a wiring board 1, the semiconductor element 5 is dropped in a recessed part 6 and arranged, and the electric connection between the semiconductor element 5 and a wiring pattern 3 is formed by using gold wires 18. The wiring board 1 is sandwiched from the upper and the lower directions by metal molds, mold resin is injected, and molding and sealing are performed. When an external force is applied, the stress becomes maximum at the center O. In this case, the semiconductor element 5 leaves the center, and further bonding posts 3a of the wiring pattern 3 which are formed so as to surround the recessed part 6 are arranged at the position adjacent to the sides of the recessed part 6, i.e., the position which is hardly affected by bending stress, so that the damage to the gold wires 18 can be prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、IC(Integrated Cir
cuit)カード内等に埋設されて使用される樹脂封止形回
路板及びその製造方法に関するものである。
The present invention relates to an IC (Integrated Circuit).
The present invention relates to a resin-sealed circuit board used by being embedded in a card and the like, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】カード化社会が進むに連れて、これまで
使用されていた磁気カードでは、安全性あるいは新たな
サービス要求に対するメモリの不足と言った課題が生じ
てきた。そこで、時代の要請に応えるべく、磁気カード
に代えてICカードを使用する傾向にある。また、この
ICカードは、プラスチックカードの中にマイクロプロ
セッサとICメモリを埋設したもので、これらマイクロ
プロセッサ及びICメモリ等の半導体素子は配線基板上
に実装され、この半導体素子を配線基板上において樹脂
材で封止した、いわゆるCOB(Chip on Bord)形にさ
れた回路板として組み込まれる。
2. Description of the Related Art As the card-based society advances, the magnetic cards that have been used up to now have problems such as lack of memory for safety or new service demand. Therefore, in order to meet the demands of the times, there is a tendency to use IC cards instead of magnetic cards. This IC card is a plastic card in which a microprocessor and an IC memory are embedded. Semiconductor elements such as the microprocessor and the IC memory are mounted on a wiring board, and the semiconductor element is mounted on the wiring board with a resin. It is incorporated as a so-called COB (Chip on Bord) type circuit board sealed with a material.

【0003】図5及び図6は、従来におけるICカード
用COBモジュール、すなわち樹脂封止形回路板の一例
を示すもので、図5は樹脂封止する前の状態で示す回路
板の平面図、図6は樹脂封止した状態で示す回路板の縦
断側面図である。図5及び図6において、この回路板で
は、配線基板51の裏面側に外部接続端子52が形成さ
れているとともに表面側に配線パターン53が形成され
ており、また外部接続端子52と配線パターン53との
間はスルーホール54で電気的に接続されている。さら
に、配線基板51の略中央部分には、半導体素子55を
落とし込ませて配置するための凹所56が形成されてい
る。加えて、配線基板51の表面側には、凹所56の外
側を囲む状態にしてエポキシ系樹脂から成るソルダーレ
ジスト57が配線パターン53の上から形成されてい
る。
5 and 6 show an example of a conventional IC card COB module, that is, a resin-sealed circuit board. FIG. 5 is a plan view of the circuit board in a state before resin-sealing, FIG. 6 is a vertical sectional side view of the circuit board shown in a resin-sealed state. 5 and 6, in this circuit board, the external connection terminals 52 are formed on the back surface side of the wiring board 51 and the wiring pattern 53 is formed on the front surface side, and the external connection terminals 52 and the wiring pattern 53 are formed. Are electrically connected to each other by a through hole 54. Further, a recess 56 for dropping and arranging the semiconductor element 55 is formed in a substantially central portion of the wiring board 51. In addition, on the front surface side of the wiring board 51, a solder resist 57 made of epoxy resin is formed on the wiring pattern 53 so as to surround the recess 56.

【0004】そして、この配線基板51に半導体素子5
5を実装する場合は、まず半導体素子55を凹所56内
に落とし込ませた状態に配置する。次に、金線68で半
導体素子55の図示せぬリードと配線パターン53のボ
ンディングポスト53aとの間の電気的接続をとり、次
いでソルダレジスト57により囲まれている内側にモー
ルド樹脂58を注入してトランスファモールド成形を行
い、このモールド樹脂58(図6参照)で封止すると樹
脂封止形回路板が形成される。図6は、このように半導
体素子55が樹脂封止された後の状態で示している縦断
側面図である。
Then, the semiconductor element 5 is formed on the wiring board 51.
When mounting 5, the semiconductor element 55 is first placed in the recess 56 in a state of being dropped. Next, a gold wire 68 is used to establish an electrical connection between a lead (not shown) of the semiconductor element 55 and the bonding post 53a of the wiring pattern 53, and then a molding resin 58 is injected into the inside surrounded by the solder resist 57. Transfer molding is performed by using the mold resin 58 (see FIG. 6) to form a resin-sealed circuit board. FIG. 6 is a vertical cross-sectional side view showing the state after the semiconductor element 55 is thus resin-sealed.

【0005】図7及び図8は、従来におけるICカード
用COBモジュール、すなわち樹脂封止形回路板の他の
例を示すもので、図7は樹脂封止する前の状態で示す樹
脂封止形回路板の平面図、図8は樹脂封止した状態で示
す樹脂封止形回路板の縦断側面図である。図7及び図8
において図5及び図6と同一符号を付したものは図5及
び図6と同一のものを示している。図7及び図8におい
て、この樹脂封止形回路板も、配線基板51の裏面側に
外部接続端子52が形成されているとともに表面側に配
線パターン53が形成されており、また外部接続端子5
2と配線パターン53との間はスルーホール54で電気
的に接続されている。さらに、配線基板51の中心から
片側にずらした位置には、半導体素子55を落とし込ま
せて配置するための凹所56が形成されている。加え
て、配線基板51の表面側には、配線基板51の外周部
分を囲む状態にしてエポキシ系樹脂から成るソルダーレ
ジスト57が配線パターン53の上から形成されてい
る。なお、このソルダーレジスト57を形成するとき、
このソルダーレジスト57の一部をスルーホール54内
に流し込ませて塞いだ状態にする。
FIG. 7 and FIG. 8 show another example of a conventional IC card COB module, that is, a resin-sealed circuit board. FIG. 7 shows a resin-sealed type before being resin-sealed. FIG. 8 is a plan view of the circuit board, and FIG. 8 is a vertical sectional side view of the resin-sealed circuit board shown in a resin-sealed state. 7 and 8
In FIG. 5, the same reference numerals as those in FIGS. 5 and 6 indicate the same parts as those in FIGS. 7 and 8, this resin-sealed circuit board also has an external connection terminal 52 formed on the back surface side of the wiring board 51 and a wiring pattern 53 formed on the front surface side, and the external connection terminal 5 is also provided.
2 and the wiring pattern 53 are electrically connected by a through hole 54. Further, a recess 56 for dropping and arranging the semiconductor element 55 is formed at a position shifted to one side from the center of the wiring board 51. In addition, on the front surface side of the wiring board 51, a solder resist 57 made of epoxy resin is formed on the wiring pattern 53 so as to surround the outer peripheral portion of the wiring board 51. When forming the solder resist 57,
A part of the solder resist 57 is poured into the through hole 54 to be closed.

【0006】そして、この配線基板51に半導体素子5
5を実装する場合は、まず半導体素子55を凹所56内
に落とし込ませた状態に配置する。次に、金線68で半
導体素子55の図示せぬリードと配線パターン53のボ
ンディングポスト53aとの間の電気的接続をとり、次
いでソルダレジスト57により囲まれている内側の部分
60にモールド樹脂58を注入してトランスファモール
ド成形を行い、このモールド樹脂58(図8参照)で封
止すると樹脂封止形回路板が形成される。また、成形後
は、モールド樹脂58の上から断面略V字状の溝59が
縦横に向かって延ばされる状態にして適所に形成され、
この溝59により配線基板51の撓みが得られ易くし、
この撓みにより半導体素子55に加わる外力を吸収する
ようにしている。図8は、このように半導体素子55が
樹脂封止された後の状態で示している縦断側面図であ
る。
The semiconductor element 5 is formed on the wiring board 51.
When mounting 5, the semiconductor element 55 is first placed in the recess 56 in a state of being dropped. Next, a gold wire 68 is used to establish an electrical connection between a lead (not shown) of the semiconductor element 55 and the bonding post 53a of the wiring pattern 53, and then a molding resin 58 is applied to an inner portion 60 surrounded by the solder resist 57. Is injected to perform transfer molding, and is sealed with this molding resin 58 (see FIG. 8) to form a resin-sealed circuit board. In addition, after molding, the groove 59 having a substantially V-shaped cross section is formed in an appropriate position in a state of extending in the vertical and horizontal directions from above the molding resin 58.
This groove 59 facilitates the flexure of the wiring board 51,
The flexure absorbs an external force applied to the semiconductor element 55. FIG. 8 is a vertical cross-sectional side view showing the state after the semiconductor element 55 is thus resin-sealed.

【0007】[0007]

【発明が解決しようとする課題】そして、上述した従来
の樹脂封止形回路板のうち、図5及び図6に示した樹脂
封止形回路板においては、トランスファーモールド成形
をして樹脂封止を行う場合、このトランスファーモール
ド用の金型は、配線基板51の上下面側から挟持され
て、モールド樹脂58が注入されることになる。しかし
ながら、この構造の樹脂封止形回路板では、配線基板5
1を挟持するときにトランスファーモールド用の金型が
当接されるソルダーレジスト57の下に部分的に配線パ
ターン53が通っているので、配線パターン53が通っ
ている部分ではパターンの厚み(通常は約30ミクロ
ン)だけ周囲より高くなっている。したがって、トラン
スファーモールド成形で配線基板51を上下の金型によ
り挟持した際、高い部分は金型と密着するが、低い部分
では金型と密着せずに隙間ができ、この隙間よりモール
ド樹脂58が流出、すなわちフラッシュが発生すると言
う問題点があった。また、半導体素子55を搭載する位
置が配線基板51の中心となっているので、外力が加わ
ると半導体素子55への悪影響が懸念されると言う問題
点があった。
Among the conventional resin-sealed circuit boards described above, the resin-sealed circuit boards shown in FIGS. 5 and 6 are resin-molded by transfer molding. In this case, the mold for transfer molding is sandwiched from the upper and lower surfaces of the wiring board 51, and the molding resin 58 is injected. However, in the resin-sealed circuit board of this structure, the wiring board 5
Since the wiring pattern 53 partially passes under the solder resist 57 with which the mold for transfer molding is brought into contact when sandwiching 1, the pattern thickness (usually, in the portion where the wiring pattern 53 passes) (usually About 30 microns) above the surroundings. Therefore, when the wiring substrate 51 is sandwiched by the upper and lower molds by transfer molding, a high part is in close contact with the mold, but a low part is not in close contact with the mold and a gap is formed. There was a problem that an outflow, that is, a flash occurred. Further, since the position on which the semiconductor element 55 is mounted is the center of the wiring board 51, there is a problem that an external force may adversely affect the semiconductor element 55.

【0008】一方、図7及び図8に示した樹脂封止形回
路板においては、成形後に、モールド樹脂58の上から
断面略V字状の溝59を縦横に向かって延ばされる状態
にして形成し、この溝59により配線基板51の撓みが
得られ易くし、この撓みにより半導体素子55に加わる
外力を吸収するようにしている。しかしながら、この樹
脂封止形回路板の破壊強度試験をして見ると、問題は別
の所にもあることがわかった。これを図9及び図10に
示す破壊強度試験の概略図を用いて説明すると、この破
壊強度試験では、2つの支持点70a,70aにてモー
ルド樹脂58の両端部分を支えた状態にして樹脂封止形
回路板を載置し(図9参照)、外部接続端子52が形成
された裏面側から荷重Pを加えたものである(図10参
照)。この試験では、半導体素子55と配線基板55と
が接着されている部分で、かつその端部71において破
壊が起こり(図9参照)、剥がれ(図10参照)等の不
都合が発生していた。これは、図11に図10のA部拡
大図として示すように、支持点70a,70aの中心で
応力が最大となり、また半導体素子55はモールド樹脂
58及び配線基板51と比較するとヤング率が高いた
め、モールド樹脂58や配線基板51のようには撓まな
い。そこで、端部71にせん断力F1 ,F2 が働いて剥
がれが生じ、モールド樹脂58の表面に設けた溝59の
効果が現れないと言う問題点があった。
On the other hand, in the resin-sealed circuit board shown in FIGS. 7 and 8, after molding, the groove 59 having a substantially V-shaped cross section is formed so as to extend vertically and horizontally from above the molding resin 58. However, the groove 59 makes it easier to obtain the flexure of the wiring board 51, and the flexure absorbs the external force applied to the semiconductor element 55. However, when the breaking strength test of this resin-sealed type circuit board was carried out, it was found that there was another problem. This will be described with reference to the schematic diagrams of the breaking strength test shown in FIGS. 9 and 10. In this breaking strength test, both end portions of the mold resin 58 are supported by two supporting points 70a, 70a, and the resin sealing is performed. A static circuit board is placed (see FIG. 9) and a load P is applied from the back surface side where the external connection terminals 52 are formed (see FIG. 10). In this test, in the portion where the semiconductor element 55 and the wiring board 55 are bonded to each other and at the end portion 71 thereof, breakage occurs (see FIG. 9) and peeling (see FIG. 10) and other inconveniences occur. This is because the stress is maximum at the centers of the support points 70a and 70a, and the semiconductor element 55 has a higher Young's modulus than the mold resin 58 and the wiring board 51, as shown in FIG. Therefore, it does not bend like the mold resin 58 and the wiring board 51. Therefore, there has been a problem that shearing forces F1 and F2 act on the end portion 71 to cause peeling and the effect of the groove 59 provided on the surface of the mold resin 58 does not appear.

【0009】本発明は、上記問題点に鑑みてなされたも
のであり、その目的は外力の影響を無くして信頼性の向
上が図れる樹脂封止形回路板及びその製造方法を提供す
ることにある。
The present invention has been made in view of the above problems, and an object thereof is to provide a resin-sealed circuit board which can improve reliability by eliminating the influence of external force and a method for manufacturing the same. .

【0010】[0010]

【課題を解決するための手段】この目的は、本発明にあ
っては、配線基板と、前記配線基板の中心からずれた位
置に形成された凹所と、前記凹所内にその中心を前記配
線基板の中心からずらして配置された半導体素子と、前
記配線基板の一面側に形成された配線パターンとを備
え、前記配線パターンのボンディングポストと前記半導
体素子との間を金線で接続するとともに、前記配線基板
の表面をモールド樹脂で封止してなる樹脂封止形回路板
において、前記ボンディングポストを前記配線基板の中
心から最も離れた前記凹所の外側で、この凹所に沿って
設けてなる構成とすることによって達成される。
According to the present invention, there is provided a wiring board, a recess formed at a position deviated from the center of the wiring board, and the center of the wiring in the recess. A semiconductor element arranged displaced from the center of the substrate, and a wiring pattern formed on one surface side of the wiring board, while connecting a bonding post of the wiring pattern and the semiconductor element with a gold wire, In a resin-sealed circuit board obtained by sealing the surface of the wiring board with a mold resin, the bonding posts are provided outside the recess farthest from the center of the wiring board and along the recess. This is achieved by the following configuration.

【0011】[0011]

【作用】この構成によれば、樹脂封止形回路板では、外
力が加わったときに、中心Oで応力が最大となって、そ
こで破壊することになるとともに、この中心Oが外力に
対して最も弱い部分であると言えるが、本発明での半導
体素子は、配線基板の中心から水平方向(x軸)及び鉛
直方向(y軸)の片側へ共にずらした位置に形成されて
いる凹所内に配置されて、半導体素子が配置されている
中心が配線基板の中心から離れ、しかも凹所を囲って設
けられている配線パターンに形成されているポストは、
配線基板の中心Oから最もずらされた側の凹所の辺と隣
接した位置、すなわち曲げ応力に対して影響を受けにく
い配線基板の中心Oから最も離れた位置に、半導体素子
の一方向に向けて配置されているので、例え配線基板と
モールド樹脂との間が破壊されたとしても、その破壊量
は小さなものとなり、金線の断線を防ぐことができる。
According to this structure, in the resin-sealed circuit board, when an external force is applied, the stress is maximized at the center O, and the resin O is destroyed there. Although it can be said that it is the weakest part, the semiconductor element in the present invention is provided in a recess formed at a position shifted from the center of the wiring board to one side in the horizontal direction (x axis) and the vertical direction (y axis). The post formed in the wiring pattern that is arranged so that the center where the semiconductor element is arranged is separated from the center of the wiring board and that surrounds the recess is
In a direction adjacent to the side of the recess on the side most displaced from the center O of the wiring board, that is, at a position farthest from the center O of the wiring board which is less susceptible to bending stress, the semiconductor element is directed in one direction. Even if the wiring board and the mold resin are broken, the amount of the breakage is small and the gold wire can be prevented from being broken.

【0012】また、トランスファーモールド成形用金型
のキャビティ周辺に相当する周囲に配線パターンを設
け、この配線パターンを覆ってソルダーレジストを設け
た場合では、モールド成形金型が当接されるソルダーレ
ジストの面が平滑化され、金型による挟持が確実に行わ
れる。
Further, in the case where a wiring pattern is provided around the cavity of the transfer mold, and a solder resist is provided so as to cover the wiring pattern, the solder resist contacting the mold is made. The surface is smoothed, and it is securely held by the mold.

【0013】モールド樹脂の表面には、例えばヤング率
を下げるために適する溝を設けるとともに、凹所の範囲
を溝の位置に及んだ状態にして形成した場合では、溝の
部分での撓み及び破壊が容易に得られるようにして、半
導体素子に加わる外力を吸収して半導体素子等への影響
を少なくすることができる。さらに、溝をボンディング
ポストを避けて設けた場合では、撓み時及び破壊時に金
線の断線を防ぐことができる。
When a groove suitable for reducing Young's modulus is provided on the surface of the mold resin, and when the groove is formed such that the range of the recess extends to the position of the groove, bending and bending at the groove portion The breakage can be easily obtained, and the external force applied to the semiconductor element can be absorbed to reduce the influence on the semiconductor element and the like. Further, when the groove is provided so as to avoid the bonding post, it is possible to prevent the gold wire from breaking during bending and breaking.

【0014】[0014]

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。図1及び図2は、本発明におけるIC
カード用COBモジュール、すなわち樹脂封止形回路板
の一例を示すもので、図1は樹脂封止する前の状態で示
す回路板の平面図、図2は樹脂封止した状態で示す回路
板の縦断側面図である。
Embodiments of the present invention will be described in detail below with reference to the drawings. 1 and 2 show an IC according to the present invention.
FIG. 1 shows an example of a COB module for a card, that is, a resin-sealed circuit board. FIG. 1 is a plan view of the circuit board before being resin-sealed, and FIG. 2 is a circuit board shown in a resin-sealed state. It is a vertical side view.

【0015】図1及び図2において、この回路板では、
配線基板1の裏面側に外部接続端子2が形成されている
とともに表面側に配線パターン3が形成されており、ま
た外部接続端子2と配線パターン3との間はスルーホー
ル4で電気的に接続されている。さらに、配線基板1の
中心から水平方向(x軸)及び鉛直方向(y軸)の片側
へ共にずらした位置には、半導体素子5を落とし込ませ
て配置するための凹所6が形成されている。なお、この
とき凹所6を囲って設けられている配線パターン3に形
成されているポスト3aは、配線基板1の中心Oからず
らされた側の凹所6の辺6aと隣接した位置、すなわち
曲げ応力に対して影響を受けにくい配線基板1の中心O
からy軸方向へ離れた位置に、半導体素子5の一方向に
向けて配置される。また、本実施例では、水平方向での
x1 の部分(半導体素子5の端)とx2 の部分(配線基
板1の端)との間の距離は1.4ミリ以下、鉛直方向で
のy1 の部分(半導体素子5の端)とy2 の部分(配線
基板1の端)との距離は2.25ミリ以下だけずらして
いる。ここで、上記距離1.4ミリと2.25ミリは現
在行うことのできる最小値であり、また搭載位置をx1
の部分とx2 の部分及びy1の部分とy2 の部分とで規
定する理由は、配線基板1における半導体素子5の占め
る割合が小さくなるに伴い、半導体素子5の中心が配線
基板の中心から離れて行くことを目的としている。
1 and 2, in this circuit board,
The external connection terminals 2 are formed on the back surface side of the wiring board 1 and the wiring pattern 3 is formed on the front surface side, and the external connection terminals 2 and the wiring pattern 3 are electrically connected by through holes 4. Has been done. Further, a recess 6 for dropping and placing the semiconductor element 5 is formed at a position shifted from the center of the wiring board 1 to one side in the horizontal direction (x axis) and the vertical direction (y axis). There is. At this time, the post 3a formed in the wiring pattern 3 surrounding the recess 6 is located at a position adjacent to the side 6a of the recess 6 on the side displaced from the center O of the wiring board 1, that is, The center O of the wiring board 1 which is hardly affected by bending stress
The semiconductor element 5 is arranged in a direction away from the y-axis direction in one direction. Further, in this embodiment, the distance between the x1 portion (the end of the semiconductor element 5) and the x2 portion (the end of the wiring board 1) in the horizontal direction is 1.4 mm or less, and the distance of the y1 in the vertical direction is The distance between the portion (end of the semiconductor element 5) and the portion y2 (end of the wiring board 1) is shifted by 2.25 mm or less. Here, the distances of 1.4 mm and 2.25 mm are the minimum values that can be achieved at present, and the mounting position is x1.
Is defined by the portion of x1, the portion of x2, and the portion of y1 and the portion of y2, because the ratio of the semiconductor element 5 in the wiring board 1 becomes smaller, the center of the semiconductor element 5 is separated from the center of the wiring board. The purpose is to go.

【0016】加えて、配線基板1の表面側には、凹所6
の外側を囲む状態にして配線パターン3を形成し、かつ
この配線パターン3の外側を囲む状態にしてトランスフ
ァモールド成形用金型のゲート口となる部分12を除い
た他のゲート及びランナー10及びキャビティ周辺11
に相当する部分にエポキシ系樹脂から成るソルダーレジ
スト7が形成されている。なお、このソルダーレジスト
7を形成するとき、配線パターン3の上からソルダーレ
ジスト7を形成し、このソルダーレジスト7の下側に配
線パターン3が配置されるようにして、この部分での凹
凸を無くし、トランスファーモールド成形の際に金型と
密着し易くして、モールド樹脂8の注入時にフラッシュ
が発生しないようにしている。
In addition, a recess 6 is formed on the front surface side of the wiring board 1.
The wiring pattern 3 is formed so as to surround the outside of the wiring pattern 3, and the gate and runner 10 and the cavity other than the portion 12 that becomes the gate opening of the transfer mold molding die are formed so as to surround the outside of the wiring pattern 3. Area 11
A solder resist 7 made of an epoxy resin is formed in a portion corresponding to. When the solder resist 7 is formed, the solder resist 7 is formed on the wiring pattern 3 and the wiring pattern 3 is arranged below the solder resist 7 to eliminate the unevenness in this portion. In order to prevent the flash from being generated when the molding resin 8 is injected, it is easy to adhere to the mold during transfer molding.

【0017】そして、この配線基板1に半導体素子5を
実装する場合は、まず半導体素子5を凹所6内に落とし
込ませた状態に配置する。次に、金線18で半導体素子
5と配線パターン3との間の電気的接続をとり、次いで
トランスファーモールド成形金型によって配線基板1を
上下方向より挟み、ソルダレジスト7によって囲まれて
いる内側にモールド樹脂8を注入してトランスファモー
ルド成形を行い、このモールド樹脂8(図2参照)で封
止する。すると、樹脂封止形回路板が形成される。図2
は、このように半導体素子5が樹脂封止された後の状態
で示している縦断側面図である。
When the semiconductor element 5 is mounted on the wiring board 1, the semiconductor element 5 is first placed in the recess 6 in a state of being dropped. Next, an electrical connection is made between the semiconductor element 5 and the wiring pattern 3 with a gold wire 18, and then the wiring board 1 is sandwiched by transfer mold forming dies from above and below, and is placed inside the solder resist 7. The molding resin 8 is injected to perform transfer molding, and the molding resin 8 (see FIG. 2) is used for sealing. Then, the resin-sealed circuit board is formed. Figure 2
FIG. 4 is a vertical cross-sectional side view showing a state after the semiconductor element 5 is thus resin-sealed.

【0018】したがって、このように形成された樹脂封
止形回路板では、外力が加わったときに、中心Oで応力
が最大となって、そこで破壊することになるとともに、
この中心Oが外力に対して最も弱い部分であると言える
が、本実施例での半導体素子5は、配線基板1の中心O
から水平方向(x軸)及び鉛直方向(y軸)の片側へ共
にずらした位置に形成されている凹所6内に配置され
て、半導体素子5が配置されている中心が配線基板1の
中心から離れ、しかも凹所6を囲って設けられている配
線パターン3に形成されているボンディングポスト3a
は、配線基板1の中心Oからずらされた側の凹所6の辺
6aと隣接した位置、すなわち曲げ応力に対して影響を
受けにくい配線基板1の中心Oから鉛直方向(y軸方
向)へ最も離れた位置に、半導体素子5の一方向に向け
て配置されているので、例え配線基板1とモールド樹脂
8との間が破壊されたとしても、その破壊量は小さなも
のとなり、金線18の断線を防ぐことができる。なお、
図1中に点線で示すボンディングポスト(3a)及び金
線(18)のように、配線基板1の中心に近い状態にし
て設けた場合では、配線基板1とモールド樹脂8の撓み
及び破壊をまともに受けてしまうことになるので、避け
なければならない。
Therefore, in the resin-sealed circuit board formed in this way, when an external force is applied, the stress becomes maximum at the center O and is destroyed there.
It can be said that the center O is the weakest portion against the external force, but the semiconductor element 5 in the present embodiment has the center O of the wiring board 1.
The center of the wiring board 1 is located in the recess 6 formed at positions shifted from the horizontal direction (x-axis) and the vertical direction (y-axis) to one side, and the semiconductor element 5 is located in the recess 6. And the bonding post 3a formed on the wiring pattern 3 provided so as to surround the recess 6
Is a position adjacent to the side 6a of the recess 6 on the side displaced from the center O of the wiring board 1, that is, in the vertical direction (y-axis direction) from the center O of the wiring board 1 which is less susceptible to bending stress. Since the semiconductor element 5 is arranged at the farthest position in one direction, even if the space between the wiring board 1 and the mold resin 8 is broken, the amount of the breakage is small and the gold wire 18 It is possible to prevent disconnection. In addition,
In the case where the bonding post (3a) and the gold wire (18) shown by dotted lines in FIG. 1 are provided in a state close to the center of the wiring board 1, the wiring board 1 and the molding resin 8 can be properly bent and destroyed. You will have to avoid it, so you must avoid it.

【0019】また、キャビティ周辺11に相当する部分
にエポキシ系樹脂から成るソルダーレジスト7を形成す
るとき、配線パターン3の上からソルダーレジスト7を
形成し、このソルダーレジスト7の下側に配線パターン
3が配置されるようにして、この部分での凹凸を無くし
ているので、トランスファーモールド成形時における金
型との密着性が向上し、またエアーベント以外でのフラ
ッシュが無くなる。さらに、ゲート口10にはパターニ
ングしないので、モールド樹脂が入り易く、未充填が発
生しにくい。
When the solder resist 7 made of epoxy resin is formed on the portion corresponding to the periphery 11 of the cavity, the solder resist 7 is formed on the wiring pattern 3, and the wiring pattern 3 is formed on the lower side of the solder resist 7. Since the unevenness is eliminated in this part by arranging, the adhesiveness with the mold at the time of transfer molding is improved, and flash other than the air vent is eliminated. Further, since the gate port 10 is not patterned, the mold resin is likely to enter, and unfilling is unlikely to occur.

【0020】図3及び図4は、本発明におけるICカー
ド用COBモジュール、すなわち樹脂封止形回路板の他
の実施例を示すもので、図3は樹脂封止する前の状態で
示す回路板の平面図、図4は樹脂封止した状態で示す回
路板の縦断側面図である。図3及び図4において図3及
び図4と同一符号を付したものは図3及び4と同一のも
のを示している。図3及び図4において、この回路板
も、配線基板1の裏面側に外部接続端子2が形成されて
いるとともに表面側に配線パターン3が形成されてお
り、また外部接続端子2と配線パターン3との間はスル
ーホール4で電気的に接続されている。さらに、配線基
板1の中心からx軸及びy軸の片側へ共にずらした位置
には、半導体素子5を落とし込ませて配置するための凹
所6が形成されている。加えて、配線基板1の表面側に
は、配線基板1の外周部分を囲む状態にしてエポキシ系
樹脂から成るソルダーレジスト7が配線パターン3の上
から形成されている。なお、このソルダーレジスト7を
形成するとき、このソルダーレジスト7の一部をスルー
ホール4内に流し込ませて塞いだ状態にする。
FIGS. 3 and 4 show another embodiment of the IC card COB module according to the present invention, that is, a resin-sealed circuit board. FIG. 3 shows the circuit board before resin-sealed. FIG. 4 is a vertical side view of the circuit board shown in a resin-sealed state. 3 and 4, the same reference numerals as those in FIGS. 3 and 4 denote the same parts as those in FIGS. 3 and 4. 3 and 4, this circuit board also has the external connection terminals 2 formed on the back surface side of the wiring board 1 and the wiring pattern 3 formed on the front surface side, and the external connection terminals 2 and the wiring pattern 3 are also formed. Are electrically connected to each other by a through hole 4. Further, a recess 6 for dropping and arranging the semiconductor element 5 is formed at a position shifted from the center of the wiring board 1 to one side of the x-axis and the y-axis. In addition, on the front surface side of the wiring board 1, a solder resist 7 made of epoxy resin is formed on the wiring pattern 3 so as to surround the outer peripheral portion of the wiring board 1. When the solder resist 7 is formed, a part of the solder resist 7 is poured into the through hole 4 to be closed.

【0021】そして、この配線基板1に半導体素子5を
実装する場合は、まず半導体素子5を凹所6内に落とし
込ませた状態に配置する。次に、金線18で半導体素子
5と配線パターン3との間の電気的接続をとり、次いで
ソルダレジスト7により囲まれている内側にモールド樹
脂8を注入してトランスファモールド成形を行い、この
モールド樹脂8(図4参照)で封止すると樹脂封止形回
路板が形成される。また、成形後は、モールド樹脂8の
上から断面略V字状の溝9が縦横に向かって、かつ配線
パターン3のボンディングポスト3aを逃げた形で適所
(凹所6の上側位置で水平方向に2本、凹所の左側でy
軸と平行に設けた1本)に形成され、この溝9のうちの
一部は凹所6と対応した状態となっている。そして、こ
の溝9によって配線基板1の撓みあるいは破壊が容易に
得られ易いようにヤング率を低下させ、この撓みにより
半導体素子5に加わる外力を吸収するようにしている。
これにより、溝9の効果を向上させることができる。図
4は、このように半導体素子5が樹脂封止された後の状
態で示している縦断側面図である。
When the semiconductor element 5 is mounted on the wiring board 1, the semiconductor element 5 is first placed in the recess 6 in a state of being dropped. Next, an electrical connection is made between the semiconductor element 5 and the wiring pattern 3 with a gold wire 18, and then a molding resin 8 is injected into the inside surrounded by the solder resist 7 to perform transfer molding. A resin-sealed circuit board is formed by sealing with resin 8 (see FIG. 4). Further, after the molding, the groove 9 having a substantially V-shaped cross section is formed vertically and horizontally from above the molding resin 8 and escapes from the bonding post 3a of the wiring pattern 3 (at a position above the recess 6 in the horizontal direction). 2 on the left side of the recess y
One of the grooves 9 is formed in parallel with the axis, and a part of the groove 9 corresponds to the recess 6. The groove 9 reduces the Young's modulus so that the wiring board 1 can be easily bent or broken, and the external force applied to the semiconductor element 5 is absorbed by the bending.
Thereby, the effect of the groove 9 can be improved. FIG. 4 is a vertical cross-sectional side view showing the state after the semiconductor element 5 is thus resin-sealed.

【0022】[0022]

【発明の効果】以上説明したとおり、本発明によれば、
樹脂封止形回路板では、外力が加わったときに、中心O
で応力が最大となって、そこで破壊することになるとと
もに、この中心Oが外力に対して最も弱い部分であると
言えるが、本発明での半導体素子は、配線基板の中心か
ら水平方向(x軸)及び鉛直方向(y軸)の片側へ共に
ずらした位置に形成されている凹所内に配置されて、半
導体素子が配置されている中心が配線基板の中心から離
れ、しかも凹所を囲って設けられている配線パターンに
形成されているポストは、配線基板の中心Oから最もず
らされた側の凹所の辺と隣接した位置、すなわち曲げ応
力に対して影響を受けにくい配線基板の中心Oから最も
離れた位置に、半導体素子の一方向に向けて配置されて
いるので、例え配線基板とモールド樹脂との間が破壊さ
れたとしても、その破壊量は小さなものとなり、金線の
断線を防ぐことができる。これにより、信頼性が向上す
る。
As described above, according to the present invention,
In the resin-sealed circuit board, when the external force is applied, the center O
It can be said that the center O is the weakest portion against an external force while the stress is maximized at the point where it is destroyed, and the center O is the weakest portion against the external force. Axis) and the vertical direction (y-axis), both of which are arranged in a recess formed at positions shifted to one side, the center where the semiconductor element is arranged is separated from the center of the wiring board, and the recess is surrounded. The post formed on the provided wiring pattern is adjacent to the side of the recess on the side most displaced from the center O of the wiring board, that is, the center O of the wiring board which is not easily affected by bending stress. Since the semiconductor element is arranged in the most distant position from the wiring board in one direction, even if the space between the wiring board and the mold resin is broken, the amount of the damage is small and the gold wire is not broken. To prevent Kill. This improves reliability.

【0023】また、トランスファーモールド成形用金型
のキャビティ周辺に相当する周囲に配線パターンを設
け、配線パターンを覆ってソルダーレジストを設けた場
合では、モールド成形金型が当接されるソルダーレジス
トの面が平滑化され、金型による挟持が確実に行われ、
注入時のフラッシュを防止することができる。
In the case where a wiring pattern is provided around the cavity of the transfer molding die and a solder resist is provided so as to cover the wiring pattern, the surface of the solder resist with which the molding die abuts. Is smoothed, and it is securely held by the mold,
Flush during injection can be prevented.

【0024】モールド樹脂の表面にヤング率を下げるた
めの溝を設けるとともに、凹所の範囲を溝の位置に及ん
だ状態にして形成した場合では、溝の部分での撓み及び
破壊が容易に得られ、半導体素子に加わる外力を良く吸
収して半導体素子等への影響を少なくすることができ
る。さらに、溝をボンディングポストを避けて設けた場
合では、撓み時及び破壊時に金線の断線を防ぐことがで
き、信頼性がさらに向上する。
When a groove for lowering the Young's modulus is provided on the surface of the mold resin, and when the groove is formed so that the range of the recess extends to the position of the groove, bending and breakage at the groove portion are easy. The obtained external force can be well absorbed to reduce the influence on the semiconductor element and the like. Further, when the groove is provided avoiding the bonding post, it is possible to prevent the gold wire from being broken at the time of bending and breaking, and the reliability is further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例に係る樹脂封止形回路板
を樹脂封止をする前の状態で示す平面図である。
FIG. 1 is a plan view showing a resin-sealed circuit board according to a first embodiment of the present invention before being resin-sealed.

【図2】本発明の第1の実施例に係る樹脂封止形回路板
を樹脂封止した状態で示す断面図である。
FIG. 2 is a sectional view showing the resin-sealed circuit board according to the first embodiment of the present invention in a resin-sealed state.

【図3】本発明の第2の実施例に係る樹脂封止形回路板
を樹脂封止をする前の状態で示す平面図である。
FIG. 3 is a plan view showing a resin-sealed circuit board according to a second embodiment of the present invention before being resin-sealed.

【図4】本発明の第2の実施例に係る樹脂封止形回路板
を樹脂封止した状態で示す断面図である。
FIG. 4 is a sectional view showing a resin-sealed circuit board according to a second embodiment of the present invention in a resin-sealed state.

【図5】従来に係る樹脂封止形回路板の一例を樹脂封止
をする前の状態で示す平面図である。
FIG. 5 is a plan view showing an example of a conventional resin-sealed circuit board in a state before resin sealing.

【図6】従来に係る樹脂封止形回路板の一例を樹脂封止
した状態で示す断面図である。
FIG. 6 is a cross-sectional view showing an example of a conventional resin-sealed circuit board in a resin-sealed state.

【図7】従来に係る樹脂封止形回路板の他の一例を樹脂
封止をする前の状態で示す平面図である。
FIG. 7 is a plan view showing another example of a conventional resin-sealed circuit board in a state before resin sealing.

【図8】従来に係る樹脂封止形回路板の他の一例を樹脂
封止した状態で示す断面図である。
FIG. 8 is a cross-sectional view showing another example of a conventional resin-sealed circuit board in a resin-sealed state.

【図9】荷重を加える前の状態で示す破壊強度試験の概
略図である。
FIG. 9 is a schematic view of a fracture strength test shown in a state before applying a load.

【図10】荷重を加えた状態で示す破壊強度試験の概略
図である。
FIG. 10 is a schematic diagram of a fracture strength test shown in a state where a load is applied.

【図11】図10のA部拡大図である。11 is an enlarged view of part A of FIG.

【符号の説明】[Explanation of symbols]

1 配線基板 3 配線パターン 5 半導体素子 6 凹所 7 ソルダーレジスト 8 モールド樹脂 18 金線 1 Wiring Board 3 Wiring Pattern 5 Semiconductor Element 6 Recess 7 Solder Resist 8 Mold Resin 18 Gold Wire

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/31 H05K 3/28 G ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 23/31 H05K 3/28 G

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 配線基板と、前記配線基板の中心からず
れた位置に形成された凹所と、前記凹所内にその中心を
前記配線基板の中心からずらして配置された半導体素子
と、前記配線基板の一面側に形成された配線パターンと
を備え、前記配線パターンのボンディングポストと前記
半導体素子との間を金線で接続するとともに、前記配線
基板の表面をモールド樹脂で封止してなる樹脂封止形回
路板において、 前記ボンディングポストを前記配線基板の中心から最も
離れた前記凹所の外側で、この凹所に沿って設けてなる
ことを特徴とする樹脂封止形回路板。
1. A wiring board, a recess formed at a position displaced from the center of the wiring board, a semiconductor element arranged in the recess with its center offset from the center of the wiring board, and the wiring. A resin having a wiring pattern formed on one surface side of the substrate, connecting the bonding post of the wiring pattern and the semiconductor element with a gold wire, and sealing the surface of the wiring substrate with a mold resin. In the encapsulated circuit board, the resin-encapsulated circuit board is characterized in that the bonding posts are provided outside the recess farthest from the center of the wiring board and along the recess.
【請求項2】 前記半導体素子の端が配線基板外形から
水平方向に1.4ミリ以下、鉛直方向に2.25ミリ以
下の位置に配置されるようにして、前記半導体素子を設
けた請求項1に記載の樹脂封止形回路板。
2. The semiconductor element is provided such that an end of the semiconductor element is arranged at a position of 1.4 mm or less in a horizontal direction and 2.25 mm or less in a vertical direction from an outer shape of a wiring board. 1. The resin-sealed circuit board according to 1.
【請求項3】 前記配線パターンをトランスファーモー
ルド成形用金型のキャビティ周辺に相当する周囲に設
け、前記配線パターンを覆ってソルダーレジストを設け
た請求項1に記載の樹脂封止形回路板。
3. The resin-sealed circuit board according to claim 1, wherein the wiring pattern is provided around a cavity of a transfer mold molding die, and a solder resist is provided so as to cover the wiring pattern.
【請求項4】 前記モールド樹脂の表面に溝を設けると
ともに、前記凹所の範囲を前記溝の位置に及んだ状態に
して形成してなる請求項3に記載の樹脂封止形回路板。
4. The resin-sealed circuit board according to claim 3, wherein a groove is provided on the surface of the mold resin, and the recessed region extends to the position of the groove.
【請求項5】 前記溝を前記ボンディングポストを避け
て設けた請求項3に記載の樹脂封止形回路板。
5. The resin-sealed circuit board according to claim 3, wherein the groove is provided so as to avoid the bonding post.
【請求項6】 配線基板と、前記配線基板の中心からず
れた位置に形成された凹所と、前記凹所内にその中心を
前記配線基板の中心からずらして配置された半導体素子
と、前記配線基板の一面側に形成された配線パターンと
を備え、前記配線パターンのボンディングポストと前記
半導体素子との間を金線で接続するとともに、前記配線
基板の表面をモールド樹脂で封止してなる樹脂封止形回
路板の製造方法において、 トランスファーモールド成形用金型のキャビティ周辺に
相当する周囲に配線パターンを設けるとともに、前記配
線パターンを覆ってソルダーレジストを設け、このソル
ダーレジスト面に前記金型を当接させて挟持した状態で
モールド樹脂を注入するようにしたことを特徴とする樹
脂封止形回路板の製造方法。
6. A wiring board, a recess formed at a position displaced from the center of the wiring board, a semiconductor element arranged in the recess with its center offset from the center of the wiring board, and the wiring. A resin having a wiring pattern formed on one surface side of the substrate, connecting the bonding post of the wiring pattern and the semiconductor element with a gold wire, and sealing the surface of the wiring substrate with a mold resin. In the method for manufacturing a sealed circuit board, a wiring pattern is provided around the cavity of the transfer mold molding die, and a solder resist is provided so as to cover the wiring pattern, and the mold is placed on the solder resist surface. A method of manufacturing a resin-sealed circuit board, characterized in that a mold resin is injected in a state of abutting and sandwiching.
JP6296357A 1994-11-30 1994-11-30 Plastic molded circuit board and its manufacture Pending JPH08153946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6296357A JPH08153946A (en) 1994-11-30 1994-11-30 Plastic molded circuit board and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6296357A JPH08153946A (en) 1994-11-30 1994-11-30 Plastic molded circuit board and its manufacture

Publications (1)

Publication Number Publication Date
JPH08153946A true JPH08153946A (en) 1996-06-11

Family

ID=17832510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6296357A Pending JPH08153946A (en) 1994-11-30 1994-11-30 Plastic molded circuit board and its manufacture

Country Status (1)

Country Link
JP (1) JPH08153946A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605453B2 (en) 2005-08-11 2009-10-20 Infineon Technologies Ag Chip module and chip card

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605453B2 (en) 2005-08-11 2009-10-20 Infineon Technologies Ag Chip module and chip card

Similar Documents

Publication Publication Date Title
JP2875139B2 (en) Method for manufacturing semiconductor device
US7378301B2 (en) Method for molding a small form factor digital memory card
US6104086A (en) Semiconductor device having lead terminals bent in J-shape
US6627976B1 (en) Leadframe for semiconductor package and mold for molding the same
US6879037B2 (en) Semiconductor device and a method of manufacturing the same
JPH1131776A (en) Semiconductor chip package
US6677665B2 (en) Dual-die integrated circuit package
JPH1126647A (en) Optical semiconductor device
KR19980032479A (en) Surface installation TO-220 package and its manufacturing process
US20050110127A1 (en) Semiconductor device
US6331452B1 (en) Method of fabricating integrated circuit package with opening allowing access to die
US20010042912A1 (en) Dual-die integrated circuit package
JPH08153946A (en) Plastic molded circuit board and its manufacture
JP3702655B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP3495566B2 (en) Semiconductor device
KR19990034731A (en) Lead-on chip lead frames and packages using them
US6118173A (en) Lead frame and a semiconductor device
KR100221918B1 (en) Chip scale package
KR100279252B1 (en) Ceramic Package
JP3082507U (en) Double side chip package
KR100537893B1 (en) Leadframe and multichip package using the same
KR100481927B1 (en) Semiconductor Package and Manufacturing Method
KR20020021476A (en) Chip scale semiconductor package and manufacturing method therefor
JPH02293197A (en) Ic module
KR100525091B1 (en) semiconductor package