JPH08153906A - Superconducting base transistor and its manufacture - Google Patents
Superconducting base transistor and its manufactureInfo
- Publication number
- JPH08153906A JPH08153906A JP6294341A JP29434194A JPH08153906A JP H08153906 A JPH08153906 A JP H08153906A JP 6294341 A JP6294341 A JP 6294341A JP 29434194 A JP29434194 A JP 29434194A JP H08153906 A JPH08153906 A JP H08153906A
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- layer
- base
- substrate
- emitter region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、超電導ベーストラン
ジスタおよびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superconducting base transistor and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来の超電導ベーストランジスタの一例
がその製造方法と共に、文献：「エクステンディッド・
アブストラクツ・オブ・ザ・１９９３・インタナショナ
ル・コンファレンス・オン・ソリッド・ステイト・デバ
イセズ・アンド・マテリアルズ、マクハリ（Extended A
bstracts of the 1993 International Conference on S
olid State Devices and Materials,Makuhari ），１９
９３ ｐｐ．８１７−８１９」に開示されている。この
文献に開示の技術によれば、Ｎｂをドープしてｎ型の半
導体としたＳｒＴｉＯ3 基板（以下、ＳＴＯ（Ｎｂ）基
板とも称する）をエミッタ層として用いている。また、
ＳＴＯ（Ｎｂ）基板の主表面の一部分に、（Ｂａ，Ｒ
ｂ）ＢｉＯ3 （以下、ＢＲＢＯ）からなるベース層を設
けている。また、このベース層上の一部分に、Ｉｎのコ
レクタ層を設けている。2. Description of the Related Art An example of a conventional superconducting base transistor, together with its manufacturing method, is described in the literature: "Extended.
Abstracts of the 1993 International Conference on Solid State Devices and Materials, Makhari (Extended A
bstracts of the 1993 International Conference on S
olid State Devices and Materials, Makuhari), 19
93 pp. 817-819 ". According to the technique disclosed in this document, an SrTiO 3 substrate (hereinafter also referred to as an STO (Nb) substrate) which is an n-type semiconductor doped with Nb is used as an emitter layer. Also,
On a part of the main surface of the STO (Nb) substrate, (Ba, R
b) A base layer made of BiO 3 (hereinafter, BRBO) is provided. Further, an In collector layer is provided on a part of the base layer.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来の
超電導ベーストランジスタにおいては、ＳＴＯ（Ｎｂ）
基板全体をエミッタ層として用いていた。このため、Ｓ
ＴＯ（Ｎｂ）基板とＢＲＢＯ薄膜との接合面の全てが、
ベース・エミッタ接合面となる。一方、ベース・コレク
タ接合面は、ＢＲＢＯ薄膜上のコレクタ層との接合面だ
けであり、ＢＲＢＯ薄膜上の一部分にすぎない。従っ
て、従来の超電導ベーストランジスタにおいては、キャ
リアを受け取る側のベース・コレクタ接合面の面積が、
キャリアを注入する側のベース・エミッタ接合面の面積
よりも狭くなっていた。このため、超電導ベーストラン
ジスタの素子の動作時に余分なリーク電流が発生して素
子の特性が劣化してしまうという問題点があった。However, in the conventional superconducting base transistor, STO (Nb)
The entire substrate was used as the emitter layer. Therefore, S
All the bonding surfaces of the TO (Nb) substrate and the BRBO thin film are
It becomes the base-emitter junction surface. On the other hand, the base-collector junction surface is only the junction surface with the collector layer on the BRBO thin film, and is only a part on the BRBO thin film. Therefore, in the conventional superconducting base transistor, the area of the base-collector junction surface on the carrier receiving side is
The area was smaller than the area of the base-emitter junction surface on the side where carriers were injected. For this reason, there is a problem that an extra leak current is generated during the operation of the element of the superconducting base transistor, and the characteristics of the element are deteriorated.
【０００４】このため、リーク電流の少ない超電導ベー
ストランジスタの実現が望まれていた。Therefore, it has been desired to realize a superconducting base transistor having a small leak current.
【０００５】[0005]
＜第１の発明＞この出願に係る第１の発明の超電導ベー
ストランジスタによれば、ＳｒＴｉＯ3 （以下、ＳＴＯ
とも略称する）からなる基板を具え、この基板の主表面
上に、（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜からなるベース層を
具え、 このベース層上に、Ａｌ（アルミニウム）、Ｉ
ｎ（インジウム）またはＣｒ（クロム）からなるコレク
タ層を具えてなる超電導ベーストランジスタにおいて、
基板の主表面の一部に、エミッタ領域としてＴａ（タン
タル）を拡散させ、かつ、電気的に活性化された拡散領
域を具え、ベース層とエミッタ領域との接合面は、ベー
ス層とコレクタ層との接合面の直下の領域に設けられて
おり、ベース層とエミッタ領域との接合面の面積は、ベ
ース層とコレクタ層との接合面の面積よりも狭いことを
特徴とする。<First Invention> According to the superconducting base transistor of the first invention of this application, SrTiO 3 (hereinafter, referred to as STO) is used.
Also referred to as a substrate), a base layer made of a (Ba, Rb) BiO 3 thin film is provided on the main surface of the substrate, and Al (aluminum), I is provided on the base layer.
In a superconducting base transistor comprising a collector layer made of n (indium) or Cr (chrome),
Ta (tantalum) is diffused as an emitter region in a part of the main surface of the substrate, and an electrically activated diffusion region is provided, and the junction surface between the base layer and the emitter region is a base layer and a collector layer. It is provided in a region immediately below the junction surface between the base layer and the emitter region, and the area of the junction surface between the base layer and the emitter region is smaller than the area of the junction surface between the base layer and the collector layer.
【０００６】＜第２の発明＞また、この出願に係る第２
の発明の超電導ベーストランジスタの製造方法によれ
ば、ＳｒＴｉＯ3 からなる基板の主表面の一部分に、Ｔ
ａを拡散させ、かつ、電気的に活性化してエミッタ領域
を形成する工程と、このエミッタ領域の少なくとも一部
分を含む主表面上に、（Ｂａ，Ｒｂ）ＢｉＯ3 からなる
薄膜を形成する工程と、この薄膜のうちのベース層とな
る領域上であって、このベース層とエミッタ領域との接
合面の直上の領域を含む領域に、このベース層と当該コ
レクタ層との接合面の面積が、ベース層とエミッタ領域
との接合面の面積よりも広くなるように、Ａｌ、Ｉｎま
たはＣｒからなるコレクタ層を形成する工程とを含むこ
とを特徴とする。<Second Invention> The second invention of the present application
According to the method of manufacturing a superconducting base transistor of the invention, a portion of the main surface of the substrate made of SrTiO 3, T
a step of diffusing and electrically activating a to form an emitter region, and a step of forming a thin film of (Ba, Rb) BiO 3 on the main surface including at least a part of the emitter region, In the region of the thin film, which is to be the base layer, including the region immediately above the junction surface between the base layer and the emitter region, the area of the junction surface between the base layer and the collector layer is And a step of forming a collector layer made of Al, In, or Cr so as to be larger than the area of the junction surface between the layer and the emitter region.
【０００７】また、第２の発明の超電導ベーストランジ
スタの製造方法において、エミッタ領域を形成するにあ
たり、基板の主表面の一部分に、イオン打込法によりＴ
ａイオンを注入する工程とこのＴａイオンが注入された
基板を熱処理することにより、Ｔａを基板に拡散させ、
かつ、電気的に活性化させる工程とを含むことが望まし
い。Further, in the method of manufacturing a superconducting base transistor of the second invention, in forming the emitter region, a part of the main surface of the substrate is subjected to T implantation by an ion implantation method.
The step of implanting a ions and the heat treatment of the substrate on which the Ta ions are implanted diffuses Ta into the substrate,
It is also desirable to include a step of electrically activating.
【０００８】また、第２の発明の超電導ベーストランジ
スタの製造方法において、エミッタ領域を形成するにあ
たり、基板の主表面の一部分に、ＥＢ蒸着法によりＴａ
を蒸着させる工程と、このＴａイオンが注入された基板
を熱処理することにより、Ｔａを基板に拡散させ、か
つ、電気的に活性化させる工程とを含むことが望まし
い。Further, in the method of manufacturing the superconducting base transistor of the second invention, when forming the emitter region, Ta is formed on a part of the main surface of the substrate by EB vapor deposition.
It is desirable to include a step of vapor-depositing and a step of heat-treating the substrate into which the Ta ions are implanted to diffuse Ta into the substrate and electrically activate it.
【０００９】[0009]
【作用】この出願に係る第１の発明の超電導ベーストラ
ンジスタによれば、ＳＴＯ基板の主表面のうち、Ｔａの
拡散領域のみを電気的に活性化されたｎ型の半導体とし
てエミッタ領域を限定している。このため、ベース層と
エミッタ領域との接合面の面積を、ベース層とコレクタ
層との接合面の面積よりも狭くすることができる。ま
た、ベース層とエミッタ領域との接合面は、ベース層と
コレクタ層との接合面の面積の直下の領域に設けてい
る。According to the superconducting base transistor of the first invention of this application, only the diffusion region of Ta in the main surface of the STO substrate is limited to the emitter region as an electrically activated n-type semiconductor. ing. Therefore, the area of the junction surface between the base layer and the emitter region can be made smaller than the area of the junction surface between the base layer and the collector layer. Further, the junction surface between the base layer and the emitter region is provided in the region immediately below the area of the junction surface between the base layer and the collector layer.
【００１０】その結果、キャリアを注入する側のベース
・エミッタ接合面の面積を、キャリアを受け取る側のベ
ース・コレクタ接合面の面積よりも小さくすることがで
きるので、素子の動作時に余分なリーク電流が発生する
のを抑制することができる。このため、リーク電流によ
る素子の特性の劣化を抑制することができる。As a result, the area of the base / emitter junction surface on the carrier injection side can be made smaller than the area of the base / collector junction surface on the carrier receiving side. Can be suppressed. Therefore, it is possible to suppress the deterioration of the characteristics of the element due to the leakage current.
【００１１】また、この出願に係る第２の発明の超電導
ベーストランジスタの製造方法によれば、ＳＴＯ基板の
主表面にＴａを拡散させ、この拡散領域のみを電気的に
活性化させてｎ型の半導体としてエミッタ領域を限定す
る。その結果、キャリアを注入する側のベース・エミッ
タ接合面の面積を、キャリアを受け取る側のベース・コ
レクタ接合面の面積よりも小さくすることが容易にでき
る。従って、リーク電流の少ない素子を容易に製造する
ことができる。Further, according to the method of manufacturing the superconducting base transistor of the second invention of this application, Ta is diffused into the main surface of the STO substrate, and only this diffusion region is electrically activated to make it n-type. The emitter region is limited as a semiconductor. As a result, the area of the base-emitter junction surface on the carrier injection side can be easily made smaller than the area of the base-collector junction surface on the carrier receiving side. Therefore, an element with a small leak current can be easily manufactured.
【００１２】尚、この発明のベース層として用いるＢＲ
ＢＯ薄膜は、臨界温度が２８°Ｋ付近の酸化物高温超電
導薄膜である。従って、このＢＲＢＯ薄膜をベース層と
して用いた超電導ベーストランジスタは、臨界温度以下
では、低消費電力で高速動作のデバイスとなる。また、
室温ではメタルベーストランジスタとして扱うことがで
きる。BR used as the base layer of the present invention
The BO thin film is an oxide high temperature superconducting thin film having a critical temperature of around 28 ° K. Therefore, the superconducting base transistor using this BRBO thin film as a base layer becomes a device of low power consumption and high speed operation at a critical temperature or lower. Also,
It can be handled as a metal base transistor at room temperature.
【００１３】[0013]
【実施例】以下、図面を参照して、この出願に係る第１
の発明の超電導ベーストランジスタおよびその製造方法
の実施例についてそれぞれ説明する。尚、参照する図面
は、これらの発明が理解できる程度に、各構成成分の大
きさ、形状および配置関係を概略的に示してあるにすぎ
ない。従って、これらの発明は図示例にのみ限定される
ものではない。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The first embodiment of the present application with reference to the drawings
Embodiments of the superconducting base transistor and the method for manufacturing the same according to the present invention will be described. It should be noted that the drawings to be referred to merely schematically show the sizes, shapes, and positional relationships of the respective constituent components to the extent that these inventions can be understood. Therefore, these inventions are not limited to the illustrated examples.
【００１４】＜第１実施例＞第１実施例では、第１の発
明の超電導ベーストランジスタの一例について説明す
る。図１の（Ａ）は、第１実施例の超電導ベーストラン
ジスタの構造の説明に供する平面図である。また、図１
の（Ｂ）は、図１の（Ａ）中のＸ−Ｘに沿った切り口で
の断面図である。尚、図１の（Ａ）では、図面の理解を
容易にするため、断面部分ではないが一部にハッチング
を施してある。<First Embodiment> In the first embodiment, an example of the superconducting base transistor of the first invention will be described. FIG. 1A is a plan view for explaining the structure of the superconducting base transistor of the first embodiment. Also, FIG.
2B is a cross-sectional view taken along the line X-X in FIG. In addition, in FIG. 1A, in order to facilitate understanding of the drawing, not a cross-section but a part is hatched.
【００１５】第１実施例の超電導ベーストランジスタ
は、ＳｒＴｉＯ3 からなる基板（以下、ＳＴＯ基板とも
略称する）１０を具えている。そして、このＳＴＯ基板
１０の主表面１０ａの一部分に、エミッタ領域１２とし
てＴａ（タンタル）を拡散させ、かつ電気的に活性化さ
れた拡散領域１２を具えている。この拡散領域１２の主
表面１０ａからの深さは１μｍ程度である。The superconducting base transistor of the first embodiment has a substrate 10 (hereinafter also abbreviated as STO substrate) 10 made of SrTiO 3 . Then, a diffusion region 12 in which Ta (tantalum) is diffused and which is electrically activated is provided as an emitter region 12 in a part of the main surface 10a of the STO substrate 10. The depth of the diffusion region 12 from the main surface 10a is about 1 μm.
【００１６】このＳＴＯ基板１０の主表面１０ａ上に
は、（Ｂａ，Ｒｂ）ＢｉＯ3 薄膜からなるベース層１４
を設けている。このベース層１４の厚さは、１０００〜
１５００Å程度であり、ベース層１４の一部分は、拡散
領域１２の一部分と重なっている。On the main surface 10a of this STO substrate 10, a base layer 14 made of a (Ba, Rb) BiO 3 thin film is formed.
Is provided. The base layer 14 has a thickness of 1000 to
It is about 1500Å, and a part of the base layer 14 overlaps with a part of the diffusion region 12.
【００１７】また、このベース層１４上には、Ｉｎ（イ
ンジウム）からなる、コレクタ電極を兼ねるコレクタ層
１６を具えている。このコレクタ層１６は、ベース層１
４下の拡散領域部分１２ａの直上に設けてある。即ち、
ベース層１４とエミッタ領域１２との接合面２２は、ベ
ース層１４とコレクタ層１６との接合面２４の直下に設
けられている。A collector layer 16 made of In (indium) and also serving as a collector electrode is provided on the base layer 14. The collector layer 16 is the base layer 1
It is provided directly above the diffusion region portion 12a below the lower portion 4. That is,
The joint surface 22 between the base layer 14 and the emitter region 12 is provided immediately below the joint surface 24 between the base layer 14 and the collector layer 16.
【００１８】さらに、このコレクタ層１６の面積は、ベ
ース層１４下の拡散領域部分１２ａの面積よりも広くし
てある。このため、ベース層１４とエミッタ領域１２と
の接合面２２の面積は、ベース層１４とコレクタ層１６
との接合面２４の面積よりも狭くなっている。Further, the area of the collector layer 16 is larger than the area of the diffusion region portion 12a below the base layer 14. Therefore, the area of the junction surface 22 between the base layer 14 and the emitter region 12 is equal to the area of the base layer 14 and the collector layer 16.
Is smaller than the area of the joint surface 24.
【００１９】また、ベース層１４上には、Ａｕ（金）か
らなるベース電極１８がコレクタ層１６と離間して設け
てある。また、ベース層下でない拡散領域部分１２ｂ上
には、エミッタ電極２０が設けてある。A base electrode 18 made of Au (gold) is provided on the base layer 14 so as to be separated from the collector layer 16. Further, the emitter electrode 20 is provided on the diffusion region portion 12b that is not under the base layer.
【００２０】＜第２実施例＞第２実施例では、第２の発
明の超電導ベーストランジスタの製造方法の一例であっ
て、エミッタ領域をイオン打ち込み法を用いて形成する
例について説明する。<Second Embodiment> In a second embodiment, an example of a method of manufacturing the superconducting base transistor of the second invention, in which an emitter region is formed by an ion implantation method, will be described.
【００２１】図２の（Ａ）〜（Ｄ）は、第２実施例の超
電導ベーストランジスタの製造方法の説明に供する断面
工程図である。FIGS. 2A to 2D are sectional process drawings for explaining the method of manufacturing the superconducting base transistor of the second embodiment.
【００２２】先ず、ＳｒＴｉＯ3 からなる基板（ＳＴＯ
基板）１０の主表面１０ａの一部分に、Ｔａを拡散さ
せ、かつ、電気的に活性化させてエミッタ領域１２を形
成する。エミッタ領域１２の形成にあたりこの実施例で
は、先ず、ＳＴＯ基板１０の主表面１０ａ上に、メタル
マスクパターン（図示せず）を形成する。次に、このメ
タルマスクパターンを介して、主表面１０ａの一部分
に、イオン打込法によりＴａイオンを選択的に注入す
る。注入にあたっては、注入エネルギーを２００〜５０
０ｋＶ程度とする。そして、主表面１０ａから１０００
Å〜２０００Åの深さまで、１０17個／ｃｍ3 〜１０20
個／ｃｍ3 程度の濃度にする。First, a substrate made of SrTiO 3 (STO
In a portion of main surface 10a of substrate 10, Ta is diffused and electrically activated to form emitter region 12. In forming the emitter region 12, in this embodiment, first, a metal mask pattern (not shown) is formed on the main surface 10a of the STO substrate 10. Then, Ta ions are selectively implanted into a part of the main surface 10a through the metal mask pattern by an ion implantation method. When injecting, the injection energy is 200 to 50
It is set to about 0 kV. And from the main surface 10a to 1000
Up to a depth of Å ~ 2000Å 10 17 pieces / cm 3 ~ 10 20
The concentration should be about 1 / cm 3 .
【００２３】次に、メタルマスクパターンを除去した
後、Ｔａイオンが注入されたＳＴＯ基板１０を熱処理す
ることにより、ＴａをＳＴＯ基板１０に拡散させ、かつ
電気的に活性化させる。熱処理にあたっては、酸素雰囲
気中で、８００℃の温度下で１時間、続けて１１００〜
１２００℃の温度下で１５分間熱処理する。この熱処理
により、ＳＴＯ基板１０に注入されたＴａがＳｒと置換
して、３価のイオン状態に活性化されたエミッタ領域１
２としての拡散領域１２が形成される。この熱処理によ
り、Ｓｒ2+がＴａ3+に置換されるので、拡散領域１２
は、ｎ型の半導体となる。この拡散領域１２の主表面１
０ａからの深さは１μｍ程度となる（図２の（Ａ））。Next, after removing the metal mask pattern, the STO substrate 10 in which Ta ions are implanted is heat-treated to diffuse Ta into the STO substrate 10 and electrically activate it. In the heat treatment, in an oxygen atmosphere, at a temperature of 800 ° C. for 1 hour, and then 1100 to 100
Heat treatment is performed at a temperature of 1200 ° C. for 15 minutes. By this heat treatment, Ta implanted in the STO substrate 10 is replaced with Sr, and the emitter region 1 activated to the trivalent ion state is formed.
The diffusion region 12 as 2 is formed. By this heat treatment, Sr 2+ is replaced with Ta 3+ , so that the diffusion region 12
Is an n-type semiconductor. Main surface 1 of this diffusion region 12
The depth from 0a is about 1 μm ((A) in FIG. 2).
【００２４】次に、このエミッタ領域１２の少なくとも
一部分を含む主表面１０ａ上に、（Ｂａ，Ｒｂ）ＢｉＯ
3 からなる薄膜（ＢＲＢＯ薄膜）を形成する。この実施
例では、エミッタ領域１２を形成したＳＴＯ基板の主表
面１０ａ上全面に、ＭＢＥ（分子線エピタキシ）法によ
り、厚さ１０００〜１５００Å程度のＢＲＢＯ薄膜１４
ａを成膜する（図２の（Ｂ））。Next, (Ba, Rb) BiO is formed on the main surface 10a including at least a part of the emitter region 12.
A thin film of 3 (BRBO thin film) is formed. In this embodiment, the BRBO thin film 14 having a thickness of about 1000 to 1500Å is formed on the entire main surface 10a of the STO substrate on which the emitter region 12 is formed by the MBE (molecular beam epitaxy) method.
A is deposited ((B) of FIG. 2).
【００２５】次に、ＢＲＢＯ薄膜１４ａのうちのベース
層となる領域上であって、このベース層とエミッタ領域
との接合面となる領域を含む領域に、ベース層と当該コ
レクタ層との接合面の面積が、前記ベース層と前記エミ
ッタ領域との接合面の面積よりも広くなるように、Ｉｎ
からなるコレクタ層１６を形成する。尚、このコレクタ
層１６はコレクタ電極を兼ねている。さらに、ベース層
１４となる領域上に、Ａｕ（金）からなるベース電極１
８がコレクタ層１６と離間して形成する（図２の
（Ｃ））。Next, in the region of the BRBO thin film 14a that will be the base layer and in the region including the region that will be the junction surface between the base layer and the emitter region, the junction surface between the base layer and the collector layer will be described. Is larger than the area of the junction surface between the base layer and the emitter region.
A collector layer 16 made of is formed. The collector layer 16 also serves as a collector electrode. Further, on the region to be the base layer 14, the base electrode 1 made of Au (gold) is formed.
8 is formed separately from the collector layer 16 ((C) of FIG. 2).
【００２６】次に、ＢＲＢＯ薄膜１４ａからベース層１
６を画成する。そして、図２では示さないが、ベース層
下でなり拡散領域上にエミッタ電極を形成して、図１に
示した第１実施例の素子と同一構造の超電導ベーストラ
ンジスタを得る（図２の（Ｄ））。Next, from the BRBO thin film 14a to the base layer 1
6 is defined. Although not shown in FIG. 2, an emitter electrode is formed below the base layer and above the diffusion region to obtain a superconducting base transistor having the same structure as the element of the first embodiment shown in FIG. D)).
【００２７】尚、この実施例では、メタルマスクパター
ンを介して、ＳＴＯ基板にＴａイオンを選択的に注入し
たが、メタルマスクパターン用いた場合のパターン精度
は５０μｍ幅程度が限界である。そこで、メタルパター
ンマスクの代わりにフォトレジストパターンを用いれ
ば、パターンの精度を１μｍ程度にまで向上させること
ができる。その結果、より精細なエミッタ領域を形成す
ることが可能となる。フォトレジストとしては、例え
ば、富士薬品工業株式会社製のＬＭＲ（商品名）を使用
することができる。In this embodiment, Ta ions are selectively implanted into the STO substrate through the metal mask pattern, but the pattern accuracy when the metal mask pattern is used is limited to about 50 μm width. Therefore, if a photoresist pattern is used instead of the metal pattern mask, the accuracy of the pattern can be improved to about 1 μm. As a result, a finer emitter region can be formed. As the photoresist, for example, LMR (trade name) manufactured by Fuji Pharmaceutical Co., Ltd. can be used.
【００２８】＜第３実施例＞第３実施例では、第２の発
明の超電導ベーストランジスタの製造方法の一例であっ
て、エミッタ領域を電子線蒸着（ＥＢ蒸着）法を用いて
形成する例について説明する。<Third Embodiment> A third embodiment is an example of a method of manufacturing the superconducting base transistor of the second invention, in which the emitter region is formed by electron beam evaporation (EB evaporation). explain.
【００２９】第３実施例では、先ず、ＳＴＯ基板１０の
主表面１０ａ上に、第２実施例と同様にしてメタルマス
クパターン（図示せず）を形成する。次に、このメタル
マスクパターンを介して、主表面１０ａの一部分に、Ｅ
Ｂ蒸着法により、１０Å程度以下の厚さに、Ｔａを蒸着
する。In the third embodiment, first, a metal mask pattern (not shown) is formed on the main surface 10a of the STO substrate 10 as in the second embodiment. Next, through this metal mask pattern, E on a part of the main surface 10a
B is vapor-deposited to deposit Ta to a thickness of about 10 Å or less.
【００３０】次に、第２実施例と同一条件で、熱処理を
行って、Ｔａを拡散させ、かつ、電気的に活性化させて
拡散領域を形成する。Next, heat treatment is performed under the same conditions as in the second embodiment to diffuse Ta and electrically activate it to form a diffusion region.
【００３１】以下、上述した第２実施例の工程と同様の
工程を経て、超電導ベーストランジスタを製造すること
ができる。Thereafter, the superconducting base transistor can be manufactured through the same steps as the steps of the second embodiment described above.
【００３２】上述した各実施例では、これらの発明を特
定の材料を使用し、特定の条件で形成した例について説
明したが、これらの発明は、多くの変更および変形を行
うことができる。例えば、上述した各実施例では、コレ
クタ層の材料にＩｎを用いたが、これらの発明では、コ
レクタ層の材料として、ＡｌまたはＣｒを用いても良
い。In each of the above-described embodiments, the inventions are described as examples in which a specific material is used and specific conditions are used. However, many modifications and variations can be made to the inventions. For example, although In is used as the material of the collector layer in each of the above-described embodiments, Al or Cr may be used as the material of the collector layer in these inventions.
【００３３】[0033]
【発明の効果】この出願に係る第１の発明の超電導ベー
ストランジスタによれば、ＳＴＯ基板の主表面のうち、
Ｔａの拡散領域のみを電気的に活性化されたｎ型の半導
体としてエミッタ領域を限定している。このため、ベー
ス層とエミッタ領域との接合面の面積を、ベース層とコ
レクタ層との接合面の面積よりも狭くすることができ
る。また、ベース層とエミッタ領域との接合面は、ベー
ス層とコレクタ層との接合面の面積の直下の領域に設け
ている。According to the superconducting base transistor of the first invention of this application, among the main surfaces of the STO substrate,
Only the Ta diffusion region is an electrically activated n-type semiconductor to limit the emitter region. Therefore, the area of the junction surface between the base layer and the emitter region can be made smaller than the area of the junction surface between the base layer and the collector layer. Further, the junction surface between the base layer and the emitter region is provided in the region immediately below the area of the junction surface between the base layer and the collector layer.
【００３４】その結果、キャリアを注入する側のベース
・エミッタ接合面の面積を、キャリアを受け取る側のベ
ース・コレクタ接合面の面積よりも小さくすることがで
きるので、素子の動作時に余分なリーク電流が発生する
のを抑制することができる。このため、リーク電流によ
る素子の特性の劣化を抑制することができる。As a result, the area of the base-emitter junction surface on the carrier injection side can be made smaller than the area of the base-collector junction surface on the carrier receiving side. Can be suppressed. Therefore, it is possible to suppress the deterioration of the characteristics of the element due to the leakage current.
【００３５】また、この出願に係る第２の発明の超電導
ベーストランジスタの製造方法によれば、ＳＴＯ基板の
主表面にＴａを拡散させ、この拡散領域のみを電気的に
活性化させてｎ型の半導体としてエミッタ領域を限定す
る。その結果、キャリアを注入する側のベース・エミッ
タ接合面の面積を、キャリアを受け取る側のベース・コ
レクタ接合面の面積よりも小さくすることが容易にでき
る。従って、リーク電流の少ない素子を容易に製造する
ことができる。Further, according to the method of manufacturing the superconducting base transistor of the second invention of this application, Ta is diffused into the main surface of the STO substrate, and only this diffusion region is electrically activated to make it n-type. The emitter region is limited as a semiconductor. As a result, the area of the base-emitter junction surface on the carrier injection side can be easily made smaller than the area of the base-collector junction surface on the carrier receiving side. Therefore, an element with a small leak current can be easily manufactured.
【図１】（Ｂ）は、第１実施例の超電導ベーストランジ
スタの構造の説明に供する平面図であり、（Ａ）は、
（Ｂ）中のＸ−Ｘに沿った切り口での断面図である。FIG. 1 (B) is a plan view for explaining the structure of the superconducting base transistor of the first embodiment, and FIG.
It is sectional drawing in the cut edge along XX in (B).
【図２】（Ａ）〜（Ｄ）は、第２実施例の超電導ベース
トランジスタの製造方法の説明に供する断面工程図であ
る。2A to 2D are cross-sectional process charts for explaining a method for manufacturing the superconducting base transistor of the second embodiment.
１０：ＳＴＯ基板 １０ａ：主表面 １２：拡散領域（エミッタ領域） １２ａ：ベース層下の拡散領域部分 １２ｂ：ベース層下でない拡散領域部分 １４：ベース層 １４ａ：ＢＲＢＯ薄膜 １６：コレクタ層（コレクタ電極） １８：ベース電極 ２０：エミッタ電極 ２２：ベース・エミッタ接合面 ２４：ベース・コレクタ接合面 10: STO substrate 10a: Main surface 12: Diffusion region (emitter region) 12a: Diffusion region portion under base layer 12b: Diffusion region portion not under base layer 14: Base layer 14a: BRBO thin film 16: Collector layer (collector electrode) 18: Base electrode 20: Emitter electrode 22: Base-emitter junction surface 24: Base-collector junction surface
Claims (4)
なるベース層を具え、 該ベース層上に、Ａｌ、ＩｎまたはＣｒからなるコレク
タ層を具えてなる超電導ベーストランジスタにおいて、 前記基板の前記主表面の一部に、エミッタ領域として、
Ｔａを拡散させ、かつ、電気的に活性化された拡散領域
を具え、 前記ベース層と前記エミッタ領域との接合面は、前記ベ
ース層とコレクタ層との接合面の直下の領域に設けられ
ており、 前記ベース層と前記エミッタ領域との接合面の面積は、
前記ベース層とコレクタ層との接合面の面積よりも狭い
ことを特徴とする超電導ベーストランジスタ。1. A substrate made of SrTiO 3 is provided, a base layer made of a (Ba, Rb) BiO 3 thin film is provided on the main surface of the substrate, and a collector made of Al, In or Cr is provided on the base layer. In a superconducting base transistor comprising a layer, in a part of the main surface of the substrate, as an emitter region,
A diffusion region that diffuses Ta and is electrically activated; and a junction surface between the base layer and the emitter region is provided in a region immediately below a junction surface between the base layer and the collector layer. The area of the junction surface between the base layer and the emitter region is
A superconducting base transistor, characterized in that it is narrower than the area of the junction surface between the base layer and the collector layer.
部分に、Ｔａを拡散させ、かつ、電気的に活性化された
エミッタ領域を形成する工程と、 該エミッタ領域の少なくとも一部分を含む前記主表面上
に、（Ｂａ，Ｒｂ）ＢｉＯ3 からなる薄膜を形成する工
程と、 該薄膜のうちのベース層となる領域上であって、該ベー
ス層と前記エミッタ領域との接合面の直上の領域を含む
領域に、該ベース層と当該コレクタ層との接合面の面積
が、前記ベース層と前記エミッタ領域との接合面の面積
よりも広くなるように、Ａｌ、ＩｎまたはＣｒからなる
コレクタ層を形成する工程とを含むことを特徴とする超
電導ベーストランジスタの製造方法。2. A step of diffusing Ta and forming an electrically activated emitter region in a part of a main surface of a substrate made of SrTiO 3 , and the main surface including at least a part of the emitter region. A step of forming a thin film of (Ba, Rb) BiO 3 on the upper surface, and a region of the thin film, which is to be a base layer, just above the junction surface between the base layer and the emitter region. A collector layer made of Al, In or Cr is formed in the region including the collector layer so that the area of the junction surface between the base layer and the collector layer is larger than the area of the junction surface between the base layer and the emitter region. A method of manufacturing a superconducting base transistor, comprising:
スタの製造方法において、 前記エミッタ領域を形成するにあたり、 前記基板の前記主表面の一部分に、イオン打込法により
Ｔａイオンを注入する工程と該Ｔａイオンが注入された
前記基板を熱処理することにより、Ｔａを前記基板に拡
散させ、かつ、電気的に活性化させる工程とを含むこと
を特徴とする超電導ベーストランジスタの製造方法。3. The method for manufacturing a superconducting base transistor according to claim 2, wherein in forming the emitter region, Ta ions are implanted into a part of the main surface of the substrate by an ion implantation method, and A step of heat-treating the substrate into which Ta ions have been implanted to diffuse Ta into the substrate and electrically activate it, the method of manufacturing a superconducting base transistor.
スタの製造方法において、 前記エミッタ領域を形成するにあたり、前記基板の前記
主表面の一部分に、ＥＢ蒸着法によりＴａを蒸着させる
工程と、 該Ｔａイオンが注入された前記基板を熱処理することに
より、Ｔａを前記基板に拡散させ、かつ、電気的に活性
化させる工程とを含むことを特徴とする超電導ベースト
ランジスタの製造方法。4. The method for manufacturing a superconducting base transistor according to claim 2, wherein in forming the emitter region, Ta is deposited on a part of the main surface of the substrate by an EB vapor deposition method, and the Ta is deposited. A step of heat-treating the ion-implanted substrate so that Ta is diffused into the substrate and electrically activated, and a method for manufacturing a superconducting base transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29434194A JP3342974B2 (en) | 1994-11-29 | 1994-11-29 | Superconducting base transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29434194A JP3342974B2 (en) | 1994-11-29 | 1994-11-29 | Superconducting base transistor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153906A true JPH08153906A (en) | 1996-06-11 |
| JP3342974B2 JP3342974B2 (en) | 2002-11-11 |
Family
ID=17806455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29434194A Expired - Fee Related JP3342974B2 (en) | 1994-11-29 | 1994-11-29 | Superconducting base transistor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3342974B2 (en) |
-
1994
- 1994-11-29 JP JP29434194A patent/JP3342974B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3342974B2 (en) | 2002-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577330B2 (en) | Method of manufacturing double-sided gate static induction thyristor | |
| US5155561A (en) | Permeable base transistor having an electrode configuration for heat dissipation | |
| JPS636877A (en) | Manufacture of heterojunction type bipolar transistor | |
| JPH08228001A (en) | Semiconductor device and manufacture thereof | |
| JPS6152990B2 (en) | ||
| JP3342974B2 (en) | Superconducting base transistor and method of manufacturing the same | |
| JPH0326535B2 (en) | ||
| US4837608A (en) | Double gate static induction thyristor and method for manufacturing the same | |
| JP3338215B2 (en) | Superconducting base transistor and method of manufacturing the same | |
| JPS583303Y2 (en) | shotgun barrier diode | |
| JPS63248168A (en) | Hetero-junction bipolar transistor and manufacture thereof | |
| JP3326016B2 (en) | Oxide superconducting base transistor, manufacturing method thereof and integration method thereof | |
| KR950008254B1 (en) | Algaas/gaas hetero-junction bipolar tr. and its making method | |
| JPS61136226A (en) | Manufacture of ohmic electrode | |
| JPH098062A (en) | Manufacture of semiconductor device | |
| JPS61222177A (en) | Schottky gate field effect transistor and manufacture thereof | |
| JPS61222176A (en) | Schottky gate field effect transistor and manufacture thereof | |
| JPS63173321A (en) | Manufacture of compound semiconductor device | |
| JPS63304665A (en) | Semiconductor device | |
| JPH08236791A (en) | Schottky barrier semiconductor device | |
| JPH05335329A (en) | Semiconductor device and its manufacture | |
| JPS6353971A (en) | Bipolar transistor and manufacture thereof | |
| JPS61161763A (en) | Manufacture of semiconductor device | |
| JPS6265462A (en) | Manufacture of hetero-junction bipolar semiconductor device | |
| JPS63252475A (en) | Hetero junction bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020813 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |