JPH08153788A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08153788A
JPH08153788A JP29512994A JP29512994A JPH08153788A JP H08153788 A JPH08153788 A JP H08153788A JP 29512994 A JP29512994 A JP 29512994A JP 29512994 A JP29512994 A JP 29512994A JP H08153788 A JPH08153788 A JP H08153788A
Authority
JP
Japan
Prior art keywords
wiring
silicon
contact hole
oxide film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29512994A
Other languages
English (en)
Inventor
Hiroshi Suzuki
洋 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP29512994A priority Critical patent/JPH08153788A/ja
Publication of JPH08153788A publication Critical patent/JPH08153788A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】配線がシリコン含有アルミニウム合金からなる
半導体装置の製造方法において、当該配線のコンタクト
抵抗を低減する。 【構成】シリコン基板1直上の絶縁膜3に、拡散層2と
配線6とを接続するコンタクトホール4を反応性イオン
エッチングにより形成する。その後、コンタクトホール
4直下の拡散層2表面に、HF、NH4 F、およびH2
2 を含む水溶液を浸透させる。これにより、反応性イ
オンエッチングにより拡散層2の表面に生じたダメージ
層が除去されて、薄い良質の酸化膜5が形成される。そ
の後、絶縁膜3および薄い酸化膜5の上に、シリコン含
有アルミニウム合金からなる配線6を形成する。このよ
うにして得られた半導体装置では、配線6と拡散層2と
の界面にシリコンがエピタキシャル成長し難くなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、配線がシリコン含有アルミニウム合金か
らなる場合に、コンタクトホール直下の基板面における
シリコンのエピタキシャル成長を防止して、当該配線の
コンタクト抵抗を低減できる方法に関するものである。
【0002】
【従来の技術】従来の半導体装置の製造方法において
は、シリコン基板上に第一層間膜として形成された絶縁
膜に対して、基板と配線とを接続するコンタクトホール
を反応性イオンエッチングにより形成すると、コンタク
トホール直下の基板表面に損傷が生じやすい。そして、
特に、前記配線がシリコン含有アルミニウム合金からな
る場合には、当該配線形成後に行われる熱処理によっ
て、前記損傷部分に相当する配線と基板との界面にシリ
コンがエピタキシャル成長して、コンタクト抵抗が大き
くなるという問題点がある。
【0003】このような問題点を解決するために、特開
平5−90193号公報には、コンタクトホールが形成
された直下の基板面に対して、HFによる洗浄処理の後
に、SC1洗浄処理(H2 2 およびNH4 OHをそれ
ぞれ所定濃度で含む水溶液による洗浄処理)またはSC
2洗浄処理(H2 2 およびHClをそれぞれ所定濃度
で含む水溶液による洗浄処理)を施して前記基板面に薄
い酸化膜を形成してから、シリコン含有アルミニウム合
金からなる配線を形成する方法が開示されている。これ
によると、コンタクトホール直下の基板面に生じていた
自然酸化膜がHF洗浄で除去され、そこに、SC1また
はSC2洗浄処理で欠陥の少ない良質の薄い酸化膜が形
成されるために、前述のようなエピタキシャル成長が起
こり難くなるとされている。
【0004】
【発明が解決しようとする課題】しかしながら、前記特
開平5−90193号公報に記載の方法では、実際に
は、SC1およびSC2洗浄処理を60〜90℃の高温
で行う必要があり、このような高温に薬液を保持すると
蒸発によって各成分の濃度が経時変化するため、薬液の
状態が不安定であるとともに、薬液寿命が短く、頻繁に
薬液を交換しなければならないという問題がある。
【0005】本発明は、このような従来技術の問題点を
解決することを課題とするものであり、配線がシリコン
含有アルミニウム合金からなる半導体装置の製造方法に
おいて、前述のような、コンタクトホール直下の基板面
でのシリコンのエピタキシャル成長を防止できる方法で
あって、使用する薬液に経時変化が少なく、長時間同じ
薬液で同じ処理効果が保持される方法を提供することを
目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本願の請求項1に係る発明は、シリコン基板上に形
成された絶縁膜に、当該絶縁膜上に形成される配線と前
記シリコン基板とを接続するためのコンタクトホール
を、反応性イオンエッチングにより形成するコンタクト
ホール形成工程と、当該コンタクトホール形成後の基板
表面を、フッ化水素、フッ化アンモニウム、および過酸
化水素をそれぞれ所定濃度で含む水溶液で処理すること
により、当該コンタクトホール直下のシリコン基板面に
薄い酸化膜を形成する薬液処理工程と、当該薬液処理工
程の後に、前記絶縁膜および前記薄い酸化膜の上に、シ
リコン含有アルミニウム合金からなる配線を形成する配
線形成工程とを備えたことを特徴とする半導体装置の製
造方法を提供する。
【0007】また、請求項2に示すように、前記水溶液
中のフッ化水素(HF)、フッ化アンモニウム(NH4
F)、および過酸化水素(H2 2 )の重量パーセント
で表した各濃度が、それぞれ下記の(1)式〜(3)式
で示す範囲にあると好適である。 HF:0.1〜0.2重量% ……(1) NH4 F:0.8〜1.6重量% ……(2) H2 2 :1.2〜2.4重量% ……(3) なお、前記薄い酸化膜の膜厚は、コンタクト抵抗をごく
僅かな値に抑えるため十分に薄い必要があり、例えば、
数10Å程度以下のものとする。
【0008】
【作用】本発明に係る半導体装置の製造方法によれば、
前記コンタクトホール形成工程において、反応性イオン
エッチングによりコンタクトホール直下の基板表面に損
傷が生じるが、この損傷部分(ダメージ層)に対して、
前記薬液処理工程において、フッ化水素(HF)、フッ
化アンモニウム(NH4 F)、および過酸化水素(H2
2 )を含む水溶液による処理がなされる。
【0009】ここで、前記薬液処理工程の直前における
コンタクトホール直下の基板表面は、前記ダメージ層の
上に自然酸化膜が形成された状態になっている。そし
て、前記混合薬液中のHFとNH4 Fとにより、先ずこ
の自然酸化膜が除去されて前記ダメージ層の表面が剥き
出しになり、次に、このダメージ層の表面が、前記水溶
液中のH2 2 により酸化されてシリコン酸化膜とな
る。また、このシリコン酸化膜は、前記水溶液中のHF
とNH4 Fとによりエッチングされる。
【0010】このようなダメージ層表面の酸化と、これ
により生じたシリコン酸化膜のエッチングとは同時に深
さ方向に進行するが、ここで、前記水溶液中の各成分を
所定濃度(例えば、請求項2に示すような前記(1)式
〜(3)式に示す範囲)に設定することにより、H2
2 によるシリコンの酸化速度が、HFとNH4 Fとによ
るシリコン酸化膜のエッチング速度を常に上回るため、
エッチングがダメージ層の酸化膜に対してなされてダメ
ージ層がだんだん薄くなっていき、最終的にはダメージ
層がなくなって、ダメージ層直下のシリコン基板が酸化
されるため、ここに欠陥の少ない良質の薄い酸化膜が形
成される。
【0011】このようにダメージ層が除去されて薄い酸
化膜が形成されることにより、薬液処理工程の後の配線
形成工程においてシリコン含有アルミニウム合金からな
る配線が形成され、この配線形成後に熱処理が行われて
も、当該配線と基板との界面にシリコンがエピタキシャ
ル成長し難くなる。また、この薬液処理工程による前記
薄い酸化膜の形成は、室温にて実用的に行われるため、
水溶液中の各成分濃度の経時変化がほとんどなく、薬液
の状態が安定に保持される。
【0012】
【実施例】以下、本発明に係る方法の実施例について、
図面に基づいて説明する。図1は、本発明に係る方法の
一実施例を工程順に説明するための、半導体装置の縦断
面図である。先ず、図1(a)に示すように、シリコン
基板1の素子領域に通常の方法で拡散層2を形成してか
ら、シリコン基板1上に、BPSG等の絶縁膜3をCV
D法により形成し、この絶縁膜3の拡散層2の直上に、
通常のフォトリソ工程および反応性イオンエッチングに
よるエッチング工程により、配線とのコンタクトホール
4を形成する。これが本発明のコンタクトホール形成工
程に相当する。
【0013】次に、50%フッ酸(フッ化水素の水溶
液)、40%フッ化アンモニウム水溶液、30%過酸化
水素水、および水を、体積比で1:10:20:265
〜1:10:40:530の比率で混合することによ
り、フッ化水素(HF)、フッ化アンモニウム(NH4
F)、過酸化水素(H2 2 )が、それぞれ前記(1)
式〜(3)式で示す範囲内の濃度となる水溶液を調製す
る。この水溶液を液槽に入れて室温に保持し、この液槽
内に、前述のようにしてコンタクトホール4が形成され
たウエハを10〜30分間浸漬し、コンタクトホール4
直下の拡散槽2の表面に前記水溶液を十分に浸透させ
る。これにより、コンタクトホール4直下の拡散槽2の
表面には、図1(b)に示すように、薄い酸化膜5が形
成される。
【0014】これが本発明の薬液処理工程に相当する
が、前記水溶液がコンタクトホール4直下の拡散層2の
表面に及ぼす具体的な作用について、図2に基づいて説
明する。すなわち、反応性イオンエッチングによりコン
タクトホール4が形成されると、図2(a)に示すよう
に、コンタクトホール4直下の拡散層2表面には、シリ
コンの結晶格子が部分的に壊れて、その中にエッチング
ガスの構成原子であるフッ素原子や炭素原子が入り込ん
でいるダメージ層51が生じ、その上に自然酸化膜52
が形成される。そして、前記水溶液中のHFとNH4
とにより、先ず、この自然酸化膜52が除去されて、図
2(b)に示すように、ダメージ層51の表面が剥き出
しになる。
【0015】次に、図2(c)に示すように、このダメ
ージ層51の表面が、前記水溶液中のH2 2 により酸
化されてシリコン酸化膜53となるが、このシリコン酸
化膜は、前記水溶液中のHFとNH4 Fとによりエッチ
ングされる。このように、ダメージ層51表面の酸化
と、これにより生じたシリコン酸化膜53のエッチング
とが同時に深さ方向に進行するが、シリコンの酸化速度
がシリコン酸化膜のエッチング速度を常に上回るため、
ダメージ層51がだんだん薄くなっていき、前出の図1
(b)に示すように、最終的にはダメージ層51がなく
なって、その直下に欠陥の少ない良質の薄い酸化膜5が
形成される。
【0016】このようにして薬液処理がなされた後のウ
エハ上に、図1(c)に示すように、シリコン含有アル
ミニウム合金からなる配線6を、通常の薄膜形成工程・
フォトリソ工程・エッチング工程により形成する。これ
が本発明の配線形成工程に相当する。この配線形成工程
により、拡散層2表面のコンタクトホール4直下部分に
は薄い酸化膜5を介して配線6が形成され、ダメージ層
が存在しないため、その後に行われる熱処理によって
も、配線6と拡散層2との界面にシリコンがエピタキシ
ャル成長し難い。これにより、シリコン含有アルミニウ
ム合金からなる配線が拡散層にコンタクトされた半導体
装置において、従来は高かったコンタクト抵抗を低減す
ることができる。
【0017】なお、前記特開平5−90193号公報に
記載の従来の方法で本実施例と同等の薄い酸化膜を得る
ためには、使用する薬液の混合比(体積比)を、HF洗
浄では50%フッ酸:水=1:(10〜100)とし、
SC1洗浄の場合には30%過酸化水素水:30%水酸
化アンモニウム(NH4 OH)水溶液:水=(0.25
〜1):1:5、SC2洗浄の場合には30%過酸化水
素水:37%塩酸:水=1:1:6として、SC1洗浄
処理およびSC2洗浄処理は60〜90℃で行う必要が
あるため、蒸発によって各成分の濃度が経時変化する
(例えば、SC1洗浄用の薬液では、2時間でNH4
H濃度が1/2程度に低下する。)が、本実施例の場合
には、液濃度が低く且つ室温処理であるため、水溶液中
の各成分濃度は12時間以上経っても不変である。した
がって、本実施例の方法では、前記従来の方法と比較し
て薬液寿命が長いため、長時間同じ薬液で同じ処理効果
が保持される。そのため、製造コストの点で有利であ
る。
【0018】また、前記従来の方法では、HFによる洗
浄処理工程とSC1またはSC2による洗浄処理工程の
二工程で薬液処理がなされるため、薬液槽が二つ必要で
あるが、本発明の方法では薬液槽が一つで済むため、従
来の方法と比べて工程が簡略化される。このこともコス
ト低減に寄与する。さらに、本発明の方法では、前記従
来の方法と異なり、薬液中のエッチング作用を有する成
分としてHFに加えてNH4 Fを用いているため、第一
層間膜として通常使用されるBPSG膜のエッチングレ
ートが低くなって、薬液処理の際に不要にコンタクトホ
ール径が広がることを防止できる。
【0019】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、シリコン含有アルミニウム
合金からなる配線が拡散層にコンタクトされる半導体装
置において、コンタクトホール直下のシリコン基板表面
に薄い酸化膜を形成することで、従来は高かったコンタ
クト抵抗を低減することができるとともに、前記薄い酸
化膜を形成するために使用する薬液を特定することによ
り、同じ薬液で長時間同じ効果が得られるという製造コ
スト上の効果がある。また、薬液処理が一工程で済むこ
とによる製造コストの低減効果もある。
【図面の簡単な説明】
【図1】本発明に係る方法の一実施例を工程順に説明す
るための、半導体装置の縦断面図である。
【図2】実施例において薬液処理の作用を説明するため
の、半導体装置の縦断面図である。
【符号の説明】
1 シリコン基板 2 拡散層 3 絶縁膜 4 コンタクトホール 5 薄い酸化膜 6 配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板上に形成された絶縁膜に、
    当該絶縁膜上に形成される配線と前記シリコン基板とを
    接続するためのコンタクトホールを、反応性イオンエッ
    チングにより形成するコンタクトホール形成工程と、当
    該コンタクトホール形成後の基板表面を、フッ化水素、
    フッ化アンモニウム、および過酸化水素をそれぞれ所定
    濃度で含む水溶液で処理することにより、当該コンタク
    トホール直下のシリコン基板面に薄い酸化膜を形成する
    薬液処理工程と、当該薬液処理工程の後に、前記絶縁膜
    および前記薄い酸化膜の上に、シリコン含有アルミニウ
    ム合金からなる配線を形成する配線形成工程とを備えた
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記水溶液中のフッ化水素(HF)、フ
    ッ化アンモニウム(NH4 F)、および過酸化水素(H
    2 2 )の重量パーセントで表した各濃度が、それぞれ
    下記の(1)式〜(3)式で示す範囲にあることを特徴
    とする請求項1記載の半導体装置の製造方法。 HF:0.1〜0.2重量% ……(1) NH4 F:0.8〜1.6重量% ……(2) H2 2 :1.2〜2.4重量% ……(3)
JP29512994A 1994-11-29 1994-11-29 半導体装置の製造方法 Pending JPH08153788A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29512994A JPH08153788A (ja) 1994-11-29 1994-11-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29512994A JPH08153788A (ja) 1994-11-29 1994-11-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08153788A true JPH08153788A (ja) 1996-06-11

Family

ID=17816667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29512994A Pending JPH08153788A (ja) 1994-11-29 1994-11-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08153788A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492271B1 (en) 1999-06-30 2002-12-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN102312239A (zh) * 2011-08-23 2012-01-11 晶澳太阳能有限公司 一种对硅片表面的硅浆进行腐蚀的化学腐蚀液及其腐蚀方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492271B1 (en) 1999-06-30 2002-12-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN102312239A (zh) * 2011-08-23 2012-01-11 晶澳太阳能有限公司 一种对硅片表面的硅浆进行腐蚀的化学腐蚀液及其腐蚀方法

Similar Documents

Publication Publication Date Title
KR960013138B1 (ko) 실리콘 웨이퍼상의 콘텍트 홀내의 자연산화막의 제거방법
US4395304A (en) Selective etching of phosphosilicate glass
US6391793B2 (en) Compositions for etching silicon with high selectivity to oxides and methods of using same
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
US5567244A (en) Process for cleaning semiconductor devices
KR100195355B1 (ko) 드라이산화를 포함하는 반도체장치의 제조방법
US20030056806A1 (en) Method for cleaning damaged layers and polymer residue from semiconductor device
US5601656A (en) Methods for cleaning silicon wafers with an aqueous solution of hydrofluoric acid and hydriodic acid
US7759053B2 (en) Methods of fabricating integrated circuitry
US3751314A (en) Silicon semiconductor device processing
US7163871B2 (en) Manufacturing method of semiconductor device and oxidization method of semiconductor substrate
KR0175009B1 (ko) 식각용액 및 이를 이용한 반도체 장치의 식각방법
JPH08153788A (ja) 半導体装置の製造方法
US5930650A (en) Method of etching silicon materials
JP3237944B2 (ja) 半導体装置の製造方法
JP3974028B2 (ja) 半導体装置の製造方法
JP2008283001A (ja) 多結晶シリコン薄膜上の酸化膜の形成方法及びその酸化膜を備えた半導体装置
JP4237762B2 (ja) 半導体装置の製造方法
US20060113282A1 (en) Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch
JPH06112192A (ja) 半導体装置の製造方法
KR100368305B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR980012008A (ko) 반도체장치의 세정방법
JPH06291112A (ja) 半導体装置の製造方法
KR19990004867A (ko) 실리콘산화막에 대한 높은 선택비를 갖는 폴리실리콘막의 식각 방법
JPH1050682A (ja) 半導体装置の製造方法及び製造装置及び半導体装置