JPH08152600A

JPH08152600A - 表示素子の駆動法及び表示装置

Info

Publication number: JPH08152600A
Application number: JP24209295A
Authority: JP
Inventors: Akira Tsuboyama; 明坪山; Kazunori Katakura; 一典片倉; Manabu Iwasaki; 学岩▲崎▼
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-09-26
Filing date: 1995-09-20
Publication date: 1996-06-11

Abstract

(57)【要約】【課題】フリッカーの発生を防止して、動画スピードに
も追随させ、その結果、高画質画像を表示する。【解決手段】液晶表示素子１を駆動する場合、面積の大
きな副画素に対応した走査電極Ｃ１ａ，Ｃ２ａ，Ｃ３
ａ，…のみを垂直走査し、次に、面積の小さな画素に対
応した走査電極Ｃ１ｂ，Ｃ２ｂ，Ｃ３ｂ，…のみを垂直
走査する。これにより、フレーム周波数は低下せずフリ
ッカーの発生が防止される。また、動画表示の見えにつ
いては、面積が大きく輝度の寄与の高い副画素に対応す
るａラインを優先的に３０Ｈｚで走査することで、フレ
ーム間の表示の分断やずれが解消され、それによって動
画表示が比較的スムーズになり、疑似的に高速描画が可
能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ用の
ディスプレイ、ビデオカメラレコーダのビューファイン
ダ、テレビ受像器、ビデオプロジェクターの光バルブ等
に用いられる表示素子の駆動法及びその駆動法によって
駆動される表示装置に関する。

【０００２】

【従来の技術】従来より、液晶表示装置（ＬＣＤ）にて
多階調を表現する方法については種々提案されている。（１）１つは、印加電圧−透過率曲線に従って各画素へ
の印加電圧を制御し、所望のレベルの輝度を得る方法で
ある。

【０００３】これは、ＴＮ液晶を用いたアクティブマト
リクスＬＣＤとして知られている。また、強誘電性のカ
イラルスメクチック液晶を用いた場合には、２つの配向
状態にあるドメインの面積比を変える方法があり、これ
はＵＳＰ４，７１２，８７７、ＵＳＰ４，７９６，９８
０、ＵＳＰ４，８２４，２１８、ＵＳＰ４，７７６，６
７６等に記載されている。

【０００４】しかし、上記（１）の方法では、印加電圧
−透過率曲線が非常に急峻な場合は、印加電圧の微小な
誤差によっても輝度が大きく変化してしまい、所望のレ
ベルの輝度を正確に出力することが困難であった。（２）２つ目の方法は、１つのフレーム走査を幾つかの
サブフレーム走査に分割してオン／オフを時間変調する
ことにより多階調表示を行う方法であり、ＵＳＰ４，７
０９，９９５等に記載されている。

【０００５】また、上記（２）の方法では、回路が複雑
化し、またフリッカー抑制の点から高速走査が必要なた
め、表示素子や周辺回路への負荷が大きくなってしまう
ことがある。

【０００６】そこで、他の方法として、（３）幾つかの面積の異なる画素（副画素）を１組と
し、これら面積の異なる複数の画素（副画素）を種々の
パターンで点灯させて多階調を表示する方法がある。

【０００７】これは、ＥＰ２６１，８９８号やＥＰ３６
１，９８１号やＥＰ４５３，０３３号のヨーロッパ特許
公開公報に記載されている。

【０００８】この（３）の具体例とその特徴を、図１
(a) (b) (c) 及び図２に沿って説明する。なお、図１
(a) (b) (c) のいずれの具体例も、１６レベルの多階調
表示を行うためのものであり、また各例における表示素
子の画素分割構成は、製品の目的に応じて選択される。

【０００９】表示素子の画面全体から見ると面積の異な
る少なくとも２つの画素が混在しているが、見方を変え
れば１つの画素が面積の異なる少なくとも２つの副画素
によって形成されていると云うこともでき、両者は同意
である。

【００１０】以下、後者の見地から説明する。

【００１１】図１の(a) や(b) に示す具体例では、４つ
の副画素Ｓ₁ ，Ｓ₂ ，Ｓ₃ ，Ｓ₄ を１組として、これら
４つの副画素Ｓ₁ ，…によって多階調表示が可能な画素
を形成している。そして、０〜１５までの１６レベルの
線形の光学レベルを得るために、これらの副画素Ｓ₁ ，
…の面積比を８：４：２：１とし、各副画素に対応する
電極を、画像情報に応じて選択的に順次駆動するように
している。

【００１２】図１(a) と(b) との違いは、４つの副画素
の配置の違いだけである。また、例えば、図１(a) に示
す副画素Ｓ₁ ，…は、４本の走査電極と１本の情報電極
との交差部によって形成しているが、副画素の面積を上
述のようにするため、走査電極の幅を８：４：２：１と
なるように設定している。ここで、これらの電極は、公
知の如く、互いに対向するように配置された一対の基板
上に形成されている。

【００１３】ところで、一般的には、副画素の面積比を
２ⁿ ：２^n-1 ：…：２¹ ：２⁰ とすることにより線形の
光学レベルを得ることができる。また、この方法におい
てより自然な画像を得るために、ディザ法や誤差拡散法
・平均濃度法などの画像処理が併用されている。

【００１４】図１の(c) に示す具体例では、図のような
面積比をもつ９つの副画素を１組とし、これら面積の異
なる副画素のそれぞれに対応する電極を、画像情報に応
じて選択的に順次駆動する。これによって、図２に示す
ように、白表示の部分が上下対称（または左右対称）に
配置されるようにした。従って、このパターンを用いた
場合には、いずれの階調においてもＯＮ領域（白表示の
部分）の中心は画素の中心にあって変化しない。そのた
め、階調パターンによって光の重心の位置が大きく動く
場合に生じる、いわゆる疑似輪郭という画質劣化が起こ
らない。

【００１５】こうした画素を有する表示装置では、画面
の上から下まで順に１本１本走査線を時分割で選択して
いた。

【００１６】

【発明が解決しようとする課題】しかし、上述のよう
に、１画素を面積の異なる複数の副画素に分割して多階
調表示する場合、各副画素に対応して分割した走査電極
を、画像情報に応じて選択的に順次走査する従来の駆動
法では、走査ライン数が走査電極の分割によって増大し
ているために、１画面を描画するのに要する走査時間が
長くなり、その結果、フリッカーが生じたり、あるいは
動画スピードに追随できなくなるといった画質劣化の問
題が生じる。

【００１７】また、この駆動法では、画像情報が変化し
た画像領域に対応する走査電極を優先的に駆動して垂直
走査することにより部分書き込みを行なう場合にも、同
様の問題が生じる。

【００１８】本発明は、このような問題を解決するため
になされたもので、１画素を面積の異なる複数の副画素
に分割して多階調表示する場合に、階調数を減らすこと
なく走査ライン数増大に伴う画質劣化を解消して、高画
質画像の表示を可能とする表示素子の駆動法及びその駆
動法によって駆動される表示装置を提供することを目的
とする。

【００１９】また、本発明の第２の目的は、走査線群と
複数の画素とを有する表示素子の駆動法において、前記
複数の画素は互いに面積の異なる少なくとも２種類の画
素からなり、面積の大きな画素に対応した走査線のみを
垂直走査する第１の垂直走査期間と、面積の小さな画素
に対応した走査線のみを垂直走査する第２の垂直走査期
間と、を含む、表示素子の駆動法を提供することにあ
る。

【００２０】

【課題を解決するための手段】本発明は、上述事情に鑑
みなされたものであって、走査線群と複数の画素とを有
する表示素子の駆動法において、前記複数の画素は互い
に面積の異なる少なくとも２種類の画素からなり、面積
の大きな画素に対応した走査線のみを垂直走査する第１
の垂直走査期間と、面積の小さな画素に対応した走査線
のみを垂直走査する第２の垂直走査期間と、を含む、こ
とを特徴とする。

【００２１】この場合、全画素のうち、画像情報が変化
した画素を含む領域の走査線のみの走査期間が、前記第
１及び第２の垂直走査期間を含む、ようにしてもよい。
また、全ての走査線を走査する走査期間が前記第１の垂
直走査期間と前記第２の垂直走査期間とからなる、よう
にしてもよい。さらに、ｎ，ｍを自然数とした場合に、
前記第１の垂直走査期間は、ｎ番目の走査線を走査する
期間とｎ＋１番目の走査線を走査する期間とを含み、前
記第２の垂直走査期間は、ｍ番目の走査線を走査する期
間とｍ＋１番目の走査線を走査する期間とを含む、よう
にしてもよい。またさらに、前記第１の垂直走査期間は
複数の副走査期間からなり、各副走査期間の間に、前記
第２の垂直走査期間のうちの１つの副走査期間がある、
ようにしてもよい。また、前記第１及び第２の垂直走査
期間では、それぞれ少なくとも１本の走査線を飛び越し
て走査される、ようにしてもよい。さらに、面積の最も
小さい画素を中心として対称な位置に面積の大きな画素
が配置されている、ようにしてもよい。またさらに、面
積の大きな画素に対応する走査線のうち、隣接する少な
くとも２本の走査線には同時に走査選択信号が印加され
る、ようにしてもよい。

【００２２】一方、面積の大きな画素に対応した走査線
のうち、ある領域では走査線を少なくとも１本スキップ
し残りの領域ではスキップせずに垂直走査する、ように
してもよい。また、前記画素はカイラルスメクチック液
晶を有する、ようにしてもよい。さらに、前記表示素子
は、一対の基板間にブックシェルフ層構造をもつカイラ
ルスメクチック液晶が配された、ようにしてもよい。ま
たさらに、前記表示素子は、一対の基板間に、コレステ
リック相を呈しない相転移系列をもつカイラルスメクチ
ック液晶が配された、ようにしてもよい。また、前記表
示素子は、一対の基板間に、カイラルスメクチック液晶
が配され、一方の基板のみがラビング処理されている、
ようにしてもよい。さらに、前記複数の画素は、面積の
小さい第１の画素と、該第１の画素を中心に対称に配置
された少なくとも２つの面積の大きい第２の画素と、該
第２の画素と同じ走査線上にある、中間的な面積の第３
の画素と、を含む、ようにしてもよい。

【００２３】なお、以上構成に基づき、各画素を構成す
る面積の異なる複数の副画素のうち、面積の同じ副画素
に対応する走査電極を選択的に駆動して垂直走査し、次
に他の同じ面積の副画素に対応する走査電極を選択的に
駆動して垂直走査するというように、走査電極群を、各
画素の面積を同じくする副画素に対応する走査電極ごと
に順次駆動して垂直走査することにより１フレームの表
示を行なうようにする。

【００２４】上記駆動法および表示装置によれば、フレ
ーム周波数を低下させずに１フレームの表示が可能とな
り、よってフリッカーを発生させることがなくなり、ま
た動画スピードにも追随させることが可能となる。

【００２５】

【発明の実施の形態】以下、図面に沿って、本発明の実
施の形態について説明する。

【００２６】図３は、本発明に係る表示装置の駆動系の
ブロック図である。また図４は、この表示装置における
液晶表示素子の構成の一部を模式的に示す平面図であ
る。

【００２７】図のようにこの表示装置は、走査線群とし
ての走査電極群Ｃを有する基板１ａと情報線群としての
情報電極群Ｉを有する基板１ｂとを対向配置して成る液
晶表示素子１を備えるとともに、その駆動系として、走
査電極群Ｃを駆動する走査線駆動回路２と、情報電極群
Ｉを駆動する情報線駆動回路３と、各駆動回路に駆動電
圧を印加する駆動電圧発生回路５と、上記走査線駆動回
路２に走査線駆動制御信号を与え、かつ上記情報線駆動
回路３に情報線駆動制御信号および画像信号を与えるロ
ジック制御回路６と、そのロジック制御回路６に画像情
報を与えるＶＲＡＭ内蔵のデータ発生部７と、を備えて
いる。この駆動系の構成部品が、本発明に係る駆動法を
行う駆動手段となる。

【００２８】上記液晶表示素子１は、ここでは強誘電液
晶素子を用いた。図４は５×６画素しか示していない
が、実際は６４０×４８０画素を有するものである。そ
の各画素は、各基板１ａ、１ｂの電極どうしの交差部に
より形成した、面積の異なる複数の副画素Ｓ₁ ，Ｓ₂ ，
Ｓ₃ ，Ｓ₄ から構成されている。

【００２９】また、図４に示すように、本実施例では、
液晶表示素子１の各画素は、図１の(b) に示したような
面積比で４つの副画素Ｓ₁ ，…に分割されている。言い
換えれば、交差部によって各画素を構成する走査電極群
Ｃと情報電極群Ｉとが、副画素Ｓ₁ ，…の面積比に対応
した幅でそれぞれ形成されている。

【００３０】図４では、構成の説明を簡単にするため
に、５×６画素のみを示しており、この場合、各画素は
走査／情報電極ラインがそれぞれ２分割され、走査信号
を印加すべき走査ライン数は１０ラインである。また、
１ライン走査期間は７０マイクロ秒である。

【００３１】テレビなどの動画表示をする場合に、一画
素毎に表示を完成させるａ−ｂライン走査、つまり、Ｃ１ａ→Ｃ１ｂ→Ｃ２ａ→Ｃ２ｂ→Ｃ３ａ→Ｃ３ｂ→Ｃ
４ａ→Ｃ４ｂ→Ｃ５ａ→Ｃ５ｂ→…→Ｃ４８０ａ→Ｃ４
８０ｂのような走査順で描画する従来の駆動法では、フレーム
周波数が１５Ｈｚ程度となり、よって、フリッカーが許
容されるフレーム周波数３０Ｈｚの半分のスピードとな
るため、フリッカーが視認される。また、１５Ｈｚの描
画スピードしかないため、３０Ｈｚで送られる画像情報
は、間引いた画像が表示され、正常な動画像にならな
い。

【００３２】そこで、本発明に係る駆動法では、各画素
を構成する面積の異なる複数の副画素のうち、面積の同
じ副画素に対応する走査電極を選択的に駆動して垂直走
査し、次に他の同じ面積の副画素に対応する走査電極を
選択的に駆動して垂直走査するというように、走査電極
群を、各画素の面積を同じくする副画素に対応する走査
電極ごとに順次駆動して垂直走査することにより１フレ
ームの表示を行なう。即ち、本実施例の場合には、走査
電極群Ｃを、「ａライン」と「ｂライン」との２つの垂
直走査に分離して、交互に駆動し走査する。その走査順
序は下記の通りである。

【００３３】ａライン走査：Ｃ１ａ→Ｃ２ａ→Ｃ３ａ→
Ｃ４ａ→Ｃ５ａ→…→Ｃ４８０ａｂライン走査：Ｃ１ｂ→Ｃ２ｂ→Ｃ３ｂ→Ｃ４ｂ→Ｃ５
ｂ→…→Ｃ４８０ｂこの場合には、ａラインの走査後、ｂライン走査を行な
うことで、２回の垂直走査で１フレームの表示ができ、
よってフレーム周波数は低下せずに３０Ｈｚであるた
め、フリッカーが解消される。つまり、本発明に係る駆
動法は、面積の大きな画素に対応した走査線（ａライ
ン）のみを垂直走査する第１の垂直走査期間と、面積の
小さな画素に対応した走査線（ｂライン）のみを垂直走
査する第２の垂直走査期間と、を含む。

【００３４】また、動画表示の見えについては、輝度の
寄与の高い、つまり副画素の面積が大きいａラインを３
０Ｈｚで走査することで、フレーム間の表示の分断やず
れが解消され、よって動画表示が比較的スムーズにな
り、疑似的に高速描画が可能になる。

【００３５】まず、図３、４に示す表示装置で、全画面
の画素に対応した全走査線のうち面積の最も大きな副画
素Ｓ₁ と次に大きな面積の副画素Ｓ₂ とに対応した走査
線Ｃ１ａ，Ｃ２ａ，Ｃ３ａ，…，Ｃ４８０ａに順次走査
選択信号を印加すると共に副画素Ｓ₁ ，Ｓ₂ に対応した
情報線に画素の表示状態を定める為の情報信号を印加す
る第１垂直走査について説明する。

【００３６】階調数を減らしても輝度を増したい時に
は、副画素Ｓ₂ に対応した情報線に、副画素Ｓ₁ に対応
した情報線に印加される情報信号と同じ信号を加えると
よい。こうすると、副画素Ｓ₁ と副画素Ｓ₂ とは同じ表
示状態（液晶の配向状態）となる。

【００３７】また、更にフリッカーを抑制しなければな
らない時には、副画素Ｓ₁ ，Ｓ₂ に対応した走査線の垂
直走査を２回に分けると良い。その場合、第１回目の副
垂直走査期間ではＣ１ａ，Ｃ３ａ，Ｃ５ａ，…，Ｃ４７
７ａ，Ｃ４７９ａを選択し、残りの走査線を飛び越す。

【００３８】２回目の副垂直走査期間では、Ｃ２ａ，Ｃ
４ａ，Ｃ６ａ，…，Ｃ４７８ａ，Ｃ４８０ａの順で走査
し、残りの走査線を飛び越す。

【００３９】勿論、垂直走査を３回に分け、Ｃ１ａ，Ｃ
４ａ，Ｃ７ａ，… …，Ｃ４７８ａを順次選択し、次に
Ｃ２ａ，Ｃ５ａ，Ｃ８ａ，… …，Ｃ４７９ａを順次選
択し、最後にＣ３ａ，Ｃ６ａ，Ｃ９ａ，… …，Ｃ４８
０ａを順次選択するようにして、より垂直走査の周波数
を向上させても良い。

【００４０】次に、図３、４に示す装置で、副画素Ｓ
₃ ，Ｓ₄ に対応した細い走査線Ｃ１ｂ，Ｃ２ｂ，Ｃ３
ｂ，…，Ｃ４８０ｂに順次走査選択信号を印加する第２
の垂直走査について説明する。この場合も、前述の第１
垂直走査と同様に、副画素Ｓ₃ ，Ｓ₄ の情報線に同じ情
報信号を与えることで階調数を減らして輝度を高くする
こともできるし、別の情報信号を与えて多階調表示する
こともできる。

【００４１】また、フリッカー抑制の為に第２の垂直走
査期間を２つ以上の副走査期間に分ける方式も、前述の
第１垂直走査期間と同様である。

【００４２】また、全画面のうち、ある部分領域、例え
ば、走査線Ｃ１０１ａ〜２００ａに対応した領域の画素
の表示状態のみを変える場合にも本発明は有効である。
このような表示状態の変更は、コンピュータで所定のタ
スク処理を行なう画面の中に、ウィンドを設定して、そ
こにビデオ動画を表示する場合に有効である。また、ビ
デオ動画に限らず、カーソルの点滅やウィンドスクロー
ル等の表示にも有効である。

【００４３】全画面を用いた動画表示の場合には前述し
た走査線をスキップする垂直走査を繰り返し行なうとよ
い。

【００４４】一方、全画面のうちのある部分領域に動画
を表示する場合には、その部分領域の大きな面積の画素
に対応した全走査線をスキップすることなく垂直走査す
ることもできる。

【００４５】また、カイラルスメクチック液晶のように
メモリ性をもつ光学変調物質を用いた表示素子の場合に
は、液晶の焼き付きを防止する為に、画像が変化しない
場合であっても垂直走査を所定の周期で繰り返して行な
う、リフレッシュ走査を行なうとよい。この場合には、
選択された走査線上の画素は、一旦明又は暗状態にリセ
ットされた後、元の表示状態に書き戻される。こうする
ことで、光学変調物質が一方の光学状態に単安定化する
のを防止できる。

【００４６】以上が本発明による走査方式であるが、こ
の走査方式は表示装置に必要に応じて表示モード選択ス
イッチを設け、ユーザ自身が本発明による走査方式（第
１表示モード）かそれ以外の走査方式（第２表示モー
ド）かを選べるようにするとよい。勿論スイッチはメカ
ニカルなものでも、電気的なものでもソフトウェア的な
ものでもよい。

【００４７】上記走査方式とは異なる第２の表示モード
が選択された場合には、例えば次のような走査がなされ
る。

【００４８】この時の走査線の選択順序は、Ｃ１ａ，Ｃ
１ｂ，Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，… …，Ｃ４
８０ａ，Ｃ４８０ｂである。この方式ではフリッカーが
気になるユーザの為には、次のように走査線を選択す
る。即ち、Ｃ１ａ，Ｃ１ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ５ａ，
Ｃ５ｂ，… …，Ｃ４７９ａ，Ｃ４７９ｂ，Ｃ２ａ，Ｃ
２ｂ，Ｃ４ａ，Ｃ４ｂ，Ｃ６ａ，Ｃ６ｂ，… …Ｃ４８
０ａ，Ｃ４８０ｂである。つまり、４つの副画素Ｓ₁ ，
Ｓ₂ ，Ｓ₃ ，Ｓ₄ からなる画素の２つの走査線を１つの
走査線束とみなして、走査線束を１束以上飛び越して走
査線束を走査する。

【００４９】このように、本発明の表示装置では、少な
くとも２つの表示モードをもち、そのうち１つの表示モ
ードとして前述した本発明の第１の表示モードの走査方
式を行なうように設計されてもよい。

【００５０】また、表示すべき画像情報の種類によって
いずれかの表示モードを自動的に選ぶように設定しても
よい。こうした表示モードの切換えは、ソフトウェア実
行プログラムを格納したメモリーとコントローラとによ
る切換え回路を付加することで実施できる。

【００５１】例えば、部分書き換えの走査本数が所定数
より少ない場合には、第２表示モードを用い、該所定数
より多かったり、全走査線を走査する場合には第１表示
モードを用いる方法である。

【００５２】又、リフレッシュ走査と部分書き換えの為
の走査とを混在させてもよい。具体的には、大面積画素
の走査線と小面積画素の走査線がそれぞれ４８０本ある
走査線のうち、２０１本目から４００本目までの２００
本の走査線上の画素の表示状態を書き換え、１本目から
２００本目と４０１本目から４８０本目までの走査線上
の画素は書き換えない場合である。この時、第１走査期
間では、走査線の１本目から２００本目までは、７本走
査線を飛ばして面積の大きい画素に対応した８，１６，
２４，…，２００本目の走査線を選択し、次に２０１〜
４００本目までは全て選択し、次に４０１〜４８０本目
までは７本走査線を飛ばして走査する。

【００５３】次に、第２垂直走査期間では、小面積画素
に対応した走査線を上記第１垂直走査と同様に８，１
６，２４，…，２００，２０１，２０２，２０３，…，
３９９，４００，４０８，４７２，４８０本目の走査線
を選択する。

【００５４】こうして、２種類の走査線はそれぞれ２０
１〜４００本目の走査線上の画素は書き換えられ、１，
８，１６，２４，…，２００本目と４０１，４０８，
…，４８０本目の走査線上の画素は、リフレッシュされ
元と同じ表示状態を維持する。

【００５５】そして、次のフレームの第１垂直期間に
は、１，９，１７，２５，…，２０１，２０２，…，３
９９，４００，４０１，４０９，４７３本目の大画面画
素の走査線が走査され、同フレームの第２垂直走査期間
には、同様に１，９，１７，２５，…，２０１，２０
２，…，３９９，４００，４０１，４０９，４７３本目
の小面積画素の走査線が走査される。

【００５６】こうした走査を８フレーム続けると、部分
書き換え領域は高階調表示で書き換えられ、それ以上の
画像が変化しない領域はリフレッシュされ焼き付きが生
じない。

【００５７】更に、次のような走査であってもよい。２
０１〜４００本目の２種類の走査線上の画素を部分書き
換えする場合、図３、４の走査線の符号で示すと、まず
走査線Ｃ８ａ，Ｃ８ｂ，…，Ｃ２００ａ，Ｃ２００ｂ，
Ｃ２０１ａ，Ｃ２０２ａ，Ｃ２０３ａ，…，Ｃ３９９
ａ，Ｃ４００ａ，Ｃ４０８ａ，Ｃ４０８ｂ，Ｃ４１６
ａ，Ｃ４１６ｂ，…，Ｃ４８０ａ，Ｃ４８０ｂをこの順
に選択する。（第１期間）次に、Ｃ２ａ，Ｃ２ｂ，Ｃ９
ａ，Ｃ９ｂ，…，Ｃ２０１ｂ，Ｃ２０２ｂ，Ｃ２０３
ｂ，…，Ｃ３９９ｂ，Ｃ４００ｂ，Ｃ４０１ａ，Ｃ４０
１ｂ，Ｃ４０９ａ，Ｃ４０９ｂ，…，Ｃ４７３ａ，Ｃ４
７３ｂをこの順に選択する。（第２期間）同様に、走査
線Ｃ１ａ，Ｃ１ｂ〜Ｃ２００ａ，Ｃ２００ｂまでの領域
では、大面積画素と小面積画素との走査線束を７走査線
束飛ばすインターレス走査を行なう。部分書き換えすべ
き領域では、大面積画素の走査線のみを走査する期間終
了後に、小面積画素の走査線のみを走査することで、書
き換えを行なう。

【００５８】走査線Ｃ４０１ａ，Ｃ４０１ｂ，…，Ｃ４
８０ａ，Ｃ４８０ｂの領域は、Ｃ１ａ，Ｃ１ｂ，…Ｃ２
００ａ，Ｃ２００ｂの領域と同じ走査を行なう。こうし
て、計８期間で全ての走査線がアクセスされるが、この
ように部分書き換えがなされる領域は、それ以外の残り
の領域（非書き換え領域）に比べて走査線へのアクセス
の頻度が高い。こうすることで、画像が変化しない領域
の画像の焼き付きを防止すると共に、部分書き換え領域
では高速で多階調の画像変更がなされる。

【００５９】勿論、非書き換え領域での走査線の飛び越
し本数を増大させれば、部分書き換えの速度は更に速く
なる。

【００６０】部分書き換えの基本的な考え方は、ＵＳＰ
５，０９１，７２３に、マルチインターレスの基本的な
考え方は、ＵＳＰ５，０５８，９９４に記載されてい
る。

【００６１】本発明に用いられる表示素子としては、液
晶やエレクトロクロミック材料等の光学変調物質を用い
た素子、マイクロミラーを用いたＤＭＤ素子、プラズマ
素子、電子放出素子等が挙げられる。

【００６２】本発明で云う走査線とは、通常は単純マト
リクス又はアクティブマトリクスの走査電極であるが、
光導電膜を用いて光アドレスしたり、プラズマを用いて
アドレスしたりする場合には、ＣＲＴと同様に光ビーム
やプラズマが照射される軌跡が走査線に当たる。また、
光導電膜をもつ光アドレス型の素子は情報線が無く、画
素は一体化されているものとみなせる。

【００６３】よって、本発明において用いられる走査選
択信号は、用いる表示素子に適した光又は電気信号を用
いることが必要である。

【００６４】以下、本発明に用いられる表示素子の一例
として、ノンアクティブマトリクス型の液晶素子を挙げ
て説明する。

【００６５】本発明に用いられる液晶素子は、走査線群
と情報線群となる電極と配向制御膜とを有する基板を２
枚用いて、それらの間に液晶材料を注入した液晶セルで
ある。

【００６６】本発明に用いられる液晶素子の基板として
は、半導体、ガラス、石英、プラスチック等の基板が用
いられ、少なくとも一方の基板は透明であることが望ま
しい。

【００６７】本発明に用いられる液晶セルを形成する一
対の電極としては、少なくとも一方が透明導電体で形成
されることが望ましく、そのような材料としては、酸化
錫、酸化インジウム、酸化インジウム錫（ＩＴＯ）等が
好適に用いられる。また、必要に応じて透明導電体より
低抵抗の金属層を付与した構成であっても良い。その厚
みは４０〜２００ｎｍに設定することが望ましい。

【００６８】液晶分子の配向制御のための配向膜は、ポ
リイミド、ポリピロール、ポリビニルアルコール、ポリ
イミドアミド、ポリエステルイミド、ポリパラキシレ
ン、ポリエステル、ポリカーボネイト、ポリビニルアセ
タール、ポリ塩化ビニル、ポリアミド、ポリスチレン、
セルロース樹脂、アクリル樹脂、メラミン樹脂などの有
機膜、あるいはＳｉＯの斜方蒸着膜などのような無機膜
が適宜選択されて用いられる。なお、その厚みは５〜１
００ｎｍに設定することが望ましい。

【００６９】また、本発明の配向制御膜は界面の液晶分
子のプレチルトを所望の範囲に設定するためにラビング
処理を行なうことが望ましい。（液晶セルの製造方法）ガラスなどの透明基板を用意
し、その上にＣＶＤ法、スパッタリング法、イオンプレ
ーティング法などの蒸着方法により透明導電膜を形成
し、これをストライプ状にパターニングする。その後、
絶縁膜を、上述した蒸着法又は塗布により形成する。続
いて、微粒子を分散させた溶液を印刷して仮焼成及び硬
化処理を行ない粗面を形成する。配向制御膜は、ポリア
ミド酸のような溶液をスピナーコートし焼成して形成す
る。この配向制御膜にラビング処理を行なう。こうして
得られた基板の一つの上にスペーサとしてのビーズを分
散させ基板の周囲にシール剤を設けてもう一つの基板を
貼り合わせる。その後、注入口から液晶材料を注入し徐
々に冷却してカイラルスメクチック相等の所望の相に転
移させる。

【００７０】本発明による効果が顕著に現れる液晶素子
としては、カイラルスメクチック液晶を用いたノンアク
ティブマトリクスの素子である。この素子はスメクチッ
ク層の構造によりシェブロン構造のものと、ブックシェ
ルフ構造のものとに分けられる。このうち後者は透過率
が高くなるのでより好ましい。

【００７１】本発明に用いられる液晶材料としては、米
国特許５，２６２，０８２、国際出願特許Ｗ０９３／２
２３９６、１９９３年第４回強誘電液晶国際会議Ｐ−４
６（ＭａｒｃＤ．Ｒａｄｃｌｉｆｆｅら）に記載され
ているところの、フルオロカーボン末端部分及び炭化水
素末端部分を含み、該両末端部分が中心核によって結合
されており、スメクチック中間相又は潜在的スメクチッ
ク中間相を持ち、かつ該フルオロカーボン末端鎖中に少
なくとも一つの連鎖中エーテル酸素を含むフッ素含有液
晶化合物（パーフルオロエーテル液晶性化合物）を含む
液晶組成物が挙げられる。

【００７２】このような液晶材料は、降温に伴い等方相
からコレステリック相を経ずにスメクチックＡ相に相転
移する、コレステリック相を呈しない相転移系列をもつ
液晶である。

【００７３】従って、この液晶材料を用いる場合には、
一方の基板側にのみ強い配向規制力をもつ配向制御膜を
設ける。このような配向制御膜の代表例としてはラビン
グされたポリイミド膜がある。但し、配向規制力が弱い
配向制御膜であればラビングされた膜であっても他方の
基板に付与することもできる。

【００７４】上下両基板の配向制御膜にラビングされた
膜を用いる場合にはラビング方向を１〜１０°位交差さ
せると良い。

【００７５】こうした液晶セルに、クロスニコルに配設
された偏光板を付設することで、液晶分子の配向状態に
応じた明状態と暗状態とが得られる。

【００７６】次に、カイラルスメクチック液晶素子の場
合を例にとりあげ、走査信号及び情報信号の例について
説明する。

【００７７】図５は走査信号と情報信号とを示してお
り、ＳＣ１ａは図４の走査線Ｃ１ａに、ＳＣ２ａは図４
の走査線Ｃ２ａに、ＳＣ３ａは図４の走査線Ｃ３ａに印
加される走査信号であり、Ｉは情報信号である。電圧２
Ｖ₀ のパルスは画素をリセットする為の消去パルス、電
圧−２Ｖ₀ のパルスは書き込みパルスである。これらの
パルス列が走査選択信号であり、０Ｖの基準電圧が走査
非選択信号である。

【００７８】図６は走査信号と情報信号の別の例であ
る。図中の符号Ａは走査選択信号であり、Ｖ１は暗状態
にリセットするリセットパルス、Ｖ２は書き込みパルス
Ｖ２、Ｖ５は補助パルスである。

【００７９】また、図中の符号Ｂは走査非選択信号、符
号Ｃは明表示をするためのＤＣ成分がゼロの情報信号、
符号Ｄは暗表示をするためのＤＣ成分がゼロの情報信号
である。

【００８０】次に、本発明に用いられる表示素子の別の
画素構成について述べる。

【００８１】図７は、液晶表示素子の構成を模式的に示
す図であり、(a) は平面を、また(b) はその１画素を拡
大して示している。

【００８２】図のように、この実施例では、疑似輪郭解
消のために、各画素の各階調パターンの光量の重心位置
が常に中心になるように、図１の(c) と同様に副画素の
面積を変えてある。そして、走査電極のＣａとＣｃとを
電気的に短絡して、走査線駆動制御信号を同時に与える
ようにしている。また、情報電極についても、ＩａとＩ
ｃとを電気的に短絡して、情報線駆動制御信号を同時に
与えるようにしている。ＣｎａとＣｎｃの走査が、前述
したａライン走査となる。

【００８３】図８は、実施例４における液晶表示素子１
の構成の一部を模式的に示す図であり、(a) は平面を、
また(b) はその液晶表示素子の１画素を拡大して示して
いる。

【００８４】図のように、この実施例における液晶表示
素子１は、１画素が面積の異なる副画素から成るととも
に、その１画素にＲＧＢの色フィルターを設けたカラー
ディスプレイとなっている。各ＲＧＢ画素において、情
報電極は、幅の異なるＩｗとＩｎとに２分割され、走査
電極は、上記実施例３と同様に３分割され、そのうちの
ＣａとＣｃとが電気的に短絡されて実質的には２分割さ
れた状態にある。これにより、一色当たり４ビット、１
画素当たり１２ビット色を表現することができる。そし
て、疑似輪郭も解消される。

【００８５】図９に、本実施例における画素の分割方法
の概念図、図１０に、第１及び２の表示モードの時にお
いて表現できる１６階調の階調表示パターンを示した。

【００８６】また、図８〜９の画素構成のうち、青色
（Ｂ）は階調レベルの差を認識し難いので、細い情報線
ＩＢｂを省いて、４階調表示用に設計変更してもよい。

【００８７】このように最も大きな面積の副画素（Ｓ
₅ ，Ｓ₆ ）が、走査線の配列方向（図示上下方向）に対
称に分割配置され、かつ中間の大きさの画素（Ｓ₂ ，Ｓ
₃ ）が副画素（Ｓ₅ ，Ｓ₆ ）と同じ走査線上に配される
ことで、第１の表示モード内で階調数の切換えを行なう
ことができる。

【００８８】ここで、疑似輪郭について説明する。

【００８９】例えば上述の図１の(a) に示す画素を用い
て、図１１の（Ｉ）の部分に示すようにレベル７の階調
を表示した場合には、各画素の上側が白表示されるが、
図１１の（II）の部分に示すようにレベル７．５の階調
を表示した場合には、対角線上の部分が白表示される。
さらに、図１１の（III)の部分に示すようにレベル８の
階調を表示した場合には、レベル７の場合とは反対に各
画素の下側が白表示される。

【００９０】従って、ＯＮ領域（白表示の部分）の中心
を考えた場合、レベル７では画素の上側にあり、レベル
７．５では画素のほぼ真ん中にあり、さらにレベル８で
は下側にあることになる。その結果、液晶表示装置によ
り写真等の自然画像を表示した場合で、しかもその画像
の実際の輪郭がレベル７からレベル８まで変化している
場合には、階調の違いに伴ってＯＮ領域（白表示の部
分）の中心がずれてしまい、実際の輪郭とは異なる輪
郭、つまり疑似輪郭を描くことになり、その輪郭のずれ
に伴って画質が著しく低下する。通常の画素ピッチは数
１００μｍ程度であるが、上記輪郭のずれはこの程度の
画素ピッチにおいても非常にはっきりと認識され、疑似
輪郭が生じてしまう。

【００９１】これに対して、図７や図８に示した画素で
は、大きい副画素が分割されて、小さい画素の上下に対
称に配されている為に、階調レベル間での明暗の重心の
移動が抑えられている。

【００９２】

【実施例】上述した各要素技術を具体的に選択して組み
合わせた実施例について述べる。（実施例１）この実施例では、図７の素子を用いて疑似
輪郭解消のために、各画素の各階調パターンの光量の重
心位置が常に中心になるように、図１の(c) と同様に副
画素の面積を変えてある。そして、走査電極のＣａとＣ
ｃとを電気的に短絡して、走査線駆動制御信号を同時に
与えるようにしている。また、情報電極についても、Ｉ
ａとＩｃとを電気的に短絡して、情報線駆動制御信号を
同時に与えるようにしている。なお、ＣａとＣｃの走査
を、上記実施例１にならってａライン走査と呼ぶ。図６
に示した駆動信号を用いてａライン走査の後にｂライン
走査を行ない、２回の垂直走査で１フレームの表示を行
なう。従って、上記実施例１と同様に、垂直走査の周期
は３０Ｈｚになり、フリッカーが解消される。

【００９３】また、動画表示の見えは、輝度の寄与の高
いａラインを３０Ｈｚで走査することで、フレーム間の
表示の分断やずれが解消され、よって動画表示が比較的
スムーズになり、疑似的に高速描画が可能になる。（実施例２）図８の（ａ）は、実施例２における液晶表
示素子１の構成の一部を模式的に示す平面図、また図８
の（ｂ）はその液晶表示素子１の１画素の拡大図であ
る。

【００９４】図のように、この実施例における液晶表示
素子１は、１画素が面積の異なる副画素から成るととも
に、その１画素にＲＧＢの色フィルターを設けたカラー
ディスプレイとなっている。各ＲＧＢ画素において、情
報電極は、幅の異なるＩｗとＩｎとに２分割され、走査
電極は、上記実施例１と同様に３分割され、そのうちの
ＣａとＣｃとが電気的に短絡されて実質的には２分割さ
れた状態にある。これにより、一色当たり４ビット、１
画素当たり１２ビット色を表現することができる。

【００９５】そして本実施例の場合にも、上記実施例１
と同様に、ａライン走査／ｂライン走査を交互に行うこ
とで画質が向上した。（実施例３）上記各実施例１〜２において、走査電極の
うち、画像情報が変化した画像領域に対応する走査電極
を優先的に駆動して垂直走査することにより部分書き込
みを行うようにしてもよい。

【００９６】本例では具体的に、１００ラインから１９
９ライン間での領域に動画像を表示するために、そのラ
イン間の走査電極を優先的に駆動して垂直走査した。こ
の場合、ａライン、ｂラインを交互に垂直走査すること
で、動画像がさらにスムーズになった。（実施例４）上記各実施例１〜３において、複数本の走
査ラインを飛び越して垂直走査するインターレース走査
を行うようにしてもよい。

【００９７】即ち、ａライン走査およびｂライン走査
は、下記のように計４回の垂直走査を行う。

【００９８】第１回ａライン走査１：Ｃ１ａ→Ｃ３ａ→
Ｃ５ａ→Ｃ７ａ→…→Ｃ４７９ａ第２回ａライン走査２：Ｃ２ａ→Ｃ４ａ→Ｃ６ａ→Ｃ８
ａ→…→Ｃ４８０ａ第３回ｂライン走査１：Ｃ１ｂ→Ｃ３ｂ→Ｃ５ｂ→Ｃ７
ｂ→…→Ｃ４７９ｂ第４回ｂライン走査２：Ｃ２ｂ→Ｃ４ｂ→Ｃ６ｂ→Ｃ８
ｂ→…→Ｃ４８０ｂこれにより、フレーム周波数が５０Ｈｚとなり、よって
フリッカーが解消されて、高画質画像が得られた。（実施例５）本例は図８に示した表示素子を用いて表示
を行なうものである。

【００９９】まず、第２の表示モードに基づいて全ての
走査線を走査し、全ての情報線に独立した情報信号を与
えて、Ｒ，Ｇ，Ｂ各色毎に１６レベルの階調表示を行な
う。

【０１００】次に、切換えスイッチにより第１の表示モ
ードに切り換える。

【０１０１】次に、太い走査線のみを走査する第１の垂
直走査と細い走査線のみを走査する第２の垂直走査とを
実行する。この時ユーザの設定が４値表示の場合には、
一画素中の対になる走査線Ｉｗ，Ｉｎに同じ情報信号を
印加する。

【０１０２】また、ユーザーの設定が４階調であれば、
一画素中の対になる走査線Ｉｗ，Ｉｎには階調レベルに
応じて独立した情報信号が印加される。

【０１０３】上記各実施例１〜５において、走査電極の
うち、面積の最も大きな副画素に対応し、かつ画像情報
が変化した画像領域に対応する走査電極を優先的に駆動
して垂直走査することにより部分書き込みを行うように
してもよい。

【０１０４】具体的に、１００ラインから１９９ライン
間での領域に動画像を表示するために、そのライン間の
走査電極を優先的に駆動して垂直走査した。この場合、
ａライン走査の後にｂライン走査を行うことで、動画像
がさらにスムーズになった。

【０１０５】以上説明した、各走査方式及び表示素子の
構成並びに画素構成は、表示装置を設計する際に互いに
適当に組み合わせられる。〈比較例１〉ａ−ｂライン走査、即ち、Ｃ１ａ→Ｃ１ｂ→Ｃ２ａ→Ｃ２ｂ→Ｃ３ａ→Ｃ３ｂ→Ｃ
４ａ→Ｃ４ｂ→Ｃ５ａ→Ｃ５ｂ→…→Ｃ４８０ａ→Ｃ４
８０ｂを、図４，７，８の液晶表示素子で行った。

【０１０６】その結果、１５Ｈｚのフレーム周波数によ
るフリッカーが視認された。また、垂直走査による描画
中に、データ発生部７のＶＲＡＭ内の描画すべき内容が
書きかわり、走査途中で絵の分断が発生した。このよう
に、ａ−ｂライン走査では画質が劣化することが確認さ
れた。

【０１０７】

【発明の効果】以上説明したように、本発明に係る表示
素子の駆動法、および本発明に係る表示装置によれば、
走査電極が分割されたにもかかわらず、フレーム周波数
を低下させないため、フリッカーを発生させることがな
く、また動画スピードにも追随させることができ、その
結果、高画質画像を表示することができる。

【図面の簡単な説明】

【図１】階調表示のための画素構成を示す図。

【図２】階調表示の様子を示す図。

【図３】本発明による表示装置の制御系のブロック図。

【図４】本発明に用いられる表示素子の一例を示す図。

【図５】本発明に用いられる駆動信号の一例を示す図。

【図６】本発明に用いられる駆動信号の別の例を示す
図。

【図７】本発明に用いられる表示素子の別の例を示す
図。

【図８】本発明に用いられる表示素子の別の例を示す
図。

【図９】図８に示した表示素子の画素を示す図。

【図１０】図８に示した表示素子による階調表示の様子
を示す図。

【図１１】疑似輪郭形成の様子を示す図。

【符号の説明】

１液晶表示素子（表示素子）１ａ，１ｂ基板２走査線駆動回路３情報線駆動回路５駆動電圧発生回路６ロジック制御回路７データ発生部Ｃ走査電極群（走査線群）Ｉ情報電極群（情報線群）

Claims

【特許請求の範囲】

【請求項１】走査線群と複数の画素とを有する表示素
子の駆動法において、前記複数の画素は互いに面積の異なる少なくとも２種類
の画素からなり、面積の大きな画素に対応した走査線の
みを垂直走査する第１の垂直走査期間と、面積の小さな
画素に対応した走査線のみを垂直走査する第２の垂直走
査期間と、を含む、表示素子の駆動法。
【請求項２】全画素のうち、画像情報が変化した画素
を含む領域の走査線のみの走査期間が、前記第１及び第
２の垂直走査期間を含む、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項３】全ての走査線を走査する走査期間が前記
第１の垂直走査期間と前記第２の垂直走査期間とからな
る、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項４】ｎ，ｍを自然数とした場合に、前記第１
の垂直走査期間は、ｎ番目の走査線を走査する期間とｎ
＋１番目の走査線を走査する期間とを含み、前記第２の垂直走査期間は、ｍ番目の走査線を走査する
期間とｍ＋１番目の走査線を走査する期間とを含む、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項５】前記第１の垂直走査期間は複数の副走査
期間からなり、各副走査期間の間に、前記第２の垂直走
査期間のうちの１つの副走査期間がある、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項６】前記第１及び第２の垂直走査期間では、
それぞれ少なくとも１本の走査線を飛び越して走査され
る、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項７】面積の最も小さい画素を中心として対称
な位置に面積の大きな画素が配置されている、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項８】面積の大きな画素に対応する走査線のう
ち、隣接する少なくとも２本の走査線には同時に走査選
択信号が印加される、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項９】面積の大きな画素に対応した走査線のう
ち、ある領域では走査線を少なくとも１本スキップし残
りの領域ではスキップせずに垂直走査する、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項１０】前記画素はカイラルスメクチック液晶
を有する、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項１１】前記表示素子は、一対の基板間にブッ
クシェルフ層構造をもつカイラルスメクチック液晶が配
された、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項１２】前記表示素子は、一対の基板間に、コ
レステリック相を呈しない相転移系列をもつカイラルス
メクチック液晶が配された、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項１３】前記表示素子は、一対の基板間に、カ
イラルスメクチック液晶が配され、一方の基板のみがラ
ビング処理されている、ことを特徴とする請求項１記載の表示素子の駆動法。
【請求項１４】前記複数の画素は、面積の小さい第１
の画素と、該第１の画素を中心に対称に配置された少な
くとも２つの面積の大きい第２の画素と、該第２の画素
と同じ走査線上にある、中間的な面積の第３の画素と、
を含む、ことを特徴とする請求項１乃至１３のいずれか１項記載
の表示素子の駆動法。