JPH08149332A - Synchronizing regenerator and display system using the regenerator - Google Patents
Synchronizing regenerator and display system using the regeneratorInfo
- Publication number
- JPH08149332A JPH08149332A JP6291301A JP29130194A JPH08149332A JP H08149332 A JPH08149332 A JP H08149332A JP 6291301 A JP6291301 A JP 6291301A JP 29130194 A JP29130194 A JP 29130194A JP H08149332 A JPH08149332 A JP H08149332A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- sync
- vertical
- horizontal
- regenerator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は複合同期信号からディス
プレイの画像表示のための水平同期信号および垂直同期
信号を生成するシンク・リゼネレータに関し、特には、
ＰＬＬ回路を用いたビデオプロジェクタの同期回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sync generator for generating a horizontal sync signal and a vertical sync signal for displaying an image on a display from a composite sync signal.
The present invention relates to a synchronizing circuit of a video projector using a PLL circuit.
【０００２】[0002]
【従来の技術】近年、テレビ受像機あるいは液晶ビデオ
プロジェクタの映像信号処理回路のディジタル化に伴
い、映像信号のサンプリングクロック等を生成するＰＬ
Ｌ回路が必要となっている。例えば、従来の技術とし
て、特開平４ー２４３３７９号公報に開示された発明が
ある。2. Description of the Related Art In recent years, with the digitization of a video signal processing circuit of a television receiver or a liquid crystal video projector, a PL for generating a sampling clock or the like of the video signal.
L circuit is required. For example, as a conventional technique, there is an invention disclosed in Japanese Patent Laid-Open No. 4-243379.
【０００３】[0003]
【発明が解決しようとする課題】上記の従来例では、垂
直同期信号期間内に水平周期あるいは水平周期の１／２
周期での切れ込みパルス挿入がないような信号が入力さ
れた場合には、ＡＦＣが乱れてしまい、結果として画面
上で縦線が曲がる現象があった。より具体的に説明する
と、ＣＡＤやＣＡＭあるいはプレゼンテーション用にエ
ンジニアリングワークステーション（以下ＷＳと略記す
る）等のコンピュータ機器を高精細液晶プロジェクタに
接続して、１００インチ等の大型スクリーンにコンピュ
ータ画像を拡大投写表示する場合に、投写画像の上方画
像が左または右側に曲がる画像歪みが発生したり、ある
いは上方画像が横帯状に若干暗くなる場合があった。In the above-mentioned conventional example, the horizontal period or 1/2 of the horizontal period is set within the vertical synchronizing signal period.
When a signal that does not insert a cut pulse in a cycle is input, the AFC is disturbed, and as a result, a vertical line is bent on the screen. More specifically, by connecting a computer device such as an engineering workstation (hereinafter abbreviated as WS) for CAD, CAM or presentation to a high definition liquid crystal projector, a computer image is enlarged and projected on a large screen such as 100 inches. When displayed, an image distortion may occur in which the upper image of the projected image is bent leftward or rightward, or the upper image may be slightly darkened in a horizontal band shape.
【０００４】これらの不具合は、下記のような２つのケ
ースにおいて発生する。These problems occur in the following two cases.
【０００５】（ケース１）：ＷＳの出力信号がＲ，Ｇ，
Ｂ，Ｈ，Ｖの５信号ではなく、Ｒ，Ｇシンク（同期付き
Ｇ信号），Ｂの３信号で、しかもＧシンク信号の垂直同
期期間の水平同期情報が欠如している場合である。(Case 1): WS output signals are R, G,
This is a case in which the horizontal sync information of the vertical sync period of the G sync signal is missing, not the 5 signals of B, H, and V, but the three signals of R, G sync (G signal with sync), and B.
【０００６】（ケ−ス２）：Ｒ，Ｇ，Ｂ信号およびＨ／
Ｖ複合同期信号の４信号の場合で、しかもＨ／Ｖ複合同
期信号の垂直同期期間の水平同期情報が正規でない場合
である。(Case 2): R, G, B signals and H /
This is the case where there are four V composite sync signals and the horizontal sync information in the vertical sync period of the H / V composite sync signal is not normal.
【０００７】これらのケースは、いずれも垂直同期期間
の水平同期情報が、垂直同期期間の数Ｈ（１Ｈは１水平
期間）前後に対して不連続になっていることが共通の原
因である。一方、液晶プロジェクタでは、Ｇシンクある
いはＨ／Ｖ複合同期信号から水平同期信号と垂直同期信
号が分離され、ＰＬＬ（Phase Lock Loop）回路にて水
平同期信号の周波数ＦのＮ倍の発振周波数Ｆ×Ｎのピク
セルクロックパルスが作られる。そしてＡ／Ｄ変換回路
にて、ピクセルクロックパルスがサンプリングクロック
として用いられて、入力Ｒ，Ｇ，Ｂアナログ信号はデジ
タル信号に変換される。垂直同期期間の水平同期信号の
不連続が、ＰＬＬ回路内の位相比較器出力に外乱の位相
差電圧を発生させる。そして位相差電圧はピクセルクロ
ックパルスの周波数や位相を変動させてしまう。垂直同
期期間を過ぎると再び水平同期信号は正規の水平周波数
の周期で連続して得られるようになるが、周波数や位相
が変動したピクセルクロックパルスが追従して安定した
位相に収斂するまでにはある一定時間（ＰＬＬ回路のル
−プ時定数Ｔ）がかかる。In all of these cases, the common cause is that the horizontal synchronization information in the vertical synchronization period is discontinuous around the number H of vertical synchronization periods (1H is one horizontal period). On the other hand, in the liquid crystal projector, the horizontal sync signal and the vertical sync signal are separated from the G sync or the H / V composite sync signal, and the oscillation frequency F × N times the frequency F of the horizontal sync signal is multiplied by a PLL (Phase Lock Loop) circuit. N pixel clock pulses are created. Then, in the A / D conversion circuit, the pixel clock pulse is used as a sampling clock, and the input R, G, B analog signals are converted into digital signals. The discontinuity of the horizontal synchronizing signal in the vertical synchronizing period causes a disturbance phase difference voltage at the output of the phase comparator in the PLL circuit. Then, the phase difference voltage changes the frequency and phase of the pixel clock pulse. After the vertical sync period, the horizontal sync signal will be continuously obtained again at the cycle of the normal horizontal frequency, but by the time the pixel clock pulse whose frequency and phase have changed follows up and converges to a stable phase. It takes a certain time (loop loop time constant T of the PLL circuit).
【０００８】液晶プロジェクタのＰＬＬ回路に使用され
るピクセルクロックパルス発生器は、いろいろな種類の
ＷＳ（すなわち広範囲の水平周波数）にも対応できるよ
うにＬＣ発振回路を使用している。ＬＣ発振回路の出力
パルスの位相変動ジッタ−を少なく、しかも上記ル−プ
時定数Ｔを短くするのには限度があり、垂直ブランキン
グ期間内にピクセルクロックパルス（すなわちＡ／Ｄ変
換回路のサンプリングパルス）の位相を収斂させるのは
困難であった。The pixel clock pulse generator used in the PLL circuit of the liquid crystal projector uses an LC oscillation circuit so as to be compatible with various types of WS (that is, a wide range of horizontal frequencies). There is a limit to reducing the phase fluctuation jitter of the output pulse of the LC oscillation circuit and shortening the loop time constant T, and the pixel clock pulse (that is, sampling of the A / D conversion circuit) is generated within the vertical blanking period. It was difficult to converge the phase of the pulse).
【０００９】本発明は、垂直同期期間および垂直同期期
間の前後において、水平同期信号が不連続になっても、
高精細液晶プロジェクタ等における再生画像に歪みを発
生させないシンク・リゼネレータおよびそれを用いたシ
ンクリゼネレータ付映像分配増幅器ならびにプロジェク
タ表示システムを提供することを目的とする。According to the present invention, even if the horizontal synchronizing signal becomes discontinuous before and after the vertical synchronizing period and the vertical synchronizing period,
It is an object of the present invention to provide a sync-regenerator that does not generate distortion in a reproduced image in a high-definition liquid crystal projector, a video distribution amplifier with a sync-regenerator using the same, and a projector display system.
【００１０】[0010]
【課題を解決するための手段】上記課題を解決するため
に本発明のシンクリゼネレ−タは、複合同期信号からデ
ィスプレイの画像表示のための水平同期パルスおよび垂
直同期パルスを生成するために、前記複合同期信号を入
力し、複合同期信号から水平パルスを分離する水平パル
ス分離器と、前記複合同期信号を入力し、複合同期信号
から垂直パルスを分離する垂直パルス分離器と、水平パ
ルス分離器の出力端子に接続され、開閉制御信号が第１
の論理レベルのときオン状態になって、水平パルスを通
過させ、開閉制御信号が第２の論理レベルのときオフ状
態になって、水平パルスの通過を阻止するスイッチ回路
と、スイッチ回路の出力端子からの水平パルスと分周パ
ルスとの位相比較を行なう位相比較回路と、位相比較回
路の比較結果である位相差出力により制御電圧を発生す
る制御電圧発生回路と、制御電圧発生回路の制御電圧に
応じて発振周波数を変化させる電圧制御発振器と、電圧
制御発振器の出力をカウントし、分周パルスを出力する
分周器と、分周器のカウント値が第１のカウント値にな
る毎に、水平同期パルスを出力する水平同期発生器と、
垂直パルス分離器に接続され、垂直パルス分離器から垂
直パルスを入力する毎に、分周パルスのカウントを開始
する垂直カウンタと、垂直カウンタが垂直パルスを入力
すると、非水平周期期間として第１の所定数の分周パル
スをカウントするまで、開閉制御信号を第２の論理レベ
ルにし、垂直カウンタが第１の所定数の分周パルスをカ
ウントしたとき、水平周期期間に入ったものとして開閉
制御信号を第１の論理レベルにするとともに、垂直カウ
ンタが水平周期期間の終了として第２の所定数の分周パ
ルスをカウントしたとき、開閉制御信号を第２の論理レ
ベルに戻し、垂直カウンタが再び垂直パルスを入力する
と前述と同様な動作を繰り返すＶゲートオフパルス発生
回路と、垂直カウンタのカウント値が第２のカウント値
になる毎に、垂直同期パルスを出力する垂直同期発生器
とを有する。In order to solve the above-mentioned problems, the syncregenerator of the present invention uses the composite sync signal to generate a horizontal sync pulse and a vertical sync pulse for displaying an image on a display. A horizontal pulse separator that inputs a sync signal and separates a horizontal pulse from the composite sync signal; a vertical pulse separator that inputs the composite sync signal and separates a vertical pulse from the composite sync signal; and an output of the horizontal pulse separator. It is connected to the terminal and the switching control signal is the first
And a switch circuit that is turned on at the logic level of 1 to pass the horizontal pulse and is turned off when the open / close control signal is at the second logic level to prevent the passage of the horizontal pulse, and an output terminal of the switch circuit. The phase comparison circuit that compares the phase of the horizontal pulse and the divided pulse from, the control voltage generation circuit that generates the control voltage by the phase difference output that is the comparison result of the phase comparison circuit, and the control voltage of the control voltage generation circuit. A voltage-controlled oscillator that changes the oscillation frequency according to the frequency, a frequency divider that counts the output of the voltage-controlled oscillator, and outputs a frequency-divided pulse, and a horizontal frequency every time the count value of the frequency divider reaches the first count value. A horizontal sync generator that outputs sync pulses,
A vertical counter that is connected to the vertical pulse separator and starts counting divided pulses each time a vertical pulse is input from the vertical pulse separator, and a vertical counter that inputs a vertical pulse causes the first counter as a non-horizontal cycle period. The open / close control signal is set to the second logic level until a predetermined number of frequency division pulses are counted, and when the vertical counter counts the first predetermined number of frequency division pulses, it is considered that the horizontal cycle period has been entered. To the first logic level, and when the vertical counter counts the second predetermined number of frequency division pulses as the end of the horizontal cycle period, the open / close control signal is returned to the second logic level, and the vertical counter reverts to the vertical level. When a pulse is input, a V-gate off pulse generation circuit that repeats the same operation as described above, and a vertical counter is generated every time the count value of the vertical counter reaches the second count value. And a vertical synchronizing generator for outputting a sync pulse.
【００１１】また、前記位相比較器は、前記分周パルス
に同期して鋸歯状波信号を出力する鋸歯状波発生器と、
前記スイッチ回路の出力と鋸歯状波発生器の出力とを入
力するサンプリングおよびホールド回路とで構成され、
前記電圧制御発振器が水晶発振子、あるいは水晶発振子
とインダクタとキャパシタとの複合素子を使用している
か、あるいは、電気機械結合係数の大きな単結晶の圧電
素子を使用しており、それはリチウムタンタレート（Ｌ
iＴaＯ3）であるのが好ましい。Further, the phase comparator includes a sawtooth wave generator that outputs a sawtooth wave signal in synchronization with the divided pulse,
And a sampling and holding circuit for inputting the output of the switch circuit and the output of the sawtooth wave generator,
The voltage controlled oscillator uses a crystal oscillator, or a composite element of a crystal oscillator, an inductor and a capacitor, or a single crystal piezoelectric element having a large electromechanical coupling coefficient, which is a lithium tantalate. (L
i T a O 3) a is preferably.
【００１２】また、本発明のシンクリゼネレータ付映像
分配増幅器は、上記のシンク・リゼネレータと、少なく
とも１つの映像分配増幅器とからなり、映像分配増幅器
の出力する複合同期信号をシンク・リゼネレータに入力
する。さらに、本発明のプロジェクタ表示システムは、
上記のシンクリゼネレータ付映像分配増幅器を用いて、
ビデオプロジェクタに画像形成する。The video distribution amplifier with sync-regenerator of the present invention comprises the above sync-regenerator and at least one video distribution amplifier, and inputs the composite sync signal output from the video distribution amplifier to the sync-regenerator. Furthermore, the projector display system of the present invention is
Using the video distribution amplifier with the sync generator described above,
Form an image on a video projector.
【００１３】[0013]
【作用】本発明は、上記の手段により、連続して安定な
水平同期信号と垂直同期信号を供給できるシンクリゼネ
レータを実現でき、このシンクリゼネレ−タをＷＳと液
晶プロジェクタとの間に接続することにより、従来例の
ような画像歪みは解消される。According to the present invention, by the above means, it is possible to realize a sync generator capable of continuously supplying a stable horizontal synchronizing signal and a vertical synchronizing signal, and by connecting this sync generator to between the WS and the liquid crystal projector. The image distortion as in the conventional example is eliminated.
【００１４】[0014]
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明のシンク・リゼネレータの一実
施例を用いたプロジェクタ表示システムを示すブロック
図、図２は図１の実施例のシンク・ゼネレータを詳細に
示すブロック図である。なお、図２において図１と同じ
構成要素には同じ符号を付してある。Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a projector display system using an embodiment of the sync-regenerator of the present invention, and FIG. 2 is a block diagram showing the sync-generator of the embodiment of FIG. 1 in detail. In FIG. 2, the same components as those in FIG. 1 are designated by the same reference numerals.
【００１５】コンピュータ等のエンジニアリングワーク
ステーション（以下ＷＳと略記する）１から出力される
Ｒ，Ｂ信号１０，２０およびＧシンク信号３０は、シン
ク・リゼネレータ付映像分配増幅器３に出力される。シ
ンク・リゼネレータ付映像分配増幅器３において、映像
分配増幅器４1，４2，４3は、入力したＲ，Ｂ信号１
０，２０およびＧシンク信号３０を、Ｒ，Ｂ信号１１，
２１およびＧシンク信号３１としてＣＲＴディスプレイ
モニタ２に、Ｒ，Ｂ信号１２，２２およびＧシンク信号
３２としてビデオプロジェクタ７にそれぞれ分配すると
ともに、映像分配増幅器４3はＧシンク信号３３として
同期分離器５にも分配する。同期分離器５は、入力した
Ｇシンク信号３３から複合同期信号３４を分離抽出し、
シンク・リゼネレータ６に出力する。The R, B signals 10, 20 and the G sync signal 30 output from an engineering workstation (hereinafter abbreviated as WS) 1 such as a computer are output to a video distribution amplifier 3 with a sync-regenerator. In sync Rizenereta with video distribution amplifier 3, the video distribution amplifier 4 1, 4 2, 4 3, R entered, B signals 1
0, 20 and G sync signal 30, R, B signal 11,
21 and G sync signal 31 are distributed to the CRT display monitor 2 and R and B signals 12, 22 and G sync signal 32 are distributed to the video projector 7, and the video distribution amplifier 4 3 is distributed as the G sync signal 33 to the sync separator 5. Also distribute. The sync separator 5 separates and extracts the composite sync signal 34 from the input G sync signal 33,
Output to the sync-regenerator 6.
【００１６】シンク・リゼネレータ６は、入力した複合
同期信号３４から水平同期信号ＳHおよび垂直同期信号
ＳVを生成しビデオプロジェクタ７に出力する。すなわ
ち、図２に示されるように、シンク・リゼネレータ６に
入力された複合同期信号３４は、水平パルス分離器６１
と垂直パルス分離器６２とに入力される。水平パルス分
離器６１は、複合同期信号３４から水平パルス３５を分
離し、垂直パルス分離器６２は、複合同期信号３４から
垂直パルス４５を分離する。The sync-regenerator 6 generates a horizontal synchronizing signal S H and a vertical synchronizing signal S V from the input composite synchronizing signal 34 and outputs them to the video projector 7. That is, as shown in FIG. 2, the composite sync signal 34 input to the sync / regenerator 6 is the horizontal pulse separator 61.
And the vertical pulse separator 62. The horizontal pulse separator 61 separates the horizontal pulse 35 from the composite sync signal 34, and the vertical pulse separator 62 separates the vertical pulse 45 from the composite sync signal 34.
【００１７】スイッチ回路６３は、水平パルス３５が一
定の周期で入力される水平周期期間には、制御信号ＧＳ
が第１の論理レベルとされるので、オン状態となり入力
した水平パルスを位相比較器６４に出力する。しかし、
スイッチ回路６３は、垂直同期信号期間とさらにその期
間の前後１Ｈを含む水平パルス３５の周期が不連続であ
る非水平周期期間には、制御信号ＧＳが第２の論理レベ
ルとされるので、オフ状態となり入力した水平パルスを
位相比較器６４に出力しない。The switch circuit 63 controls the control signal GS during the horizontal period during which the horizontal pulse 35 is input at a constant period.
Is set to the first logic level, the state is turned on and the input horizontal pulse is output to the phase comparator 64. But,
Since the control signal GS is set to the second logic level during the non-horizontal cycle period in which the cycle of the horizontal pulse 35 including the vertical synchronization signal period and 1H before and after the period is discontinuous, the switch circuit 63 is turned off. Then, the input horizontal pulse is not output to the phase comparator 64.
【００１８】位相比較器６４は、サンプリングおよびホ
ールド回路６５と、鋸歯状波発生器６６とから構成され
ている。サンプリングおよびホールド回路６５は、水平
周期期間においては、スイッチ回路６３からの水平パル
スと鋸歯状波発生回路６６からの鋸歯状波信号とを比較
し、両者の位相差に対応した位相差信号ＤＳを出力し、
非水平周期期間においては、その非水平周期期間が開始
する直前における水平周期期間終了時の位相差信号ＤＳ
を出力し続ける。The phase comparator 64 comprises a sampling and holding circuit 65 and a sawtooth wave generator 66. The sampling and hold circuit 65 compares the horizontal pulse from the switch circuit 63 and the sawtooth wave signal from the sawtooth wave generation circuit 66 in the horizontal cycle period, and outputs the phase difference signal DS corresponding to the phase difference between them. Output,
In the non-horizontal cycle period, the phase difference signal DS at the end of the horizontal cycle period immediately before the start of the non-horizontal cycle period
Will continue to be output.
【００１９】制御電圧発生回路６７は、位相差信号ＤＳ
を位相差信号ＤＳに対応した直流制御電圧ＤＶに変換
し、電圧制御発振器６８に出力する。電圧制御発振器６
８は、直流制御電圧ＤＶに従って発信周波数を変化させ
る。分周器６９は、電圧制御発振器６８の発振出力をカ
ウントすることにより、予め設定された分周比で分周し
出力する。水平同期発生器７１は、分周器６９のカウン
ト値が所定カウント値になる毎に、後続の回路（不図
示）で使用するための水平同期パルスＳHを生成して出
力する。The control voltage generating circuit 67 has a phase difference signal DS.
Is converted into a DC control voltage DV corresponding to the phase difference signal DS and output to the voltage controlled oscillator 68. Voltage controlled oscillator 6
8 changes the oscillation frequency according to the DC control voltage DV. The frequency divider 69 counts the oscillation output of the voltage controlled oscillator 68 to divide the frequency by a preset frequency division ratio and output it. The horizontal sync generator 71 generates and outputs a horizontal sync pulse S H for use in a subsequent circuit (not shown) each time the count value of the frequency divider 69 reaches a predetermined count value.
【００２０】垂直カウンタ７３は、垂直パルス分離器６
２から垂直パルス４５を入力する毎に、保持するカウン
ト値をリセットした後、分周器６９の出力パルスのカウ
ントを開始する。Ｖゲートオフパルス発生器７４は、垂
直カウンタ７３が垂直パルス４５を入力した後は、分周
器６９からの出力パルスを所定数ＴＬ分カウントするま
で（約数Ｈ分）は、正常な水平周期期間でないものとし
て、制御信号ＧＳを第２の論理レベルにし、所定数ＴＬ
の出力パルスをカウントしたとき、正常な水平周期期間
に達したものとして制御信号ＧＳを第１の論理レベルに
する。さらに、Ｖゲートオフパルス発生器７４は、垂直
カウンタ７３が分周器６９の出力パルスを正常な水平周
期期間終了までカウントしたとき、再び制御信号ＧＳを
第２の論理レベルにする。その後、垂直カウンタ７３が
垂直パルス４５を入力すると前述と同様な動作を繰り返
す。垂直同期発生器７２は、垂直カウンタ７３が垂直パ
ルス４５を入力した後、カウントする分周器６９の出力
パルスのカウント値が所定値に達すると、後続の回路
（不図示）で使用するための垂直同期パルスＳVを生成
して出力する。The vertical counter 73 includes a vertical pulse separator 6
Each time the vertical pulse 45 is input from 2, the held count value is reset, and then the count of the output pulse of the frequency divider 69 is started. After the vertical counter 73 inputs the vertical pulse 45, the V gate off pulse generator 74 has a normal horizontal cycle until the output pulse from the frequency divider 69 is counted by a predetermined number TL (about several H). Assuming that it is not the period, the control signal GS is set to the second logic level, and the predetermined number TL is set.
When the output pulse of 1 is counted, it is determined that the normal horizontal cycle period has been reached, and the control signal GS is set to the first logic level. Further, the V gate off pulse generator 74 sets the control signal GS to the second logic level again when the vertical counter 73 counts the output pulse of the frequency divider 69 until the end of the normal horizontal cycle period. After that, when the vertical counter 73 inputs the vertical pulse 45, the same operation as described above is repeated. The vertical synchronization generator 72 is used for a subsequent circuit (not shown) when the count value of the output pulse of the frequency divider 69 for counting reaches a predetermined value after the vertical counter 73 inputs the vertical pulse 45. The vertical synchronizing pulse S V is generated and output.
【００２１】したがって、垂直カウンタ７３とＶゲート
オフパルス発生器７４により、（垂直同期信号期間とさ
らにその期間の前後を含む）水平周期が不連続な期間に
おいては、位相比較器６４による位相比較を禁止するよ
うに、スイッチ回路６３をオフ（開放）させるので、水
平周期が正しく安定だった期間の位相差電圧がホールド
（維持）されるので、電圧制御発振器６８の発信周波数
を制御する直流制御電圧ＤＶに外乱を与えない。このよ
うにして得られた連続して位相が安定な水平同期信号Ｓ
Hと垂直同期信号ＳVを液晶プロジェクタ７のＨ入力端子
およびＶ入力端子に接続し供給することにより、プロジ
ェクタの出力画像は常に無歪みのものとなる。Therefore, the vertical counter 73 and the V gate off pulse generator 74 allow the phase comparator 64 to perform the phase comparison in the period in which the horizontal period is discontinuous (including the vertical synchronizing signal period and the period before and after the period). Since the switch circuit 63 is turned off (opened) so as to be prohibited, the phase difference voltage during the period when the horizontal cycle is correct and stable is held (maintained). Therefore, the DC control voltage for controlling the oscillation frequency of the voltage controlled oscillator 68 is held. Do not disturb the DV. The horizontal synchronizing signal S obtained in this way and having a continuous phase is stable.
By connecting and supplying H and the vertical synchronizing signal S V to the H input terminal and the V input terminal of the liquid crystal projector 7, the output image of the projector is always distortion-free.
【００２２】上述の実施例において、電圧制御発振器６
８に水晶振動子を使用すれば、周波数が安定でしかも位
相変動ジッタ−の少ない水平同期信号や垂直同期信号を
生成することもできる。例えば、水晶振動子単独と電圧
制御可変キャパシタとの使用の場合は周波数引き込み範
囲は約±５０ＰＰＭでジッターは０．５ｎｓｅｃ ｐ−
ｐ以内の電圧制御発振器が実現でき、水晶振動子とイン
ダクタとキャパシタの複合素子と電圧制御可変キャパシ
タを使用した場合には周波数引き込み範囲は約±２５０
ＰＰＭでジッターは１ｎｓｅｃ ｐ−ｐ以内の電圧制御
発振器が実現できる。In the above embodiment, the voltage controlled oscillator 6
If a crystal oscillator is used for 8, it is possible to generate a horizontal synchronizing signal or a vertical synchronizing signal which has a stable frequency and little phase fluctuation jitter. For example, when the crystal unit is used alone and the voltage control variable capacitor is used, the frequency pull-in range is about ± 50 PPM and the jitter is 0.5 nsec. p-
A voltage controlled oscillator within p can be realized, and a frequency pull-in range is about ± 250 when a crystal oscillator, an inductor, a capacitor composite element, and a voltage controlled variable capacitor are used.
Jitter is 1 nsec with PPM A voltage controlled oscillator within pp can be realized.
【００２３】また、電圧制御発振器６８に電気機械結合
係数の大きな単結晶（ＬiＴaＯ3：リチウムタンタレ−
ト等）を用いることもできる。この場合、水晶振動子よ
りはより広範囲な周波数引き込み範囲があり、しかもＬ
Ｃ発振回路よりは位相変動ジッタ−が少ない水平同期信
号ＳHや垂直同期信号ＳVを得ることができる。周波数引
き込み範囲は約±２０００ＰＰＭ（約±０．２％）でジ
ッターは２ｎｓｅｃ ｐ−ｐ以内である。Further, the voltage controlled oscillator 68 is electromechanically coupled.
Single crystal with large coefficient (LiTaO3: Lithium tantalum
Etc.) can also be used. In this case, the crystal unit
Has a wider frequency pull-in range, and L
Horizontal sync signal with less phase fluctuation jitter than C oscillator circuit
No. SHAnd vertical sync signal SVCan be obtained. Frequency subtraction
The setting range is about ± 2000PPM (about ± 0.2%).
2nsec Within pp.
【００２４】ＷＳ１の出力信号１０，２０，３０を、Ｗ
Ｓ１に付属のＣＲＴディスプレイモニタ２と、ビデオプ
ロジェクタ７に信号分配するためのシンク・リゼネレー
タ付映像分配増幅器３を図１のように同一ユニットに構
成すれば、映像分配増幅器とシンクリゼネレ−タの両方
を設置する必要がなくなり、設置フロアスペ−スを節減
できるという利点がある。シンク・リゼネレータを液晶
プロジェクタに内蔵すれば、周波数が安定でしかも位相
変動ジッターの少ないサンプリングクロックパルスを得
ることができることも明らかである。The output signals 10, 20, 30 of WS1 are set to W
If the CRT display monitor 2 attached to S1 and the video distribution amplifier 3 with a sync-regenerator for distributing signals to the video projector 7 are configured in the same unit as shown in FIG. 1, both the video distribution amplifier and the sync-regenerator can be provided. There is an advantage that it is not necessary to install it and the installation floor space can be saved. It is also clear that if the sync-regenerator is built into the liquid crystal projector, it is possible to obtain a sampling clock pulse with stable frequency and less phase fluctuation jitter.
【００２５】[0025]
【発明の効果】以上説明したように本発明は、正常な水
平周期期間以外においては、シンク・ゼネレータは、位
相比較器の位相比較を停止させ、比較停止時の位相を維
持して水平パルスをを出力することにより、送られてく
る垂直同期信号の前後における水平同期信号が不連続に
なる期間においても、連続して位相が安定な水平同期パ
ルスを供給することができる。このことにより、高精細
液晶プロジェクタ等においても再生画像に歪みを発生さ
せない効果がある。さらに、電圧制御発振器に水晶振動
子を使用すれば、周波数が安定でしかも位相変動ジッタ
−の少ない水平同期信号や垂直同期信号を生成すること
もできる。As described above, according to the present invention, in the period other than the normal horizontal cycle period, the sync generator stops the phase comparison of the phase comparator, maintains the phase when the comparison is stopped, and outputs the horizontal pulse. By outputting, it is possible to continuously supply horizontal synchronization pulses having a stable phase even in a period in which the horizontal synchronization signals before and after the sent vertical synchronization signal are discontinuous. This has the effect of preventing distortion in the reproduced image even in a high-definition liquid crystal projector or the like. Further, if a crystal oscillator is used for the voltage controlled oscillator, it is possible to generate a horizontal synchronizing signal or a vertical synchronizing signal which has a stable frequency and little phase fluctuation jitter.
【図１】本発明の一実施例であるシンク・リゼネレータ
を用いたプロジェクタ表示システムを示すブロック図で
ある。FIG. 1 is a block diagram showing a projector display system using a sync-regenerator which is an embodiment of the present invention.
【図２】図１の実施例のシンク・リゼネレータを詳細に
示すブロック図である。FIG. 2 is a block diagram showing in detail the sync-regenerator of the embodiment of FIG.
１ エンジニアリングワ−クステ−ション（ＷＳ） ２ ＣＲＴディスプレイモニタ ３ シンク・リゼネレ−タ付映像分配増幅器 ４1，４2，４3 映像分配増幅器 ５ 同期分離器 ６ シンク・リゼネレ−タ ７ ビデオプロジェクタ １０，１１，１２ Ｒ信号（レッド） ２０，２１，２２ Ｂ信号（ブルー） ３０，３１，３２，３３ Ｇシンク信号 ３４ 複合同期信号 ６１ 水平パルス分離器 ６２ 垂直パルス分離器 ６３ スイッチ回路 ６４ 位相比較器 ６５ サンプリングおよびホ−ルド回路 ６６ 鋸歯状波発生器 ６７ 制御電圧発生回路 ６８ 電圧制御発振器 ６９ 分周器 ７０ ＰＬＬ回路 ７１ 水平同期発生器 ７２ 垂直同期発生器 ７３ 垂直カウンタ ７４ Ｖゲ−トオフパルス発生器 1 Engineering workstation (WS) 2 CRT display monitor 3 Video distribution amplifier with sync-regenerator 41, 42, 43 Video distribution amplifier 5 Sync separator 6 Sync-regenerator 7 Video projector 10, 11, 12 R signal (red) 20, 21, 22 B signal (blue) 30, 31, 32, 33 G sync signal 34 Composite sync signal 61 horizontal pulse separator 62 vertical pulse separator 63 switch circuit 64 phase comparator 65 sampling and hold circuit 66 sawtooth wave generator 67 control voltage generation circuit 68 voltage controlled oscillator 69 frequency divider 70 PLL circuit 71 horizontal synchronization generation 72 Vertical sync generator 73 vertical counter 74 V gate-off pulse generator
Claims (7)
示のための水平同期パルスおよび垂直同期パルスを生成
するシンク・リゼネレータにおいて、 前記複合同期信号を入力し、複合同期信号から水平パル
スを分離する水平パルス分離器と、 前記複合同期信号を入力し、複合同期信号から垂直パル
スを分離する垂直パルス分離器と、 水平パルス分離器の出力端子に接続され、開閉制御信号
が第１の論理レベルのときオン状態になって、水平パル
スを通過させ、開閉制御信号が第２の論理レベルのとき
オフ状態になって、水平パルスの通過を阻止するスイッ
チ回路と、 スイッチ回路の出力端子からの水平パルスと分周パルス
との位相比較を行なう位相比較回路と、 位相比較回路の比較結果である位相差出力により制御電
圧を発生する制御電圧発生回路と、 制御電圧発生回路の制御電圧に応じて発振周波数を変化
させる電圧制御発振器と、 電圧制御発振器の出力をカウントし、分周パルスを出力
する分周器と、 分周器のカウント値が第１のカウント値になる毎に、水
平同期パルスを出力する水平同期発生器と、 垂直パルス分離器に接続され、垂直パルス分離器から垂
直パルスを入力する毎に、分周パルスのカウントを開始
する垂直カウンタと、 垂直カウンタが垂直パルスを入力すると、非水平周期期
間として第１の所定数の分周パルスをカウントするま
で、開閉制御信号を第２の論理レベルにし、垂直カウン
タが第１の所定数の分周パルスをカウントしたとき、水
平周期期間に入ったものとして開閉制御信号を第１の論
理レベルにするとともに、垂直カウンタが水平周期期間
の終了として第２の所定数の分周パルスをカウントした
とき、開閉制御信号を第２の論理レベルに戻し、垂直カ
ウンタが再び垂直パルスを入力すると前述と同様な動作
を繰り返すＶゲートオフパルス発生回路と、 垂直カウンタのカウント値が第２のカウント値になる毎
に、垂直同期パルスを出力する垂直同期発生器とを有す
ることを特徴とするシンク・リゼネレータ。1. A sync regenerator for generating a horizontal sync pulse and a vertical sync pulse for displaying an image on a display from a composite sync signal, wherein a horizontal pulse for inputting the composite sync signal and separating a horizontal pulse from the composite sync signal. Separator, vertical pulse separator for inputting the composite sync signal and separating vertical pulse from the composite sync signal, and connected to the output terminal of the horizontal pulse separator, and turned on when the switching control signal is at the first logic level. The switch circuit is in a state of allowing the horizontal pulse to pass therethrough and turning off when the opening / closing control signal is at the second logic level to prevent the horizontal pulse from passing therethrough and the horizontal pulse from the output terminal of the switch circuit. A phase comparison circuit that performs phase comparison with the circular pulse and a control voltage that generates a control voltage based on the phase difference output that is the comparison result of the phase comparison circuit. Raw circuit, voltage controlled oscillator that changes the oscillation frequency according to the control voltage of the control voltage generation circuit, frequency divider that counts the output of the voltage controlled oscillator and outputs the divided pulse, and the count value of the frequency divider Each time is the first count value, it is connected to a horizontal sync generator that outputs a horizontal sync pulse and a vertical pulse separator, and counts the divided pulse each time a vertical pulse is input from the vertical pulse separator. When the vertical counter starts and the vertical pulse inputs the vertical pulse, the opening / closing control signal is set to the second logic level until the first predetermined number of frequency division pulses are counted as the non-horizontal cycle period, and the vertical counter outputs the first vertical pulse. When a predetermined number of divided pulses of are counted, it is assumed that the horizontal cycle period has been entered, the opening / closing control signal is set to the first logic level, and the vertical counter ends the horizontal cycle period. When the second predetermined number of frequency-divided pulses are counted as, the opening / closing control signal is returned to the second logic level, and when the vertical counter inputs the vertical pulse again, the same operation as described above is repeated with the V gate off pulse generation circuit. A sync regenerator having a vertical synchronization generator that outputs a vertical synchronization pulse each time the count value of the vertical counter reaches a second count value.
期して鋸歯状波信号を出力する鋸歯状波発生器と、前記
スイッチ回路の出力と鋸歯状波発生器の出力とを入力す
るサンプリングおよびホールド回路とで構成されている
請求項１記載のシンク・リゼネレータ。2. The phase comparator inputs a sawtooth wave generator that outputs a sawtooth wave signal in synchronization with the divided pulse, and an output of the switch circuit and an output of the sawtooth wave generator. The sync-regenerator according to claim 1, wherein the sync-regenerator comprises a sampling and holding circuit.
いは水晶発振子とインダクタとキャパシタとの複合素子
を使用している請求項１または２記載のシンク・リゼネ
レータ。3. The sink regenerator according to claim 1, wherein the voltage controlled oscillator uses a crystal oscillator or a composite element of a crystal oscillator, an inductor and a capacitor.
の大きな単結晶の圧電素子を使用している請求項１記載
のシンク・リゼネレータ。4. The sink / regenerator according to claim 1, wherein the voltage controlled oscillator uses a single crystal piezoelectric element having a large electromechanical coupling coefficient.
レート（ＬiＴaＯ3）からなる請求項４記載のシンク・
リゼネレータ。Wherein the sink of the piezoelectric element of the single crystal according to claim 4, consisting of lithium tantalate (L i T a O 3) ·
Regenerator.
に記載のシンク・リゼネレータと、少なくとも１つの映
像分配増幅器とからなり、映像分配増幅器の出力する複
合同期信号をシンク・リゼネレータに入力することを特
徴とするシンクリゼネレータ付映像分配増幅器。6. A sync regenerator according to any one of claims 1 to 4 and at least one video distribution amplifier, wherein a composite sync signal output from the video distribution amplifier is input to the sync regenerator. A video distribution amplifier with a sync regenerator, characterized in that
像分配増幅器を用いて、ビデオプロジェクタに画像形成
するプロジェクタ表示システム。7. A projector display system for forming an image on a video projector, using the video distribution amplifier with a sync regenerator according to claim 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6291301A JPH08149332A (en) | 1994-11-25 | 1994-11-25 | Synchronizing regenerator and display system using the regenerator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6291301A JPH08149332A (en) | 1994-11-25 | 1994-11-25 | Synchronizing regenerator and display system using the regenerator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149332A true JPH08149332A (en) | 1996-06-07 |
Family
ID=17767128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6291301A Pending JPH08149332A (en) | 1994-11-25 | 1994-11-25 | Synchronizing regenerator and display system using the regenerator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149332A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202000A (en) * | 2006-01-30 | 2007-08-09 | Sanyo Electric Co Ltd | Horizontal/vertical synchronizing signal generation circuit |
| JP2008147907A (en) * | 2006-12-08 | 2008-06-26 | Victor Co Of Japan Ltd | Phase locked loop |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160175A (en) * | 1980-05-14 | 1981-12-09 | Nec Corp | Synchronous signal generator |
| JPS62256521A (en) * | 1986-04-29 | 1987-11-09 | Victor Co Of Japan Ltd | Phase comparison circuit |
| JPS63108875A (en) * | 1986-10-25 | 1988-05-13 | Yamaha Corp | Video signal synchronizing device |
| JPH02166496A (en) * | 1988-12-20 | 1990-06-27 | Yamashita Denshi Sekkei:Kk | Pulse generating circuit |
| JPH05227450A (en) * | 1992-02-14 | 1993-09-03 | Toko Inc | Synchronous circuit |
-
1994
- 1994-11-25 JP JP6291301A patent/JPH08149332A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160175A (en) * | 1980-05-14 | 1981-12-09 | Nec Corp | Synchronous signal generator |
| JPS62256521A (en) * | 1986-04-29 | 1987-11-09 | Victor Co Of Japan Ltd | Phase comparison circuit |
| JPS63108875A (en) * | 1986-10-25 | 1988-05-13 | Yamaha Corp | Video signal synchronizing device |
| JPH02166496A (en) * | 1988-12-20 | 1990-06-27 | Yamashita Denshi Sekkei:Kk | Pulse generating circuit |
| JPH05227450A (en) * | 1992-02-14 | 1993-09-03 | Toko Inc | Synchronous circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202000A (en) * | 2006-01-30 | 2007-08-09 | Sanyo Electric Co Ltd | Horizontal/vertical synchronizing signal generation circuit |
| US8223265B2 (en) | 2006-01-30 | 2012-07-17 | Sanyo Electric Co., Ltd. | Horizontal and vertical synchronization signal generating circuit |
| JP2008147907A (en) * | 2006-12-08 | 2008-06-26 | Victor Co Of Japan Ltd | Phase locked loop |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3703544B2 (en) | Interlaced video vertical panning device | |
| JPH02166496A (en) | Pulse generating circuit | |
| US7071996B2 (en) | Synchronizing video formats with dissimilar timing | |
| US5146336A (en) | Sync control for video overlay | |
| KR20000029949A (en) | Pll circuit for digital display device | |
| JPH0779360A (en) | Horizontal deflection system | |
| JP3652009B2 (en) | Clock generator | |
| JPH08149332A (en) | Synchronizing regenerator and display system using the regenerator | |
| US5315387A (en) | Horizontal synchronization circuit | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| KR100360958B1 (en) | HOUT position control circuit and multisync monitor | |
| JPH1023293A (en) | Synchronizing signal generator and image display device | |
| CA2345559C (en) | Horizontal synchronization for digital television receiver | |
| JP2880187B2 (en) | Digital television receiver | |
| KR100317289B1 (en) | apparatus for correcting sync in digital TV | |
| JP3039157B2 (en) | External synchronization circuit | |
| KR100224579B1 (en) | Horizontal signchroniting apparatus and method using pll in image processing system | |
| JP2661300B2 (en) | Control method of image sampling clock | |
| KR19990001545A (en) | Synchronization Signal Generator in Image Processing System | |
| JPH0918742A (en) | Synchronizing signal circuit | |
| JPH04351083A (en) | Synchronizing signal generating circuit for multi-down-converter | |
| JPH0541813A (en) | Clock signal generating circuit | |
| JPH02165779A (en) | Horizontal afc circuit | |
| JPH04360194A (en) | Display memory controller | |
| JPH0541814A (en) | Clock signal generating circuit |