JPH08148769A - Printed circuit board for a plurality of circuit boards and inspection of the same circuit board - Google Patents

Printed circuit board for a plurality of circuit boards and inspection of the same circuit board

Info

Publication number
JPH08148769A
JPH08148769A JP6280275A JP28027594A JPH08148769A JP H08148769 A JPH08148769 A JP H08148769A JP 6280275 A JP6280275 A JP 6280275A JP 28027594 A JP28027594 A JP 28027594A JP H08148769 A JPH08148769 A JP H08148769A
Authority
JP
Japan
Prior art keywords
circuit board
identification information
setting
printed circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6280275A
Other languages
Japanese (ja)
Inventor
Ikuko Iida
郁子 飯田
Yasuhiko Ichikawa
靖彦 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6280275A priority Critical patent/JPH08148769A/en
Publication of JPH08148769A publication Critical patent/JPH08148769A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Abstract

PURPOSE: To execute the inspection equivalent to that of each circuit board without setting ID in unit of the corresponding circuit board region only by connecting an interface cable to only one place of the circuit board region of the printed circuit board for a plurality of circuit board. CONSTITUTION: An internal bus 16 for connecting in common the CPUs 14-1 to 14-3 and connectors 17-1 to 17-3, etc., in the circuit devices 15-1 to 15-1 provided in each circuit board regions 12-1 to 12-3 is wired over the regions 12-1 to 12-3 in the substrate 11 which becomes the base of the printed circuit board 10 for a plurality of circuit boards and the ID setting lines 19-1 to 19-2 for setting the signal lines ID1, ID0, for example, of the ID switches 13-1 to 13-2 to the GND level is wired over the adjacent regions 12-2, 12-3. Moreover, the inspection is performed in unit of the circuit board regions 12-1 to 12-3 under the condition that an inspecting apparatus is connected only to the connector 17-1, for example, through the interface cable.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、1枚の基板に複数の同
一種類の回路装置が設けられ、当該基板を切断すること
で複数の同一種類の回路基板が得られる複数回路基板用
プリント回路板及び同回路板の検査方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit for a plurality of circuit boards, in which a plurality of circuit devices of the same type are provided on one board and a plurality of circuit boards of the same type can be obtained by cutting the boards. The present invention relates to an inspection method for a board and the circuit board.

【0002】[0002]

【従来の技術】プリント配線技術を用いた近年の回路基
板の製造工程においては、1枚の基板から複数の回路基
板がとれるようになっている。即ち、回路基板の製造工
程においては、ベースとなる1枚の基板が複数の回路基
板領域に分割され、その各回路基板領域毎に、同一種類
の回路装置等が設けられることにより、まず複数回路基
板用プリント回路板が作製される。そして、この複数回
路基板用プリント回路板を各回路基板領域単位で切断す
ることにより、複数の回路基板が得られる。
2. Description of the Related Art In a recent circuit board manufacturing process using a printed wiring technique, a plurality of circuit boards can be taken from one board. That is, in the process of manufacturing a circuit board, one base substrate is divided into a plurality of circuit board areas, and the circuit devices of the same type are provided in each of the circuit board areas. A printed circuit board for a board is manufactured. Then, a plurality of circuit boards are obtained by cutting the printed circuit board for a plurality of circuit boards in each circuit board region unit.

【0003】図3は、このような複数回路基板用プリン
ト回路板の概略構造を示すものである。図3において、
複数回路基板用プリント回路板30のベースをなす基板
31は、例えば3つの回路基板領域32-1〜32-3に分
割される。
FIG. 3 shows a schematic structure of such a printed circuit board for a plurality of circuit boards. In FIG.
The substrate 31 that forms the base of the printed circuit board 30 for a plurality of circuit boards is divided into, for example, three circuit board regions 32-1 to 32-3.

【0004】各回路基板領域32-1〜32-3には、例え
ば3ビット構成の任意のID(識別子)が設定可能なI
Dスイッチ部33-1〜33-3と、CPU34-1〜34-3
を含む回路装置35-1〜35-3と、この回路装置35-1
〜35-3内のCPU34-1〜34-3等と接続される、電
源ラインを含む内部バス36-1〜36-3と、この内部バ
ス36-1〜36-3と外部インタフェースケーブル(図示
せず)とを接続するためのコネクタ部37-1〜37-3と
の組が設けられている。IDスイッチ部33-1〜33-3
は、それぞれ抵抗Rを介してプルアップされた3本の信
号ライン(ID信号ライン)ID2,ID1,ID0を
有している。
In each of the circuit board areas 32-1 to 32-3, for example, an arbitrary ID (identifier) having a 3-bit structure can be set.
D switch units 33-1 to 33-3 and CPUs 34-1 to 34-3
35-1 to 35-3 including the circuit device 35-1 and 35-3
Internal bus 36-1 to 36-3 including a power supply line, which are connected to CPUs 34-1 to 34-3 in CPU 35-1 to 35-3, internal bus 36-1 to 36-3 and an external interface cable (Fig. (Not shown), and a set of connector parts 37-1 to 37-3 for connecting with (not shown) is provided. ID switch section 33-1 to 33-3
Has three signal lines (ID signal lines) ID2, ID1, and ID0 that are pulled up via resistors R, respectively.

【0005】さて、図3に示すような複数回路基板用プ
リント回路板30が作製されると、当該プリント回路板
30を各回路基板領域32-1〜32-3を単位に切断する
ことにより、図4に示すように、3枚の回路基板38-1
〜38-3を得ることができる。
Now, when the printed circuit board 30 for a plurality of circuit boards as shown in FIG. 3 is manufactured, the printed circuit board 30 is cut into each of the circuit board regions 32-1 to 32-3, As shown in FIG. 4, three circuit boards 38-1
~ 38-3 can be obtained.

【0006】ここで、回路基板38-1〜38-3を検査す
るには、図4に示すように、検査装置40をインタフェ
ースケーブル41により当該回路基板38-1〜38-3の
コネクタ部37-1〜37-3とそれぞれ接続する。
Here, in order to inspect the circuit boards 38-1 to 38-3, as shown in FIG. 4, the inspection device 40 is connected to the connector portion 37 of the circuit boards 38-1 to 38-3 by the interface cable 41. -1 to 37-3, respectively.

【0007】また、各回路基板38-1〜38-3のIDス
イッチ部33-1〜33-3により、それぞれ異なったID
を設定する。通常、IDスイッチ部33-1〜33-3はI
D信号ラインID2〜ID0と接続されている(外部接
続用の)ピンを有しており、このピンを図示せぬGND
ピン(接地ピン)にジャンパープラグ等を用いて接続操
作することで、論理“1”(負論理)に設定することが
できる。なお、未操作のピンに対応するID信号ライン
はプルアップされてオープン(open)の状態にあること
から、論理“0”(負論理)に設定される。このID信
号ラインID2〜ID0の状態(open/GND)とID
(設定ID値)との関係を図5に示す。
Further, the ID switch sections 33-1 to 33-3 of the circuit boards 38-1 to 38-3 have different IDs.
Set. Normally, the ID switch units 33-1 to 33-3 are I
It has a pin (for external connection) connected to the D signal lines ID2 to ID0, and this pin is not shown in GND.
A logic "1" (negative logic) can be set by connecting and using a jumper plug or the like to the pin (ground pin). Since the ID signal line corresponding to the unoperated pin is pulled up and is in an open state, it is set to logic “0” (negative logic). This ID signal line ID2 to ID0 state (open / GND) and ID
The relationship with the (setting ID value) is shown in FIG.

【0008】さて、検査装置40をインタフェースケー
ブル41により回路基板38-1〜38-3のコネクタ部3
7-1〜37-3と接続して、検査装置40の電源を投入す
ると、回路基板38-1〜38-3にも電源が供給される。
The inspection device 40 is connected to the connector portion 3 of the circuit boards 38-1 to 38-3 by the interface cable 41.
When the inspection apparatus 40 is connected to 7-1 to 37-3 and turned on, the circuit boards 38-1 to 38-3 are also supplied with power.

【0009】回路基板38-1〜38-3のCPU34-1〜
34-3は、電源投入後、直ちにIDスイッチ部33-1〜
33-3に設定されているIDを読み取る。一方、検査装
置40は、回路基板38-1〜38-3の1つを選択し、そ
の選択した基板に対してテスト(検査)を実行するよう
に、その基板のIDスイッチ部の設定情報に一致するI
Dを用いて、インタフェースケーブル41に指示を出
す。この指示は、各回路基板38-1〜38-3のコネクタ
部37-1〜37-3、内部バス36-1〜36-3を介してC
PU34-1〜34-3で受け取られる。
CPU 34-1 of circuit boards 38-1 to 38-3
34-3 are ID switch units 33-1 to 3 immediately after the power is turned on.
Read the ID set in 33-3. On the other hand, the inspection device 40 selects one of the circuit boards 38-1 to 38-3, and uses the setting information of the ID switch section of the board to execute the test (inspection) on the selected board. Match I
An instruction is issued to the interface cable 41 using D. This instruction is issued via the connector parts 37-1 to 37-3 of the respective circuit boards 38-1 to 38-3 and the internal buses 36-1 to 36-3 to C
Received at PUs 34-1 to 34-3.

【0010】CPU34-i(i=1〜3)は、検査装置
40からの指示を受け取ると、IDスイッチ部33-iに
設定されているID(自身のID)に対する指示の場合
だけ、指示された処理を実行し、実行結果を検査装置4
0に返す。
When receiving the instruction from the inspection device 40, the CPU 34-i (i = 1 to 3) is instructed only in the case of the instruction for the ID (own ID) set in the ID switch section 33-i. The inspection device 4
Return to 0.

【0011】検査装置40は、選択した回路基板から、
当該基板に与えた指示に対する実行結果を受け取ること
により、当該基板の検査を行う。検査装置40は、以上
の検査を、IDを切り換えながら全ての回路基板38-1
〜38-3について実行する。
The inspection device 40 uses the selected circuit board,
The board is inspected by receiving the execution result of the instruction given to the board. The inspection device 40 performs the above inspection on all the circuit boards 38-1 while switching the IDs.
~ 38-3 is executed.

【0012】[0012]

【発明が解決しようとする課題】上記したように、複数
の同一種類の回路基板が1枚の複数回路基板用プリント
回路板からとれるような回路基板製造工程では、従来
は、複数回路基板用プリント回路板から複数の回路基板
に切り離した後に、回路基板1枚ずつにインタフェース
ケーブルを接続すると共に各回路基板毎にIDを設定し
て基板検査を行っていた。
As described above, in a circuit board manufacturing process in which a plurality of circuit boards of the same type can be taken from one printed circuit board for a plurality of circuit boards, conventionally, a printed circuit board for a plurality of circuit boards has been conventionally used. After the circuit board is separated into a plurality of circuit boards, an interface cable is connected to each of the circuit boards and an ID is set for each circuit board to perform a board inspection.

【0013】しかし、基板検査のために、回路基板1枚
ずつにインタフェースケーブルを接続したり、各回路基
板毎にIDスイッチ部を操作してIDを設定するのは煩
雑であり、検査効率が悪いという問題があった。更に、
検査終了後、各回路基板とインタフェースケーブルとの
接続を全て解除し、各回路基板のIDスイッチ部を未操
作状態に戻す必要もあった。
However, it is troublesome to connect an interface cable to each circuit board or to operate the ID switch unit for each circuit board to set an ID for board inspection, resulting in poor inspection efficiency. There was a problem. Furthermore,
After the inspection was completed, it was necessary to disconnect all the connection between each circuit board and the interface cable and return the ID switch section of each circuit board to the unoperated state.

【0014】本発明は上記事情を考慮してなされたもの
でその目的は、複数の同一種類の回路基板が1枚の複数
回路基板用プリント回路板からとれるような回路基板製
造工程において、当該プリント回路板に、回路基板への
切り離しにより切断される検査用の配線を持たせること
で、この回路基板切り離し前の段階で、対応する各回路
基板領域のうちの1箇所にインタフェースケーブルを接
続するだけで、各回路基板の検査と等価な検査が、対応
する回路基板領域を単位にID(識別情報)の設定を必
要とせずに行える複数回路基板用プリント回路板及び同
回路板の検査方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a circuit board manufacturing process in which a plurality of circuit boards of the same type can be obtained from one printed circuit board for a plurality of circuit boards. By providing the circuit board with inspection wiring that is cut by disconnecting it to the circuit board, just connect the interface cable to one of the corresponding circuit board areas before disconnecting the circuit board. Provides a printed circuit board for a plurality of circuit boards and an inspection method of the same circuit board, which can perform an inspection equivalent to the inspection of each circuit board without having to set an ID (identification information) for each corresponding circuit board area. To do.

【0015】[0015]

【課題を解決するための手段】本発明は、1枚の基板が
n個の回路基板領域に分割され、その各回路基板領域毎
に、任意のmビット識別情報が設定操作可能な識別情報
設定スイッチ部と、このスイッチ部の設定情報に一致す
る識別情報により外部から選択指定される回路装置と、
当該回路装置を外部インタフェースラインと接続するた
めのコネクタ部とを含む回路基板要素群が設けられた複
数回路基板用プリント回路板について、上記回路基板領
域を単位の切断前の段階で当該回路基板領域を単位に検
査するために、印刷配線時に、上記各コネクタ部に共通
に接続された内部インタフェースラインを各回路基板領
域にまたがって配線すると共に、上記n個の回路基板領
域のうちの少なくともn−1個のそれぞれに、当該n個
の回路基板領域のスイッチ部にそれぞれ異なる固定の識
別情報を設定するための識別情報設定ラインを隣接する
回路基板領域にまたがって配線しておき、検査時には、
各回路基板領域のコネクタ部のうちの任意の1つにイン
タフェースケーブルを介して検査装置を接続し、当該検
査装置から各回路基板領域のスイッチ部の設定情報に一
致する識別情報により対応する回路装置を順次指定する
ことで、回路基板領域単位の検査を行うようにしたこと
を特徴とするものである。
According to the present invention, one board is divided into n circuit board areas, and arbitrary m-bit identification information can be set and operated in each circuit board area. A switch unit and a circuit device selected and designated from the outside by identification information that matches the setting information of the switch unit;
Regarding a printed circuit board for a plurality of circuit boards provided with a circuit board element group including a connector section for connecting the circuit device to an external interface line, the circuit board area is provided at a stage before cutting the circuit board area in units. In order to inspect each unit, the internal interface line commonly connected to each connector portion is wired across each circuit board area at the time of printed wiring, and at least n- of the n circuit board areas are connected. An identification information setting line for setting different fixed identification information to each of the switch portions of the n circuit board areas is wired to each of the one circuit board area across adjacent circuit board areas, and at the time of inspection,
A test device is connected to any one of the connector parts of each circuit board region via an interface cable, and the corresponding circuit device is identified by identification information that matches the setting information of the switch part of each circuit board region from the test device. It is characterized in that the inspection is performed for each circuit board area unit by sequentially specifying.

【0016】また本発明は、上記スイッチ部が未操作状
態において第1の論理値に設定されるm本の信号ライン
を有しているものとすると、このm本の信号ラインのう
ちの少なくとも1本を、上記識別情報設定ラインの配線
により第1の論理値とは異なる第2の論理値に強制的に
設定することを特徴とする。
Further, in the present invention, assuming that the switch section has m signal lines which are set to the first logical value in the unoperated state, at least one of the m signal lines is provided. The book is forcibly set to a second logical value different from the first logical value by wiring of the identification information setting line.

【0017】[0017]

【作用】上記の構成においては、各回路基板領域のコネ
クタ部に共通に接続された内部インタフェースラインが
配線されていることから、回路基板への切り離し前の段
階であれば、いずれか1つのコネクタ部に外部インタフ
ェースライン(インタフェースケーブル)を介して検査
装置を接続するだけで、各回路基板に対応する回路基板
領域を単位の検査が可能となる。
In the above structure, since the internal interface line commonly connected to the connector portion of each circuit board area is wired, any one of the connectors can be provided at the stage before disconnection to the circuit board. Only by connecting the inspection device to the unit via an external interface line (interface cable), it is possible to perform inspection in units of circuit board regions corresponding to each circuit board.

【0018】また、上記の構成においては、n個の回路
基板領域のうちの少なくともn−1個のそれぞれに、当
該n個の回路基板領域のスイッチ部にそれぞれ異なる固
定の識別情報を設定するための識別情報設定ラインが配
線されている。この識別情報設定ラインにより、対応す
る回路基板領域のスイッチ部が有するm本の信号ライン
(mビットの識別情報を示す信号ライン)のうちの少な
くとも1本が、当該スイッチ部が未操作状態であるにも
拘らず、本来の第1の論理値とは異なる第2の論理値に
強制的に設定される。このため、各回路基板領域のスイ
ッチ部を操作しなくても、即ち未操作状態でも、各スイ
ッチ部に固有の識別情報が設定される。
Further, in the above configuration, in order to set different fixed identification information to each of at least n-1 of the n circuit board areas, the switch section of the n circuit board areas is set. The identification information setting line of is wired. With this identification information setting line, at least one of the m signal lines (the signal line indicating the m-bit identification information) of the switch section in the corresponding circuit board area is in the unoperated state. Nevertheless, the second logical value different from the original first logical value is forcibly set. Therefore, the identification information unique to each switch unit is set without operating the switch unit in each circuit board area, that is, even when the switch unit is not operated.

【0019】更に、内部インタフェースライン及び識別
情報設定ラインは隣接する回路基板領域にまたがって配
線されていることから、回路基板への切り離しが行われ
ると、これらのラインも切断されてオープンになり、意
味を持たなくなるため、製品に影響を及ぼさないように
なる。
Further, since the internal interface line and the identification information setting line are laid across the adjacent circuit board area, when the connection to the circuit board is performed, these lines are also cut and opened. Since it has no meaning, it will not affect the product.

【0020】[0020]

【実施例】図1は本発明の一実施例に係る複数回路基板
用プリント回路板の概略構造を示す図である。図1にお
いて、10は複数回路基板用プリント回路板である。プ
リント回路板10のベースをなす基板11は、例えば3
つの回路基板領域12-1〜12-3に分割される。
1 is a diagram showing a schematic structure of a printed circuit board for a plurality of circuit boards according to an embodiment of the present invention. In FIG. 1, 10 is a printed circuit board for a plurality of circuit boards. The substrate 11 that forms the base of the printed circuit board 10 is, for example, 3
It is divided into two circuit board regions 12-1 to 12-3.

【0021】各回路基板領域12-1〜12-3には、例え
ば3ビット構成の任意のID(識別子)が設定可能なI
Dスイッチ部13-1〜13-3と、CPU14-1〜14-3
を含む回路装置15-1〜15-3と、電源ラインを含む外
部インタフェースケーブル(図示せず)と接続するため
のコネクタ部17-1〜17-3との組が設けられている。
IDスイッチ部13-1〜13-3は、印刷パターンにより
形成された3本の信号ライン(ID信号ライン)ID
2,ID1,ID0をそれぞれ有している。このID信
号ラインID2,ID1,ID0は、それぞれ抵抗Rを
介してプルアップされており、対応するIDスイッチ部
13-i(i=1〜3)の未操作状態において論理“0”
(負論理)に設定されている。
In each of the circuit board areas 12-1 to 12-3, for example, an ID (identifier) having a 3-bit structure can be set.
D switch units 13-1 to 13-3 and CPUs 14-1 to 14-3
And a connector unit 17-1 to 17-3 for connecting to an external interface cable (not shown) including a power supply line.
The ID switch units 13-1 to 13-3 have three signal lines (ID signal lines) ID formed by the print pattern.
2, ID1 and ID0 respectively. The ID signal lines ID2, ID1, and ID0 are pulled up via the resistors R, respectively, and are logic "0" when the corresponding ID switch unit 13-i (i = 1 to 3) is not operated.
It is set to (negative logic).

【0022】基板11には、各回路基板領域12-1〜1
2-3に設けられている回路装置15-1〜15-1内のCP
U14-1〜14-3及びコネクタ部17-1〜17-3等を共
通に接続するための内部バス16が配線されている。こ
の内部バス16は、印刷パターンにより各回路基板領域
12-1〜12-3にまたがって形成されている。
The circuit board regions 12-1 to 12-1 are provided on the substrate 11.
CP in the circuit devices 15-1 to 15-1 provided in 2-3
An internal bus 16 for connecting the U 14-1 to 14-3 and the connector parts 17-1 to 17-3 in common is wired. The internal bus 16 is formed across the circuit board regions 12-1 to 12-3 by a print pattern.

【0023】また、各回路基板領域12-1〜12-3のう
ちの少なくとも2つの回路基板領域、例えば回路基板領
域12-1,12-2には、各IDスイッチ部13-1〜13
-3にそれぞれ異なる固定のIDを設定するためのID設
定ライン19-1,19-2が、印刷パターンにより隣接す
る回路基板領域12-2,12-3にまたがって配線されて
いる。
Further, in at least two circuit board areas of the respective circuit board areas 12-1 to 12-3, for example, the circuit board areas 12-1 and 12-2, the respective ID switch parts 13-1 to 13 are provided.
ID setting lines 19-1 and 19-2 for setting different fixed IDs to -3 are laid across the adjacent circuit board regions 12-2 and 12-3 by a print pattern.

【0024】本実施例において、ID設定ライン19-1
の一端は、IDスイッチ部13-1の3本のID信号ライ
ンID2〜ID0のうちの少なくとも1ライン、例えば
ラインID1と接続され、他端は隣接する回路基板領域
12-2においてGND(接地)レベルに接続されてい
る。これにより、IDスイッチ部13-1のラインID1
は、当該IDスイッチ部13-1の未操作状態において、
GNDレベル、即ち論理“1”(負論理)に強制的に設
定される。この場合、IDスイッチ部13-1のラインI
D2,ID1,ID0は、“open”,“GND”,“op
en”(“010”)となることから、当該IDスイッチ
部13-1の設定ID値は、図5からも明らかなように
「2」となる。
In this embodiment, the ID setting line 19-1
Has one end connected to at least one of the three ID signal lines ID2 to ID0 of the ID switch unit 13-1, for example line ID1, and the other end to GND (ground) in the adjacent circuit board region 12-2. Connected to the level. As a result, the line ID 1 of the ID switch unit 13-1
In the unoperated state of the ID switch unit 13-1,
It is forcibly set to the GND level, that is, the logic "1" (negative logic). In this case, the line I of the ID switch unit 13-1
D2, ID1, and ID0 are “open”, “GND”, and “op”.
Since it is "en"("010"), the set ID value of the ID switch unit 13-1 is "2" as is apparent from FIG.

【0025】同様に、ID設定ライン19-2の一端は、
IDスイッチ部13-2の3本のID信号ラインID2〜
ID0のうちの少なくとも1ライン、例えばラインID
0と接続され、他端は隣接する回路基板領域12-3にお
いてGND(接地)レベルに接続されている。これによ
り、IDスイッチ部13-2のラインID0は、当該ID
スイッチ部13-2の未操作状態において、GNDレベ
ル、即ち論理“1”(負論理)に強制的に設定される。
この場合、IDスイッチ部13-2のラインID2,ID
1,ID0は、“open”,“open”,“GND”(“0
01”)となることから、当該IDスイッチ部13-2の
設定ID値は、図5からも明らかなように「1」とな
る。
Similarly, one end of the ID setting line 19-2 is
Three ID signal lines ID2 to ID2 of the ID switch unit 13-2
At least one line of ID0, for example line ID
0 and the other end is connected to the GND (ground) level in the adjacent circuit board region 12-3. As a result, the line ID 0 of the ID switch unit 13-2 becomes
When the switch unit 13-2 is not operated, it is forcibly set to the GND level, that is, the logic "1" (negative logic).
In this case, the line ID2 and ID of the ID switch unit 13-2
1, ID0 are “open”, “open”, “GND” (“0
01 "), the set ID value of the ID switch unit 13-2 becomes" 1 "as is apparent from FIG.

【0026】なお、IDスイッチ部13-3には、ID設
定ライン19-1,19-2に相当するID設定ラインが接
続されていない。このため、IDスイッチ部13-3のラ
インID2,ID1,ID0は、当該IDスイッチ部1
3-3の未操作状態において、全て“open”(“00
0”)となることから、当該IDスイッチ部13-2の設
定ID値は「0」となる。
The ID switch section 13-3 is not connected with ID setting lines corresponding to the ID setting lines 19-1 and 19-2. For this reason, the lines ID2, ID1, and ID0 of the ID switch unit 13-3 are
In the unoperated state of 3-3, all are "open"("00
Since it is "0"), the set ID value of the ID switch unit 13-2 is "0".

【0027】このように本実施例においては、ID設定
ライン19-1,19-2の配線により、IDスイッチ部1
3-1,13-2には、未操作状態で、IDスイッチ部13
-3の示すID値「0」とは異なる固有のID値「2」,
「1」が固定的に設定される。
As described above, in this embodiment, the ID switch section 1 is connected by the wiring of the ID setting lines 19-1 and 19-2.
3-1 and 13-2 have the ID switch unit 13 in the unoperated state.
-3, a unique ID value "2" different from the ID value "0",
“1” is fixedly set.

【0028】さて本実施例では、図1に示した複数回路
基板用プリント回路板10が作製されると、当該プリン
ト回路板10を回路基板領域12-1〜12-3を単位に切
断して3枚の回路基板を得る前の段階で、以下に述べる
ように当該プリント回路板10を対象に、回路基板領域
12-1〜12-3を単位の検査を行う。
In this embodiment, when the printed circuit board 10 for a plurality of circuit boards shown in FIG. 1 is manufactured, the printed circuit board 10 is cut in the circuit board regions 12-1 to 12-3 as a unit. Prior to obtaining the three circuit boards, the printed circuit board 10 is inspected in the circuit board regions 12-1 to 12-3 as a unit as described below.

【0029】この回路基板領域12-1〜12-3を単位の
検査を行うには、図2に示すように、検査装置20をイ
ンタフェースケーブル21により、回路基板領域12-1
〜12-3のうちのいずれか1つのコネクタ部、例えば回
路基板領域12-1のコネクタ部17-1と接続する。
In order to perform an inspection in units of the circuit board regions 12-1 to 12-3, the inspection device 20 is connected to the circuit board region 12-1 by an interface cable 21 as shown in FIG.
To 12-3, for example, the connector portion 17-1 of the circuit board region 12-1.

【0030】ここで、他の回路基板領域12-2,12-3
のコネクタ部17-2,17-3は、回路基板領域12-1〜
12-3にまたがって配線された内部バス16によりコネ
クタ部17-1と接続されているため、当該コネクタ部1
7-2,17-3にはインタフェースケーブル21を接続す
る必要がない。この内部バス16は、一種の内部インタ
フェースラインとして機能する。なお、インタフェース
ケーブル21を、コネクタ部17-1ではなくて、コネク
タ部17-2またはコネクタ部17-3に接続しても構わな
い。
Here, the other circuit board regions 12-2, 12-3
The connector parts 17-2 and 17-3 of the circuit board area 12-1 to
12-3 is connected to the connector section 17-1 by the internal bus 16 wired across 12-3.
It is not necessary to connect the interface cable 21 to 7-2 and 17-3. The internal bus 16 functions as a kind of internal interface line. The interface cable 21 may be connected to the connector portion 17-2 or the connector portion 17-3 instead of the connector portion 17-1.

【0031】また、回路基板領域12-1,12-2のID
スイッチ部13-1,13-2には、前記したように、隣接
する回路基板領域12-2,12-3にまたがって配線され
たID設定ライン19-1,19-2により、未操作状態で
ありながら、同じ未操作状態にある回路基板領域12-3
のIDスイッチ部13-3の設定ID値「0」とは別の、
互いに異なった固有のID値「2」,「1」が設定され
ている。したがって、IDスイッチ部13-1〜13-3を
操作して、それぞれ固有のID値を設定する必要もな
い。
The IDs of the circuit board areas 12-1 and 12-2
As described above, the switch sections 13-1 and 13-2 are in an unoperated state by the ID setting lines 19-1 and 19-2 wired across the adjacent circuit board regions 12-2 and 12-3. Circuit board area 12-3 in the same unoperated state
Different from the set ID value “0” of the ID switch unit 13-3 of
Unique ID values "2" and "1" different from each other are set. Therefore, it is not necessary to operate the ID switch units 13-1 to 13-3 to set unique ID values.

【0032】さて、検査装置20をインタフェースケー
ブル21により回路基板領域12-1のコネクタ部17-1
と接続して、検査装置20の電源を投入すると、内部バ
ス16により回路基板領域12-1〜12-3内の各回路装
置15-1〜15-3等にも電源が供給される。
The inspection device 20 is connected to the connector portion 17-1 of the circuit board area 12-1 by the interface cable 21.
When the inspection device 20 is turned on by connecting with, the internal bus 16 also supplies power to the circuit devices 15-1 to 15-3 in the circuit board regions 12-1 to 12-3.

【0033】回路装置15-1〜15-3のCPU14-1〜
14-3は、電源投入後、直ちにIDスイッチ部13-1〜
13-3に設定されているIDを読み取る。一方、検査装
置20は、回路基板領域12-1〜12-2(内の回路装置
15-1〜15-3)の1つを選択し、その選択した回路基
板領域(内の回路装置)に対してテスト(検査)を実行
するように、その回路基板領域のIDスイッチ部の設定
情報に一致するIDを用いて、インタフェースケーブル
21に指示を出す。この指示は、インタフェースケーブ
ル21が接続されている回路基板領域12-1のコネクタ
部17-1及び回路基板領域12-1〜12-3にまたがって
配線された(内部インタフェースラインとしての)内部
バス16を介して、回路基板領域12-1〜12-3のCP
U14-1〜14-3で受け取られる。
CPU 14-1 of circuit devices 15-1 to 15-3
The ID switch section 13-1 to 14-3 immediately after the power is turned on.
Read the ID set in 13-3. On the other hand, the inspection device 20 selects one of the circuit board regions 12-1 to 12-2 (inside circuit devices 15-1 to 15-3), and selects it in the selected circuit board region (inside circuit device). In order to execute a test (inspection), an instruction is issued to the interface cable 21 by using an ID that matches the setting information of the ID switch unit in the circuit board area. The instruction is an internal bus (as an internal interface line) wired across the connector portion 17-1 of the circuit board area 12-1 to which the interface cable 21 is connected and the circuit board areas 12-1 to 12-3. CP of the circuit board areas 12-1 to 12-3 via 16
Received at U14-1 to U14-3.

【0034】CPU14-i(i=1〜3)は、検査装置
20からの指示を受け取ると、IDスイッチ部13-iに
設定されているID(自身のID)に対する指示の場合
だけ、指示された処理を実行し、実行結果を検査装置2
0宛てに内部バス16上に出力する。この内部バス16
上の実行結果は、IDスイッチ部13-1のコネクタ部1
7-1及びインタフェースケーブル21を介して検査装置
20に送られる。
When the CPU 14-i (i = 1 to 3) receives an instruction from the inspection device 20, the CPU 14-i is instructed only in the case of an instruction for the ID (own ID) set in the ID switch section 13-i. The inspection device 2
Output to the internal bus 16 addressed to 0. This internal bus 16
The execution result above is the connector section 1 of the ID switch section 13-1.
It is sent to the inspection device 20 via the 7-1 and the interface cable 21.

【0035】検査装置20は、選択した回路基板領域1
2-iのCPU14-iから返される、当該領域12-i(の
回路装置15-i)に与えた指示に対する実行結果を受け
取ることにより、当該領域12-i(の回路装置15-i)
の検査を行う。
The inspection device 20 has the selected circuit board area 1
By receiving the execution result for the instruction given to (the circuit device 15-i of) the area 12-i returned from the CPU 14-i of 2-i, the area 12-i (the circuit device 15-i of the area) is received.
Conduct an inspection.

【0036】検査装置20は、以上の検査を、IDを切
り換えながら全ての回路基板領域12-1〜12-3(の回
路装置15-1〜15-3)について実行する。さて、全て
の検査が終了すると、インタフェースケーブル21とコ
ネクタ部17-1との接続を解除する。他のコネクタ部1
7-2,17-2とインタフェースケーブル21との接続は
不要であったため、上記のように、コネクタ部17-1の
1箇所だけの接続解除で済む。
The inspection device 20 executes the above inspection on all the circuit board areas 12-1 to 12-3 (the circuit devices 15-1 to 15-3 thereof) while switching the IDs. Now, when all the inspections are completed, the connection between the interface cable 21 and the connector section 17-1 is released. Other connector part 1
Since the connection between 7-2 and 17-2 and the interface cable 21 is not required, the connection can be released only at one place of the connector portion 17-1 as described above.

【0037】この後、プリント回路板10を各回路基板
領域12-1〜12-3を単位に切断すると、3枚の回路基
板が得られる。このとき、内部バス16は、各回路基板
領域12-1〜12-3の境界で3つのバス部分に切離され
る。これにより、この3つのバス部分は、回路基板領域
12-1〜12-3において、図4の内部バス36-1〜36
-3に相当する内部バスとして機能する。
After that, the printed circuit board 10 is cut into each of the circuit board regions 12-1 to 12-3 as a unit to obtain three circuit boards. At this time, the internal bus 16 is separated into three bus portions at the boundaries of the circuit board regions 12-1 to 12-3. As a result, these three bus parts are connected to the internal buses 36-1 to 36 of FIG. 4 in the circuit board regions 12-1 to 12-3.
Functions as an internal bus equivalent to -3.

【0038】また、プリント回路板10を各回路基板領
域12-1〜12-3を単位に切断すると、ID設定ライン
19-1は回路基板領域12-1,12-2の境界で、ID設
定ライン19-2は回路基板領域12-2,12-3の境界
で、それぞれ切り離される、すると、ID設定ライン1
9-1,19-2と接続されていたIDスイッチ部13-1,
13-2のID信号ラインID1,ID0は“GND”状
態から“open”状態に戻る。これにより、IDスイッチ
部13-3は勿論、IDスイッチ部13-1,13-2につい
ても、その設定ID値は未操作状態の「0」となる。
When the printed circuit board 10 is cut in units of the circuit board areas 12-1 to 12-3, the ID setting line 19-1 is the boundary between the circuit board areas 12-1 and 12-2 and the ID setting is made. The line 19-2 is separated at the boundary between the circuit board regions 12-2 and 12-3. Then, the ID setting line 1
9-1, 19-2 connected to the ID switch unit 13-1,
The ID signal lines ID1 and ID0 of 13-2 return from the "GND" state to the "open" state. As a result, not only the ID switch unit 13-3 but also the ID switch units 13-1 and 13-2 have their set ID values set to "0" in the unoperated state.

【0039】なお、前記実施例では、回路基板領域12
-3にID設定ラインが配線されていない場合について説
明したが、当該領域12-3にもID設定ラインを配線す
ることで、IDスイッチ部13-3に、未操作状態で
「0」以外で且つIDスイッチ部13-1,13-2の設定
ID値とは異なるID値を設定するようにしても構わな
い。このID設定ラインは、隣接する回路基板領域12
-2にまたがって配線する必要がある。
In the above embodiment, the circuit board area 12
The case where the ID setting line is not wired to -3 has been described, but by wiring the ID setting line also to the area 12-3, the ID switch unit 13-3 can be set to a value other than "0" in the unoperated state. Moreover, an ID value different from the set ID values of the ID switch units 13-1 and 13-2 may be set. This ID setting line is used for the adjacent circuit board area 12
-Need to wire across -2.

【0040】[0040]

【発明の効果】以上詳述したように本発明によれば、複
数回路基板用プリント回路板に、検査用の配線(内部イ
ンタフェースライン及び識別情報設定ライン)を持たせ
ることで、この回路基板切り離し前の段階で、対応する
各回路基板領域のうちの1箇所にインタフェースケーブ
ルを接続するだけで、各回路基板の検査と等価な検査
が、対応する回路基板領域を単位にID(識別情報)の
設定を必要とせずに行える。したがって、従来問題とな
っていた、切り離された回路基板の1枚ずつにインタフ
ェースケーブルを接続したり、回路基板毎にIDを設定
するといった手間が省ける。しかも、上記の検査用の配
線は、回路基板への切り離しにより切断されてオープン
になり、意味を持たなくなるため、製品に影響を及ぼさ
ないようになる。
As described above in detail, according to the present invention, the printed circuit board for a plurality of circuit boards is provided with the inspection wiring (internal interface line and identification information setting line) so that the circuit board can be separated. At the previous stage, by simply connecting the interface cable to one of the corresponding circuit board areas, the inspection equivalent to the inspection of each circuit board can be performed by checking the ID (identification information) for each corresponding circuit board area. It can be done without any settings. Therefore, it is possible to save the trouble of connecting an interface cable to each of the separated circuit boards and setting an ID for each circuit board, which has been a conventional problem. Moreover, the above-mentioned wiring for inspection is cut and opened by disconnection to the circuit board and becomes meaningless, so that it does not affect the product.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る複数回路基板用プリン
ト回路板の概略構造を示す図。
FIG. 1 is a diagram showing a schematic structure of a printed circuit board for multiple circuit boards according to an embodiment of the present invention.

【図2】同実施例において、図1のプリント回路板を回
路基板への切り離し前の段階で検査する際の検査装置と
の接続形態を示す図。
FIG. 2 is a diagram showing a connection form with an inspection device when inspecting the printed circuit board of FIG. 1 at a stage before being cut off to a circuit board in the embodiment.

【図3】従来の複数回路基板用プリント回路板の概略構
造を示す図。
FIG. 3 is a diagram showing a schematic structure of a conventional printed circuit board for multiple circuit boards.

【図4】図3のプリント回路板から切り離された複数の
回路基板を検査する際の検査装置との接続形態を示す
図。
4 is a diagram showing a connection form with an inspection device when inspecting a plurality of circuit boards separated from the printed circuit board of FIG.

【図5】3本のID信号ラインID2〜ID0の状態
(open/GND)とIDとの関係を示す図。
FIG. 5 is a diagram showing the relationship between the state (open / GND) of three ID signal lines ID2 to ID0 and ID.

【符号の説明】[Explanation of symbols]

10…複数回路基板用プリント回路板、11…基板、1
2-1〜12-3…回路基板領域、13-1〜13-3…IDス
イッチ部(識別情報設定スイッチ部)、14-1〜14-3
…CPU、15-1〜15-3…回路装置、16…内部バス
(内部インタフェースライン)、17-1〜17-3…コネ
クタ部、19-1,19-2…ID設定ライン(識別情報設
定ライン)、ID2〜ID0…ID信号ライン、20…
検査装置、21…インタフェースケーブル(外部インタ
フェースライン)。
10 ... Printed circuit board for multiple circuit boards, 11 ... Board, 1
2-1 to 12-3 ... Circuit board area, 13-1 to 13-3 ... ID switch section (identification information setting switch section), 14-1 to 14-3
... CPU, 15-1 to 15-3 ... Circuit device, 16 ... Internal bus (internal interface line), 17-1 to 17-3 ... Connector section, 19-1, 19-2 ... ID setting line (identification information setting) Line), ID2 to ID0 ... ID signal line, 20 ...
Inspection device, 21 ... Interface cable (external interface line).

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/00 P ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H05K 3/00 P

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 1枚の基板がn個の回路基板領域に分割
され、その各回路基板領域毎に、任意のmビット識別情
報が設定操作可能な識別情報設定スイッチ部と、このス
イッチ部の設定情報に一致する識別情報により外部から
選択指定される回路装置と、当該回路装置を外部インタ
フェースラインと接続するためのコネクタ部とを含む回
路基板要素群が設けられた複数回路基板用プリント回路
板であって、当該プリント回路板を前記回路基板領域単
位で切断することで複数の同一種類の回路基板が得られ
る複数回路基板用プリント回路板において、 前記n個の回路基板領域にまたがって配線されており、
前記各コネクタ部に共通に接続された内部インタフェー
スラインと、 前記n個の回路基板領域の前記スイッチ部にそれぞれ異
なる固定の識別情報を設定するための、少なくともn−
1個の前記回路基板領域のそれぞれに、隣接する回路基
板領域にまたがって配線された識別情報設定ラインとを
具備することを特徴とする複数回路基板用プリント回路
板。
1. A single board is divided into n circuit board areas, and an identification information setting switch section capable of setting and operating arbitrary m-bit identification information for each circuit board area, and this switch section. A printed circuit board for a plurality of circuit boards provided with a circuit board element group that includes a circuit device that is externally selected and designated by identification information that matches the setting information, and a connector portion that connects the circuit device to an external interface line. In the printed circuit board for a plurality of circuit boards, in which a plurality of circuit boards of the same type can be obtained by cutting the printed circuit board in units of the circuit board area, the printed circuit board is wired over the n circuit board areas. And
At least n− for setting different fixed identification information to the internal interface lines commonly connected to the respective connector parts and the switch parts of the n circuit board regions.
A printed circuit board for a plurality of circuit boards, characterized in that each of the one circuit board areas is provided with an identification information setting line wired across adjacent circuit board areas.
【請求項2】 前記スイッチ部は未操作状態において第
1の論理値に設定されるm本の信号ラインを有してお
り、このm本の信号ラインのうちの少なくとも1本が、
前記識別情報設定ラインの配線により前記第1の論理値
とは異なる第2の論理値に強制的に設定されることを特
徴とする請求項1記載の複数回路基板用プリント回路
板。
2. The switch section has m signal lines that are set to a first logical value in an unoperated state, and at least one of the m signal lines is
2. The printed circuit board for a plurality of circuit boards according to claim 1, wherein a wiring of the identification information setting line is forcibly set to a second logical value different from the first logical value.
【請求項3】 1枚の基板がn個の回路基板領域に分割
され、その各回路基板領域毎に、任意のmビット識別情
報が設定操作可能な識別情報設定スイッチ部と、このス
イッチ部の設定情報に一致する識別情報により外部から
選択指定される回路装置と、当該回路装置を外部インタ
フェースラインと接続するためのコネクタ部とを含む回
路基板要素群が設けられた複数回路基板用プリント回路
板であって、当該プリント回路板を前記回路基板領域単
位で切断することで複数の同一種類の回路基板が得られ
る複数回路基板用プリント回路板について、前記切断前
に前記回路基板領域を単位に検査するために、 印刷配線時に、前記各コネクタ部に共通に接続された内
部インタフェースラインを前記各回路基板領域にまたが
って配線すると共に、 前記n個の回路基板領域のうちの少なくともn−1個の
それぞれに、前記n個の回路基板領域の前記スイッチ部
にそれぞれ異なる固定の識別情報を設定するための識別
情報設定ラインを隣接する回路基板領域にまたがって配
線しておき、 検査時には、前記複数のコネクタ部のうちの任意の1つ
にインタフェースケーブルを介して検査装置を接続し、
当該検査装置から前記各回路基板領域のスイッチ部の設
定情報に一致する識別情報により対応する回路装置を順
次指定することで、前記回路基板領域単位の検査を行う
ようにしたことを特徴とする複数回路基板用プリント回
路板の検査方法。
3. A single board is divided into n circuit board areas, and an identification information setting switch section in which arbitrary m-bit identification information can be set and operated for each circuit board area, and this switch section A printed circuit board for a plurality of circuit boards provided with a circuit board element group that includes a circuit device that is externally selected and designated by identification information that matches the setting information, and a connector portion that connects the circuit device to an external interface line. A printed circuit board for a plurality of circuit boards, in which a plurality of circuit boards of the same type can be obtained by cutting the printed circuit board in the circuit board area unit, is inspected in the circuit board area unit before the cutting. In order to achieve this, at the time of printed wiring, the internal interface line commonly connected to each of the connector portions is wired across each of the circuit board regions, and Circuit board areas adjacent to each of at least n-1 of the circuit board areas are provided with identification information setting lines for setting different fixed identification information to the switch portions of the n circuit board areas. Wiring over, and at the time of inspection, connect the inspection device to any one of the plurality of connector parts via an interface cable,
A plurality of circuit board regions are inspected by sequentially designating corresponding circuit devices from the inspection device by the identification information that matches the setting information of the switch section of each circuit board region. Inspection method of printed circuit board for circuit board.
【請求項4】 前記スイッチ部は未操作状態において第
1の論理値に設定されるm本の信号ラインを有してお
り、このm本の信号ラインのうちの少なくとも1本を、
前記識別情報設定ラインの配線により前記第1の論理値
とは異なる第2の論理値に強制的に設定することを特徴
とする請求項3記載の複数回路基板用プリント回路板の
検査方法。
4. The switch section has m signal lines that are set to a first logical value in an unoperated state, and at least one of the m signal lines is
4. The method for inspecting a printed circuit board for a plurality of circuit boards according to claim 3, wherein the wiring of the identification information setting line forcibly sets a second logical value different from the first logical value.
JP6280275A 1994-11-15 1994-11-15 Printed circuit board for a plurality of circuit boards and inspection of the same circuit board Pending JPH08148769A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6280275A JPH08148769A (en) 1994-11-15 1994-11-15 Printed circuit board for a plurality of circuit boards and inspection of the same circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6280275A JPH08148769A (en) 1994-11-15 1994-11-15 Printed circuit board for a plurality of circuit boards and inspection of the same circuit board

Publications (1)

Publication Number Publication Date
JPH08148769A true JPH08148769A (en) 1996-06-07

Family

ID=17622724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6280275A Pending JPH08148769A (en) 1994-11-15 1994-11-15 Printed circuit board for a plurality of circuit boards and inspection of the same circuit board

Country Status (1)

Country Link
JP (1) JPH08148769A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015513222A (en) * 2012-03-21 2015-04-30 フィニサー コーポレイション Chip identification pad for integrated circuit identification in an integrated circuit assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015513222A (en) * 2012-03-21 2015-04-30 フィニサー コーポレイション Chip identification pad for integrated circuit identification in an integrated circuit assembly

Similar Documents

Publication Publication Date Title
JPH0584924B2 (en)
JPH0897665A (en) Differential terminating equipment of which change is free
CN110855515A (en) Vehicle-mounted CAN network test auxiliary device
JPH08148769A (en) Printed circuit board for a plurality of circuit boards and inspection of the same circuit board
JP4659467B2 (en) Control device update method
JPS6227409B2 (en)
WO2006059369A1 (en) Network interface information displaying method and communication apparatus
JP2505032B2 (en) Semiconductor integrated circuit
KR100198553B1 (en) Control method of a washing machine
JP3200829B2 (en) Control device
JP2003069572A (en) Ieee1394 serial bus tester
JPH1051942A (en) Particularizing method for signal transmitting unit for electric equipment and electric equipment with signal transmitting particularizing function
JPH06132962A (en) Device id setting circuit
JPH10215468A (en) Wiring method for information line
JPH054704Y2 (en)
JP3446366B2 (en) Board mounting position detection method
JP2000305675A (en) Hub device for scsi bus
JPS63311463A (en) Data input/output device
JPH05251122A (en) Connecting method of circuit board
JPH0348784A (en) Printed board and its burn-in system
JPH0547934A (en) Manufacture of large scale integrated circuit
JPH0560003U (en) Telephone connection unit
JPH05333083A (en) Automatic cable inspection device
JPH05303609A (en) Design change system
JPH03261262A (en) Electronic circuit device for exchange