JPH06132962A - Device id setting circuit - Google Patents

Device id setting circuit

Info

Publication number
JPH06132962A
JPH06132962A JP30587592A JP30587592A JPH06132962A JP H06132962 A JPH06132962 A JP H06132962A JP 30587592 A JP30587592 A JP 30587592A JP 30587592 A JP30587592 A JP 30587592A JP H06132962 A JPH06132962 A JP H06132962A
Authority
JP
Japan
Prior art keywords
driver
jumper
setting circuit
point
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30587592A
Other languages
Japanese (ja)
Inventor
Akio Matsui
秋夫 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP30587592A priority Critical patent/JPH06132962A/en
Publication of JPH06132962A publication Critical patent/JPH06132962A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To provide a device ID setting circuit which can be effectively produced, can flexibly cope with the change of a global address, etc., saving a space and also can easily recognize the device ID from the outside. CONSTITUTION:A device ID setting circuit contains plural setting basic circuits arrayed on a baby board. Each setting basic circuit is equivalent to one bit and contains the branching points of a wiring to be inputted to a driver 10 provided on the wiring connecting between resistance R where the voltage Vcc is impressed and the grounded jumper JP with the branching points on the sides of the resistance R and the jumper JP defined as the cut points 1 and 2 respectively. Then a device ID is set by cutting both points 1 and 2. Thus it is possible to externally recognize the device ID by checking the cut points, and it lets the CPU of an Ethernet main body recognize the device ID by the output from the driver 10 so as to flexibly cope with the ID change.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、EthernetLA
Nに接続する機器の機器IDを設定する機器ID設定回
路に係り、特に効率的に生産可能で、メンテナンスが容
易で、スペースをとらない機器ID設定回路に関する。
FIELD OF THE INVENTION The present invention relates to Ethernet LA
The present invention relates to a device ID setting circuit that sets a device ID of a device connected to N, and particularly relates to a device ID setting circuit that can be efficiently produced, is easy to maintain, and does not take up space.

【0002】[0002]

【従来の技術】まず、EthernetLAN(Local
Area Network)に接続される機器のアドレスについて説
明する。EthernetLANシステムは、図3に示
すように、1本の同軸ケーブル1と、それに接続される
複数の機器(ノード)2とで構成されている。そして、
複数のノード2が1本のケーブル1を介してデータ通信
を行うために、各ノードを識別する必要があることか
ら、各ノードに固有のアドレス(グローバルアドレス又
はMACアドレス)が割り付けられており、通常、Et
hernetLANに接続するEthernetボード
に当該アドレスが設定されている。
2. Description of the Related Art First, Ethernet LAN (Local
The address of the device connected to the area network will be described. As shown in FIG. 3, the Ethernet LAN system is composed of one coaxial cable 1 and a plurality of devices (nodes) 2 connected to it. And
Since a plurality of nodes 2 need to identify each node in order to perform data communication via one cable 1, a unique address (global address or MAC address) is assigned to each node, Usually Et
The address is set on the Ethernet board connected to the Ethernet LAN.

【0003】そして、ケーブル1中を伝送されるデータ
文(パケット)には、宛先ノードと送信ノードを識別す
るために各ノードのアドレスが付与されており、各ノー
ドは、一旦ケーブル中のパケットを全て読み込み、その
中から自分宛のパケットを選択して処理を行うようにな
っている。
The data sentence (packet) transmitted through the cable 1 is provided with the address of each node for identifying the destination node and the transmitting node, and each node once transmits the packet in the cable. It reads all the packets, selects the packets addressed to it from among them, and processes them.

【0004】グローバルアドレスは、通常6バイトの1
6進数で表わされ、上位の3バイトは、ベンダIDと呼
ばれ、Ethernetボードの生産メーカに固有のI
Dが半永久的に割り当てられている。そして、下位の3
バイトは機器IDと呼ばれ、通常はEthernetボ
ード生産メーカで、各機器に固有のアドレスとなるよう
管理されている。
A global address is usually 6 bytes of 1
It is represented by a hexadecimal number, and the upper 3 bytes are called a vendor ID, and are unique to the manufacturer of the Ethernet board.
D is semi-permanently assigned. And the lower 3
The byte is called a device ID, and is usually managed by an Ethernet board production maker so as to have an address unique to each device.

【0005】各ノードのグローバルアドレスは1つのL
ANシステムの中で必ずユニークでなければならず、万
一重複すると必ずトラブルが発生するため、各機器固有
の物として設定され、第3者によって変更できるような
構造、例えばディップスイッチ(Dip SW)等は禁止され
ている(IEEE 802.3参照)。
The global address of each node is one L
It must be unique within the AN system, and trouble will always occur if it overlaps, so it is set as a unique item for each device and can be changed by a third party, for example, DIP switch (Dip SW) Are prohibited (see IEEE 802.3).

【0006】従来のグローバルアドレスの設定方法は、
4個で構成されているファームウエア(F/W)のRO
Mの中の1個にグローバルアドレスを設定するようにな
っていた。グローバルアドレスを設定するROMの製造
手順は、まずグローバルアドレスの部分が’FF’、つ
まりデータ無しの状態のマスターROMをそのままコピ
ーし、次に機器固有のグローバルアドレスを上書きす
る。そして、人間が識別できるように、グローバルアド
レスを印字したラベルを貼り付け、組み立て後の動作確
認で、グローバルアドレスを印字したラベルと、表示さ
れるグローバルアドレスが一致するかどうかを確認する
ようになっていた。
A conventional global address setting method is as follows:
RO of firmware (F / W) consisting of 4 pieces
It was supposed to set a global address to one of M. In the ROM manufacturing procedure for setting the global address, first, the global address portion is'FF ', that is, the master ROM without data is copied as it is, and then the device-specific global address is overwritten. Then, a label with a global address is attached so that it can be identified by humans, and the operation check after assembly confirms whether the label with the global address and the displayed global address match. Was there.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記従
来のグローバルアドレス設定方法では、グローバルアド
レスが機器毎に異なるため、ROMを一括コピーした
り、マスクROM化することができず、効率的な生産が
できないという問題点があった。
However, in the above-described conventional global address setting method, since the global address is different for each device, it is not possible to batch copy the ROM or to make it into the mask ROM, which results in efficient production. There was a problem that it could not be done.

【0008】また、グローバルアドレスをROMの中に
書き込むため、外部からはアドレスの内容を確認するこ
とができず、ラベル貼り付けミスが発生し易いという問
題点があった。
Further, since the global address is written in the ROM, the contents of the address cannot be confirmed from the outside, and there is a problem that a label sticking error easily occurs.

【0009】さらに、ソフトウエアのエンハンス等で、
ROMを交換しなければならないとき、グローバルアド
レスが変更となるため、ホストコンピュータに登録し直
す必要があり、システム運用に支障をきたすという問題
点もあった。
Further, by enhancing the software,
When the ROM has to be exchanged, the global address is changed, so it is necessary to re-register it in the host computer, which causes a problem in the system operation.

【0010】本発明は上記実情に鑑みて為されたもの
で、効率的な生産が可能で、グローバルアドレスの変更
などに柔軟に対応でき、省スペースで、外部から機器I
Dを容易に認識できる機器ID設定回路を提供すること
を目的とする。
The present invention has been made in view of the above-mentioned circumstances, and it enables efficient production, can flexibly respond to changes in global addresses, saves space, and externally uses the device I.
An object is to provide a device ID setting circuit that can easily recognize D.

【0011】[0011]

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項1記載の発明は、機器ID設定回路
において、一端が接地されたジャンパと、一端が前記ジ
ャンパに直列に接続し、他端に一定電圧が印加される抵
抗と、前記ジャンパと前記抵抗との間を接続する配線に
設けられた分岐点から引き出された配線が入力され、制
御信号の入力により出力を行うドライバと、前記抵抗と
前記分岐点との間に設けられた第1の切断点と、前記ジ
ャンパと前記分岐点との間に設けられた第2の切断点と
を具備する基本回路を複数個ボード上に配列したことを
特徴としている。
According to a first aspect of the present invention for solving the problems of the conventional example, a device ID setting circuit has a jumper grounded at one end and one end connected in series to the jumper. A driver that receives a resistance applied with a constant voltage at the other end and a wiring drawn from a branch point provided in a wiring that connects the jumper and the resistance, and outputs by receiving a control signal And a plurality of basic circuits including a first cut point provided between the resistor and the branch point and a second cut point provided between the jumper and the branch point. It is characterized by being arranged above.

【0012】上記従来例の問題点を解決するための請求
項2記載の発明は、請求項1記載の機器ID設定回路に
おいて、前記ドライバからの出力をLowとするのに前
記第1の切断点で、前記ドライバからの出力をHigh
とするのに前記第2の切断点で切断して機器IDの設定
が為されたことを特徴としている。
According to a second aspect of the present invention for solving the problems of the conventional example, in the device ID setting circuit according to the first aspect, the first disconnection point is used to set the output from the driver to Low. Then, the output from the driver is High
However, the device ID is set by cutting at the second cutting point.

【0013】[0013]

【作用】請求項1記載の発明によれば、一定電圧が印加
される抵抗と接地されたジャンパとの間を接続する配線
にドライバに入力する配線の分岐点を設け、該分岐点の
抵抗側を第1の切断点とし、該分岐点のジャンパ側を第
2の切断点とした基本回路を複数個ボード上に配列した
機器ID設定回路としているので、これら切断点を切断
すれば機器IDを設定することが可能となり、従って機
器ID設定回路がボード上で実現できるために機器の小
型化を図ることができ、また切断点を見ることで機器I
Dを外部から認識することもでき、更に制御信号により
ドライバから出力される値によってEthernet本
体に機器IDを認識させることができるために機器ID
の変更にも柔軟に対応することができ、生産段階におい
ては機器IDを意識せず大量生産することができる。
According to the first aspect of the present invention, a branch point of the wiring for inputting to the driver is provided in the wiring connecting the resistor to which a constant voltage is applied and the grounded jumper, and the resistance side of the branch point. Is a first cut point, and a jumper side of the branch point is a second cut point, which is a device ID setting circuit in which a plurality of basic circuits are arranged on a board. Since the device ID setting circuit can be implemented on the board, the device can be downsized, and the device I can be set by checking the cut point.
The device ID can be recognized from the outside, and the device body can recognize the device ID by the value output from the driver by the control signal.
Can be flexibly dealt with, and mass production can be performed without being aware of the device ID in the production stage.

【0014】請求項2記載の発明によれば、機器IDを
ドライバからのHigh,Lowの出力で表すために、
第1の切断点を切断してドライバからの出力をLowと
し、第2の切断点を切断してドライバからの出力をHi
ghとして機器IDの設定が為される請求項1記載の機
器ID設定回路としているので、切断点を見ることで機
器IDを外部から認識することができ、制御信号により
ドライバから出力される値によってEthernet本
体に機器IDを認識させることができるために機器ID
の変更にも柔軟に対応することができる。
According to the second aspect of the invention, since the device ID is represented by the output of High or Low from the driver,
The first disconnection point is disconnected to set the output from the driver to Low, and the second disconnection point is disconnected to output the output from the driver to Hi.
Since the device ID is set as gh, the device ID setting circuit according to claim 1 allows the device ID to be recognized from the outside by looking at the disconnection point, and the value output from the driver by the control signal The device ID in order to allow the Ethernet body to recognize the device ID
It is possible to flexibly respond to changes in.

【0015】[0015]

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図1は、本発明の一実施例に係る機器ID
設定回路の中の1ビット分の設定基本回路図であり、図
2は、図1の回路素子を8個含むチップ(IC)を3個
配置したベビーボードの概略図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a device ID according to an embodiment of the present invention.
FIG. 2 is a basic setting circuit diagram for 1 bit in the setting circuit, and FIG. 2 is a schematic diagram of a baby board in which three chips (ICs) including eight circuit elements of FIG. 1 are arranged.

【0016】本実施例の機器ID設定回路を用いたグロ
ーバルアドレス設定方法では、グローバルアドレスの中
でもボードメーカー固有で半永久的に決定されるベンダ
IDについては従来通りROMの中に記憶させたままと
し、機器毎に固有に設定する機器ID(3バイト=24
ビット)について図2に示すベビーボードで実現するも
のである。
In the global address setting method using the device ID setting circuit of the present embodiment, the vendor ID, which is semi-permanently determined uniquely to the board maker among the global addresses, is kept stored in the ROM as before. Device ID set uniquely for each device (3 bytes = 24
Bit) is realized by the baby board shown in FIG.

【0017】まず、機器ID1ビットを設定する基本回
路について説明する。機器ID1ビットを設定する基本
回路は、図1に示すように、グランドに接地されたジャ
ンパJP(ゼロオーム抵抗又はプリントパターン)と、
ジャンパJPと直列に接続する抵抗Rと、ジャンパJP
と抵抗Rとの間から分岐して接続されるドライバ10と
で構成されており、抵抗R及びジャンパJPに対して抵
抗R側から電圧VCCが印加されている。
First, a basic circuit for setting the device ID 1 bit will be described. The basic circuit for setting the device ID 1 bit is, as shown in FIG. 1, a jumper JP (zero ohm resistor or printed pattern) grounded to the ground,
A resistor R connected in series with the jumper JP, and a jumper JP
And a resistor R, which is branched and connected between the resistor R and the resistor R, and the voltage Vcc is applied to the resistor R and the jumper JP from the resistor R side.

【0018】そして、ドライバ10の出力はEther
netボード本体のCPUバスに接続され、ドライバ1
0に対してEthernetボード本体からチップセレ
クトの制御信号が入力される構成となっている。
The output of the driver 10 is Ether
Connected to the CPU bus of the net board body, and driver 1
For 0, a control signal for chip select is input from the Ethernet board main body.

【0019】そして、図1に示す各ビットの値をLow
又はHighに設定するために、切断点1又は切断点2
で回路を切断する。具体的には切断点1で回路を切断す
ると、接地されたジャンパJPとドライバ10の直列回
路となり、CPUバスへLowの値が出力され、逆に切
断点2で回路を切断すると、電圧VCCが印加された抵抗
Rとドライバ10の直列回路となり、CPUバスへHi
ghの値が出力されることになる。このようにして、各
ビットのLow又はHighの値が決定される。
Then, the value of each bit shown in FIG. 1 is set to Low.
Or to set to High, cutting point 1 or cutting point 2
To disconnect the circuit. Specifically, when the circuit is disconnected at the disconnection point 1, it becomes a series circuit of the jumper JP and the driver 10 which are grounded, and the Low value is output to the CPU bus. Conversely, when the circuit is disconnected at the disconnection point 2, the voltage Vcc is It becomes a series circuit of the applied resistance R and the driver 10, and Hi to the CPU bus
The value of gh will be output. In this way, the Low or High value of each bit is determined.

【0020】次に、本実施例の機器ID設定回路につい
て図2を使って説明する。機器ID設定回路は、図2に
示すように、ベビーボード14上に図1の基本回路を2
4個横に並べ、ドライバ10部分をIC化して、ドライ
バ10が8素子並列に入っているチップTTL(LS2
44)を3個使用し、IC11部分の上側に抵抗部12
が、IC11部分の下側にジャンパJP部13が配置さ
れ、各基本回路の切断点1及び切断点2が外部より確認
できるようになっている。
Next, the device ID setting circuit of this embodiment will be described with reference to FIG. As shown in FIG. 2, the device ID setting circuit includes the basic circuit of FIG.
The four chips are arranged side by side, and the driver 10 is integrated into an IC.
44) is used, and the resistor section 12 is provided on the upper side of the IC11 section.
However, the jumper JP portion 13 is arranged below the IC 11 portion so that the cut points 1 and 2 of each basic circuit can be confirmed from the outside.

【0021】そして、各ドライバ10からの出力は、ベ
ビーボード14下部に設けられた24本のピンを介して
Ethernetボード本体に接続し、CPUバスに出
力されるようになっている。
The output from each driver 10 is connected to the Ethernet board main body through 24 pins provided on the lower portion of the baby board 14 and output to the CPU bus.

【0022】そして、本実施例では、機器ID設定回路
全体が、約40mm×約20mmのSiP形のプリント
基板(ベビーボード)上に実現されている。
In this embodiment, the entire device ID setting circuit is realized on a SiP type printed board (baby board) of about 40 mm × about 20 mm.

【0023】本実施例の機器ID設定回路を製造する場
合は、まず、図1の基本回路を24個実装した図2のベ
ビーボードを多量に生産し、次に設定する機器IDに応
じて、ベビーボード上の各基本回路の切断点1又は切断
点2を切断する。その結果、ベビーボード上で24ビッ
トのLow又はHighの値が設定されことになり、こ
のベビーボードがEthernetボード本体に接続さ
れて、Ethernetボード本体からのチップセレク
ト制御信号が各基本回路のドライバ10に与えられると
Low又はHighの値の出力が為されて、設定された
機器IDがCPUバスに出力されるようになっている。
When manufacturing the device ID setting circuit of the present embodiment, first, a large number of baby boards of FIG. 2 in which 24 basic circuits of FIG. 1 are mounted are manufactured, and then, according to the device ID to be set, The cut point 1 or the cut point 2 of each basic circuit on the baby board is cut. As a result, a 24-bit Low or High value is set on the baby board, the baby board is connected to the Ethernet board body, and the chip select control signal from the Ethernet board body is sent to the driver 10 of each basic circuit. When it is given to, the value of Low or High is output, and the set device ID is output to the CPU bus.

【0024】本実施例の機器ID設定回路によれば、ベ
ビーボード生産段階では機器IDを意識せずに大量生産
できるため、生産効率を上げることができる効果があ
る。更に、各機器固有である機器IDの設定は、ベビー
ボード上の各基本回路の切断点の位置によりHigh又
はLowが決まり、それが「1」「0」の値となって機
器IDを構成するため、切断点位置を外部から認識する
だけで、機器IDを確認することができ、ラベル貼り付
けミスなどの人為的なミスを削減することができる効果
がある。
According to the device ID setting circuit of the present embodiment, mass production can be performed without being aware of the device ID at the baby board production stage, so that the production efficiency can be improved. Further, the setting of the device ID that is unique to each device determines High or Low depending on the position of the cut point of each basic circuit on the baby board, and the value becomes "1" or "0" to form the device ID. Therefore, it is possible to confirm the device ID only by recognizing the cutting point position from the outside, and it is possible to reduce human errors such as a labeling error.

【0025】また、機器ID設定回路がベビーボードの
大きさで実現できるため、機器そのものを小型化できる
効果がある。更に、ソフトウェアのエンハンス等によ
り、ROMを交換する必要があって、機器IDに変更が
生じた場合に、変更になった機器IDが設定されたベビ
ーボードに交換するだけで、Ethernetボード本
体のCPUがチップセレクトの制御信号を出力すること
により変更になった機器IDをCPUで認識できるた
め、ソフト的な構成変更などが不要で、メンテナンスを
容易にできる効果がある。
Since the device ID setting circuit can be realized in the size of a baby board, the device itself can be miniaturized. Further, when the ROM needs to be replaced due to the enhancement of the software and the device ID is changed, the CPU of the Ethernet board body can be simply replaced by the baby board in which the changed device ID is set. Since the CPU can recognize the changed device ID by outputting the chip select control signal, there is an effect that the software does not require a structural change and the maintenance can be facilitated.

【0026】[0026]

【発明の効果】請求項1記載の発明によれば、一定電圧
が印加される抵抗と接地されたジャンパとの間を接続す
る配線にドライバに入力する配線の分岐点を設け、該分
岐点の抵抗側を第1の切断点とし、該分岐点のジャンパ
側を第2の切断点とした基本回路を複数個ボード上に配
列した機器ID設定回路としているので、これら切断点
を切断すれば機器IDを設定することが可能となり、従
って機器ID設定回路がボード上で実現できるために機
器の小型化を図ることができ、また切断点を見ることで
機器IDを外部から認識することもでき、更に制御信号
によりドライバから出力される値によってEthern
et本体に機器IDを認識させることができるために機
器IDの変更にも柔軟に対応することができ、生産段階
においては機器IDを意識せず大量生産することができ
る効果がある。
According to the first aspect of the invention, a branch point of a wiring for inputting to a driver is provided in a wiring connecting a resistor to which a constant voltage is applied and a jumper grounded, and the branch point Since a device ID setting circuit is formed by arranging a plurality of basic circuits on the board, the resistor side being the first cutting point and the jumper side of the branching point being the second cutting point. Since it becomes possible to set the ID, and therefore the device ID setting circuit can be realized on the board, the device can be downsized, and the device ID can be recognized from the outside by looking at the cut point. Further, depending on the value output from the driver by the control signal, the Ethernet
Since the et main body can recognize the device ID, it is possible to flexibly deal with the change of the device ID, and it is possible to mass-produce without being aware of the device ID in the production stage.

【0027】請求項2記載の発明によれば、機器IDを
ドライバからのHigh,Lowの出力で表すために、
第1の切断点を切断してドライバからの出力をLowと
し、第2の切断点を切断してドライバからの出力をHi
ghとして機器IDの設定が為される請求項1記載の機
器ID設定回路としているので、切断点を見ることで機
器IDを外部から認識することができ、制御信号により
ドライバから出力される値によってEthernet本
体に機器IDを認識させることができるために機器ID
の変更にも柔軟に対応することができる効果がある。
According to the second aspect of the invention, since the device ID is represented by the output of High or Low from the driver,
The first disconnection point is disconnected to set the output from the driver to Low, and the second disconnection point is disconnected to output the output from the driver to Hi.
Since the device ID is set as gh, the device ID setting circuit according to claim 1, the device ID can be recognized from the outside by looking at the cutting point, and the value output from the driver by the control signal can be used. The device ID in order to allow the Ethernet body to recognize the device ID
The effect of being able to flexibly respond to changes in

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る機器ID設定回路の中
の1ビット分の設定基本回路の回路図である。
FIG. 1 is a circuit diagram of a setting basic circuit for 1 bit in a device ID setting circuit according to an embodiment of the present invention.

【図2】図1の回路素子を8個含むチップ(IC)を3
個配置した、本実施例のベビーボードの概略図である。
FIG. 2 shows a chip (IC) including eight circuit elements of FIG.
It is the schematic of the baby board of the present Example arranged individually.

【図3】一般的なEthernetLANシステムの構
成図である。
FIG. 3 is a configuration diagram of a general Ethernet LAN system.

【符号の説明】[Explanation of symbols]

1…同軸ケーブル、 2…ノード、 10…ドライバ、
11…IC、 12…抵抗部、 13…JP部、 1
4…ベビーボード、 JP…ジャンパ、 R…抵抗、
PB…プリント基板
1 ... coaxial cable, 2 ... node, 10 ... driver,
11 ... IC, 12 ... Resistor part, 13 ... JP part, 1
4 ... Baby board, JP ... Jumper, R ... Resistance,
PB ... Printed circuit board

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 一端が接地されたジャンパと、一端が前
記ジャンパに直列に接続し、他端に一定電圧が印加され
る抵抗と、前記ジャンパと前記抵抗との間を接続する配
線に設けられた分岐点から引き出された配線が入力さ
れ、制御信号の入力により出力を行うドライバと、前記
抵抗と前記分岐点との間に設けられた第1の切断点と、
前記ジャンパと前記分岐点との間に設けられた第2の切
断点とを具備する基本回路を複数個ボード上に配列した
ことを特徴とする機器ID設定回路。
1. A jumper whose one end is grounded, a resistor whose one end is connected in series to the jumper and a constant voltage is applied to the other end, and wiring which connects the jumper and the resistor. A wiring that is drawn from the branch point is input, and a driver that outputs by inputting a control signal; a first disconnection point provided between the resistor and the branch point;
A device ID setting circuit comprising a plurality of basic circuits arranged on a board, the basic circuit having a second cutting point provided between the jumper and the branch point.
【請求項2】 前記ドライバからの出力をLowとする
のに前記第1の切断点で、前記ドライバからの出力をH
ighとするのに前記第2の切断点で切断して機器ID
の設定が為されたことを特徴とする請求項1記載の機器
ID設定回路。
2. The output from the driver is set to H at the first disconnection point in order to set the output from the driver to Low.
Even if it is set to high, the device ID is obtained by cutting at the second cutting point.
The device ID setting circuit according to claim 1, wherein:
JP30587592A 1992-10-21 1992-10-21 Device id setting circuit Pending JPH06132962A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30587592A JPH06132962A (en) 1992-10-21 1992-10-21 Device id setting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30587592A JPH06132962A (en) 1992-10-21 1992-10-21 Device id setting circuit

Publications (1)

Publication Number Publication Date
JPH06132962A true JPH06132962A (en) 1994-05-13

Family

ID=17950394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30587592A Pending JPH06132962A (en) 1992-10-21 1992-10-21 Device id setting circuit

Country Status (1)

Country Link
JP (1) JPH06132962A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115151764A (en) * 2020-02-21 2022-10-04 江森自控科技公司 Logic board for variable speed drive

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115151764A (en) * 2020-02-21 2022-10-04 江森自控科技公司 Logic board for variable speed drive

Similar Documents

Publication Publication Date Title
JP3298612B2 (en) System and method for identifying network topology
US6266797B1 (en) Data transfer network on a computer chip using a re-configurable path multiple ring topology
US20040153597A1 (en) Communication control semiconductor device and interface system
US6633996B1 (en) Fault-tolerant maintenance bus architecture
US6640322B1 (en) Integrated circuit having distributed control and status registers and associated signal routing means
US7860110B2 (en) Auto-addressing system and method
US20060041701A1 (en) Method and device for adjusting lane ordering of peripheral component interconnect express
US20100257302A1 (en) I/o connection system and i/o connection method
US9325572B2 (en) Component mounting system
US10128892B1 (en) Generic SerDes tuning module
US6738843B2 (en) Method and system for generating multiple self-ID packets on the 1394 bus using a standard PHY chip
JPH06132962A (en) Device id setting circuit
CN110233799B (en) Port configuration method and communication equipment
JPS62291219A (en) Programmable circuit device
EP3848807A1 (en) Data processing system and method for configuring and operating a data processing system
JPH01135150A (en) Node address setting system for network
CN209980238U (en) Compatible expansion device and electronic equipment
US20020172224A1 (en) Ethernet node having hub, switch and/or repeater characteristics
US20030081598A1 (en) Method and apparatus for using adaptive switches for providing connections to point-to-point interconnection fabrics
CN110418121B (en) Electronic component and projection equipment
JP2008294738A (en) Semiconductor chip
KR100366641B1 (en) Board connection structure for computer
JP2505032B2 (en) Semiconductor integrated circuit
TWI771109B (en) Network interface compatible with data transmission and communication, and control method thereof
US7386635B2 (en) Electronic device circuit having a sensor function for expandably connecting a plurlity of electronic devices