JPH08147238A - バスシステム - Google Patents

バスシステム

Info

Publication number
JPH08147238A
JPH08147238A JP28310594A JP28310594A JPH08147238A JP H08147238 A JPH08147238 A JP H08147238A JP 28310594 A JP28310594 A JP 28310594A JP 28310594 A JP28310594 A JP 28310594A JP H08147238 A JPH08147238 A JP H08147238A
Authority
JP
Japan
Prior art keywords
bus
arbiter
data
transfer
latency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28310594A
Other languages
English (en)
Inventor
Yuichiro Sakuta
雄一郎 作田
Yukihiro Seki
行宏 関
Ryuichi Hattori
隆一 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28310594A priority Critical patent/JPH08147238A/ja
Publication of JPH08147238A publication Critical patent/JPH08147238A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【構成】情報処理装置に用いられるバスシステムであっ
て、バス使用権の調停を行うアービタと複数個の接続デ
バイスとから構成され、前記接続デバイスは前記アービ
タにバス使用権の要求の発生と転送を予定するデータ量
を通知する手段を有し、前記アービタは前記接続デバイ
スから通知された情報に基づいて、指定されたアルゴリ
ズムでバス使用権の制御を行う。 【効果】近い将来のバストラフィックを先読みした上
で、最適なバス使用権の調停を行うことが可能になる。
パラレル転送方式を用いた場合には制御が簡略化でき、
またシリアル転送方式を用いた場合には信号線の本数を
削減できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パーソナルコンピュー
タ・ワークステーション・オフィスコンピュータ等の情
報処理装置に用いられるバスシステムに関する。
【0002】
【従来の技術】近年情報処理装置では、バス接続デバイ
ス(以下接続デバイス)間のデータ転送の手法として一
般にバス方式が用いられている。多くのパソコンメーカ
によってサポートされた業界標準的なバスは、例えば
「ピーシーアイ ローカルバス・仕様書 製品版 第
2.0版」、ピーシーアイ スペシャル インタレスト
グループ、1993年4月30日(「PCIローカル
・バス仕様書製品版第2.0版、PCI Specia
l Interest Group、1993年4月3
0日)に記載されているピーシーアイバス等がある。
【0003】一般にバス接続によるデータ転送方式で
は、バス使用率がある限界を越えると、バス接続デバイ
スがバス使用権を要求してから実際にデータ転送を開始
するまでの待ち時間の平均値である平均レイテンシと、
バス接続デバイスがバス使用権を要求してからデータ転
送が終了するまでに要する時間の平均値である平均アク
セス所要時間とが急激に増加するという特性が見られ
る。
【0004】この平均レイテンシ・平均アクセス所要時
間の増加を防ぐための手法の一つとして、従来はバスタ
イマ等を設けて、あるデバイスがバスを使用中に一定時
間が経過したら、強制的にバス使用許可を取り上げて別
のデバイスへバス使用権を与える、というような手法が
用いられてきた。しかし、この方式ではバスタイマに固
定値を設定するため、同じ情報処理装置が、ある時は高
スループットを重視する用途に用いられたり、またある
時は平均レイテンシ・平均アクセス所要時間を低く抑え
ることを重視する用途に用いられたりする場合に、柔軟
に対応できないという欠点がある。
【0005】こういった問題を解決するための手法の一
つとして、従来、特開平5−298243号公報で説明
されているバス競合制御方法がある。
【0006】この方式では、共通バスの中にバス競合制
御用信号線を設けるという、分散アービトレーション方
式を採用している。すなわち、バスアクセスを行おうと
するデバイスは、自デバイスの優先順位・残りパケット
数・自デバイスのアドレスといった情報をバス競合制御
用信号線に送出する。そして調停の結果、その時点で最
も優先度が高いと判定されたデバイスがバス使用権を獲
得し、バスアクセスを行う。
【0007】
【発明が解決しようとする課題】分散アービトレーショ
ン方式では、各々のバス接続デバイスは、互いに他のデ
バイスがあとどれだけデータ転送を行うのか、というこ
とを知ることができない。
【0008】そのため、現時点でバス使用権を要求して
いるデバイスそれぞれの残り転送データ量を把握した上
で、平均レイテンシや平均アクセス所要時間をできるだ
け小さくするようにバス使用権を承認するというように
バスの制御を行うことは難しい。
【0009】
【課題を解決するための手段】本発明では、前述の課題
を解決し、情報処理装置の用途に応じてバス全体のトラ
フィックの状況を把握して、動的にバス使用権の制御を
行うバスシステムを与えるための手段の一つとして、バ
ス使用権の調停処理を専門に行うバスアービタをバス接
続デバイスとは別に設ける集中アービトレーション方式
を採用し、各バス接続デバイスはアービタへのバス使用
権要求と同時に、アービタへ1対1に接続した信号線を
用いて転送予定データ量を通知するようにする。この転
送予定データ量の通知方法には、パラレル転送またはシ
リアル転送のいずれかを使用する。また、アービタにス
ループット重視モード・レイテンシ重視モードの二つの
動作モードを設定できる機能を加える。アービタは、バ
スの性能特性をモニタして、バースト長をパラメータと
したスループットと平均レイテンシの対応テーブルを作
成・記憶しておく。そして、レイテンシ重視モードに設
定されている場合は、アービタは各デバイスの転送予定
データ量の集計・レイテンシテーブルの参照を行い、で
きるだけ平均レイテンシ・平均アクセス所要時間が小さ
くなるように、バス使用権を要求しているデバイスに対
してバス使用権の承認を与えるというように動的にバス
を制御する。さらに、アービタは必要に応じて、平均レ
イテンシ・平均アクセス所要時間ができるだけ小さい値
になるように、各接続デバイスに許可する転送データ量
を動的に変えることもできるようにする。
【0010】
【作用】本発明によれば、各バス接続デバイスが転送予
定データ量をアービタに通知することにより、近い将来
のバストラフィックを先読みした上で、最適なバス使用
権の調停を行うことが可能になる。その転送予定データ
量の通知方法にパラレル転送方式を用いた場合には制御
が簡略化でき、また転送方式にシリアル転送方式を用い
た場合には信号線の本数を削減できる。また、アービタ
に二つの動作モードを設け、バス全体のバス使用権要求
状況を把握して動的にバスを制御することにより、情報
処理装置の使用用途に適したデータ転送性能を持つバス
システムを実現することが可能になる。
【0011】
【実施例】本発明の一実施例を図1から図7によって説
明する。図1は本発明によるバスシステムの構成例を示
すシステムブロック図、図2は本発明によるバスシステ
ムのアービタに格納されるバースト長・スループット・
平均レイテンシの関係を表すテーブル、図3は本発明に
よるバスシステムにおけるタイミング仕様の一例を示す
タイミングチャート、図4は本発明によるバスシステム
におけるタイミング仕様の一例を示すタイミングチャー
ト、図5は従来方式のバスシステムにおけるタイミング
仕様の一例を示すタイミングチャート、図6は本発明に
よるバスシステムにおけるタイミング仕様の一例を示す
タイミングチャート、図7は本発明によるバスシステム
におけるバス制御処理の流れを示すフローチャートであ
る。
【0012】まず、図1を用いて、本発明におけるバス
システムの構成を説明する。
【0013】図1で、1は本実施例のバスシステムでバ
ス使用権の調停を行うバスアービタ、2は本実施例のバ
スに接続される0番のバス接続デバイス、3は本実施例
のバスシステムで動作基準となる共通クロックを生成す
るクロックジェネレータ、4は本実施例のバスに接続さ
れる1番のバス接続デバイス、5は本実施例のバスに接
続される2番のバス接続デバイス、6は本実施例のバス
に接続される3番のバス接続デバイス、101はアドレ
ス信号とデータ信号が多重化されるmビットのアドレス
/データバス(A/D)、102はバスを制御するため
の信号をやりとりするnビットのコントロールバス(C
NTL)、103はバス動作の基準となる共通クロック
を供給するクロック線(CLK)、104はバス接続デ
バイス0番からのバス使用権要求をアービタへ伝達する
信号線(REQ0)、105はアービタからのバス使用
権承認をバス接続デバイス0番へ伝達する信号線(GN
T0)、106はバス接続デバイス0番の転送予定デー
タサイクル数をアービタへ伝達する6ビットのデータバ
ス(Data_Cycles0)、107はバス接続デ
バイス1番からのバス使用権要求をアービタへ伝達する
信号線(REQ1)、108はアービタからのバス使用
権承認をバス接続デバイス1番へ伝達する信号線(GN
T1)、109はバス接続デバイス1番の転送予定デー
タサイクル数をアービタへ伝達する6ビットのデータバ
ス(Data_Cycles1)、110はバス接続デ
バイス2番からのバス使用権要求をアービタへ伝達する
信号線(REQ2)、111はアービタからのバス使用
権承認をバス接続デバイス2番へ伝達する信号線(GN
T2)、112はバス接続デバイス2番の転送予定デー
タサイクル数をアービタへ伝達する6ビットのデータバ
ス(Data_Cycles2)、113はバス接続デ
バイス3番からのバス使用権要求をアービタへ伝達する
信号線(REQ3)、114はアービタからのバス使用
権承認をバス接続デバイス3番へ伝達する信号線(GN
T3)、115はバス接続デバイス3番の転送予定デー
タサイクル数をアービタへ伝達する6ビットのデータパ
スである(Data_Cycles3)。
【0014】図1は本発明によるバスシステムのブロッ
ク図である。バスシステムは一般にプロセッサ・メモリ
・各種入出力システム等の複数の接続デバイスを共通バ
スで接続することによって構成される。本実施例では共
通バス線としてアドレス/データ多重化バス101、コ
ントロールバス102を定義している。
【0015】バス使用権の要求104,107,11
0,113と承認105,108,111,114の信
号線は、各接続デバイス2,4,5,6とバスアービタ
1との間で1対1に接続される。
【0016】また、本発明によるバスシステムの特徴で
ある転送予定データサイクル数の通知線106,10
9,112,115も、各接続デバイスとバスアービタ
との間で1対1に接続される。本実施例では、この転送
予定データサイクル数をアービタへ通知するためにパラ
レルなデータパスを使用しているが、このデータサイク
ル数をシリアル転送で通知する方法によって信号線を削
減することも可能である。
【0017】また、本実施例では、この転送予定データ
サイクル数通知線をバス接続デバイスからバスアービタ
への単方向の通知線としているが、これをデバイス・ア
ービタ間の双方向の通信線として、転送予定データサイ
クル数以外にも様々な情報をやり取りすることも可能で
ある。
【0018】本発明によるバスアービタは、スループッ
トをできるだけ高めるようにバスを制御するスループッ
ト重視モードと、平均レイテンシ・平均アクセス所要時
間をできるだけ低く抑えるようにバスを制御するレイテ
ンシ重視モードの二つの動作モードを持つ。アービタが
レイテンシ重視モードに設定されている場合には、各接
続デバイスからバス使用権要求と同時に通知される転送
予定データサイクル数を集計し、平均レイテンシ・平均
アクセス所要時間がもっとも低くなるようにバス使用権
の調停を行う。
【0019】次に、図2を用いて、本発明によるバスア
ービタがレイテンシ重視モードで動作するときに、バス
システムの動的制御のために参照するレイテンシテーブ
ルについて説明する。
【0020】図2は、本発明によるバスシステムのアー
ビタに格納される、バースト長をパラメータとしたスル
ープットと平均レイテンシとの関係を表すテーブルの例
である。以下、図2のテーブルの作成方法について説明
する。
【0021】起動時に、まずバースト長を1とし、各バ
ス接続デバイスに命令して、あるバス要求間隔のときの
スループットと発生したバスアクセス全部の平均レイテ
ンシを算出する。同様に、いくつかの異なるバス要求間
隔でスループットと平均レイテンシの関係を記録し、参
照テーブルを作成する。以上の作業をバースト長1,
2,4,8,16,32,64サイクルについて行う。
これにより、バースト長をパラメータとしたスループッ
トと平均レイテンシとの関係がわかるので、このデータ
転送性能特性をもとにしてバスの動的制御を行うことが
できる。
【0022】次に、図3から図6を用いて本実施例にお
けるバスシステムの具体的なデータ転送動作例について
説明する。
【0023】まず、図3と図4を用いて、アービタの動
作モードがスループット重視モードに設定されている場
合の動作例について説明する。
【0024】図3は本実施例におけるバスシステムの具
体的なデータ転送動作を示すタイムチャートである。以
下、図3のタイムチャート例に従って、バスシステムの
動作について説明する。
【0025】なお、アービタのバス使用権調停アルゴリ
ズムにはラウンドロビンを採用する。これには他のアル
ゴリズムを採用してもよい。
【0026】図3に示す例では、接続デバイスが要求す
る転送サイクルがそのまま認められ、データ転送が行わ
れている。
【0027】まず、クロックエッジ0でデバイス0番か
らバス使用権要求が発生し、同時に4サイクルのバース
ト転送を行う予定であることをアービタへ通知する。ア
ービタではこれを受け、他にバス使用権を要求している
デバイスがないため、次のクロックエッジ1でデバイス
0番に対してバス使用権承認を通知する。そこでデバイ
ス0番は、クロックエッジ2からバースト長4のライト
サイクルを実行する。
【0028】同様に、デバイス1番、2番、3番の順に
バス使用権要求が発生し、その順番でバス使用権が承認
され、データ転送が行われる。
【0029】ここで、本実施例のバスシステムではスプ
リット転送方式を採用しており、リードアクセスでアド
レスサイクルのみのリード要求サイクルと、その要求に
対する応答としてデータサイクルのみから構成されるリ
ード応答サイクルを分離することができる。
【0030】クロックエッジ2とクロックエッジ6で発
生したバス使用権要求で、転送予定データサイクル数が
0となっているのは、デバイスが予定しているアクセス
種類がアドレスサイクルのみから構成されるリード要求
アクセスであることを表している。
【0031】図3のバス動作例では、アービタの動作モ
ードはスループット重視モードになっているので、スル
ープットをできるだけ高めるようにバス使用権の調停・
承認を行っている。
【0032】次に、図4に示されているタイムチャート
の例を元に、バス動作について説明する。
【0033】図4では、発生するアクセス種類がバース
ト長8サイクルのライトバースト転送とリード要求の二
つである動作例を示している。
【0034】図4に示す例でも、接続デバイスが要求す
る転送サイクルがそのまま認められ、データ転送が行わ
れている。
【0035】まず、クロックエッジ0でデバイス0番か
らバス使用権要求が発生し、同時に8サイクルのバース
ト転送を行う予定であることをアービタへ通知する。ア
ービタではこれを受け、他にバス使用権を要求している
デバイスがないため、次のクロックエッジ1でデバイス
0番に対してバス使用権承認を通知する。そこでデバイ
ス0番は、クロックエッジ2からバースト長8のライト
サイクルを実行する。
【0036】同様に、デバイス1番、2番、3番の順に
バス使用権要求が発生し、その順番でバス使用権が承認
され、データ転送が行われる。
【0037】この図4のバス動作例でも、アービタの動
作モードはスループット重視モードになっているので、
スループットをできるだけ高めるようにバス使用権の調
停、承認を行っている。
【0038】次に、図5と図6を用いて、アービタの動
作モードがレイテンシ重視モードに設定されている場合
の動作例について説明する。例は、発生するアクセス種
類がバースト長8サイクルと4サイクルのライトバース
ト転送とリード要求の二つの場合を取り上げる。
【0039】本発明によるバス制御方式によって、従来
行われてきた方式に比べてデータ転送性能を向上させる
ことができる。
【0040】なお、本実施例ではバスのデータ転送性能
を表す数値として、平均レイテンシ・平均アクセス所要
時間の二つの値を用いる。
【0041】また、以下の議論では、バスの1クロック
サイクルを20ns(周波数50MHz)、バス幅を8
バイトと仮定する。
【0042】まず、図5を用いて、従来のバス制御方式
によるバス動作例を説明する。
【0043】図5に示されるように、従来のバス制御方
式では、デバイスからのバス使用権要求をもとにアービ
タが調停を行いバス使用権を承認していた。
【0044】図5の従来例で、平均レイテンシは130
ns・平均アクセス所要時間は190nsとなる。
【0045】次に、本発明によるバス制御方式で、アー
ビタがレイテンシ重視モードに設定されている場合、ど
のようにバス動作が行われるかについて説明する。
【0046】図6に、本発明によるバス制御方式でのバ
ス動作例を説明する。
【0047】図6で、バス使用権要求発生は図5と同じ
タイミングで発生している。
【0048】まず、クロックエッジ0でデバイス0番か
らバス使用権要求が発生し、同時に8サイクルのバース
ト転送を行う予定であることをアービタへ通知する。ア
ービタではこれを受け、他にバス使用権を要求している
デバイスがないため、次のクロックエッジ1でデバイス
0番に対してバス使用権承認を通知する。そこでデバイ
ス0番は、クロックエッジ2からバーストライトサイク
ルを実行する。ここまでは図5の従来例と同じ動作を行
う。
【0049】次に、デバイス0番がバーストライトサイ
クルを行っている間に、クロックエッジ4でデバイス1
番からリード要求アクセスのバス使用権要求が発生す
る。本発明のバス制御方式では、アービタでは転送予定
データサイクル数情報を元にスループットを予想し、図
2に示したようなレイテンシテーブルを参照して、その
予想スループットで平均レイテンシ・平均アクセス所要
時間ができるだけ小さくなるバースト長を算出する。
【0050】このような処理の結果、図6の例では、バ
ースト長4サイクルのほうが平均レイテンシがより小さ
くなることがわかったので、デバイス0番のバス使用を
いったん中断させ、デバイス1番にバスアクセスを行わ
せている。
【0051】次に、デバイス1番のバスアクセス中に、
デバイス2番からバースト長4サイクルの使用権要求が
発生する。これを受けてアービタは、再び、レイテンシ
テーブルを参照して、デバイス2番に先にバスアクセス
を行わせた方が平均レイテンシが小さくなると判断す
る。そこで、デバイス1番のバスアクセス終了後、デバ
イス0番に対するバスアクセス処理再開を延期させ、デ
バイス2番のバスアクセスを許可する。
【0052】次に、デバイス2番のバスアクセス中に、
デバイス3番からリード要求アクセスの使用権要求が発
生する。これを受けてアービタは、再度、レイテンシテ
ーブルを参照して、デバイス3番に先にバスアクセスを
行わせた方が平均レイテンシが小さくなると判断し、デ
バイス2番のバスアクセス終了後、デバイス0番に対す
るバスアクセス処理再開を延期させ、デバイス3番のバ
スアクセスを許可する。
【0053】そして、デバイス3番のバスアクセスが終
了した後、延期していたデバイス0番のバースト転送を
再開させる。
【0054】以上のようなバス制御を行う結果、本実施
例では平均レイテンシは70ns・平均アクセス所要時
間は185nsとなり、どちらの値も従来制御方式に比
べ改善することができる。特に平均レイテンシは、従来
方式に比べて46%も向上している。
【0055】以上に説明したような、本実施例における
バス制御方式についてまとめたものを、図7のフローチ
ャートに示す。
【0056】以上のように、アービタにスループット重
視モード・レイテンシ重視モードの二つの動作モードを
を持たせ、アービタがバス全体のバス使用権要求状況を
把握して動的にバスを制御することにより、情報処理装
置の使用用途に適したデータ転送性能を持つバスシステ
ムを実現できる。
【0057】
【発明の効果】本発明では、各バス接続デバイスはアー
ビタへのバス使用権要求と同時に、アービタへ1対1に
接続した信号線を用いて転送予定データ量を通知するよ
うにする。これにより、近い将来のバストラフィックを
先読みした上で、最適なバス使用権の調停を行うことが
可能になる。
【0058】この転送予定データ量の通知方法には、パ
ラレル転送またはシリアル転送のいずれかを使用する。
パラレル転送方式を用いた場合には制御が簡略化でき、
またシリアル転送方式を用いた場合には信号線の本数を
削減できる。
【0059】また、アービタにスループット重視モード
・レイテンシ重視モードの二つの動作モードを設定でき
る機能を加える。アービタは、バスの性能特性をモニタ
して、バースト長をパラメータとしたスループットと平
均レイテンシの対応テーブルを作成・記憶しておく。そ
して、レイテンシ重視モードに設定されている場合は、
アービタは各デバイスの転送予定データ量の集計・レイ
テンシテーブルの参照を行い、できるだけ平均レイテン
シ・平均アクセス所要時間が小さくなるように、バス使
用権を要求しているデバイスに対してバス使用権の承認
を与えるというように動的にバスを制御する。また、ア
ービタは必要に応じて、平均レイテンシが最も小さい値
になるように、各接続デバイスに許可する転送データ量
を動的に変えることができるようにする。これらのこと
により、マルチメディアサーバ等のように応答速度が重
視される用途の場合には平均レイテンシ・平均アクセス
所要時間をできるだけ低く抑え、ファイルサーバ等のよ
うに高スループットが要求される用途の場合にはできる
だけスループットを高めるというように、情報処理装置
の使用用途に応じた柔軟なバス制御が可能になる。
【図面の簡単な説明】
【図1】本発明の一実施例のバスシステムのブロック
図。
【図2】レイテンシテーブルの一例の説明図。
【図3】本発明の一実施例のタイムチャート。
【図4】本発明の第二実施例のタイムチャート。
【図5】従来のタイムチャート。
【図6】本発明の第三実施例のタイムチャート。
【図7】バス制御のフローチャート。
【符号の説明】
1…アービタ、 3…クロックジェネレータ。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】情報処理装置に用いられるバスシステムで
    あって、バス使用権の調停を行うアービタと複数個の接
    続デバイスとから構成され、前記接続デバイスは前記ア
    ービタにバス使用権の要求の発生と転送を予定するデー
    タ量を通知する手段を有し、前記アービタは前記接続デ
    バイスから通知された情報に基づいて、指定されたアル
    ゴリズムでバス使用権の制御を行うことを特徴とするバ
    スシステム。
  2. 【請求項2】請求項1において、前記転送予定データ量
    を通知する手段としてn本の信号線を用い、パラレル通
    信を行うバスシステム。
  3. 【請求項3】請求項1において、前記転送予定データ量
    を通知する手段として1本の信号線を用い、シリアル通
    信を行うバスシステム。
  4. 【請求項4】請求項1において、前記各接続デバイスに
    対して様々なバス使用権要求発生間隔と転送データ量を
    設定してバスアクセスを発生させ、バスのデータ転送性
    能を測定して、その結果をテーブル化して記憶する機能
    を有するアービタ。
  5. 【請求項5】請求項4において、前記バス使用権要求発
    生間隔と転送データ量に応じて自動的にバスアクセスを
    発生する機能を有するバス接続デバイス。
  6. 【請求項6】請求項4において、動作モードとしてバス
    のデータ転送速度をできるだけ高めるようにバス制御を
    行うスループット重視モードと、接続デバイスがバス使
    用権を要求してから実際にデータ転送を開始するまでの
    レイテンシの平均値である平均レイテンシと、接続デバ
    イスがバス使用権を要求してからデータ転送が終了する
    までに要するアクセス所要時間の平均値である平均アク
    セス所要時間とをできるだけ小さくするようにバス制御
    を行うレイテンシ重視モードの二つの動作モードを有す
    るアービタ。
  7. 【請求項7】請求項6において、前記レイテンシ重視モ
    ードで動作する場合には、前記各接続デバイスから通知
    された転送予定データ量をもとに、テーブル化したバス
    性能情報を参照して、平均レイテンシ・平均アクセス所
    要時間をできるだけ小さくするように、バス使用権の承
    認と転送データ量の制御を動的に行うアービタ。
  8. 【請求項8】請求項7において、前記各接続デバイスで
    発生したバス使用権要求を入力する入力信号線と、前記
    各接続デバイスの転送予定データ量を入力する入力信号
    線と、前記各接続デバイスにバス使用権許可を通知する
    出力信号線と、アドレス線・データ線・クロック線・バ
    ス制御線等の共通バス線信号の入出力を行う入出力信号
    線を有するアービタ。
  9. 【請求項9】請求項5において、前記アービタへバス使
    用権要求発生を通知する出力信号線と、前記アービタへ
    転送予定データ量を通知する出力信号線と、前記アービ
    タからのバス使用権許可通知を入力する入力信号線と、
    アドレス線・データ線・クロック線・バス制御線等の共
    通バス線信号の入出力を行う入出力信号線を有する接続
    デバイス。
JP28310594A 1994-11-17 1994-11-17 バスシステム Pending JPH08147238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28310594A JPH08147238A (ja) 1994-11-17 1994-11-17 バスシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28310594A JPH08147238A (ja) 1994-11-17 1994-11-17 バスシステム

Publications (1)

Publication Number Publication Date
JPH08147238A true JPH08147238A (ja) 1996-06-07

Family

ID=17661288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28310594A Pending JPH08147238A (ja) 1994-11-17 1994-11-17 バスシステム

Country Status (1)

Country Link
JP (1) JPH08147238A (ja)

Similar Documents

Publication Publication Date Title
US6032211A (en) Method of mode control in a bus optimized for personal computer data traffic
EP1403773B1 (en) Resource management device
US5572686A (en) Bus arbitration scheme with priority switching and timer
US7467245B2 (en) PCI arbiter
US5121487A (en) High speed bus with virtual memory data transfer capability using virtual address/data lines
JP4457168B2 (ja) 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム
US6701399B1 (en) Priority mechanism for scheduling isochronous and asynchronous transactions on a shared bus
KR20000053380A (ko) 다양한 기능 모듈 접속용 포트 매니저 제어기
US7171509B2 (en) Method and apparatus for host messaging unit for Peripheral Component Interconnect busmaster devices
US6598104B1 (en) Smart retry system that reduces wasted bus transactions associated with master retries
KR100847366B1 (ko) 컴퓨터 시스템에서 다중-레벨 인터럽트 방식을 구현하기위한 시스템 및 방법
KR930002787B1 (ko) 주변 제어기와 어댑터 인터페이스
US5649209A (en) Bus coupling information processing system for multiple access to system bus
US4896266A (en) Bus activity sequence controller
WO2003040936A1 (en) System and method for managing priorities in a pci bus system
KR100708096B1 (ko) 버스 시스템 및 그 실행 순서 조정방법
JP2004334552A (ja) バス接続回路及びバス接続システム
JPH0728758A (ja) ダイナミックタイムループ調停及び装置
US6199132B1 (en) Communication link with isochronous and asynchronous priority modes
US6748505B1 (en) Efficient system bus architecture for memory and register transfers
US6804736B2 (en) Bus access arbitration based on workload
US6826644B1 (en) Peripheral component interconnect arbiter implementation with dynamic priority scheme
EP1238342B1 (en) Apparatus for memory resource arbitration based on dedicated time slot allocation
JP2004246862A (ja) リソース管理装置
JPH09185580A (ja) バスシステム