JPH08140094A - 動きベクトル探索装置 - Google Patents
動きベクトル探索装置Info
- Publication number
- JPH08140094A JPH08140094A JP27670494A JP27670494A JPH08140094A JP H08140094 A JPH08140094 A JP H08140094A JP 27670494 A JP27670494 A JP 27670494A JP 27670494 A JP27670494 A JP 27670494A JP H08140094 A JPH08140094 A JP H08140094A
- Authority
- JP
- Japan
- Prior art keywords
- motion vector
- search
- processor element
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/144—Movement detection
- H04N5/145—Movement estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/523—Motion estimation or motion compensation with sub-pixel accuracy
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 プロセッサエレメントの数を減らしても広い
範囲の動きベクトル探索を可能とする。 【構成】 前符号化画像と現画像との間のディストーシ
ョンを複数個のプロセッサエレメントＰＥにより算出す
る動きベクトル探索装置において、ディストーションを
演算するプロセッサエレメントＰＥとＰＥの間に、サー
チウィンドウの画素値を記憶する中間レジスタＩＰを配
置して、プロセッサエレメントＰＥのサーチウィンドウ
内の画素に対する密度を少なくして配置した構成を特徴
としている。
範囲の動きベクトル探索を可能とする。 【構成】 前符号化画像と現画像との間のディストーシ
ョンを複数個のプロセッサエレメントＰＥにより算出す
る動きベクトル探索装置において、ディストーションを
演算するプロセッサエレメントＰＥとＰＥの間に、サー
チウィンドウの画素値を記憶する中間レジスタＩＰを配
置して、プロセッサエレメントＰＥのサーチウィンドウ
内の画素に対する密度を少なくして配置した構成を特徴
としている。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル動画像の圧
縮における動き補償予測符号化装置に適用する動きベク
トル探索装置に関する。
縮における動き補償予測符号化装置に適用する動きベク
トル探索装置に関する。
【０００２】
【従来の技術】図１２にはディジタル動画像のデータ量
を圧縮するために用いるフレーム間予測の概念が示さ
れ、同図（ａ）には、前符号化画像Ａ（ｔ＝ｔ０）から
（ｃ）に示す現符号化画像Ｃ（ｔ＝ｔ１）を予測してい
る。前符号化画像Ａから現画像を直接予測するフレーム
間予測と、動きベクトルを用いた前符号化画像Ａの平行
移動画像から現画像を予測する動き補償フレーム間予測
がある。この動き補償フレーム間予測では、同図（ｂ）
に示すように、破線で示した位置の前符号化画像Ａか
ら、実線で示した現符号化画像Ｃの位置を予測し動きベ
クトルＭＶを得て、この動きベクトルＭＶを用いて予測
を行い、（ｃ）に示す現符号化画像Ｃを得ている。この
動き補償フレーム間予測を用いることによって、フレー
ム間予測のみに比べて一般にそのデータ量を大幅に圧縮
できる。
を圧縮するために用いるフレーム間予測の概念が示さ
れ、同図（ａ）には、前符号化画像Ａ（ｔ＝ｔ０）から
（ｃ）に示す現符号化画像Ｃ（ｔ＝ｔ１）を予測してい
る。前符号化画像Ａから現画像を直接予測するフレーム
間予測と、動きベクトルを用いた前符号化画像Ａの平行
移動画像から現画像を予測する動き補償フレーム間予測
がある。この動き補償フレーム間予測では、同図（ｂ）
に示すように、破線で示した位置の前符号化画像Ａか
ら、実線で示した現符号化画像Ｃの位置を予測し動きベ
クトルＭＶを得て、この動きベクトルＭＶを用いて予測
を行い、（ｃ）に示す現符号化画像Ｃを得ている。この
動き補償フレーム間予測を用いることによって、フレー
ム間予測のみに比べて一般にそのデータ量を大幅に圧縮
できる。
【０００３】動画像を圧縮して符号化する国際標準方式
であるＩＴＵ−Ｔ Ｈ．２６１のような動き補償予測符
号化装置では、図１３のように入力される現画像Ｂを、
まずブロック状に分割し、各ブロックに対し前符号化画
像Ａ中からの平行移動量を計算し、この移動量を動きベ
クトルＭＶとして符号化し、この動きベクトルＭＶで示
された位置にある前符号化画像Ａのブロックと現画像Ｂ
のブロックとの差分を符号化することにより圧縮効率を
高めている。
であるＩＴＵ−Ｔ Ｈ．２６１のような動き補償予測符
号化装置では、図１３のように入力される現画像Ｂを、
まずブロック状に分割し、各ブロックに対し前符号化画
像Ａ中からの平行移動量を計算し、この移動量を動きベ
クトルＭＶとして符号化し、この動きベクトルＭＶで示
された位置にある前符号化画像Ａのブロックと現画像Ｂ
のブロックとの差分を符号化することにより圧縮効率を
高めている。
【０００４】さらに、国際標準方式であるＩＳＯ／ＩＥ
Ｃ １１１７２−２と暫定標準方式ＩＳＯ／ＩＥＣ １
３８１８−２（以下、ＭＰＥＧと呼ぶ）では、上記方式
に加えて、図１４に示すように、前符号化画像Ａ（図１
３）の整数画素ｂ０，０、ｂ０，１、ｂ１，０、ｂ１，
１から１／２画素精度Ｈｈ，Ｈｄ，Ｈｖを得てから１／
２画素精度の画像を生成し、これに対し動きベクトルＭ
Ｖを探索することにより、さらに予測精度を高めてい
る。
Ｃ １１１７２−２と暫定標準方式ＩＳＯ／ＩＥＣ １
３８１８−２（以下、ＭＰＥＧと呼ぶ）では、上記方式
に加えて、図１４に示すように、前符号化画像Ａ（図１
３）の整数画素ｂ０，０、ｂ０，１、ｂ１，０、ｂ１，
１から１／２画素精度Ｈｈ，Ｈｄ，Ｈｖを得てから１／
２画素精度の画像を生成し、これに対し動きベクトルＭ
Ｖを探索することにより、さらに予測精度を高めてい
る。
【０００５】この動きベクトルＭＶを検出する手法に
は、多くの技術が存在するが、その中で最も一般的な方
法は、連続するフレーム間のある大きさの画素ブロック
毎の処理を基本としたものであり、ブロック・マッチン
グ法と呼ばれている。
は、多くの技術が存在するが、その中で最も一般的な方
法は、連続するフレーム間のある大きさの画素ブロック
毎の処理を基本としたものであり、ブロック・マッチン
グ法と呼ばれている。
【０００６】ブロックマッチング法では、図１３に示す
現画像Ｂにおける参照ブロック（現符号化ブロックＢ
Ｐ）は前符号化画像ＡのサーチウィンドウＷに囲まれた
領域に含まれる同じ大きさの候補ブロック（予測ブロッ
クＢＢ）との算術演算結果同士の算術的比較により探索
される。そのフレーム間の比較に使用する算術演算結果
は、ディストーションと呼ばれ、２つのブロックの類似
性の単位として使用される。最も小さいディストーショ
ン値を持つ候補ブロックＢＢは最良のマッチングを示す
ものであり、それを参照ブロックＢＰと関連づける動き
ベクトルＭＶとにより、動き予測を行う。探索するサー
チウィンドウＷ内に含まれる可能な全てのブロックが参
照ブロックと逐次比較されるとき、このプロセスは全点
探索法（フル・サーチ・ブロック・マッチング法）と呼
ばれる。
現画像Ｂにおける参照ブロック（現符号化ブロックＢ
Ｐ）は前符号化画像ＡのサーチウィンドウＷに囲まれた
領域に含まれる同じ大きさの候補ブロック（予測ブロッ
クＢＢ）との算術演算結果同士の算術的比較により探索
される。そのフレーム間の比較に使用する算術演算結果
は、ディストーションと呼ばれ、２つのブロックの類似
性の単位として使用される。最も小さいディストーショ
ン値を持つ候補ブロックＢＢは最良のマッチングを示す
ものであり、それを参照ブロックＢＰと関連づける動き
ベクトルＭＶとにより、動き予測を行う。探索するサー
チウィンドウＷ内に含まれる可能な全てのブロックが参
照ブロックと逐次比較されるとき、このプロセスは全点
探索法（フル・サーチ・ブロック・マッチング法）と呼
ばれる。
【０００７】図１５には、ブロック・マッチング法にお
けるブロックの関係が示されている。同図（ａ）は、探
索領域Ｅ（ｘ；０〜Ｋ−Ｍ，ｙ；０〜Ｈ−Ｎ）に対する
サーチウィンドウＷ（ｘ；０〜Ｋ−１，ｙ；０〜Ｈ−
１）と現符号化ブロックＢＰ（水平サイズ；Ｍ，垂直サ
イズ；Ｎ）の関係が示され、同図（ｂ）には、サーチウ
ィンドウＷ内の候補ブロックＢＢの画素の位置と現符号
化ブロックＢＰの画素の位置の関係が示されている。
けるブロックの関係が示されている。同図（ａ）は、探
索領域Ｅ（ｘ；０〜Ｋ−Ｍ，ｙ；０〜Ｈ−Ｎ）に対する
サーチウィンドウＷ（ｘ；０〜Ｋ−１，ｙ；０〜Ｈ−
１）と現符号化ブロックＢＰ（水平サイズ；Ｍ，垂直サ
イズ；Ｎ）の関係が示され、同図（ｂ）には、サーチウ
ィンドウＷ内の候補ブロックＢＢの画素の位置と現符号
化ブロックＢＰの画素の位置の関係が示されている。
【０００８】図１５では、（ｂ）の現符号化ブロックＢ
Ｐの画素位置ａと、（ｂ）のサーチウィンドウ内に破線
で示す候補ブロックＢＢの画素位置ｂによるブロック間
累積誤差値であるディストーションＤ（ｋ，ｈ）は、下
記のように表される。
Ｐの画素位置ａと、（ｂ）のサーチウィンドウ内に破線
で示す候補ブロックＢＢの画素位置ｂによるブロック間
累積誤差値であるディストーションＤ（ｋ，ｈ）は、下
記のように表される。
【０００９】
【数１】 ただし、ａ，ｂはそれぞれＢＰ，ＢＢ内の画素値であ
り、最初のΣはｍ＝０からＭ−１までの加算を表し、次
のΣはｎ＝０からＮ−１までの加算を表している。‖‖
は、ディストーションを演算するためのノルムを示して
おり、ｄ（ｋ，ｈ）は局所ディストーションを示してい
る。このノルム演算の内、絶対値演算と２乗演算が最も
一般的に使用される。その中で誤差絶対値和は、その計
算の複雑さと効率の点で、良いトレードオフを提供する
から最も頻繁に用いられる。
り、最初のΣはｍ＝０からＭ−１までの加算を表し、次
のΣはｎ＝０からＮ−１までの加算を表している。‖‖
は、ディストーションを演算するためのノルムを示して
おり、ｄ（ｋ，ｈ）は局所ディストーションを示してい
る。このノルム演算の内、絶対値演算と２乗演算が最も
一般的に使用される。その中で誤差絶対値和は、その計
算の複雑さと効率の点で、良いトレードオフを提供する
から最も頻繁に用いられる。
【００１０】全点探索法の場合、このディストーション
を探索領域Ｅ（ｘ；０〜Ｋ−Ｍ，ｙ；０〜Ｈ−Ｎ）の全
ての点で算出し、その中から一番小さい値を持つ点を動
きベクトルＭＶとする。
を探索領域Ｅ（ｘ；０〜Ｋ−Ｍ，ｙ；０〜Ｈ−Ｎ）の全
ての点で算出し、その中から一番小さい値を持つ点を動
きベクトルＭＶとする。
【００１１】この全点探索法を使用する従来例として特
開平２−２８３１７０号公報がある。これは、従来例と
して、図１６に示してある。この従来例では、探索領域
分の個数のプロセッサエレメントＰＥが必要となる。ま
た、プロセッサエレメントＰＥを時分割して使用するこ
とにより減らすことが可能であるが、処理速度の制約が
発生する。
開平２−２８３１７０号公報がある。これは、従来例と
して、図１６に示してある。この従来例では、探索領域
分の個数のプロセッサエレメントＰＥが必要となる。ま
た、プロセッサエレメントＰＥを時分割して使用するこ
とにより減らすことが可能であるが、処理速度の制約が
発生する。
【００１２】図１７は、図１６で実行される動きベクト
ル探索におけるサーチエリアのデータと符号化ブロック
（テンプレート）の関係を示している。図中のａ０，
０、ａ１，０、・・・はテンプレートＴＰ内の整数画
素、ｂ０，０、ｂ１，０、・・・はサーチウィンドウＷ
内の整数画素を示す。ここで表記ａｘ，ｙおよびｂｘ，
ｙは、ａ（ｘ，ｙ）およびｂ（ｘ，ｙ）と同じものであ
る。この例ではテンプレートサイズが水平方向，垂直方
向とも２画素を、また探索範囲は水平方向，垂直方向と
も−１〜＋１画素の整数画素精度を使用しているが、こ
れらのサイズは本質的に重要ではない。
ル探索におけるサーチエリアのデータと符号化ブロック
（テンプレート）の関係を示している。図中のａ０，
０、ａ１，０、・・・はテンプレートＴＰ内の整数画
素、ｂ０，０、ｂ１，０、・・・はサーチウィンドウＷ
内の整数画素を示す。ここで表記ａｘ，ｙおよびｂｘ，
ｙは、ａ（ｘ，ｙ）およびｂ（ｘ，ｙ）と同じものであ
る。この例ではテンプレートサイズが水平方向，垂直方
向とも２画素を、また探索範囲は水平方向，垂直方向と
も−１〜＋１画素の整数画素精度を使用しているが、こ
れらのサイズは本質的に重要ではない。
【００１３】
【発明が解決しようとする課題】従来の全点探索法をシ
ストリックアレー構成で実現した場合、探索領域は各点
毎にプロセッサエレメントが必要となり、回路規模が大
きくなってしまう。
ストリックアレー構成で実現した場合、探索領域は各点
毎にプロセッサエレメントが必要となり、回路規模が大
きくなってしまう。
【００１４】また、動き補償予測符号化時に誤った動き
ベクトルは、多くの符号量を発生してしまい圧縮効率が
大きく低下してしまう。一般に動画像では解像度が高く
なると動き補償範囲が広くなり、全点探索法では回路規
模がぼう大になり、実現が難しかった。この全点探索法
に対して、探索点を分散させて探索点を削減して演算量
を減らす試みが行われてきたが、従来構成の探索装置で
は並列処理をうまく行うことができなかった。このた
め、処理時間が長く必要であるという欠点があった。
ベクトルは、多くの符号量を発生してしまい圧縮効率が
大きく低下してしまう。一般に動画像では解像度が高く
なると動き補償範囲が広くなり、全点探索法では回路規
模がぼう大になり、実現が難しかった。この全点探索法
に対して、探索点を分散させて探索点を削減して演算量
を減らす試みが行われてきたが、従来構成の探索装置で
は並列処理をうまく行うことができなかった。このた
め、処理時間が長く必要であるという欠点があった。
【００１５】
【課題を解決するための手段】本発明にかかる動きベク
トル探索装置は、前符号化画像と現画像との間のディス
トーションを複数個のプロセッサエレメントにより算出
し、符号化ブロックを予測するための動きベクトルを探
索する動きベクトル探索装置において、ディストーショ
ンを演算する前記プロセッサエレメントとプロセッサエ
レメントの間にサーチウィンドウの画素値を記憶する中
間レジスタを配置してプロセッサエレメントのサーチウ
インド内の画素に対する密度を少なくして配置したもの
である。
トル探索装置は、前符号化画像と現画像との間のディス
トーションを複数個のプロセッサエレメントにより算出
し、符号化ブロックを予測するための動きベクトルを探
索する動きベクトル探索装置において、ディストーショ
ンを演算する前記プロセッサエレメントとプロセッサエ
レメントの間にサーチウィンドウの画素値を記憶する中
間レジスタを配置してプロセッサエレメントのサーチウ
インド内の画素に対する密度を少なくして配置したもの
である。
【００１６】また、各位置におけるプロセッサエレメン
トを時分割で共有する共有手段を有するものである。
トを時分割で共有する共有手段を有するものである。
【００１７】さらに、各プロセッサエレメント間に配置
する中間レジスタを均等に配置または探索位置に対応し
て個数を調整して配置したものである。
する中間レジスタを均等に配置または探索位置に対応し
て個数を調整して配置したものである。
【００１８】
【作用】本発明においては、各プロセッサエレメントの
間に、中間レジスタを配置することで、サーチエリアを
広くしても、ハードウェア量の増加を抑え、全点探索法
に近い性能を達成することが可能となった。
間に、中間レジスタを配置することで、サーチエリアを
広くしても、ハードウェア量の増加を抑え、全点探索法
に近い性能を達成することが可能となった。
【００１９】また、各プロセッサエレメントと中間レジ
スタを使用したシストリックアレー構造により、分散型
の探索においても並列処理が可能となった。
スタを使用したシストリックアレー構造により、分散型
の探索においても並列処理が可能となった。
【００２０】
【実施例】図１は、本発明の一実施例の構成を示すブロ
ック図である。ここで、ＴＩＭ，ＭＶＤ，ＳＲ，ＰＥ，
ＩＲ等は図１６に示されたものと同様の機能のものであ
る。
ック図である。ここで、ＴＩＭ，ＭＶＤ，ＳＲ，ＰＥ，
ＩＲ等は図１６に示されたものと同様の機能のものであ
る。
【００２１】図２は、本実施例でのサーチウィンドウＷ
のデータと符号化ブロック（テンプレートＴＰ）の関係
を示している。本実施例では、テンプレートサイズが水
平方向、垂直方向とも２画素を、また、サーチウィンド
ウＷは水平方向、垂直方向ともに６画素の探索を行って
いるが、本発明ではこれらのサイズは本質的に重要では
ない。
のデータと符号化ブロック（テンプレートＴＰ）の関係
を示している。本実施例では、テンプレートサイズが水
平方向、垂直方向とも２画素を、また、サーチウィンド
ウＷは水平方向、垂直方向ともに６画素の探索を行って
いるが、本発明ではこれらのサイズは本質的に重要では
ない。
【００２２】図１では、サーチエリアのデータはサーチ
ウィンドウデータ入力線Ｓ０，Ｓ１及びＳ２から入力さ
れ、またテンプレートデータは現符号化ブロック入力線
Ｒから入力される。ＭＶは動きベクトルを表し、Ｍｉｎ
Ｄｉｓはの動きベクトルＭＶの最小ディストーションを
示す。
ウィンドウデータ入力線Ｓ０，Ｓ１及びＳ２から入力さ
れ、またテンプレートデータは現符号化ブロック入力線
Ｒから入力される。ＭＶは動きベクトルを表し、Ｍｉｎ
Ｄｉｓはの動きベクトルＭＶの最小ディストーションを
示す。
【００２３】さらに、ＩＲはサーチエリアのデータをス
キャン変換する入力レジスタで、Ｄフリップフロップに
より構成される。サーチエリアのデータを入力するとき
に正しい順番でプロセッサエレメントＰＥに送信される
ようにデータをそろえる。ＰＥはディストーションを算
出する演算を行うプロセッサエレメントで、探索範囲の
各位置に応じたディストーションを求める。ＳＲはサー
チエリアのデータが上下にスキャンするときの探索範囲
からあふれた部分を保持するためのサイドレジスタであ
り、ＩＰは中間レジスタで、Ｄフリップフロップまたは
メモリにより構成され、サーチウィンドウＷのデータを
保持する。ＴＩＭは全体のタイミングを制御し、動きベ
クトル検出部ＭＶＤは、図５の最小ディストーション検
出部と図６の動きベクトル算出部により構成される。Ｍ
ＶＤは前記プロセッサエレメントＰＥ部で求まった各動
きベクトル点でのディストーションの中から最小のもの
を見つけだしそのタイミングから動きベクトルを算出す
る。
キャン変換する入力レジスタで、Ｄフリップフロップに
より構成される。サーチエリアのデータを入力するとき
に正しい順番でプロセッサエレメントＰＥに送信される
ようにデータをそろえる。ＰＥはディストーションを算
出する演算を行うプロセッサエレメントで、探索範囲の
各位置に応じたディストーションを求める。ＳＲはサー
チエリアのデータが上下にスキャンするときの探索範囲
からあふれた部分を保持するためのサイドレジスタであ
り、ＩＰは中間レジスタで、Ｄフリップフロップまたは
メモリにより構成され、サーチウィンドウＷのデータを
保持する。ＴＩＭは全体のタイミングを制御し、動きベ
クトル検出部ＭＶＤは、図５の最小ディストーション検
出部と図６の動きベクトル算出部により構成される。Ｍ
ＶＤは前記プロセッサエレメントＰＥ部で求まった各動
きベクトル点でのディストーションの中から最小のもの
を見つけだしそのタイミングから動きベクトルを算出す
る。
【００２４】ここで、入力レジスタＩＲはＤフリップフ
ロップで構成される。また、本発明で使用される中間レ
ジスタＩＰはＤフリップフロップまたはメモリで構成さ
れる。
ロップで構成される。また、本発明で使用される中間レ
ジスタＩＰはＤフリップフロップまたはメモリで構成さ
れる。
【００２５】図２は、本発明の一実施例におけるサーチ
ウィンドウと探索領域を示した図で、Ｗはサーチウィン
ドウ、ＴＰはテンプレートであり、それぞれサーチウィ
ンドウＷが水平方向６画素、垂直方向６画素で、探索領
域は水平方向５点中３点、垂直方向５点中３点の動きベ
クトル探索が可能となっている。また、テンプレートＴ
Ｐのサイズは水平方向、垂直方向ともに２画素である。
ウィンドウと探索領域を示した図で、Ｗはサーチウィン
ドウ、ＴＰはテンプレートであり、それぞれサーチウィ
ンドウＷが水平方向６画素、垂直方向６画素で、探索領
域は水平方向５点中３点、垂直方向５点中３点の動きベ
クトル探索が可能となっている。また、テンプレートＴ
Ｐのサイズは水平方向、垂直方向ともに２画素である。
【００２６】図３（ａ）は、図１の中間レジスタＩＰの
チップの端子配置を示し、（ｂ）は図１の中間レジスタ
ＩＰの詳細構成の一例を示したもので、セレクタＳＥ
Ｌ，ＤフリップフロップＤから構成される。
チップの端子配置を示し、（ｂ）は図１の中間レジスタ
ＩＰの詳細構成の一例を示したもので、セレクタＳＥ
Ｌ，ＤフリップフロップＤから構成される。
【００２７】図３（ｂ）の動作について説明すると、３
入力セレクタＳＥＬは、ＳＵ，ＳＬがそれぞれ０，０の
時入力Ａが選択され、１，０の時入力Ｂが選択され、
０，１／１，１の時入力Ｃが選択される。ＹＬｉは図１
（以下、上，下，左，右というときは図１においてであ
り、以下一々断らないが同様とする）において、右隣の
プロセッサエレメントＰＥ、または中間レジスタＩＰま
たは入力レジスタＩＲからサーチウィンドウＷの整数画
素データが入力される。
入力セレクタＳＥＬは、ＳＵ，ＳＬがそれぞれ０，０の
時入力Ａが選択され、１，０の時入力Ｂが選択され、
０，１／１，１の時入力Ｃが選択される。ＹＬｉは図１
（以下、上，下，左，右というときは図１においてであ
り、以下一々断らないが同様とする）において、右隣の
プロセッサエレメントＰＥ、または中間レジスタＩＰま
たは入力レジスタＩＲからサーチウィンドウＷの整数画
素データが入力される。
【００２８】ＹＤｉは上隣のＰＥまたはＩＰまたはサイ
ドレジスタＳＲからサーチウィンドウＷの整数画素デー
タが入力される。
ドレジスタＳＲからサーチウィンドウＷの整数画素デー
タが入力される。
【００２９】ＹＵｉは下隣のＰＥまたはＩＰまたはサイ
ドレジスタＳＲからサーチウィンドウＷの整数画素デー
タが入力される。
ドレジスタＳＲからサーチウィンドウＷの整数画素デー
タが入力される。
【００３０】ＹＬｏは左隣のＰＥまたはＩＰへ整数画素
データを転送する。
データを転送する。
【００３１】ＹＤｏは下隣のＰＥまたはＩＰまたはＳＲ
へ整数画素データを転送する。
へ整数画素データを転送する。
【００３２】ＹＵｏは上隣のＰＥまたはＩＰまたはＳＲ
へ整数画素データを転送する。
へ整数画素データを転送する。
【００３３】図４（ａ）は図１のプロセッサエレメント
ＰＥのチップの端子配置を示し、（ｂ）は図１のプロセ
ッサエレメントＰＥの詳細構成を示したもので、セレク
タＳＥＬ１，ＳＥＬ２，減算器ＳＵＢ，絶対値算出器Ａ
ＢＳ，加算器ＡＤＤ，ＤフリップフロップＤ１〜Ｄ３か
ら構成される。
ＰＥのチップの端子配置を示し、（ｂ）は図１のプロセ
ッサエレメントＰＥの詳細構成を示したもので、セレク
タＳＥＬ１，ＳＥＬ２，減算器ＳＵＢ，絶対値算出器Ａ
ＢＳ，加算器ＡＤＤ，ＤフリップフロップＤ１〜Ｄ３か
ら構成される。
【００３４】２入力セレクタＳＥＬ１は、Ｓが０の時入
力Ａが選択され、１の時入力Ｂが選択される。
力Ａが選択され、１の時入力Ｂが選択される。
【００３５】３入力セレクタＳＥＬ２は、ＳＵ，ＳＬが
それぞれ０，０の時入力Ａが選択され、１，０の時入力
Ｂが選択され、０，１／１，１の時入力Ｃが選択され
る。
それぞれ０，０の時入力Ａが選択され、１，０の時入力
Ｂが選択され、０，１／１，１の時入力Ｃが選択され
る。
【００３６】ＤフリップフロップＤ２はＣＬにより０に
クリアされる。
クリアされる。
【００３７】Ｘは、符号化ブロックのデータが入力され
る。
る。
【００３８】ＹＬｉは、図１（以下、上、下、左、右と
いうときは図１においてであり、以下一々断らないが同
様とする）において右隣の中間レジスタＩＰまたは入力
レジスタＩＲからサーチウィンドウＷの整数画素データ
が入力される。
いうときは図１においてであり、以下一々断らないが同
様とする）において右隣の中間レジスタＩＰまたは入力
レジスタＩＲからサーチウィンドウＷの整数画素データ
が入力される。
【００３９】ＹＤｉは、上隣のＩＰまたはＳＲからサー
チウィンドウの整数画素データが入力される。
チウィンドウの整数画素データが入力される。
【００４０】ＹＵｉは、下隣のＩＰまたはＳＲからサー
チウィンドウの整数画素データが入力される。
チウィンドウの整数画素データが入力される。
【００４１】ＹＬｏは、左隣のＩＰへ整数データを転送
する。
する。
【００４２】ＹＤｏは、下隣のＩＰまたはＳＲへ整数デ
ータを転送する。
ータを転送する。
【００４３】ＹＵｏは、上隣のＩＰまたはＳＲへ整数デ
ータを転送する。
ータを転送する。
【００４４】Ｄｉは、右隣のＰＥから求まったディスト
ーションが入力される。
ーションが入力される。
【００４５】Ｄｏは、左隣のＰＥへ求まったディストー
ションを転送する。
ションを転送する。
【００４６】ここで、図１の９個のプロセッサエレメン
トＰＥのうち、中央のＰＥにおける動作を図４のプロセ
ッサエレメントの構成図を用いて説明する。まず、図８
のタイムチャートに示されているように、初期化（Init
ialize）が行われ、各プロセッサエレメントＰＥおよび
サイドレジスタＳＲにサーチウィンドウＷのデータが転
送される。
トＰＥのうち、中央のＰＥにおける動作を図４のプロセ
ッサエレメントの構成図を用いて説明する。まず、図８
のタイムチャートに示されているように、初期化（Init
ialize）が行われ、各プロセッサエレメントＰＥおよび
サイドレジスタＳＲにサーチウィンドウＷのデータが転
送される。
【００４７】次に、入力データのタイミングを示す図８
の期間（ａ）の時、図７（ａ）に示されているように、
図１の中央のプロセッサエレメントＰＥにおけるディス
トーションが画素成分の絶対値｜ｂ2,2 −ａ0,0 ｜とし
て算出される。同時に図８の期間（ｂ），（ｃ），
（ｄ）のときはそれぞれ、｜ｂ2,2 −ａ0,0 ｜＋｜ｂ2,
3 −ａ0,1 ｜，｜ｂ2,2 −ａ0,0 ｜＋｜ｂ2,3 −ａ0,1
｜＋｜ｂ3,3 −ａ1,1 ｜，｜ｂ2,2 −ａ0,0 ｜＋｜ｂ2,
3 −ａ0,1 ｜＋｜ｂ3,3 −ａ1,1 ｜＋｜ｂ3,2 −ａ1,0
｜となる。
の期間（ａ）の時、図７（ａ）に示されているように、
図１の中央のプロセッサエレメントＰＥにおけるディス
トーションが画素成分の絶対値｜ｂ2,2 −ａ0,0 ｜とし
て算出される。同時に図８の期間（ｂ），（ｃ），
（ｄ）のときはそれぞれ、｜ｂ2,2 −ａ0,0 ｜＋｜ｂ2,
3 −ａ0,1 ｜，｜ｂ2,2 −ａ0,0 ｜＋｜ｂ2,3 −ａ0,1
｜＋｜ｂ3,3 −ａ1,1 ｜，｜ｂ2,2 −ａ0,0 ｜＋｜ｂ2,
3 −ａ0,1 ｜＋｜ｂ3,3 −ａ1,1 ｜＋｜ｂ3,2 −ａ1,0
｜となる。
【００４８】さらに、この求められたディストーション
はＬＤ＝１によりＤフリップフロップに転送される。こ
の求められたディストーションは各プロセッサエレメン
トＰＥのＤフリップフロップ中をスキャンしながら、図
５と図６の最小ディストーション検出部ＤＥＴと動きベ
クトル算出部ＣＡＬから構成される動きベクトル検出部
ＭＶＤに転送される。
はＬＤ＝１によりＤフリップフロップに転送される。こ
の求められたディストーションは各プロセッサエレメン
トＰＥのＤフリップフロップ中をスキャンしながら、図
５と図６の最小ディストーション検出部ＤＥＴと動きベ
クトル算出部ＣＡＬから構成される動きベクトル検出部
ＭＶＤに転送される。
【００４９】図５は、動きベクトル検出部ＭＶＤ中の最
小ディストーション検出部ＤＥＴの詳細を示したもの
で、ＳＥＬは３入力レジスタで、入力Ｓにより入力Ｄ０
〜Ｄ２が選択される。ＣＭＰは比較器で、入力Ａと入力
Ｂとの大きさを比較し、入力Ａが小さい場合に出力が真
となり、セレクタＳＥＬから入力Ａが出力される。
小ディストーション検出部ＤＥＴの詳細を示したもの
で、ＳＥＬは３入力レジスタで、入力Ｓにより入力Ｄ０
〜Ｄ２が選択される。ＣＭＰは比較器で、入力Ａと入力
Ｂとの大きさを比較し、入力Ａが小さい場合に出力が真
となり、セレクタＳＥＬから入力Ａが出力される。
【００５０】図６は動きベクトル検出部ＭＶＤ中の動き
ベクトル算出部ＣＡＬを示す。ＣＴｈ，ＣＴｖはカウン
タでそれぞれ水平方向、垂直方向のカウンタを行う。最
小ディストーション検出部ＤＥＴからの最小値の検出に
よりそのカウンタ値をＤフリップフロップＤに保持し、
動きベクトルの座標とする。動きベクトル算出部ＣＡＬ
は最小ディストーション検出部ＤＥＴからの最小値の検
出タイミングのカウンタ値を動きベクトルとして変換す
る機能を持つ。また、本実施例では、動きベクトルは図
２のサーチウィンドウのｂ０，０をＭＶｘ＝０，ＭＶｙ
＝０と置いている。例えば、ｂ１，１をＭＶｘ＝０，Ｍ
Ｖｙ＝０と基準をとれば、図９で求まった動きベクトル
はＭＶｘ＝１，ＭＶｙ＝１となる。上記の動きベクトル
の基準は本発明では重要ではなくテーブルの参照等で行
うことが可能である。
ベクトル算出部ＣＡＬを示す。ＣＴｈ，ＣＴｖはカウン
タでそれぞれ水平方向、垂直方向のカウンタを行う。最
小ディストーション検出部ＤＥＴからの最小値の検出に
よりそのカウンタ値をＤフリップフロップＤに保持し、
動きベクトルの座標とする。動きベクトル算出部ＣＡＬ
は最小ディストーション検出部ＤＥＴからの最小値の検
出タイミングのカウンタ値を動きベクトルとして変換す
る機能を持つ。また、本実施例では、動きベクトルは図
２のサーチウィンドウのｂ０，０をＭＶｘ＝０，ＭＶｙ
＝０と置いている。例えば、ｂ１，１をＭＶｘ＝０，Ｍ
Ｖｙ＝０と基準をとれば、図９で求まった動きベクトル
はＭＶｘ＝１，ＭＶｙ＝１となる。上記の動きベクトル
の基準は本発明では重要ではなくテーブルの参照等で行
うことが可能である。
【００５１】図７は、図１のＰＥ、ＳＲ、ＩＲ部の動作
を図示したもので、９個のうちの中央のＰＥ部のディス
トーションの算出の過程を示したものである。図８は、
このときの各信号のタイムチャートを示したものであ
る。
を図示したもので、９個のうちの中央のＰＥ部のディス
トーションの算出の過程を示したものである。図８は、
このときの各信号のタイムチャートを示したものであ
る。
【００５２】ここで、図７，図８を参照して図１の実施
例の動作を説明する。
例の動作を説明する。
【００５３】まず、初期化動作として各プロセッサエレ
メントＰＥ及び中間レジスタＩＰ，サイドレジスタＳＲ
にサーチウィンドウＷのデータを配置する。これは、図
７で示すように、サーチウィンドウデータの入力線Ｓ
０，Ｓ１，Ｓ２に同様な動作でデータを入力させること
により、データを配置することが可能である。また、別
の手段によってもよい。例えば、これらのレジスタに対
し別の初期化用データバスを使用しダウンロードを行っ
てもよい。
メントＰＥ及び中間レジスタＩＰ，サイドレジスタＳＲ
にサーチウィンドウＷのデータを配置する。これは、図
７で示すように、サーチウィンドウデータの入力線Ｓ
０，Ｓ１，Ｓ２に同様な動作でデータを入力させること
により、データを配置することが可能である。また、別
の手段によってもよい。例えば、これらのレジスタに対
し別の初期化用データバスを使用しダウンロードを行っ
てもよい。
【００５４】まず、サイクル（ａ）で、各プロセッサエ
レメントでテンプレートデータａ（０，０）に対する差
分絶対値を算出する。また、このとき、入力線Ｓ０，Ｓ
１，Ｓ２より、それぞれデータｂ（５，０），ｂ（５，
２），ｂ，（５，４）が入力される。
レメントでテンプレートデータａ（０，０）に対する差
分絶対値を算出する。また、このとき、入力線Ｓ０，Ｓ
１，Ｓ２より、それぞれデータｂ（５，０），ｂ（５，
２），ｂ，（５，４）が入力される。
【００５５】次に、サイクル（ｂ）で各レジスタ中のデ
ータが上方向にシフトされ、各プロセッサエレメントＰ
Ｅでは、テンプレートデータａ（０，１）に対する差分
絶対値を算出し、サイクル（ａ）で求まった差分絶対値
に加算される。またこのとき、入力線Ｓ０，Ｓ１，Ｓ２
より、それぞれデータｂ（５，１），ｂ（５，３），ｂ
（５，５）が入力される。
ータが上方向にシフトされ、各プロセッサエレメントＰ
Ｅでは、テンプレートデータａ（０，１）に対する差分
絶対値を算出し、サイクル（ａ）で求まった差分絶対値
に加算される。またこのとき、入力線Ｓ０，Ｓ１，Ｓ２
より、それぞれデータｂ（５，１），ｂ（５，３），ｂ
（５，５）が入力される。
【００５６】次に、サイクル（ｃ）で各レジスタ中のデ
ータが左方向にシフトされ、各プロセッサエレメントＰ
Ｅでは、テンプレートデータａ（１，１）に対する差分
絶対値を算出し、サイクル（ｂ）で求まった差分絶対値
に加算される。またこのとき、Ｓ０，Ｓ１，Ｓ２より、
それぞれデータｂ（６，１），ｂ（６，３），ｂ（６，
５）が入力される。次に、サイクル（ｄ）で各レジスタ
中のデータが下方向にシフトされ、各プロセッサエレメ
ントでは、テンプレートデータａ（１，０）に対する差
分絶対値を算出し、サイクル（ｃ）で求まった差分絶対
値に加算される。またこのとき、ｂ１，ｂ２，ｂ３よ
り、それぞれデータｂ（６，０），ｂ（６，２），ｂ
（６，４）が入力される。以上の動作により、各プロセ
ッサエレメントＰＥ毎にその位置におけるディストーシ
ョンが求まる。
ータが左方向にシフトされ、各プロセッサエレメントＰ
Ｅでは、テンプレートデータａ（１，１）に対する差分
絶対値を算出し、サイクル（ｂ）で求まった差分絶対値
に加算される。またこのとき、Ｓ０，Ｓ１，Ｓ２より、
それぞれデータｂ（６，１），ｂ（６，３），ｂ（６，
５）が入力される。次に、サイクル（ｄ）で各レジスタ
中のデータが下方向にシフトされ、各プロセッサエレメ
ントでは、テンプレートデータａ（１，０）に対する差
分絶対値を算出し、サイクル（ｃ）で求まった差分絶対
値に加算される。またこのとき、ｂ１，ｂ２，ｂ３よ
り、それぞれデータｂ（６，０），ｂ（６，２），ｂ
（６，４）が入力される。以上の動作により、各プロセ
ッサエレメントＰＥ毎にその位置におけるディストーシ
ョンが求まる。
【００５７】次に、図４のセレクタＳＥＬ１が端子Ｂを
選択し、これらのディストーションがＤフリップフロッ
プＤ３に転送される。そして、このディストーションが
次々に動きベクトル検出部ＭＶＤに送られ、これらのデ
ィストーションの内、最小のものを検出し、そのときの
動きベクトル検出部ＭＶＤ中にある、動きベクトル算出
部ＣＡＬにより求まる。
選択し、これらのディストーションがＤフリップフロッ
プＤ３に転送される。そして、このディストーションが
次々に動きベクトル検出部ＭＶＤに送られ、これらのデ
ィストーションの内、最小のものを検出し、そのときの
動きベクトル検出部ＭＶＤ中にある、動きベクトル算出
部ＣＡＬにより求まる。
【００５８】図９は、動きベクトル検出における各信号
のタイムチャートを示したものである。その動作は、ま
ず、Ｄフリップフロップは最大値（例えば全ビットを
“１”）にセットされる。そして各プロセッサエレメン
トから入力されるディストーションは、図９の期間
（ｅ），（ｆ），（ｇ）においてセレクタＳＥＬにより
各ディストーションの水平位置、垂直位置を整列させて
比較器ＣＭＰに入力させる。比較器ではＤフリップフロ
ップのデータと順次比較が行われ、セレクタから入力さ
れるディストーションがＤフリップフロップのデータよ
り小さい時、最小値検出タイミングＭｉｎ＝１を出力
し、その値をＤフリップフロップにストアさせる。全て
のディストーションが入力されると、Ｄフリップフロッ
プには最小ディストーションがストアされる。
のタイムチャートを示したものである。その動作は、ま
ず、Ｄフリップフロップは最大値（例えば全ビットを
“１”）にセットされる。そして各プロセッサエレメン
トから入力されるディストーションは、図９の期間
（ｅ），（ｆ），（ｇ）においてセレクタＳＥＬにより
各ディストーションの水平位置、垂直位置を整列させて
比較器ＣＭＰに入力させる。比較器ではＤフリップフロ
ップのデータと順次比較が行われ、セレクタから入力さ
れるディストーションがＤフリップフロップのデータよ
り小さい時、最小値検出タイミングＭｉｎ＝１を出力
し、その値をＤフリップフロップにストアさせる。全て
のディストーションが入力されると、Ｄフリップフロッ
プには最小ディストーションがストアされる。
【００５９】本実施例では、テンプレートＴＰのサイズ
が水平方向２画素、垂直方向２画素で、サーチウィンド
ウＷが水平方向６画素、垂直方向６画素のものである
が、これらのサイズは本発明では、重要ではなく自由に
設定することが可能である。また、中間レジスタＩＰ
は、プロセッサエレメントＰＥ間に１個ずつ配置した
が、これらの配置個数も自由に置くことが可能である。
また、本実施例では、中間レジスタＩＰを均等に分配し
て配置しているが、不均等に分配配置してもよい。
が水平方向２画素、垂直方向２画素で、サーチウィンド
ウＷが水平方向６画素、垂直方向６画素のものである
が、これらのサイズは本発明では、重要ではなく自由に
設定することが可能である。また、中間レジスタＩＰ
は、プロセッサエレメントＰＥ間に１個ずつ配置した
が、これらの配置個数も自由に置くことが可能である。
また、本実施例では、中間レジスタＩＰを均等に分配し
て配置しているが、不均等に分配配置してもよい。
【００６０】この実施例を図１０，図１１示す。重要な
ことは、サーチウィンドウＷのサイズに見合うだけ、プ
ロセッサエレメントＰＥと中間レジスタＩＰを配置すれ
ばよいだけである。図１０，図１１の実施例では、動き
ベクトル０，０を中心に配置し、その近傍ではプロセッ
サエレメントＰＥを密に配置し、中心から離れるに従っ
てＰＥの密度を減らしている。これにより細かな動きに
対して感度が高くなり、より高精度の探索が可能とな
る。
ことは、サーチウィンドウＷのサイズに見合うだけ、プ
ロセッサエレメントＰＥと中間レジスタＩＰを配置すれ
ばよいだけである。図１０，図１１の実施例では、動き
ベクトル０，０を中心に配置し、その近傍ではプロセッ
サエレメントＰＥを密に配置し、中心から離れるに従っ
てＰＥの密度を減らしている。これにより細かな動きに
対して感度が高くなり、より高精度の探索が可能とな
る。
【００６１】本発明では、サイドレジスタＳＲは上下に
配置したが、従来例である特開平２−２８３１７０号公
報のように片側だけ配置することも可能である。また、
上記公報記載のようにプロセッサエレメントＰＥを時分
割使用することも可能である。
配置したが、従来例である特開平２−２８３１７０号公
報のように片側だけ配置することも可能である。また、
上記公報記載のようにプロセッサエレメントＰＥを時分
割使用することも可能である。
【００６２】また、上記実施例では、整数画素探索のみ
のものとしたが、特願平６−２２３０１４号記載のよう
に、整数画素と１／２画素同時探索が可能なプロセッサ
エレメントＰＥを、図１のＰＥの代わりに配置すれば同
時探索が可能となる。
のものとしたが、特願平６−２２３０１４号記載のよう
に、整数画素と１／２画素同時探索が可能なプロセッサ
エレメントＰＥを、図１のＰＥの代わりに配置すれば同
時探索が可能となる。
【００６３】
【発明の効果】本発明は、前符号化画像と現画像との間
のディストーションを複数個のプロセッサエレメントに
より算出し、現符号化ブロックを予測するための動きベ
クトルを探索する動きベクトル探索装置において、ディ
ストーションを演算する前記プロセッサエレメントＰＥ
とプロセッサエレメントの間にサーチウィンドウ画素値
を記憶する中間レジスタＩＰを配置してプロセッサエレ
メントのサーチウインド内の画素に対する密度を少なく
して配置したので、同じプロセッサエレメント数でより
広い範囲の動きベクトル探索を同時に行うことが可能と
なった。
のディストーションを複数個のプロセッサエレメントに
より算出し、現符号化ブロックを予測するための動きベ
クトルを探索する動きベクトル探索装置において、ディ
ストーションを演算する前記プロセッサエレメントＰＥ
とプロセッサエレメントの間にサーチウィンドウ画素値
を記憶する中間レジスタＩＰを配置してプロセッサエレ
メントのサーチウインド内の画素に対する密度を少なく
して配置したので、同じプロセッサエレメント数でより
広い範囲の動きベクトル探索を同時に行うことが可能と
なった。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１の実施例におけるテンプレートとサーチウ
ィンドウの関係を示したものである。
ィンドウの関係を示したものである。
【図３】図１の実施例における中間レジスタＩＰの一例
の詳細を示すブロック図である。
の詳細を示すブロック図である。
【図４】図１の実施例のプロッセッサエレメントＰＥの
詳細を示すブロック図である。
詳細を示すブロック図である。
【図５】図１の動きベクトル検出部ＭＶＤ中の最小ディ
ストーション検出部ＤＥＴの詳細を示すブロック図であ
る。
ストーション検出部ＤＥＴの詳細を示すブロック図であ
る。
【図６】図１の動きベクトル検出部ＭＶＤ中の動きベク
トル算出部ＣＡＬの詳細を示すブロック図である。
トル算出部ＣＡＬの詳細を示すブロック図である。
【図７】図１の実施例における各ＰＥ，ＩＲ，ＩＰ，Ｓ
Ｒ中のデータと中心部のＰＥにおけるディストーション
算出過程を示したものである。
Ｒ中のデータと中心部のＰＥにおけるディストーション
算出過程を示したものである。
【図８】図１の実施例におけるＴＩＭ部から発生するタ
イミング信号の入力波形とそのときの入力データのタイ
ミングを示したものである。
イミング信号の入力波形とそのときの入力データのタイ
ミングを示したものである。
【図９】図１の実施例におけるＴＩＭ部から発生するタ
イミング信号の入力波形とそのときの最小ディストーシ
ョンの検出と動きベクトルの算出のタイミングを示した
ものである。
イミング信号の入力波形とそのときの最小ディストーシ
ョンの検出と動きベクトルの算出のタイミングを示した
ものである。
【図１０】本発明の他の実施例の構成を示すブロック図
である。
である。
【図１１】本発明のさらに他の実施例の構成を示すブロ
ック図である。
ック図である。
【図１２】フレーム予測符号化の原理図を示したもので
ある。
ある。
【図１３】動き補償フレーム予測符号化の符号化ブロッ
クとサーチウィンドウの関係を示した図である。
クとサーチウィンドウの関係を示した図である。
【図１４】探索領域内の整数画素と１／２画素との関係
を示す図である。
を示す図である。
【図１５】サーチウィンドウと現符号化ブロックとのデ
ィストーションの算出方法を説明するための図である。
ィストーションの算出方法を説明するための図である。
【図１６】従来例の動きベクトル探索装置の構成例を示
すブロック図である。
すブロック図である。
【図１７】従来例におけるテンプレートとサーチウィン
ドウの関係を示したものである。
ドウの関係を示したものである。
ＭＶＤ 動きベクトル検出部 ＴＩＭ タイミング制御部 ＰＥ プロセッサエレメント ＩＲ 入力レジスタ ＳＲ サイドレジスタ ＩＰ 中間レジスタ Ｒ 現符号化ブロック（テンプレート）データ入力線 Ｓ０ サーチウィンドウデータの入力線 Ｓ１ サーチウィンドウデータの入力線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 豊 東京都渋谷区代々木４丁目36番19号 株式 会社グラフィックス・コミュニケーショ ン・ラボラトリーズ内
Claims (4)
- 【請求項１】 前符号化画像と現画像との間のディスト
ーションを複数個のプロセッサエレメントにより算出
し、符号化ブロックを予測するための動きベクトルを探
索する動きベクトル探索装置において、ディストーショ
ンを演算する前記プロセッサエレメントとプロセッサエ
レメントの間にサーチウィンドウの画素値を記憶する中
間レジスタを配置してプロセッサエレメントのサーチウ
インドウ内の画素に対する密度を少なくして配置したこ
とを特徴とする動きベクトル探索装置。 - 【請求項２】 請求項１の動きベクトル探索装置におい
て、各位置におけるプロセッサエレメントを時分割で共
有する共有手段を有することを特徴とする動きベクトル
探索装置。 - 【請求項３】 請求項１の動きベクトル探索装置におい
て、各プロセッサエレメント間に配置する中間レジスタ
の個数を等しく配置したことを特徴とする動きベクトル
探索装置。 - 【請求項４】 請求項１の動きベクトル探索装置におい
て、各プロセッサエレメント間に配置する中間レジスタ
を探索位置に対応して個数を調整して配置したことを特
徴とする動きベクトル探索装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27670494A JP3089165B2 (ja) | 1994-11-10 | 1994-11-10 | 動きベクトル探索装置 |
| EP19950307553 EP0713339A3 (en) | 1994-11-10 | 1995-10-24 | Motion vector search system |
| US08/549,530 US5838827A (en) | 1994-11-10 | 1995-10-27 | Apparatus and method for searching motion vector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27670494A JP3089165B2 (ja) | 1994-11-10 | 1994-11-10 | 動きベクトル探索装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08140094A true JPH08140094A (ja) | 1996-05-31 |
| JP3089165B2 JP3089165B2 (ja) | 2000-09-18 |
Family
ID=17573170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27670494A Expired - Fee Related JP3089165B2 (ja) | 1994-11-10 | 1994-11-10 | 動きベクトル探索装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5838827A (ja) |
| EP (1) | EP0713339A3 (ja) |
| JP (1) | JP3089165B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008165756A (ja) * | 2006-12-01 | 2008-07-17 | Thomson Licensing | ローカル・レジスタを有する処理要素のアレイ |
| US10055672B2 (en) | 2015-03-11 | 2018-08-21 | Microsoft Technology Licensing, Llc | Methods and systems for low-energy image classification |
| US10268886B2 (en) | 2015-03-11 | 2019-04-23 | Microsoft Technology Licensing, Llc | Context-awareness through biased on-device image classifiers |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5784108A (en) * | 1996-12-03 | 1998-07-21 | Zapex Technologies (Israel) Ltd. | Apparatus for and method of reducing the memory bandwidth requirements of a systolic array |
| TW361051B (en) * | 1997-01-09 | 1999-06-11 | Matsushita Electric Ind Co Ltd | Motion vector detection apparatus |
| US6018368A (en) * | 1997-07-11 | 2000-01-25 | Samsung Electro-Mechanics Co., Ltd. | Scalable encoding apparatus and method with improved function of scaling motion vector |
| JPH11168727A (ja) | 1997-12-02 | 1999-06-22 | Mitsubishi Electric Corp | 動きベクトル検出装置 |
| JP3352931B2 (ja) * | 1997-12-26 | 2002-12-03 | 沖電気工業株式会社 | 動きベクトル検出装置 |
| JP3540142B2 (ja) * | 1998-01-30 | 2004-07-07 | 株式会社東芝 | 動きベクトル検出回路および動きベクトル検出方法 |
| EP1118224A1 (en) * | 1998-09-29 | 2001-07-25 | Sarnoff Corporation | Block motion video coding and decoding |
| US6188728B1 (en) | 1998-09-29 | 2001-02-13 | Sarnoff Corporation | Block motion video coding and decoding |
| GB2343806A (en) * | 1998-10-19 | 2000-05-17 | Idm Europ Limited | Parallel processor for motion estimator |
| US6335976B1 (en) * | 1999-02-26 | 2002-01-01 | Bomarc Surveillance, Inc. | System and method for monitoring visible changes |
| KR100549919B1 (ko) * | 2000-12-15 | 2006-02-06 | 주식회사 케이티 | 소요클럭사이클수 감축을 위한 초대규모 집적회로 장치 |
| FR2820255A1 (fr) * | 2001-01-26 | 2002-08-02 | France Telecom | Procedes de codage et de decodage d'images, dispositifs, systemes, signaux et applications correspondants |
| WO2003017833A1 (en) * | 2001-08-31 | 2003-03-06 | Jong-Won Park | Method and apparatus for a medical image processing system |
| US20030059089A1 (en) * | 2001-09-25 | 2003-03-27 | Quinlan James E. | Block matching at the fractional pixel level for motion estimation |
| TW535440B (en) * | 2001-10-09 | 2003-06-01 | Vivotek Inc | Motion estimation method of video encoding |
| US7266151B2 (en) * | 2002-09-04 | 2007-09-04 | Intel Corporation | Method and system for performing motion estimation using logarithmic search |
| US20040042551A1 (en) * | 2002-09-04 | 2004-03-04 | Tinku Acharya | Motion estimation |
| US20040057626A1 (en) * | 2002-09-23 | 2004-03-25 | Tinku Acharya | Motion estimation using a context adaptive search |
| JP4536325B2 (ja) * | 2003-02-04 | 2010-09-01 | ソニー株式会社 | 画像処理装置および方法、記録媒体、並びにプログラム |
| US7756348B2 (en) * | 2006-10-30 | 2010-07-13 | Hewlett-Packard Development Company, L.P. | Method for decomposing a video sequence frame |
| US8184696B1 (en) * | 2007-09-11 | 2012-05-22 | Xilinx, Inc. | Method and apparatus for an adaptive systolic array structure |
| US9749657B2 (en) * | 2011-01-21 | 2017-08-29 | Sharp Kabushiki Kaisha | Buffer compression for motion vector competition |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334980A (ja) * | 1993-05-25 | 1994-12-02 | Nec Corp | 動画像の動きベクトル検出装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897720A (en) * | 1988-03-14 | 1990-01-30 | Bell Communications Research, Inc. | Circuit implementation of block matching algorithm |
| FR2648254B2 (fr) * | 1988-09-23 | 1991-08-30 | Thomson Csf | Procede et dispositif d'estimation de mouvement dans une sequence d'images animees |
| FR2638924B1 (fr) * | 1988-11-09 | 1991-01-25 | Artieri Alain | Procede et circuit de traitement par bloc de signal bidimensionnel d'images animees |
| FR2643477B1 (fr) | 1989-02-23 | 1991-06-07 | France Etat | Procede de determination de transformee en cosinus discrete |
| US5130797A (en) * | 1989-02-27 | 1992-07-14 | Mitsubishi Denki Kabushiki Kaisha | Digital signal processing system for parallel processing of subsampled data |
| EP0497586A3 (en) * | 1991-01-31 | 1994-05-18 | Sony Corp | Motion detection circuit |
| US5611038A (en) * | 1991-04-17 | 1997-03-11 | Shaw; Venson M. | Audio/video transceiver provided with a device for reconfiguration of incompatibly received or transmitted video and audio information |
| US5594813A (en) * | 1992-02-19 | 1997-01-14 | Integrated Information Technology, Inc. | Programmable architecture and methods for motion estimation |
| KR0160618B1 (ko) * | 1992-10-27 | 1999-01-15 | 윤종용 | 실시간 움직임 추정장치 및 그 방법 |
| WO1994018799A1 (en) * | 1993-02-03 | 1994-08-18 | Qualcomm Incorporated | Interframe video encoding and decoding system |
| US5448310A (en) * | 1993-04-27 | 1995-09-05 | Array Microsystems, Inc. | Motion estimation coprocessor |
| KR950014343B1 (ko) * | 1993-05-20 | 1995-11-24 | 한국방송공사 | 고화질 티브(hdtv)의 화상데이타 움직임 추정방법 및 그 장치 |
| US5453799A (en) * | 1993-11-05 | 1995-09-26 | Comsat Corporation | Unified motion estimation architecture |
| US5563813A (en) * | 1994-06-01 | 1996-10-08 | Industrial Technology Research Institute | Area/time-efficient motion estimation micro core |
-
1994
- 1994-11-10 JP JP27670494A patent/JP3089165B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-24 EP EP19950307553 patent/EP0713339A3/en not_active Withdrawn
- 1995-10-27 US US08/549,530 patent/US5838827A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334980A (ja) * | 1993-05-25 | 1994-12-02 | Nec Corp | 動画像の動きベクトル検出装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008165756A (ja) * | 2006-12-01 | 2008-07-17 | Thomson Licensing | ローカル・レジスタを有する処理要素のアレイ |
| US10055672B2 (en) | 2015-03-11 | 2018-08-21 | Microsoft Technology Licensing, Llc | Methods and systems for low-energy image classification |
| US10268886B2 (en) | 2015-03-11 | 2019-04-23 | Microsoft Technology Licensing, Llc | Context-awareness through biased on-device image classifiers |
Also Published As
| Publication number | Publication date |
|---|---|
| US5838827A (en) | 1998-11-17 |
| JP3089165B2 (ja) | 2000-09-18 |
| EP0713339A3 (en) | 1997-09-17 |
| EP0713339A2 (en) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3089165B2 (ja) | 動きベクトル探索装置 | |
| TWI729422B (zh) | 色彩分量間的子區塊移動向量繼承 | |
| TWI617185B (zh) | 具有仿射運動補償的視訊編碼的方法以及裝置 | |
| US11539976B2 (en) | Motion estimation using collocated blocks | |
| JP2023174703A (ja) | マルチリファレンス予測のための動きベクトルの精密化 | |
| US20180220149A1 (en) | Inter prediction method and device in video coding system | |
| KR100739281B1 (ko) | 움직임 추정 방법 및 장치 | |
| CN111201795B (zh) | 存储访问窗口和用于运动矢量修正的填充 | |
| KR20030007087A (ko) | 움직임 추정 장치 및 탐색영역에서 레퍼런스매크로블록창의 스캐닝 방법 | |
| CN112292861B (zh) | 用于解码端运动矢量修正的基于误差面的子像素精确修正方法 | |
| US20240275943A1 (en) | Method, device, and medium for video processing | |
| TWI706668B (zh) | 用於視訊編解碼的幀間預測方法以及裝置 | |
| JPH08294129A (ja) | 動きベクトル検出装置および検出方法 | |
| US6931066B2 (en) | Motion vector selection based on a preferred point | |
| KR20040035390A (ko) | 비디오 영상 압축 시스템에서의 적응적 패턴을 이용한움직임 예측 장치 및 방법 | |
| KR100926440B1 (ko) | 영상부호화를 위한 블록 매칭 움직임 추정 장치 | |
| Choi et al. | VLSI architecture for a flexible motion estimation with parameters | |
| KR102701434B1 (ko) | 디코더 측 모션 벡터 정제를 위한 에러 표면 기반 서브 픽셀 정밀 정제 방법 | |
| WO2023131047A1 (en) | Method, apparatus, and medium for video processing | |
| US20230239461A1 (en) | Inter coding for adaptive resolution video coding | |
| JP3115511B2 (ja) | 動きベクトル探索装置 | |
| JP2988836B2 (ja) | 動きベクトル探索方法 | |
| Park et al. | Hardware-friendly Advanced Motion Vector Predictor Generation for an HEVC Encoder | |
| KR20240121271A (ko) | 비디오 처리 방법, 장치 및 매체 | |
| Jeon et al. | Real-time MPEG-2 video codec system using multiple digital signal processors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |