JPH08139763A - 多値デジタル符号化方式および復号化方式 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、三角雑音電力を低減させ、これに
よって変調器側での前処理における多値レベル数を増加
させることなく、フィルタ処理で生じる符号間干渉を除
去して、復調信号のＳＮ比を向上させ、ビット誤り率を
小さくする。 【構成】 多値デジタル変調装置１側で、伝送対象とな
るパラレル信号に対し、ＦＩＲフィルタ処理およびｍｏ
ｄ演算処理を施すとともに、この変換処理によって得ら
れたパラレル信号に対し、マッピング処理を施して量子
化信号にし、これをＦＭ信号にして、多値デジタル復調
装置１４側に伝送し、この多値デジタル復調装置１４側
において、受信したＦＭ信号を復調してデジタル形式の
量子化信号にした後、ＦＩＲフィルタ処理、１５値判定
処理およびｍｏｄ演算処理を施して、元のパラレル信号
を再生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＦＭ信号によって多値
データを伝送する際、三角雑音電力を低減させる多値デ
ジタル符号化方式および復号化方式に関する。

【０００２】［発明の概要］本発明は、多値デジタルＦ
Ｍ符号化方式および多値デジタルＦＭ復号化方式などで
使用される多値デジタル符号化方式および復号化方式に
関するもので、復調器側で整数値をＦＩＲ係数とするＦ
ＩＲフィルタ（Finite Impulse Response Filter）を一
種のディエンファシスフィルタ（高域部の増幅率を低下
させて、高域部のＳＮ比を高めるフィルタ）として用い
て、三角雑音電力を低減し、これによって変調器側での
前処理における多値レベル数を増加させることなく、フ
ィルタ処理で生じる符号間干渉を除去することを可能に
するものである。

【０００３】

【従来の技術】従来、多値デジタルＦＭ変復調方式にお
いては、占有帯域を増加させることなく、伝送路上で、
ＦＭ電波中に入り込む雑音や受信、増幅動作中に入り込
む雑音によってＦＭ復調信号中に、高域周波数信号側ほ
ど、値が大きくなる雑音（三角雑音）が発生することが
知られている。

【０００４】そして、このような三角雑音が大きくなる
と、これに伴ってビット誤り率が増大してしまうため、
このような三角雑音を小さくする技術の開発が強く望ま
れている。

【０００５】そこで、このような問題を解決する方法と
して、参考文献１、２で示すトムリンソン−原島プリコ
ーディング法などのように、伝送路で生じる波形歪みを
送信側で補償する、一種の波形等化技術が開発され、電
話回線用モデムなどで良く使用されている。

【０００６】（参考文献） 〔１〕M.Tomlinson,“New Automatic Equalizer Employ
ing Modulo Arithmetic",Electron.Lett.,vol.7,pp.138
-139,March,1971. 〔２〕H.Miyakawa,and H.Harashima, “A Method of Co
de Conversion for Digital Communication Channel wi
th Intersymbol Interference",Trans.Inst.Electron.C
ommun.Eng.Japan,vol.52-A,pp.272-273,June,1969.

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た従来の多値デジタルＦＭ変復調方式においては、次に
述べるような問題があった。

【０００８】すなわち、ＦＭ伝送によって生じる三角雑
音に対して、完全なマッチングをとることが難しく、三
角雑音を補償不足や補償過多によって復調信号のＳＮ比
が悪化してしまうことが多い。

【０００９】また、復調信号のＳＮ比を改善するため
に、最大周波数偏移を大きくすると、ＲＦ帯での帯域制
限フィルタの影響で、符号間干渉が生じ、ビット誤り率
がかえって悪化してしまうことが多い。

【００１０】そこで、このような問題を解決するため
に、三角雑音に対し、完全なマッチングをとる方法とし
て、アナログ信号の伝送に用いられているような、エン
ファシス技術を用いることも考えられるが、このように
すると、最大周波数偏移が大きくなり、ＲＦ帯での帯域
制限フィルタの影響で、符号間干渉が生じ、ビット誤り
率を悪化してしまうという問題がある。

【００１１】本発明は上記の事情に鑑み、復調器側で整
数値を係数とするＦＩＲフィルタを一種のディエンファ
シスフィルタとして用いることにより、三角雑音電力を
低減させ、これによって変調器側での前処理における多
値レベル数を増加させることなく、フィルタ処理で生じ
る符号間干渉を除去して、復調信号のＳＮ比を向上さ
せ、ビット誤り率を大幅に小さくすることができる多値
デジタル符号化方式および復号化方式を提供することを
目的としている。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、請求項１では、伝送対象となる入力信
号を取り込み、これを多値のデジタル信号に符号化する
多値デジタル符号化方式において、伝送対象となる入力
信号とフィードバック信号とを取り込み、これらの差信
号を演算する減算回路と、この減算回路から出力される
差信号に対して、多値数を法とする剰余演算を施し、剰
余結果を求める剰余演算回路と、整数値をＦＩＲ係数と
し、前記剰余演算回路から出力される剰余結果を取り込
み、これを所定サンプルだけ遅延させ、遅延済みの剰余
結果をフィードバック信号として、前記減算回路に供給
するＦＩＲフィルタと、前記剰余演算回路から出力され
る剰余結果を取り込み、予め設定されているマッピング
パターンで、マッピング処理を行なって符号化するマッ
ピング回路とを備えたことを特徴としている。

【００１３】また、請求項２では、受信した多値デジタ
ル信号を取り込み、これを復号化する多値デジタル復号
化方式において、整数値をＦＩＲ係数とし、受信した多
値デジタル信号を取り込み、これを所定サンプルだけ遅
延させ、遅延済みの多値デジタル信号を出力するＦＩＲ
フィルタと、今回、受信した多値デジタル信号と前記Ｆ
ＩＲフィルタから出力される遅延済みの多値デジタル信
号とを取り込み、これらの加算信号を演算する加算回路
と、この加算回路から出力される加算信号を取り込み、
予め設定されているレベル数でレベル弁別して、判定信
号を演算するレベル判定回路と、このレベル判定回路か
ら出力される判定信号に対して、多値数を法とする剰余
演算を施し、剰余結果を求め、伝送対象となっている信
号を再生する剰余演算回路とを備えたことを特徴として
いる。

【００１４】

【作用】上記の構成において、請求項１では、伝送対象
となる入力信号を取り込み、これを多値のデジタル信号
に符号化する多値デジタル符号化方式において、減算回
路によって、伝送対象となる入力信号とフィードバック
信号とを取り込み、これらの差信号を演算し、剰余演算
回路によって前記減算回路から出力される差信号に対し
て、多値数を法とする剰余演算を施し、剰余結果を求め
るとともに、整数値をＦＩＲ係数とするＦＩＲフィルタ
によって、前記剰余演算回路から出力される剰余結果を
取り込み、これを所定サンプルだけ遅延させ、遅延済み
の剰余結果をフィードバック信号として、前記減算回路
に供給する一方、マッピング回路によって前記剰余演算
回路から出力される剰余結果を取り込み、予め設定され
ているマッピングパターンで、マッピング処理を行なっ
て符号化することにより、変調器側での前処理における
多値レベル数を増加させることなく、フィルタ処理で生
じる符号間干渉を除去して、復調信号のＳＮ比を向上さ
せ、ビット誤り率を小さくする。

【００１５】また、請求項２では、受信した多値デジタ
ル信号を取り込み、これを復号化する多値デジタル復号
化方式において、整数値をＦＩＲ係数とするＦＩＲフィ
ルタによって受信した多値デジタル信号を取り込み、こ
れを所定サンプルだけ遅延させ、遅延済みの多値デジタ
ル信号を出力し、加算回路によって今回、受信した多値
デジタル信号と前記ＦＩＲフィルタから出力される遅延
済みの多値デジタル信号とを取り込み、これらの加算信
号を演算することにより三角雑音電力を低減させ、レベ
ル判定回路によって前記加算回路から出力される加算信
号を取り込み、予め設定されているレベル数でレベル弁
別して、判定信号を演算し、剰余演算回路によって前記
レベル判定回路から出力される判定信号に対して、多値
数を法とする剰余演算を施し、剰余結果を求め、伝送対
象となっている信号を再生することにより、変調器側で
の前処理における多値レベル数を増加させることなく、
フィルタ処理で生じる符号間干渉を除去して、復調信号
のＳＮ比を向上させ、ビット誤り率を小さくする。

【００１６】

【実施例】

《実施例の構成説明》図１は本発明による多値デジタル
符号化方式の一実施例を適用した多値デジタル変調装置
の一例を示すブロック図、図２は本発明による多値デジ
タル復号化方式の一実施例を適用した多値デジタル復調
装置の一例を示すブロック図である。

【００１７】図１に示す多値デジタル変調装置１は、前
処理部２と、符号化部３と、後処理部４とを備えてお
り、伝送対象となるシリアル信号を取込み、これをパラ
レル信号に変換した後、ＦＩＲフィルタ処理およびｍｏ
ｄ演算処理を施して、３ビットのパラレル信号にすると
ともに、この変換処理によって得られたパラレル信号に
対し、マッピング処理を施して８ビットの量子化信号に
し、さらにこのマッピング処理によって得られた８ビッ
トの量子化信号に対し、Ｄ／Ａ変換、ロールオフフィル
タ処理を施して、波形整形したアナログ信号に変換した
後、ＦＭ変調して、多値デジタル復調装置１４（図２参
照）側に伝送する。

【００１８】前処理部２は伝送対象となるシリアル信号
を取込み、これをパラレル信号に変換するシリアル／パ
ラレル変換回路（Ｓ／Ｐ変換回路）５を備えており、Ｓ
／Ｐ変換によって得られたパラレル信号を符号化部３に
供給する。

【００１９】符号化部３は前記前処理部２のシリアル／
パラレル変換回路５から出力されるパラレル信号とフィ
ードバック信号とを減算処理して正負の極性を持つ４ビ
ットのパラレル信号を生成する減算回路６と、この減算
回路６から出力される４ビットのパラレル信号に対し、
“８”を法として剰余演算（ｍｏｄ演算）を行なって図
３に示す如く極性を持たない３ビットのパラレル信号に
変換するｍｏｄ８（−）演算回路７と、整数値を係数と
するＦＩＲフィルタによって構成され、前記ｍｏｄ８
（−）演算回路７から出力される３ビットのパラレル信
号を１サンプル時間だけ遅延させ、遅延済みのパラレル
信号をフィードバック信号として前記減算回路６に供給
する１サンプル遅延回路９と、前記ｍｏｄ８（−）演算
回路７から出力される３ビットのパラレル信号に図４に
示す如くマッピング処理を施してＰＡＭ伝送を行なうの
に必要な８ビットの量子化信号を生成するマッピング回
路１０とを備えている。

【００２０】そして、前記前処理部２のシリアル／パラ
レル変換回路５から出力されるパラレル信号を取り込む
とともに、１サンプル遅延回路９、減算回路６およびｍ
ｏｄ８（−）演算回路７によって、前記パラレル信号に
対し、多値デジタル復調装置１４側で、三角雑音電力を
効果的に低減させるのに必要なＦＩＲフィルタ処理およ
びｍｏｄ演算処理を施して、３ビットのパラレル信号に
した後、マッピング回路１０によって前記変換処理で得
られたパラレル信号を８ビットの量子化信号にし、これ
を後処理部４に供給する。

【００２１】後処理部４は前記符号化部３のマッピング
回路１０から出力されるデジタル形式の量子化信号をア
ナログ形式の量子化信号に変換するＤ／Ａ変換回路１１
と、このＤ／Ａ変換回路１１から出力されるアナログ形
式の量子化信号を波形整形して８値ＰＡＭ信号にするロ
ールオフフィルタ回路１２と、このロールオフフィルタ
回路１２から出力される８値ＰＡＭ信号をＦＭ変調し
て、ＦＭ信号を生成するＦＭ変調回路１３とを備えてい
る。

【００２２】そして、Ｄ／Ａ変換回路１１によって、前
記符号化部３のマッピング回路１０から出力されるデジ
タル形式の量子化信号をアナログ形式の量子化信号に変
換するとともに、ロールオフフィルタ回路１２によって
前記アナログ形式の量子化信号をロールオフフィルタリ
ングして、８値ＰＡＭ信号にした後、ＦＭ変調回路１３
によって前記８値ＰＡＭ信号をＦＭ信号にし、前記多値
デジタル復調装置１４側に伝送する。

【００２３】また、図２に示す多値デジタル復調装置１
４は、前処理部１５と、復号化部１６と、後処理部１７
とを備えており、受信したＦＭ信号をＦＭ復調するとと
もに、ロールオフフィルタリング処理、Ａ／Ｄ変換処理
してデジタル形式の量子化信号にした後、ＦＩＲフィル
タ処理、１５値判定処理およびｍｏｄ演算処理を施し
て、３ビットのパラレル信号にするとともに、この変換
処理によって得られたパラレル信号をパラレル／シリア
ル変換して、元のシリアル信号を再生する。

【００２４】前処理部１５は受信したＦＭ信号をＦＭ復
調してＦＭ復調信号を再生するＦＭ復調回路１８と、こ
のＦＭ復調回路１８から出力されるＦＭ復調信号をロー
ルオフフィルタリングして波形整形するロールオフフィ
ルタ回路１９と、このロールオフフィルタ回路１９から
出力されるアナログ形式のＦＭ復調信号をデジタル形式
のＦＭ復調信号にして８ビットの量子化レベルを持つ８
値ＰＡＭ信号に変換するＡ／Ｄ変換回路２０とを備えて
いる。

【００２５】そして、前記多値デジタル変調装置１から
伝送されたＦＭ信号を受信し、ＦＭ復調回路１８によっ
て前記ＦＭ信号をＦＭ復調してＦＭ復調信号を再生する
とともに、ロールオフフィルタ回路１９によって波形成
形した後、Ａ／Ｄ変換回路２０によって波形整形済みの
ＦＭ復調信号をデジタル形式のＦＭ復調信号にして８ビ
ットの量子化レベルを持つ８値ＰＡＭ信号にし、これを
復号化部１６に供給する。

【００２６】復号化部１６は前記多値デジタル変調装置
１側のＦＩＲフィルタと同じ構造を持ち、整数値を係数
とするＦＩＲフィルタによって構成され、前記前処理部
１５のＡ／Ｄ変換回路２０から出力される８値ＰＡＭ信
号を１サンプル時間だけ遅延させる１サンプル遅延回路
２２と、この１サンプル遅延回路２２から出力される遅
延済みの８値ＰＡＭ信号と前記Ａ／Ｄ変換回路２０から
出力される８値ＰＡＭ信号とを加算して、９ビットの量
子化レベルを持つ量子化信号を生成する加算回路２３
と、この加算回路２３から出力される量子化信号に対
し、図５に示す如く１５値判定処理を行なって、４ビッ
トの判定信号を生成する１５値判定回路２４と、この１
５値判定回路２４から出力される判定信号に対し、
“８”を法として剰余演算を行なって図６に示す如く３
ビットのパラレル信号に変換するｍｏｄ８（＋）演算回
路２５とを備えている。

【００２７】そして、前記前処理部１５のＡ／Ｄ変換回
路２０から出力される８値ＰＡＭ信号を取り込むととも
に、加算回路２３および１サンプル遅延回路２２によっ
て前記８値ＰＡＭ信号をフィルタリングして、次式に示
す如く、“１５”のレベル（９ビットの量子化レベル）
を持つ量子化信号を生成した後、１５値判定回路２４に
よって前記量子化信号を１５値判定して、４ビットの判
定信号を生成し、さらにｍｏｄ８（＋）演算回路２５に
よって前記判定信号に対し、“８”を法として剰余演算
を行なって３ビットのパラレル信号を生成し、これを後
処理部１７に供給する。

【００２８】 Ｌ＝（Ｋ1 ＋１）（Ｋ2 −１）＋１ …（１） 但し、Ｌ：１５値判定回路２４の判定レベル数であり、
この実施例では、“１５”に設定されている Ｋ1 ：ＦＩＲフィルタのＦＩＲフィルタ係数の絶対値和
であり、この実施例では“１”に設定されている Ｋ2 ：伝送される信号の多値数であり、この実施例で
は、“８”に設定されている 後処理部１７は前記復号化部１６のｍｏｄ８（＋）演算
回路２５から出力される３ビットのパラレル信号を取込
み、これをシリアル信号に変換するパラレル／シリアル
変換回路（Ｐ／Ｓ変換回路）２６を備えており、Ｐ／Ｓ
変換によって得られたシリアル信号を再生信号として、
出力する。

【００２９】《実施例の信号処理説明》次に、図７に示
す模式図を参照しながら、図１に示す多値デジタル変調
装置１の符号化処理および図２に示す多値デジタル復調
装置１４の復号化処理における信号の流れを説明する。
なお、図１に示す多値デジタル変調装置１では、符号化
部３以外の部分が符号化にかかわっておらず、さらに図
２に示す多値デジタル復調装置１４では、復号化部１６
以外の部分が復号化にかかわっていないことから、以下
の説明では、符号化部３と、復号化部１６とを直結した
状態で、３ビットのパラレル信号を信号処理する場合を
例にとって、信号の流れを説明する。

【００３０】まず、３ビットのパラレル信号では、
“０”から“７”までの整数を表わすことができること
から、パラレル信号として、図７に示す如く“０”、
“２”、“４”、“３”、“１”、“７”、“６”、
“５”が時系列的に、符号化部３の減算回路６に入力さ
れると仮定する。

【００３１】この場合、符号化部３の減算回路６にパラ
レル信号“０”が入力される前において、１サンプル遅
延回路９の初期値が“０”であれば、ｍｏｄ８（−）演
算回路７から出力される前回のパラレル信号が“０”で
あることから、マッピング回路１０によって前記パラレ
ル信号“０”に基づき、マッピング処理が行われて、Ｐ
ＡＭ伝送を行なうのに必要な８ビットの量子化信号“１
６”が生成され、これが８値ＰＡＭ信号として、復号化
部１６の１サンプル遅延回路２２と、加算回路２３とに
供給され、この復号化部１６の１サンプル遅延回路２２
で保持される。

【００３２】この状態で、符号化部３の減算回路６にパ
ラレル信号“０”が入力されれば、このとき、マッピン
グ回路１０からＰＡＭ伝送を行なうのに必要な８ビット
の量子化信号“１６”が生成され、これが８値ＰＡＭ信
号として、復号化部１６の１サンプル遅延回路２２と、
加算回路２３とに供給され、この復号化部１６の１サン
プル遅延回路２２で保持されたまま、符号化部３の減算
回路６によってパラレル信号“０”から、１サンプル遅
延回路９から出力されるフィードバック信号“０”が減
算されて、正負の極性を持つパラレル信号“０”が生成
されるとともに、ｍｏｄ８（−）演算回路７によって前
記パラレル信号“０”に対し、“８”を法とする剰余演
算が施されて、極性を持たない３ビットのパラレル信号
“０”が生成され、これが１サンプル遅延回路９で保持
されるとともに、マッピング回路１０によって前記パラ
レル信号“０”に基づき、マッピング処理が行われて、
ＰＡＭ伝送を行なうのに必要な８ビットの量子化信号
“１６”が生成される。

【００３３】次いで、符号化部３の減算回路６にパラレ
ル信号“２”が入力されれば、このとき、マッピング回
路１０から出力されている量子化信号“１６”がＰＡＭ
伝送を行なうのに必要な８値ＰＡＭ信号として、復号化
部１６の１サンプル遅延回路２２と、加算回路２３とに
供給され、この復号化部１６の１サンプル遅延回路２２
に保持されるとともに、符号化部３の減算回路６によっ
てパラレル信号“２”から、１サンプル遅延回路９から
出力されるフィードバック信号“０”が減算されて、正
負の極性を持つパラレル信号“２”が生成されるととも
に、ｍｏｄ８（−）演算回路７によって前記パラレル信
号“２”に対し、“８”を法とする剰余演算が施され
て、極性を持たない３ビットのパラレル信号“２”が生
成され、これが１サンプル遅延回路９で保持されるとと
もに、マッピング回路１０によって前記パラレル信号
“２”に基づき、マッピング処理が行われて、ＰＡＭ伝
送を行なうのに必要な８ビットの量子化信号“８０”が
生成される。

【００３４】また、このとき、復号化部１６の加算回路
２３によって、１サンプル遅延回路２２から出力される
１サンプル前の８値ＰＡＭ信号“１６”と、今回の８値
ＰＡＭ信号“１６”とが加算されて、量子化信号“３
２”が生成されるとともに、１５値判定回路２４によっ
て前記量子化信号“３２”が１５値判定されて、判定信
号“０”が生成された後、ｍｏｄ８（＋）演算回路２５
によって前記判定信号“０”に対し、“８”を法とする
剰余演算が施されて、極性を持たない３ビットのパラレ
ル信号“０”が生成され、これが再生信号として出力さ
れる。

【００３５】以下、符号化部３の減算回路６にパラレル
信号“４”、“３”、“１”、“７”、“６”、“５”
が時系列的に入力される毎に、上述した処理が行われ
て、復号化部１６のｍｏｄ８（＋）演算回路２５から、
前記符号化部３の減算回路６に入力されるパラレル信号
“４”、“３”、“１”、“７”、“６”、“５”を１
サンプル遅延させた信号系列と同じ値になる再生信号
“２”、“４”、“３”、“１”、“７”、“６”が出
力される。

【００３６】《実施例の効果説明》このように、この実
施例においては、多値デジタル変調装置１側において、
伝送対象となるシリアル信号を取込み、これをパラレル
信号に変換した後、ＦＩＲフィルタ処理およびｍｏｄ演
算処理を施して、３ビットのパラレル信号にするととも
に、この変換処理によって得られたパラレル信号に対
し、マッピング処理を施して８ビットの量子化信号に
し、さらにこのマッピング処理によって得られた８ビッ
トの量子化信号に対し、Ｄ／Ａ変換、ロールオフフィル
タ処理を施して、波形整形したアナログ信号に変換した
後、ＦＭ変調して、多値デジタル復調装置１４側に伝送
し、この多値デジタル復調装置１４側において、受信し
たＦＭ信号をＦＭ復調するとともに、ロールオフフィル
タリング処理、Ａ／Ｄ変換処理してデジタル形式の量子
化信号にした後、ＦＩＲフィルタ処理、１５値判定処理
およびｍｏｄ演算処理を施して、３ビットのパラレル信
号にするとともに、この変換処理によって得られたパラ
レル信号をシリアル／パラレル変換して、元のシリアル
信号を再生するようにしたので、三角雑音電力を低減さ
せ、これによって変調器側での前処理における多値レベ
ル数を増加させることなく、フィルタ処理で生じる符号
間干渉を除去して、復調信号のＳＮ比を向上させ、ビッ
ト誤り率を大幅に小さくすることができる。

【００３７】そして、実際に、計算機を動作させて、シ
ミュレーションしたところ、この実施例においては、多
値デジタルＦＭ変調方式によって、伝送対象となるシリ
アル信号を伝送するようにしているので、ＦＭ復調によ
り生じる三角雑音電力を約１ｄＢ程度、改善することが
できた。さらに、ＲＦ帯での帯域制限フィルタの影響を
回避することができ、これによって生じた余裕を周波数
偏移の拡大に利用することにより、ＦＭ復調信号のＳＮ
比をさらに改善することができる。

【００３８】さらに、このときの改善量はＦＭ変調パラ
メータに依存するが、例えば８値デジタルＦＭ変調方式
を用い、ベースバンド信号帯域幅を７．５ＭＨｚ、ＲＦ
帯域幅を２０ＭＨｚとした場合、本発明による多値デジ
タル符号化方式および多値デジタル復号化方式を導入す
ることにより、最大周波数偏移を５ＭＨｚから８ＭＨｚ
に拡大することができる。

【００３９】そして、実際に、計算機を動作させて、シ
ミュレーションしたところ、改善量として、デジベルに
換算して、４ｄＢになった。

【００４０】したがって、この実施例の場合には、ＳＮ
比をトータルで５ｄＢ程度、改善することができること
が分かった。

【００４１】また、本発明を導入することによって生じ
る回路規模の増加は市販のＩＣで、数個程度であること
から、経済的にも、優れている。

【００４２】《他の実施例の説明》また、上述した実施
例においては、８値デジタルＦＭ変調方式を例にして、
本発明による多値デジタル符号化方式および多値デジタ
ル復号化方式を説明しているが、２値や４値、あるいは
１６値などに対し、本発明による多値デジタル符号化方
式および多値デジタル復号化方式を適用しても良い。

【００４３】また、上述した実施例においては、ＦＭ伝
送特有の三角雑音を低減させるために、符号化部３のＦ
ＩＲフィルタおよび復号化部１６のＦＩＲフィルタとし
て、１サンプル遅延回路９、２２を用いるようにしてい
るが、他の有色性雑音や伝送路に固有の妨害波成分を除
去するときには、妨害波の種類に応じて、２サンプル遅
延回路や５サンプル遅延回路などを単独、またはこれら
を組み合わせた、整数値を係数として持つ、ＦＩＲフィ
ルタを用いるようにしても良い。

【００４４】

【発明の効果】以上説明したように本発明によれば、請
求項１、２では、復調器側で整数値を係数とするＦＩＲ
フィルタを一種のディエンファシスフィルタとして用い
ることにより、三角雑音電力を低減させ、これによって
変調器側での前処理における多値レベル数を増加させる
ことなく、フィルタ処理で生じる符号間干渉を除去し
て、復調信号のＳＮ比を向上させ、ビット誤り率を大幅
に小さくすることができる。

【図面の簡単な説明】

【図１】本発明による多値デジタル符号化方式の一実施
例を適用した多値デジタル変調装置の一例を示すブロッ
ク図である。

【図２】本発明による多値デジタル復号化方式の一実施
例を適用した多値デジタル復調装置の一例を示すブロッ
ク図である。

【図３】図１に示すｍｏｄ８（−）演算回路で行われる
“８”を法とする剰余演算の真理値表を示す表図であ
る。

【図４】図１に示すマッピング回路で行われるマッピン
グ処理のマッピングパターン例を示す表図である。

【図５】図２に示す１５値判定回路の定動作で使用され
る判定表の一例を示す表図である。

【図６】図２に示すｍｏｄ８（＋）演算回路で行われる
“８”を法とする剰余演算の真理値表を示す表図であ
る。

【図７】図１に示す多値デジタル変調装置の符号化処理
および図２に示す多値デジタル復調装置の復号化処理に
おける信号の流れ例を示す模式図である。

【符号の説明】

１ 多値デジタル変調装置 ２ 前処理部 ３ 符号化部 ４ 後処理部 ５ シリアル／パラレル変換回路 ６ 減算回路 ７ ｍｏｄ８（−）演算回路（剰余演算回路） ９ １サンプル遅延回路（ＦＩＲフィルタ） １０ マッピング回路 １１ Ｄ／Ａ変換回路 １２ ロールオフフィルタ回路 １３ ＦＭ変調回路 １４ 多値デジタル復調装置 １５ 前処理部 １６ 復号化部 １７ 後処理部 １８ ＦＭ復調回路 １９ ロールオフフィルタ回路 ２０ Ａ／Ｄ変換回路 ２２ １サンプル遅延回路（ＦＩＲフィルタ） ２３ 加算回路 ２４ １５値判定回路（レベル判定回路） ２５ ｍｏｄ８（＋）演算回路（剰余演算回路） ２６ パラレル／シリアル変換回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 伝送対象となる入力信号を取り込み、こ
   れを多値のデジタル信号に符号化する多値デジタル符号
   化方式において、 伝送対象となる入力信号とフィードバック信号とを取り
   込み、これらの差信号を演算する減算回路と、 この減算回路から出力される差信号に対して、多値数を
   法とする剰余演算を施し、剰余結果を求める剰余演算回
   路と、 整数値をＦＩＲ係数とし、前記剰余演算回路から出力さ
   れる剰余結果を取り込み、これを所定サンプルだけ遅延
   させ、遅延済みの剰余結果をフィードバック信号とし
   て、前記減算回路に供給するＦＩＲフィルタと、 前記剰余演算回路から出力される剰余結果を取り込み、
   予め設定されているマッピングパターンで、マッピング
   処理を行なって符号化するマッピング回路と、 を備えたことを特徴とする多値デジタル符号化方式。
2. 【請求項２】 受信した多値デジタル信号を取り込み、
   これを復号化する多値デジタル復号化方式において、 整数値をＦＩＲ係数とし、受信した多値デジタル信号を
   取り込み、これを所定サンプルだけ遅延させ、遅延済み
   の多値デジタル信号を出力するＦＩＲフィルタと、 今回、受信した多値デジタル信号と前記ＦＩＲフィルタ
   から出力される遅延済みの多値デジタル信号とを取り込
   み、これらの加算信号を演算する加算回路と、 この加算回路から出力される加算信号を取り込み、予め
   設定されているレベル数でレベル弁別して、判定信号を
   演算するレベル判定回路と、 このレベル判定回路から出力される判定信号に対して、
   多値数を法とする剰余演算を施し、剰余結果を求め、伝
   送対象となっている信号を再生する剰余演算回路と、 を備えたことを特徴とする多値デジタル復号化方式。