JPH08137433A - 表示装置の駆動装置 - Google Patents

Abstract

(57)【要約】 【目的】 マトリクス型表示装置の駆動装置において、
１走査行の表示制御終了後表示素子の蓄積電荷を放電さ
せる際にスパイク電圧が発生するのを防止する。 【構成】 複数のローラインＬＲＯＷと複数のカラムラ
インＬＣＯＬとをＥＬ発光層を挟んで配置したＥＬパネ
ル２を駆動する際、ローラインＬＲＯＷとカラムライン
ＬＣＯＬとに極性の異なる電圧を印加して１ローライン
毎に所望のＥＬ素子Ｓｎｍを発光させ、電圧印加後は、
接地用のトランジスタＴＲ１３及びＴＲ２２を同時にＯ
Ｎして素子に蓄積された電荷を放電させる装置におい
て、接地用トランジスタＴＲ２２をＯＮする際のゲート
電圧を表示画素数に応じて制御する駆動回路２６ａ，３
６ａを設ける。この装置では、各ライン間での放電時定
数が異なり、その時定数が表示画素数により変化して
も、放電時の各ラインの電圧変化を一致させて、何れか
のラインにスパイク電圧が発生するのを防止できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示層の両面に走査電
極及びデータ電極を夫々配設したマトリクス型の表示装
置を駆動する駆動装置に関する。

【０００２】

【従来の技術】従来より、マトリクス型表示装置の駆動
装置として、走査電圧を印加した走査電極との間で表示
すべき画素を形成するデータ電極に、走査電圧とは極性
が異なる表示電圧を印加して当該画素を表示させ、表示
制御の終了時には、走査電圧及び表示電圧を印加した各
電極を同時に接地して、表示画素に蓄積された電荷を放
電させる駆動装置が知られている。

【０００３】

【発明が解決しようとする課題】ところが、マトリクス
型の表示装置においては、各電極の電流経路の時定数が
異なることから、上記のように表示制御終了後に電圧を
印加した電極を同時に接地して表示画素から電荷を放電
させる装置では、放電開始直後に、時定数が大きい側の
電極に表示制御の際の印加電圧より大きなスパイク電圧
が発生することがあった。そして、このスパイク電圧
は、スパイク電圧が発生した電極に設けられた駆動回路
内のスイッチング素子に直接印加されることから、スイ
ッチング素子の耐圧をスパイク電圧を考慮して大きく設
定しなければならなかった。

【０００４】一方、従来より、特開平４−２０４６２６
３号公報に開示されているように、マトリクス型の液晶
表示装置において、各電極の電流経路の時定数の違いに
よって生じる表示むらを防止するために、各電極の電流
経路に抵抗を挿入して、該経路の時定数を大きくし、各
電極間の時定数のばらつきを小さくすることが考えられ
ている。しかし、マトリクス型表示装置では、走査電極
にはデータ電極数分の画素が接続され、データ電極には
走査電極分の画素が接続されており、電荷放電時に各電
極側からみた合成容量（換言すれば各電極の電流経路の
時定数）は、表示制御のために電圧を印加した表示画素
数に応じて変化してしまうため、上記対策ではスパイク
電圧の発生を防止できない。

【０００５】本発明は、こうした問題に鑑みなされたも
ので、走査電極及びデータ電極に極性の異なる電圧を印
加し、その後、各電極を同時に接地して表示画素に蓄積
された電荷を放電させるマトリクス型表示装置の駆動装
置において、放電時にスパイク電圧が発生するのを防止
することを目的としている。

【０００６】

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載の発明は、駆動電圧の印加
によって光学的特性が変化する表示層と、該表示層の片
面に互いに平行に配設された複数の走査電極と、該表示
層の他面に該走査電極と直交するよう互いに平行に配設
された複数のデータ電極とからなり、上記データ電極と
上記走査電極との各交点に画素が形成されたマトリクス
型表示装置に設けられ、上記走査電極及びデータ電極に
夫々所定の電圧を印加して画像を表示させる表示装置の
駆動装置であって、上記複数の走査電極に、夫々、接地
電位を基準とする所定の走査電圧を印加するための複数
の走査用スイッチング素子と、上記複数のデータ電極
に、夫々、接地電位を基準とし且つ上記走査電圧とは逆
極性の所定の表示電圧を印加するための複数の表示用ス
イッチング素子と、上記走査電極及びデータ電極を夫々
接地するための複数の接地用スイッチング素子と、上記
複数の走査用スイッチング素子を所定の走査タイミング
で順次オンして、上記各走査電極に順次走査電圧を印加
させる走査用制御手段と、上記走査タイミングに同期し
て外部から順次入力される１走査電極分の表示データに
基づき、表示すべき画素を形成するデータ電極に接続さ
れた表示用スイッチング素子をオンして、上記走査電圧
が印加された走査電極にて形成される各画素の表示・非
表示を制御する表示用制御手段と、上記各制御手段によ
る上記各電極への走査電圧及び表示電圧の印加によって
１走査電極分の表示制御が終了すると、該走査電圧及び
表示電圧が印加された電極に接続された接地用スイッチ
を同時にオンして、当該表示制御によって走査電圧及び
表示電圧が同時に印加された画素から電荷を放電させる
放電手段と、上記１走査電極分の表示制御実行毎に、上
記表示用制御手段が上記表示用スイッチング素子をオン
して上記表示電圧を印加する画素数を検出する表示画素
数検出手段と、上記走査電極及びデータ電極の少なくと
も一方に接続された複数の接地用スイッチング素子の各
々に設けられ、当該接地用スイッチング素子をオンする
ために上記放電手段から入力される駆動信号の立ち上が
り時間及び電圧値の少なくとも一方を補正する補正手段
と、上記表示画素数検出手段により検出された画素数に
基づき、上記補正手段による上記駆動信号の補正量を設
定し、上記各接地用スイッチング素子オン時の走査電極
及びデータ電極の電圧変化を一致させる補正量設定手段
と、を備えたことを特徴とする。

【０００７】また請求項２に記載の発明は、請求項１に
記載の駆動装置において、上記補正手段は、外部から入
力されるクロック信号に応じて段階的に変化する出力信
号を生成するチャージポンプと、該チャージポンプを上
記放電手段からの駆動信号により動作させ、該チャージ
ポンプにて生成された出力信号を駆動信号として上記接
地用スイッチング素子に出力する出力手段と、により構
成され、上記補正量設定手段は、上記表示画素数検出手
段により検出された画素数に応じて、上記チャージポン
プに入力するクロック信号の周波数，クロック数，又は
パルス幅を設定することを特徴とする請求項１に記載の
表示装置の駆動装置。

【０００８】次に、請求項３に記載の発明は、請求項２
に記載の駆動装置において、上記補正量設定手段は、外
部から入力される基準クロックを分周して各々異なる周
波数のクロック信号を生成する多数の分周器と、該各分
周器から出力されるクロック信号のうち、上記表示画素
数検出手段により検出された画素数に対応した分周器か
らのクロック信号を選択して、上記チャージポンプに出
力する選択回路とからなることを特徴とする。

【０００９】また、請求項４に記載の発明は、請求項１
〜請求項３のいずれか記載の駆動装置において、当該駆
動装置は、ＥＬ発光層に複数の走査電極及び複数のデー
タ電極を夫々形成したＥＬ表示装置用の駆動装置である
ことを特徴とする。

【００１０】

【作用及び発明の効果】請求項１に記載の駆動装置にお
いては、走査用制御手段が、各走査電極に夫々接続され
た走査用スイッチング素子を所定の走査タイミングで順
次オンすることにより、各走査電極に順次走査電圧を印
加させ、表示用制御手段が、その走査タイミングに同期
して外部から順次入力される１走査電極分の表示データ
に基づき、表示すべき画素を形成するデータ電極に接続
された表示用スイッチング素子をオンすることにより、
走査電圧が印加された走査電極にて形成される各画素の
表示・非表示を制御する。また、こうした表示制御実行
中、１走査電極分の表示制御が終了する度に、放電手段
が、走査電圧及び表示電圧が印加された電極に接続され
た接地用スイッチを同時にオンして、走査電圧及び表示
電圧が同時に印加された画素（表示画素）から電荷を放
電させる。

【００１１】一方、本発明の駆動装置には、走査電極及
びデータ電極の少なくとも一方に接続された複数の接地
用スイッチング素子の各々に、接地用スイッチング素子
をオンするために放電手段から入力される駆動信号の立
ち上がり時間及び電圧値の少なくとも一方を補正する補
正手段が備えられ、上記各制御手段の動作による１走査
電極分の表示制御実行毎に、表示画素数検出手段が、表
示用制御手段が表示用スイッチング素子をオンして表示
電圧を印加する表示画素の数を検出し、補正量設定手段
が、その検出された表示画素数に基づき、補正手段によ
る駆動信号の補正量を設定して、各接地用スイッチング
素子オン時の走査電極及びデータ電極の電圧変化を一致
させる。

【００１２】つまり、本発明では、補正手段を用いて、
接地用スイッチング素子を駆動信号によりオンさせた際
の素子の内部抵抗（所謂オン抵抗），換言すれば接地用
スイッチング素子を介して形成される放電電流経路の時
定数を直接補正できるようにし、１走査電極分の表示制
御実行毎に、そのときの表示画素数に基づき補正手段に
よる補正量を設定することにより、放電電流経路の時定
数を、走査電極側とデータ電極側とで一致させるのであ
る。

【００１３】この結果、放電時には、走査電極側の電圧
変化とデータ電極側の電圧変化とを、表示画素数に関係
なく常に一致させることができるようになり、一方の電
極側にスパイク電圧が発生するのを防止することができ
る。従って、上記各電極に接続するスイッチング素子
を、スパイク電圧に耐えれるように高耐圧のスイッチン
グ素子にする必要がなく、駆動装置のコストを低減する
ことができる。

【００１４】次に、請求項２に記載の駆動装置において
は、補正手段が、チャージポンプと、チャージポンプを
放電手段からの駆動信号により動作させて、チャージポ
ンプからの出力信号を駆動信号として接地用スイッチン
グ素子に出力する出力手段とにより構成され、補正量設
定手段が、表示画素数検出手段により検出された画素数
に応じて、チャージポンプに入力するクロック信号の周
波数，クロック数，又はパルス幅を設定する。

【００１５】すなわち、チャージポンプは、外部から入
力されるクロック信号により正又は負に段階的に変化す
る出力信号を生成するものであり、クロック信号の周波
数を変化させれば出力信号の立ち上がり速度を調整で
き、クロック信号の入力数を制限すれば出力電圧の最終
値を設定でき、クロック信号のパルス幅を変化させれば
出力電圧の１クロック信号あたりの変化量を設定でき
る。

【００１６】そこで本発明では、放電手段から接地用ス
イッチング素子を接地させるための駆動信号が出力され
ると、チャージポンプに入力するクロック信号の周波
数，クロック数又はパルス幅を表示画素数に応じて設定
してチャージポンプを動作させることにより、チャージ
ポンプにて生成される出力信号の立ち上がり時間やその
電圧値を表示画素数に応じて制御し、更にこの制御され
たチャージポンプからの出力信号を駆動信号として接地
用スイッチング素子に出力するのである。

【００１７】従って、本発明によれば、接地用スイッチ
ング素子にて形成される放電電流経路の時定数を決定す
る駆動信号の立ち上がり時間や電圧値を、チャージポン
プを用いて生成することができ、補正手段を、簡単な回
路構成にて実現することが可能になる。

【００１８】また次に、請求項３に記載の駆動装置にお
いては、補正量設定手段が基準クロックを分周して各々
異なる周波数のクロック信号を生成する多数の分周器を
備え、選択回路が、各分周器から出力されるクロック信
号の中から表示画素数に対応した分周器からのクロック
信号を選択して、チャージポンプに出力する。

【００１９】つまり、本発明では、請求項２に記載のよ
うに接地用スイッチング素子の駆動信号をチャージポン
プを用いて生成するにあたって、チャージポンプに入力
するクロック信号の周波数を表示画素数に応じて設定す
ることにより、表示画素数に応じて駆動信号の立ち上が
り時間を補正し、しかもクロック信号の周波数は、基準
クロックを分周する多数の分周器からのクロック信号を
表示画素数に応じて選択することにより生成する。

【００２０】このため、本発明によれば、チャージポン
プから出力される駆動信号の立ち上がり時間を補正する
ためのクロック信号を、簡単且つ安価な回路にて生成す
ることができる。なお、上記請求項１〜請求項３に記載
の発明は、液晶表示装置やＥＬ表示装置等、走査電極と
データ電極とで形成される画素が容量を有し、各電極間
への電圧印加後、その表示画素に電荷が残る表示装置を
駆動する駆動装置であれば、適用できるが、請求項４に
記載のように、ＥＬ発光層に複数の走査電極及び複数の
データ電極を夫々形成したＥＬ表示装置を駆動する駆動
装置に適用すれば、より大きな効果を得ることができ
る。

【００２１】つまり、ＥＬ表示装置の場合、走査電極と
データ電極とで形成されるＥＬ素子を発光させるには、
電極間に例えば２００Ｖ以上の高電圧を印加する必要が
あるため、ＥＬ素子発光制御用のスイッチング素子には
高耐圧の素子が使用されているのであるが、この場合、
放電時に生じるスパイク電圧も高電圧になるため、スパ
イク電圧が発生する場合には、それに応じてスイッチン
グ素子の耐圧をより高くしなければならない。しかし、
こうしたＥＬ表示装置に請求項１〜請求項３に記載の本
発明を適用すれば、放電時に生じるスパイク電圧を良好
に除去することができるようになるため、ただでさえ高
耐圧が要求されるスイッチング素子の耐圧を、スパイク
電圧を考慮してより高く設定する必要がなく、駆動装置
を容易に実現できる。

【００２２】

【実施例】以下に本発明の実施例を図面と共に説明す
る。図２は実施例の表示装置全体の構成を表わすブロッ
ク図である。符号２はマトリクス型の薄膜ＥＬパネル
（以下、ＥＬパネル）で、互いに平行配列された複数の
ローライン（走査電極）と、ローラインに対して直交す
るように互いに平行配列された複数のカラムライン（デ
ータ電極）とを、夫々、ＥＬ発光層の両面に形成するこ
とにより、横方向，縦方向にＥＬ素子を有する。そして
ＥＬパネル２は、全カラムラインを上下に分割すること
により、表示画面が上下に２分割されている。

【００２３】また表示装置には、ＥＬパネル２にコンピ
ュータ４から出力される画像信号に応じた所望の画像を
表示させるために、コンピュータ４からの画像信号をデ
ジタル信号（以下、表示データ）に変換するＡ／Ｄ変換
器６と、表示制御に必要な各種タイミング信号を発生す
るタイミング回路８と、Ａ／Ｄ変換器６から入力された
表示データを一旦格納するためのビデオＲＡＭ（以下、
ＶＲＡＭ）１２と、Ａ／Ｄ変換器６から入力される表示
データを順次取り込み、ＶＲＡＭ２に格納すると共に、
ＶＲＡＭ１２に格納した表示データとＡ／Ｄ変換器６か
ら入力された表示データとに基づき、ＥＬパネル２に設
けられたロー側ドライバＩＣ２０及びカラム側ドライバ
ＩＣ３０に夫々表示制御用の制御信号を出力するＥＬコ
ントローラ１０とが備えられている。

【００２４】ロー側ドライバＩＣ２０は、ＥＬパネル２
のローラインの各々に対して、順次走査電圧を印加す
る。カラム側ドライバＩＣ３０は、ＥＬパネル２のカラ
ムラインの各々に、表示データに対応して表示電圧を印
加し、走査電圧が印加されたローラインと各カラムライ
ンとの間に形成されたＥＬ素子の発光・非発光を制御す
る。そして、これら各ドライバＩＣ２０，３０は、複数
のカラムラインに対して個々に電圧を印加できる。

【００２５】なお、本実施例では、ＥＬパネル２を上下
に２分割して、その２分割した各表示画面毎に、駆動用
のドライバＩＣ２０，３０を設けているため、コンピュ
ータ４から１画面分の画像信号が出力される表示時間あ
たりに、ＥＬパネル２の上下半画面を夫々２回走査でき
る。

【００２６】次に、ロー側ドライバＩＣ２０は、ＥＬパ
ネル２のローラインに対して順次走査電圧を印加する。
そして、各ロー側ドライバＩＣ２０は、ＥＬコントロー
ラ１０からの制御信号に従い、ドライバＩＣ２０にてＥ
Ｌパネル２のローラインに対する走査電圧の印加が終了
する１フィールド毎に、走査電圧を正の走査電圧（＋１
２５Ｖ）又は負の走査電圧（−１２５Ｖ）に切り換え
る。

【００２７】また、各ロー側ドライバＩＣ２０は、自己
が受け持つ複数のローラインに対して走査電圧を順次印
加するために、図３に示す如く、各ローラインＬＲＯＷ
１，ＬＲＯＷ２，…に対して個々に走査電圧を印加する
複数のドライバ回路ＤＲＯＷ１，ＤＲＯＷ２，…と、こ
れら各回路に、ＥＬコントローラ１０から出力される制
御信号に応じて駆動パルスを順次出力する制御信号発生
部２２とから構成されている。

【００２８】一方、カラム側ドライバＩＣ３０は、ＥＬ
パネル２の半画面分のカラムライン毎にグループ分けさ
れ、同一グループ内のカラム側ドライバＩＣ３０は、夫
々、ＥＬコントローラ１０から出力される１行分の表示
データをラッチして、ロー側ドライバＩＣ２０による走
査電圧の印加時に、その表示データに対応した表示電圧
を全カラムラインに同時に印加する。また、各カラム側
ドライバＩＣ３０は、通常、各カラムラインを接地して
その電圧を０Ｖに保持し、ＥＬ素子を発光させる場合に
だけ、走査電圧が正であれば負電圧（−１２５Ｖ）、走
査電圧が負であれば正電圧（＋１２５Ｖ）というよう
に、走査電圧とは逆極性の表示電圧を印加する。

【００２９】そして、各カラム側ドライバＩＣ３０は、
ロー側ドライバＩＣ２０と同様、複数のカラムラインに
対して各々表示電圧を印加するために、図３に示す如
く、各カラムラインＬＣＯＬ１，ＬＣＯＬ２，…に対し
て個々に表示電圧を印加するための複数のドライバ回路
ＤＣＯＬ１，ＤＣＯＬ２，…を備え、更に、ＥＬコント
ローラ１０から出力される１行分の表示データをラッチ
するラッチ回路（図示せず）、及び、ラッチ回路にラッ
チされた表示データとＥＬコントローラ１０から出力さ
れる制御信号とに基づき、所定のタイミングで各ドライ
バ回路ＤＣＯＬ１，ＤＣＯＬ２，…からカラムラインＬ
ＣＯＬ１，ＬＣＯＬ２，…に正又は負の表示電圧を印加
させる駆動パルスを発生する制御信号発生部３２を備え
ている。

【００３０】なお、ＥＬコントローラ１０から各ドライ
バＩＣ２０，３０内の制御信号発生部２２，３２には、
制御信号として、画像表示のための水平及び垂直同期信
号、動作用のクロック信号（基本クロック）、及び初期
化用のクリア信号に加えて、走査電圧を印加したローラ
インにて発光させるＥＬ素子数を表わす表示画素数デー
タが入力される。

【００３１】次に、各ロー側ドライバＩＣ２０内のロー
側ドライバ回路ＤＲＯＷｎ及び各カラム側ドライバＩＣ
３０内のカラム側ドライバ回路ＤＣＯＬｍは、夫々、図
４に示す如く構成されている。即ち、ロー側ドライバ回
路ＤＲＯＷｎは、正の走査電圧を出力する正電圧出力回
路２４と、負の走査電圧を出力する負電圧出力回路２６
と、各電圧出力回路２４，２６から出力された正又は負
の走査電圧をローラインＬＲＯＷｎに印加する電圧印加
回路２８とから構成され、カラム側ドライバ回路ＤＣＯ
Ｌｍは、正の表示電圧を出力する正電圧出力回路３４
と、負の表示電圧を出力する負電圧出力回路３６と、こ
れら各電圧出力回路３４，３６から出力された正又は負
の表示電圧をカラムラインＬＣＯＬｍに印加する電圧印
加回路３８とから構成されている。

【００３２】なお、正電圧出力回路２４，３４、負電圧
出力回路２６，３６、及び電圧印加回路２８，３８は、
夫々、ローライン或はカラムラインに正又は負電圧を印
加するか、これら各ラインを接地するか、或はフローテ
ィング状態にするかを切り換えるための回路であり、全
く同様に構成されている。

【００３３】以下、ロー側ドライバ回路ＤＲＯＷｎを例
にとり、上記各回路２４，３４、２６，３６、３６，３
８の構成を説明する。正電圧出力回路２４は、電圧印加
回路２８に正電圧出力ラインＨＶＣＣを介して正電圧を
出力するためのＰチャネルのエンハンスメント型・高耐
圧・ＭＯＳ−ＦＥＴ（以下、Ｐチャネルトランジスタ）
ＴＲ１２と、正電圧出力ラインＨＶＣＣを接地して０Ｖ
にするためのＮチャネルのエンハンスメント型・高耐圧
・ＭＯＳ−ＦＥＴ（以下、Ｎチャネルトランジスタ）Ｔ
Ｒ１３と、正の電源電圧（＋１２５Ｖ）を分圧する一対
の抵抗器Ｒ１１，Ｒ１２と、これら抵抗器Ｒ１１，Ｒ１
２に直列に接続されたＮチャネルトランジスタＴＲ１１
とから構成されている。

【００３４】ＰチャネルトランジスタＴＲ１２のソース
及び分圧用抵抗器Ｒ１１の一端は、図示しない電源装置
からの正電圧供給ラインに接続され、Ｎチャネルトラン
ジスタＴＲ１１，１３のソースはグランドラインＧＮＤ
（０Ｖ）に接続され、ＰチャネルトランジスタＴＲ１２
とＮチャネルトランジスタＴＲ１３のドレインは、夫
々、正電圧出力ラインＨＶＣＣに接続され、Ｐチャネル
トランジスタＴＲ１２のゲートは、分圧用抵抗器Ｒ１
１，Ｒ１２の接続点に接続されている。

【００３５】また、ＮチャネルトランジスタＴＲ１１の
ゲートには、正電圧印加信号発生部２２ａ（図３）から
の正電圧印加信号ＨＣＬＫｎが入力され、Ｎチャネルト
ランジスタＴＲ１３のゲートには、正電圧放電信号発生
部２２ｂ（図３）からの正電圧放電信号ＨＳＩＧｎが入
力される。

【００３６】この正電圧出力回路２４においては、正電
圧印加信号ＨＣＬＫｎ及び正電圧放電信号ＨＳＩＧｎが
共にLow レベル（０Ｖ）であれば、Ｎチャネルトランジ
スタＴＲ１１，ＴＲ１３が夫々ＯＦＦ状態になる。また
このとき、抵抗器Ｒ１１，Ｒ１２に電流が流れないた
め、ＰチャネルトランジスタＴＲ１２のゲートはソース
と同電位となり、ＰチャネルトランジスタＴＲ１２もＯ
ＦＦ状態になる。従って、正電圧出力ラインＨＶＣＣは
フローティング状態となる。

【００３７】一方、正電圧印加信号ＨＣＬＫｎがHighレ
ベル（本実施例では、ドライバＩＣ内の動作電圧と同じ
＋５Ｖ）になると、ＮチャネルトランジスタＴＲ１１が
ＯＮして、抵抗器Ｒ１１，Ｒ１２に電流が流れ、その接
続点に生じた分圧電圧（０〜１２５Ｖの中間電圧）がＰ
チャネルトランジスタＴＲ１２のゲートに印加される。
この結果、ＰチャネルトランジスタＴＲ１２がＯＮし
て、正電圧出力ラインＨＶＣＣに＋１２５Ｖが印加さ
れ、この正電圧が電圧印加回路２８に出力される。

【００３８】また逆に、正電圧放電信号ＨＳＩＧｎがHi
ghレベル（＋５Ｖ）になった場合には、Ｎチャネルトラ
ンジスタＴＲ１３がＯＮするため、正電圧出力ラインＨ
ＶＣＣはグランドラインＧＮＤに接続される。次に、負
電圧出力回路２６は、電圧印加回路２８に負電圧出力ラ
インＬＶＢＢを介して負電圧を出力するためのＮチャネ
ルトランジスタＴＲ２３と、負電圧出力ラインＬＶＢＢ
を接地するためのＰチャネルトランジスタＴＲ２２と、
負の電源電圧（−１２５Ｖ）を分圧するための一対の抵
抗器Ｒ２１，Ｒ２２と、これら抵抗器Ｒ１１，Ｒ１２に
直列に接続されたＰチャネルトランジスタＴＲ２１とか
ら構成されている。

【００３９】そして、ＮチャネルトランジスタＴＲ２３
のソース及び分圧用抵抗器Ｒ２２の一端は図示しない電
源装置からの負電圧供給ラインに接続され、Ｐチャネル
トランジスタＴＲ２２のソースはグランドラインＧＮＤ
に接続され、ＰチャネルトランジスタＴＲ２１のソース
には、当該ドライバＩＣの動作電圧が印加され、Ｎチャ
ネルトランジスタＴＲ２３とＰチャネルトランジスタＴ
Ｒ２２のドレインは、夫々、負電圧出力ラインＬＶＢＢ
に接続され、ＮチャネルトランジスタＴＲ２３のゲート
は分圧用抵抗器Ｒ２１，Ｒ２２の接続点に接続され、Ｐ
チャネルトランジスタＴＲ２１のゲートには、制御信号
発生部２２に設けられた負電圧印加信号発生部２２ｃ
（図３）からの負電圧印加信号ＬＣＬＫｎが入力され
る。

【００４０】また負電圧出力回路２６には、制御信号発
生部２２に設けられた負電圧放電信号発生部２２ｄ（図
３）から出力される負電圧放電信号ＬＳＩＧｎがHighレ
ベルであるとき、ＰチャネルトランジスタＴＲ２２をオ
ンするための負の駆動信号を発生する駆動回路２６ａが
備えられている。

【００４１】なお、駆動回路２６ａには、制御信号発生
部２２に設けられた補正クロック発生部２２ｅ（図３）
から出力されるクロック信号ＣＬＫＸｎを受けて動作す
るチャージポンプが備えられ、負電圧放電信号ＬＳＩＧ
ｎがHighレベルであるときに、このチャージポンプから
の出力信号を、ＰチャネルトランジスタＴＲ２２の駆動
信号として出力するが、この構成については、本発明の
主要部であるので、補正クロック発生部２２ｅと共に後
に詳しく説明する。また、負電圧放電信号ＬＳＩＧｎ
は、この駆動回路２６ａを動作させるために、他の信号
とは異なる電圧値，即ちLow レベル：−５Ｖ，Highレベ
ル：０Ｖに設定される。

【００４２】上記負電圧出力回路２６においては、負電
圧印加信号ＬＣＬＫｎがHighレベル、負電圧放電信号Ｌ
ＳＩＧｎがLow レベルであれば、Ｐチャネルトランジス
タＴＲ２１，ＴＲ２２が夫々ＯＦＦ状態になる。またこ
のとき、抵抗器Ｒ２１，Ｒ２２に電流が流れないため、
ＮチャネルトランジスタＴＲ２３のゲートはソースと同
電位となり、ＮチャネルトランジスタＴＲ２３もＯＦＦ
状態になる。従って、負電圧出力ラインＬＶＢＢはフロ
ーティング状態となる。

【００４３】一方、負電圧印加信号ＬＣＬＫｎがLow レ
ベルになると、ＰチャネルトランジスタＴＲ２１がＯＮ
して、抵抗器Ｒ２１，Ｒ２２に電流が流れ、その接続点
に生じた分圧電圧（−１２５Ｖ〜＋５Ｖの中間電圧）が
ＮチャネルトランジスタＴＲ２３のゲートに印加され
る。この結果、ＮチャネルトランジスタＴＲ２３がＯＮ
して、負電圧出力ラインＬＶＢＢに−１２５Ｖが印加さ
れ、この負電圧が電圧印加回路２８に出力される。

【００４４】逆に、負電圧放電信号ＬＳＩＧｎがHighレ
ベルになった場合には、駆動回路２６ａがＰチャネルト
ランジスタＴＲ２２のゲートに負の駆動電圧を出力する
ため、ＰチャネルトランジスタＴＲ２２がＯＮして、負
電圧出力ラインＨＶＣＣはグランドラインＧＮＤに接地
される。

【００４５】次に、電圧印加回路２８は、ソースが正電
圧出力ラインＨＶＣＣに接続され、ドレインがローライ
ンＬＲＯＷｎに接続され、ゲートが正電圧出力ラインＨ
ＶＣＣとグランドラインＧＮＤとの間に設けられた分圧
用の抵抗器Ｒ３１，Ｒ３２の接続点に接続されたＰチャ
ネルトランジスタＴＲ３１と、ソースが負電圧出力ライ
ンＬＶＢＢに接続され、ドレインがローラインＬＲＯＷ
ｎに接続され、ゲートが負電圧出力ラインＬＶＢＢとグ
ランドラインＧＮＤとの間に設けられた分圧用の抵抗器
Ｒ４１，Ｒ４２の接続点に接続されたＮチャネルトラン
ジスタＴＲ４１と、から構成されている。

【００４６】この電圧印加回路２８は、正電圧出力回路
２４から正電圧出力ラインＨＶＣＣに正電圧が出力され
ると、ＰチャネルトランジスタＴＲ３１がＯＮして、ロ
ーラインＬＲＯＷｎに正の走査電圧を印加し、逆に負電
圧出力回路２６から負電圧出力ラインＬＶＢＢに負電圧
が出力されると、ＮチャネルトランジスタＴＲ４１がＯ
Ｎして、ローラインＬＲＯＷｎに負の走査電圧を印加す
る。また、正電圧出力回路２４により正電圧出力ライン
ＨＶＣＣが接地されると、ＰチャネルトランジスタＴＲ
３１の寄生ダイオードＤ３１を介して、ローラインＬＲ
ＯＷｎが略０Ｖになるまで、ローラインＬＲＯＷｎにて
形成される全てのＥＬ素子Ｓｎに蓄積された正電荷を放
電し、逆に負電圧出力回路２６により負電圧出力ライン
ＬＶＢＢが接地されると、ＮチャネルトランジスタＴＲ
４１の寄生ダイオードＤ４１を介して、ローラインＬＲ
ＯＷｎが略０Ｖになるまで、ローラインＬＲＯＷｎにて
形成される全てのＥＬ素子Ｓｎに蓄積された負電荷を放
電する。

【００４７】従って、ロー側ドライバ回路ＤＲＯＷｎで
は、制御信号発生部２２から当該回路ＤＲＯＷｎに対し
て出力される正電圧印加信号ＨＣＬＫｎ，正電圧放電信
号ＨＳＩＧｎ及び負電圧放電信号ＬＳＩＧｎが共にLow
レベルで、負電圧印加信号ＬＣＬＫｎがHighレベルであ
るとき、ローラインＬＲＯＷｎをフローティング状態に
制御し、この状態で、正電圧印加信号ＨＣＬＫｎがHigh
レベルに変化すると、ローラインＬＲＯＷｎに正の走査
電圧を印加し、逆に負電圧印加信号ＬＣＬＫｎがLow レ
ベルに変化すると、ローラインＬＲＯＷｎに負の走査電
圧を印加する。また正の走査電圧の印加後、正電圧放電
信号ＨＳＩＧｎがHighレベルになると、ローラインＬＲ
ＯＷｎを接地して、ローラインＬＲＯＷｎが０Ｖになる
までＥＬ素子に蓄積された正の電荷を放電し、逆に負の
走査電圧の印加後、負電圧放電信号ＬＳＩＧｎがHighレ
ベルになると、ローラインＬＲＯＷｎを接地して、ロー
ラインＬＲＯＷｎが０Ｖになるまで、ＥＬ素子に蓄積さ
れた負の電荷を放電する。

【００４８】なお、既述したように、カラム側ドライバ
回路ＤＣＯＬｍは、ロー側ドライバ回路ＤＲＯＷｎと同
様に構成されているため、カラム側ドライバＩＣ３０内
の制御信号発生部３２から出力される正電圧印加信号Ｈ
ＣＬＫｍ，正電圧放電信号ＨＳＩＧｍ，負電圧印加信号
ＬＣＬＫｍ，及び負電圧放電信号ＬＳＩＧｍを受けて、
ロー側ドライバ回路ＤＲＯＷｎと同様に動作する。また
カラム側ドライバ回路ＤＣＯＬｍの負電圧出力回路３６
には、ロー側の負電圧出力回路２６と同様、Ｐチャネル
トランジスタＴＲ２２を駆動するための駆動回路３６ａ
が設けられているが、この駆動回路３６ａには、制御信
号発生部３２に設けられた補正クロック発生部３２ｅ
（図３）からのクロック信号ＣＬＫＹｍが入力される。

【００４９】次に、ＥＬパネル２を実際に駆動する際の
上記各ドライバＩＣ２０，３０内の制御信号発生部２
２，３２の動作について説明する。図５は、ローライン
に正の走査電圧を印加し、カラムラインに負の表示電圧
を印加することによりＥＬ素子を発光させる、ＥＬパネ
ル２の正電圧駆動時の制御動作を表わしている。

【００５０】図５に示す如く、制御信号発生部２２は、
全ドライバ回路ＤＲＯＷに出力する制御信号のうち、正
電圧印加信号ＨＣＬＫ，正電圧放電信号ＨＳＩＧ，及び
負電圧放電信号ＬＳＩＧをLow レベルに、負電圧印加信
号ＬＣＬＫをHighレベルに、夫々初期設定して、全ての
ローラインＬＲＯＷをフローティング状態（Ｆ）にす
る。そして、１行目のローラインＬＲＯＷ１に対する正
電圧印加信号ＨＣＬＫ１をHighレベルに切り換え、正電
圧出力回路２４内のＰチャネルトランジスタＴＲ１２
（走査用スイッチング素子）を介して、ローラインＬＲ
ＯＷ１に正の走査電圧を印加させる。

【００５１】一方、制御信号発生部３２は、通常、全ド
ライバ回路ＤＣＯＬに出力する制御信号のうち、正電圧
印加信号ＨＣＬＫをLow レベルに、正電圧放電信号ＨＳ
ＩＧ，負電圧印加信号ＬＣＬＫ及び負電圧放電信号ＬＳ
ＩＧをHighレベルに、夫々設定して、全カラムラインＬ
ＣＯＬを接地させる。そして、ローラインＬＲＯＷ１に
正の走査電圧が印加されると、発光させるべきＥＬ素子
を形成しているカラムラインＬＣＯＬｍに対する負電圧
印加信号ＬＣＬＫｍ及び負電圧放電信号ＬＳＩＧｍを夫
々Low レベルに切り換え、負電圧出力回路３６内のＮチ
ャネルトランジスタＴＲ２３（表示用スイッチング素
子）を介して、カラムラインＬＣＯＬｍに負の表示電圧
を印加させる。

【００５２】この結果、１行目で発行させるべきＥＬ素
子Ｓ１ｍの両端には、表示電圧の印加時間分だけ発光に
必要な電圧（２５０Ｖ）が印加され、この電圧によりＥ
Ｌ素子が充電されて発光し、他のＥＬ素子の両端には、
走査電圧分の１２５Ｖが印加されるだけで、発光しな
い。

【００５３】こうして１行目の表示制御が実行される
と、制御信号発生部２２は、正電圧印加信号ＨＣＬＫ１
をLow レベルに、正電圧放電信号ＨＳＩＧ１をHighレベ
ルに、夫々切り換える。また同時に、制御信号発生部３
２は、負電圧印加信号ＨＣＬＫｍ及び負電圧放電信号Ｈ
ＳＩＧｍをHighレベルに切り換える。

【００５４】この結果、正の走査電圧が印加された１行
目のローラインＬＲＯＷ１からは、正電圧出力回路２４
内のＮチャネルトランジスタＴＲ１３（接地用スイッチ
ング素子）を介して、１行目の全ＥＬ素子に蓄積された
正の電荷が放電され、負の表示電圧が印加されたカラム
ラインＬＣＯＬｍからは、負電圧出力回路３６内のＰチ
ャネルトランジスタＴＲ２２（接地用スイッチング素
子）を介してＥＬ素子Ｓ１ｍに蓄積された負の電荷が放
電される。

【００５５】電荷の放電後、制御信号発生部２２は、正
電圧放電信号ＨＳＩＧ１をLow レベルに切り換えて、１
行目のローラインＬＲＯＷ１をフローティング状態
（Ｆ）に戻し、２行目以降のローラインＬＲＯＷ２に対
しても、上記と同様に、正の走査電圧の印加（表示制
御）及び接地（放電）を繰り返す。また、制御信号発生
部３２も、上記と同様に、発光させるべきＥＬ素子を形
成するカラムラインに対する負の表示電圧の印加（表示
制御）及び接地（放電）を繰り返す。

【００５６】一方、ＥＬパネル２の負電圧駆動時、各ド
ライバＩＣ２０，３０内の制御信号発生部２２，３２
は、図６に示す如く動作する。即ち、負電圧駆動時と正
電圧駆動時との異なる点は下記，の通りであり、負
電圧駆動時には、ローラインに負の走査電圧、カラムラ
インに正の表示電圧を印加してＥＬ素子を発光させる。

【００５７】 制御信号発生部２２は、表示制御の
際、負電圧印加信号ＬＣＬＫｎをLowレベルに切り換
え、負電圧出力回路２６内のＮチャネルトランジスタＴ
Ｒ２３（走査用スイッチング素子）を介して、ローライ
ンＬＲＯＷｎに負の走査電圧を印加し、放電時には、負
電圧放電信号ＬＳＩＧｎをHighレベルに切り換え、負電
圧出力回路２６内のＰチャネルトランジスタＴＲ２２
（接地用スイッチング素子）を介して、ローラインＬＲ
ＯＷｎの全ＥＬ素子から負電荷を放電する。

【００５８】 制御信号発生部３２は、表示制御の
際、正電圧印加信号ＬＣＬＫｍをHighレベルに、正電圧
放電信号ＨＳＩＧｍをLow レベルに夫々切り換え、正電
圧出力回路３４内のＰチャネルトランジスタＴＲ１２
（表示用スイッチング素子）を介して、カラムラインＬ
ＣＯＬｍに正の表示電圧を印加し、放電時には、正電圧
印加信号ＨＣＬＫｍをLow レベルに、正電圧放電信号Ｈ
ＳＩＧｍをHighレベルに夫々切り換え、負電圧出力回路
３４内のＮチャネルトランジスタＴＲ１３（接地用スイ
ッチング素子）を介して、ＥＬ素子Ｓｎｍに蓄積された
正電荷を放電する。

【００５９】上記のように、本実施例では、１行目のロ
ーラインから順に走査電圧を印加して行き、走査電圧の
印加中、発光すべきＥＬ素子を形成するカラムラインに
対して走査電圧とは逆極性の表示電圧を印加することに
より、ＥＬパネル２の１行毎にＥＬ素子の発光・非発光
を制御すると共に、１行分の表示制御が終了する度に、
走査電圧及び表示電圧を印加した各ラインを同時に接地
して、走査電圧及び表示電圧の印加によってＥＬ素子に
蓄積された電荷を放電する。

【００６０】ところで、このように表示制御終了時にＥ
Ｌ素子に蓄積された正及び負電荷を同時に放電させる場
合、ローライン側の放電経路とカラムライン側の放電経
路とで時定数が一致していれば問題はないが、時定数が
異なると、放電時に、時定数が大きい側のラインに、ス
パイク電圧が発生してしまう。例えば、図７は、ローラ
インの時定数がカラムラインより大きい場合に、ＥＬパ
ネル２を正電圧駆動して、ＥＬ素子に蓄積された電荷を
同時に放電させたときのローラインとカラムラインの電
圧変化を表わしているが、この場合、カラム側の放電速
度が速いため、ロー側が、その放電速度に追従できず、
ＥＬ素子の両端の電荷を保存しようとして、ロー側にス
パイク電圧が発生するようになる。また、正電圧駆動時
のローラインの時定数は、ローライン側で正電荷（負電
圧駆動時には負電荷）を放電すべきＥＬ素子の合成容量
と、ローラインの抵抗成分と、ロー側ドライバ回路内の
寄生ダイオードＤ３１（負電圧駆動時には寄生ダイオー
ドＤ４１）の順方向抵抗成分と、Ｎチャネルトランジス
タＴＲ１３（負電圧駆動時にはＰチャネルトランジスタ
ＴＲ２２）のオン抵抗とにより決定され、逆に正電圧駆
動時のカラムラインの時定数は、カラムライン側で負電
荷（負電圧駆動時には正電荷）を放電すべきＥＬ素子の
合成容量と、カラムラインの抵抗成分と、カラム側ドラ
イバ回路内の寄生ダイオードＤ４１（負電圧駆動時には
寄生ダイオードＤ３１）の順方向抵抗成分と、Ｐチャネ
ルトランジスタＴＲ２２（負電圧駆動時にはＮチャネル
トランジスタＴＲ１３）のオン抵抗により決定される。

【００６１】そして、本実施例では、特定のローライン
に対する表示制御を行なっているとき、他のローライン
は全てフローティング状態にし、また発光させないＥＬ
素子を形成するカラムラインは全て接地するため、ロー
ライン側で正電荷（又は負電荷）を放電すべきＥＬ素子
は、ローラインに接続された全てのＥＬ素子となり、カ
ラムライン側で負電荷（又は正電荷）を放電すべきＥＬ
素子は、ＥＬパネル２の上半画面又は下半画面を構成す
る全てのＥＬ素子となり、各合成容量は、表示制御の際
に発光させたＥＬ素子の数によって変化する。

【００６２】例えば、図８（ａ）に示す如く、カラムラ
インに交差する全Ｌ本のローラインＬＲＯＷ１，ＬＲＯ
Ｗ２，…が全てフローティング状態にあるとし、全Ｋ本
のカラムラインＬＣＯＬ１，ＬＣＯＬ２，…のうちのｋ
本のカラムラインに表示電圧（１２５Ｖ）を印加し、残
りの（Ｋ−ｋ）本のカラムラインを接地（ＧＮＤ）した
場合、各カラムラインは交差する全てのローラインとの
間でＥＬ素子を形成しており、また各ＥＬ素子の他端は
１行毎にローラインに接続されることから、ＥＬパネル
の等価回路は、図８（ｂ）に示す如く、ｋ本のカラムラ
インにて形成されるＥＬ素子の並列回路Ｃ１（合成容量
Ｃ１＝ｋ・Ｌ・Ｃ）と、（Ｋ−ｋ）本のカラムラインに
て形成されるＥＬ素子の並列回路Ｃ２（合成容量：（Ｋ
−ｋ）・Ｌ・Ｃ）との直列回路となり、この直列回路の
全合成容量Ｃｏは、次式(1) の如くなる。

【００６３】 Ｃ＝Ｃ１・Ｃ２／（Ｃ１＋Ｃ２） …(1) 従って、表示制御実行時に表示電圧が印加され、表示制
御終了後に接地される各カラムラインの容量Ｃｍは、次
式(2) の如く表すことができ、 Ｃｍ＝｛Ｃ１・Ｃ２／（Ｃ１＋Ｃ２）｝／ｋ ＝｛ｋＬＣ・（Ｋ−ｋ）ＬＣ／ｋＬＣ＋（Ｋ−ｋ）ＬＣ｝／ｋ …(2) ｋ＝０のときにはＣｍ＝０、ｋ＞０のときにはＣｍ＝Ｌ
Ｃ（Ｋ−ｋ）／Ｋとなる。このため、ＥＬ素子に蓄積さ
れた電荷を放電させる各カラムラインの容量，延いては
時定数は、図８（ｃ）に示す如く、ＥＬ素子の発光個数
ｋが少ないほど大きくなる。

【００６４】そこで、本実施例では、ＥＬパネル２の正
電圧駆動時にＥＬ素子に蓄積された負電荷を放電させる
カラム側ドライバ回路ＤＣＯＬｍ内のＰチャネルトラン
ジスタＴＲ２２、及びＥＬパネルの負電圧駆動時にＥＬ
素子に蓄積された負電荷を放電させるロー側ドライバ回
路ＤＲＯＷｎ内のＰチャネルトランジスタＴＲ２２を駆
動する駆動回路２６ａ，３６ａに、夫々、チャージポン
プを設け、このチャージポンプを動作させるためのクロ
ック信号を、各制御信号発生部２２，３２内の補正クロ
ック発生部２２ｅ，３２ｅにおいてＥＬ素子の発光個数
（表示画素数）に応じて生成することにより、放電時の
ローライン及びカラムライン側での電圧変化を一致させ
て、スパイク電圧が発生するのを防止する。

【００６５】以下、ロー側及びカラム側の放電経路の時
定数を一致させるための駆動回路２６ａ，３６ａ及び補
正クロック発生部２２ｅ，３２ｅについて説明する。図
１（ａ）に示すように、駆動回路２６ａ，３６ａは、チ
ャージポンプ４２と、ドレインがチャージポンプ４２の
出力端子に接続され、ソースが接地され、ゲートに負電
圧放電信号ＬＳＩＧを受けて動作するＰチャネルトラン
ジスタＴＲＰとから構成されている。

【００６６】またチャージポンプ４２は、補正クロック
発生部２２ｅ，３２ｅからのクロック信号ＣＬＫＸ，Ｃ
ＬＫＹが入力される入力端子と出力端子との間に接続さ
れたコンデンサＣＰ１、アノードが出力端子に接続され
たダイオードＤＰ１、入力端子とダイオードＤＰ１のカ
ソードとの間に接続された，否定回路ＮＯＴＰとコンデ
ンサＣＰ２との直列回路、ダイオードＤＰ１のカソード
にアノードが接続されたダイオードＤＰ２、入力端子と
ダイオードＤＰ２のカソードとの間に接続されたコンデ
ンサＣＰ３、及び、ダイオードＤＰ２のカソードにアノ
ードが接続されると共にカソードが接地されたダイオー
ドＤＰ３から構成されている。

【００６７】この駆動回路２６ａ，３６ａにおいては、
負電圧放電信号ＬＳＩＧがLow レベルであるとき、Ｐチ
ャネルトランジスタＴＲＰがＯＮして、チャージポンプ
４２の出力端子が接地されるため、その出力信号は接地
電位（０Ｖ）となる。一方、負電圧放電信号ＬＳＩＧが
Highレベルになると、ＰチャネルトランジスタＴＲＰが
ＯＦＦする。すると、チャージポンプ４２は、クロック
信号ＣＬＫＸ，ＣＬＫＹの入力により、出力信号が段階
的に減少する。

【００６８】即ち、チャージポンプ４２では、３個のダ
イオードＤＰ１〜ＤＰ３が、出力端子からグランドライ
ンＧＮＤ側への電流方向を順方向として設けられている
ため、ＰチャネルトランジスタＴＲＰがＯＦＦして、最
初にクロック信号ＣＬＫＸ，ＣＬＫＹがHighレベルにな
ると、ダイオードＤＰ３を介してグランドラインＧＮＤ
からコンデンサＣＰ３側に電子が流れてコンデンサＣＰ
３に負の電荷が蓄積され、次にクロック信号ＣＬＫＸ，
ＣＬＫＹがLow レベルになると、コンデンサＣＰ３に蓄
積された負の電荷がダイオードＤＰ２を介してコンデン
サＣＰ２に転送され、次にクロック信号ＣＬＫＸ，ＸＬ
ＫＹがHighレベルになると、コンデンサＣＰ２に蓄積さ
れた負の電荷がダイオードＤＰ１を介してコンデンサＣ
Ｐ１に転送されると同時に、ダイオードＤＰ３を介して
グランドラインＧＮＤからコンデンサＣＰ３側に電子が
流れて、コンデンサＣＰ３に負の電荷が蓄積される。従
って、クロック信号ＣＬＫＸ，ＣＬＫＹが繰返し入力さ
れることにより、出力信号が段階的に減少する。

【００６９】また、チャージポンプ４２からの出力信号
は、周知のように、入力されるクロック信号の周波数，
クロック数，或はパルス幅に応じて変化し、図９に示す
如く、クロック信号の周波数ｆに対しては、周波数ｆが
高い程、速やかに減少する。一方、補正クロック発生部
２２ｅ，３２ｅには、ＥＬコントローラ１０から出力さ
れる基本クロックＣＬＫ０、初期化用のクリア信号ＣＬ
ＲＢ、及び表示画素数データ（制御データ）ＤＡＴＡが
入力される。

【００７０】図１（ｂ）に示す如く、補正クロック発生
部２２ｅ，３２ｅは、クリア信号ＣＬＲＢによりリセッ
トされるｉ個のＤフリップフロップＦＦ１〜ＦＦｉと、
各ＤフリップフロップＦＦ１〜ＦＦｉの入力端子Ｄと出
力端子Ｑとの間に設けられ、出力端子Ｑからの出力クロ
ックを反転して入力端子Ｄに入力するｉ個の否定回路Ｎ
ＯＴ１〜ＮＯＴｉと、基準クロックＣＬＫ０及び各Ｄフ
リップフロップＦＦ１〜ＦＦｉからの出力クロックＣＬ
Ｋ１〜ＣＬＫｉを受け、その内の一つを制御データＤＡ
ＴＡに応じて選択して、上記クロック信号ＣＬＫＸ，Ｃ
ＬＫＹとしてチャージポンプ４２に出力するセレクタＳ
ＥＬとから構成されている。

【００７１】なお、ｉ個のＤフリップフロップＦＦ１〜
ＦＦｉのうち、初段のＤフリップフロップＦＦ１のクロ
ック入力端子には、基本クロックが入力され、２段目以
降のＤフリップフロップＦＦ２〜ＦＦｉのクロック入力
端子には、前段のＤフリップフロップＦＦ１〜ＦＦ(i-
1) からの出力クロックＣＬＫ１〜ＣＬＫ(i-1) が夫々
入力される。

【００７２】この補正クロック発生部２２ｅ，３２ｅに
おいては、ＤフリップフロップＦＦ１〜ＦＦｉが、基本
クロックＣＬＫ０を、夫々、１分周，２分周，…ｉ分周
する分周回路として動作する。また、補正クロック発生
部３２ｅ内のセレクタＳＥＬには、表示画素数に対する
カラムライン側の容量変化特性を領域０〜ｉに（１＋
ｉ）分割し、制御データＤＡＴＡが表わす表示画素数が
多い領域ｉ側程、分周値の大きい（換言すれば周波数の
低い）ＤフリップフロップＦＦｉ側の出力クロックを選
択するように設定された、図１０に示す如きセレクトデ
ータが格納されている。

【００７３】一方、補正クロック発生部２２ｅ内のセレ
クタＳＥＬには、制御データＤＡＴＡが表わす表示画素
数が多い領域ｉ側程、分周値の小さい（換言すれば周波
数の高い）基本クロックＣＬＫ０側の出力クロックを選
択するように設定された、図１０とは逆特性のセレクト
データが格納されている。

【００７４】この結果、本実施例においては、ＥＬパネ
ル２の正電圧駆動時、ローラインとカラムラインとを同
時に接地してＥＬ素子に蓄積された正及び負電荷を放電
させる際には、補正クロック発生部３２ｅにより、負電
圧出力回路３６内の駆動回路３６ａに入力されるクロッ
ク信号ＣＬＫＹが、表示画素数が多い程、低周波に設定
される。従って、駆動回路３６ａからカラムライン接地
用のＰチャネルトランジスタＴＲ２２に出力される駆動
信号（ゲート電圧）は、表示画素数が多い程、ゆっくり
と低下し、ＥＬ素子に蓄積された負電荷の放電速度は低
くなる。このため、正電圧駆動時には、表示画素数の変
化によってカラムライン側の容量が変化しても、その容
量変化に応じて、放電時のカラムライン側の電圧変化を
補正し、その電圧変化をローライン側の電圧変化と一致
させることができる。

【００７５】一方、ＥＬパネル２の負電圧駆動時にＥＬ
素子に蓄積された正及び負電荷を放電させる際には、補
正クロック発生部２２ｅにより、負電圧出力回路２６内
の駆動回路２６ａに入力されるクロック信号ＣＬＫＸ
が、表示画素数が多い程、高周波に設定される。従っ
て、駆動回路２６ａからローライン接地用のＰチャネル
トランジスタＴＲ２２に出力されるゲート電圧は、表示
画素数が多い程、速やかに低下し、ＥＬ素子に蓄積され
た負電荷の放電速度は高くなる。このため、負電圧駆動
時には、表示画素数の変化によってカラムライン側の容
量が変化しても、その容量変化に応じて、放電時のロー
ライン側の電圧変化を補正し、その電圧変化をカラムラ
イン側の電圧変化と一致させることができる。

【００７６】従って、本実施例によれば、ＥＬパネル２
の駆動時にカラムラインとローラインとを同時に接地し
て電荷を放電させる際に、ローライン側とカラムライン
側との放電電流経路の時定数の違いによってスパイク電
圧が発生するのを防止できる。このため、ロー側及びカ
ラム側ドライバ回路においてローライン或はカラムライ
ンに接続された各種スイッチング素子（トランジスタＴ
Ｒ３１，ＴＲ４１等）の耐圧を、スパイク電圧を考慮し
て大きい値に設定する必要はなく、各ドライバ回路のコ
ストを低減できる。

【００７７】なお、本実施例では、ＥＬパネル２の正電
圧駆動時には、カラムラインを接地する負電圧出力回路
３６内のＰチャネルトランジスタＴＲ２２の駆動信号を
補正し、負電圧駆動時には、ローラインを接地する負電
圧出力回路２６内のＰチャネルトランジスタＴＲ２２の
駆動信号を補正して、各電圧駆動時における放電時のロ
ーラインとカラムラインとの電圧変化を一致させるよう
にしたが、正電圧駆動時には、ローラインを接地する正
電圧出力回路２４内のＮチャネルトランジスタＴＲ１３
の駆動信号を補正し、負電圧駆動時には、カラムライン
を接地する正電圧出力回路３４内のＮチャネルトランジ
スタＴＲ１３の駆動信号を補正するようにしてもよく、
また正・負電圧駆動時の放電時にローライン及びカラム
ラインを接地する全ての接地用スイッチング素子（つま
り、ロー側及びカラム側のＮチャネルトランジスタＴＲ
１３とＰチャネルトランジスタＴＲ２２）の駆動信号を
全て補正するようにしてもよい。

【００７８】この場合、正電圧出力回路２４，３４内の
ＮチャネルトランジスタＴＲ１３は、ゲート電圧が接地
電位よりしきい値電圧以上高い正電圧であるときにＯＮ
動作するため、そのゲート電圧補正のためのチャージポ
ンプには、クロック信号の入力により段階的に増加する
出力信号（正電圧）を生成するチャージポンプを使用す
ればよい。そして、このためには、図１のチャージポン
プ４２内のダイオードＤＰ１〜ＤＰ３を、夫々、グラン
ドラインＧＮＤから出力端子側への電流方向が順方向と
なるように、逆方向に接続すればよい。

【００７９】また上記実施例では、表示画素数の変化に
応じてカラムライン側の容量が変化し、且つその容量
は、表示画素数が少なくなるものとして説明したが、こ
れはＥＬパネル２の駆動方式が、表示制御を行なってい
ないローラインは全てフローティング状態にし、また発
光させないＥＬ素子を形成するカラムラインは全て接地
する方式であるためであり、駆動方式が異なれば、表示
画素数の変化に伴い容量変化が生じるラインも異なり、
またその変化特性も異なる。従って、上記実施例と異な
る駆動方式でＥＬパネルを駆動制御する際には、そのと
きの表示画素数変化に伴う各ラインの容量変化に応じ
て、チャージポンプに出力するクロック信号の特性を変
化させればよい。

【００８０】また上記実施例では、チャージポンプに出
力するクロック信号の周波数を変化させることにより、
接地用のＰチャネルトランジスタＴＲ２２のゲート電圧
を補正するようにしたが、チャージポンプは、クロック
信号のパルス幅或はクロック信号の入力数によっても、
その出力信号の変化特性或はレベルを調整できるため、
表示画素数に応じてこれら特性を変化させても、本発明
を実現できる。

【００８１】また更に上記実施例では、ローラインとカ
ラムラインとに極性が異なる同電圧（１２５Ｖ）を印加
してＥＬ素子を発光させる装置について説明したが、例
えば走査電圧：＋２００Ｖ，表示電圧：−６０Ｖという
ように、ローラインとカラムラインとに極性及び値の異
なる電圧を印加してＥＬ素子を発光させる装置であって
も、本発明を適用してスパイク電圧の発生を防止するこ
とができる。

【図面の簡単な説明】

【図１】 実施例の駆動回路及び補正クロック発生部の
構成を表わす電気回路図である。

【図２】 実施例の表示装置全体の構成を表わすブロッ
ク図である。

【図３】 実施例のロー側及びカラム側ドライバＩＣの
構成を表わすブロック図である。

【図４】 実施例のロー側及びカラム側ドライバ回路の
構成を表わす電気回路図である。

【図５】 実施例の正電圧駆動時の動作を表すタイムチ
ャートである。

【図６】 実施例の負電圧駆動時の動作を表すタイムチ
ャートである。

【図７】 実施例のローラインに生じたスパイク電圧を
表わす説明図である。

【図８】 実施例のＥＬパネルにおいて表示画素数の変
化によって生じるカラムライン側容量変化を説明する説
明図である。

【図９】 実施例のチャージポンプの動作を説明する説
明図である。

【図１０】 実施例の補正クロック発生部のセレクタに
格納されたセレクトデータの一例を表わす説明図であ
る。

【符号の説明】

２…ＥＬパネル １０…ＥＬコントローラ ２０…
ロー側ドライバＩＣ ３０…カラム側ドライバＩＣ ２２，３２…制御
信号発生部 ＤＲＯＷｎ…ロー側ドライバ回路 ＤＣＯＬｍ…カラ
ム側ドライバ回路 ２２ａ…正電圧印加信号発生部 ２２ｂ…正電圧放
電信号発生部 ２２ｃ…負電圧印加信号発生部 ２２ｄ…負電圧放
電信号発生部 ２２ｅ，３２ｅ…補正クロック発生部 ２４，３４…
正電圧出力回路 ２６，３６…負電圧出力回路 ２６ａ，３６ａ…
駆動回路 ２８，３８…電圧印加回路 ４２…チャージポ
ンプ ＦＦ１〜ＦＦｉ…Ｄフリップフロップ ＮＯＴ１〜ＮＯＴｉ…否定回路 ＳＥＬ…セレクタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 駆動電圧の印加によって光学的特性が変
   化する表示層と、該表示層の片面に互いに平行に配設さ
   れた複数の走査電極と、該表示層の他面に該走査電極と
   直交するよう互いに平行に配設された複数のデータ電極
   とからなり、上記データ電極と上記走査電極との各交点
   に画素が形成されたマトリクス型表示装置に設けられ、
   上記走査電極及びデータ電極に夫々所定の電圧を印加し
   て画像を表示させる表示装置の駆動装置であって、 上記複数の走査電極に、夫々、接地電位を基準とする所
   定の走査電圧を印加するための複数の走査用スイッチン
   グ素子と、 上記複数のデータ電極に、夫々、接地電位を基準とし且
   つ上記走査電圧とは逆極性の所定の表示電圧を印加する
   ための複数の表示用スイッチング素子と、 上記走査電極及びデータ電極を夫々接地するための複数
   の接地用スイッチング素子と、 上記複数の走査用スイッチング素子を所定の走査タイミ
   ングで順次オンして、上記各走査電極に順次走査電圧を
   印加させる走査用制御手段と、 上記走査タイミングに同期して外部から順次入力される
   １走査電極分の表示データに基づき、表示すべき画素を
   形成するデータ電極に接続された表示用スイッチング素
   子をオンして、上記走査電圧が印加された走査電極にて
   形成される各画素の表示・非表示を制御する表示用制御
   手段と、 上記各制御手段による上記各電極への走査電圧及び表示
   電圧の印加によって１走査電極分の表示制御が終了する
   と、該走査電圧及び表示電圧が印加された電極に接続さ
   れた接地用スイッチを同時にオンして、当該表示制御に
   よって走査電圧及び表示電圧が同時に印加された画素か
   ら電荷を放電させる放電手段と、 上記１走査電極分の表示制御実行毎に、上記表示用制御
   手段が上記表示用スイッチング素子をオンして上記表示
   電圧を印加する画素数を検出する表示画素数検出手段
   と、 上記走査電極及びデータ電極の少なくとも一方に接続さ
   れた複数の接地用スイッチング素子の各々に設けられ、
   当該接地用スイッチング素子をオンするために上記放電
   手段から入力される駆動信号の立ち上がり時間及び電圧
   値の少なくとも一方を補正する補正手段と、 上記表示画素数検出手段により検出された画素数に基づ
   き、上記補正手段による上記駆動信号の補正量を設定
   し、上記各接地用スイッチング素子オン時の走査電極及
   びデータ電極の電圧変化を一致させる補正量設定手段
   と、 を備えたことを特徴とする表示装置の駆動装置。
2. 【請求項２】 上記補正手段は、外部から入力されるク
   ロック信号に応じて段階的に変化する出力信号を生成す
   るチャージポンプと、該チャージポンプを上記放電手段
   からの駆動信号により動作させ、該チャージポンプにて
   生成された出力信号を駆動信号として上記接地用スイッ
   チング素子に出力する出力手段と、により構成され、 上記補正量設定手段は、上記表示画素数検出手段により
   検出された画素数に応じて、上記チャージポンプに入力
   するクロック信号の周波数，クロック数，又はパルス幅
   を設定することを特徴とする請求項１に記載の表示装置
   の駆動装置。
3. 【請求項３】 上記補正量設定手段は、 外部から入力される基準クロックを分周して各々異なる
   周波数のクロック信号を生成する多数の分周器と、 該各分周器から出力されるクロック信号のうち、上記表
   示画素数検出手段により検出された画素数に対応した分
   周器からのクロック信号を選択して、上記チャージポン
   プに出力する選択回路と、 からなることを特徴とする請求項２に記載の表示装置の
   駆動装置。
4. 【請求項４】 上記駆動装置は、ＥＬ発光層に複数の走
   査電極及び複数のデータ電極を夫々形成したＥＬ表示装
   置用の駆動装置であることを特徴とする請求項１〜請求
   項３のいずれか記載の表示装置の駆動装置。