JPH0813033B2 - デイジタルｐｌｌ回路のロツク検出回路 - Google Patents
デイジタルｐｌｌ回路のロツク検出回路Info
- Publication number
- JPH0813033B2 JPH0813033B2 JP61232658A JP23265886A JPH0813033B2 JP H0813033 B2 JPH0813033 B2 JP H0813033B2 JP 61232658 A JP61232658 A JP 61232658A JP 23265886 A JP23265886 A JP 23265886A JP H0813033 B2 JPH0813033 B2 JP H0813033B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- lock
- phase difference
- signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、ディジタルPLL回路のロック検出回路に関
し、特に番組内容の種別を示すデータ信号及びこのデー
タ信号により振幅変調された副搬送波からなるラジオデ
ータ信号を含むFM放送波を受信可能なFM多重放送受信機
におけるディジタルPLL回路のロック検出回路に関す
る。
し、特に番組内容の種別を示すデータ信号及びこのデー
タ信号により振幅変調された副搬送波からなるラジオデ
ータ信号を含むFM放送波を受信可能なFM多重放送受信機
におけるディジタルPLL回路のロック検出回路に関す
る。
背景技術 一般の放送局のプログラム放送時にその番組内容の種
別を示す情報をデータとして多重変調にて送信し、受信
側にて復調したデータに基づいて所望の番組内容を選択
できるようにしてラジオ聴取者に対してそのサービスを
享受できるようにしたラジオデータシステム（RDS）が
ある。
別を示す情報をデータとして多重変調にて送信し、受信
側にて復調したデータに基づいて所望の番組内容を選択
できるようにしてラジオ聴取者に対してそのサービスを
享受できるようにしたラジオデータシステム（RDS）が
ある。
このラジオデータシステムにおいては、FM変調波の周
波数帯域外で19KHzステレオパイロット信号の３次高周
波の57KHzを副搬送波とし、この57KHz副搬送波をフィル
タリングされかつバイフェーズ（Biphase）コード化さ
れた番組内容を示すデータ信号により振幅変調してラジ
オデータ信号とし、この振幅変調された副搬送波を主搬
送波に周波数変調して放送するようになっている。
波数帯域外で19KHzステレオパイロット信号の３次高周
波の57KHzを副搬送波とし、この57KHz副搬送波をフィル
タリングされかつバイフェーズ（Biphase）コード化さ
れた番組内容を示すデータ信号により振幅変調してラジ
オデータ信号とし、この振幅変調された副搬送波を主搬
送波に周波数変調して放送するようになっている。
このラジオデータ信号を含むFM多重放送波を受信可能
なFM多重放送受信機においては、FM検波出力から抽出さ
れたラジオデータ信号を第１のPLL回路で復調し、更に
この復調出力に基づいてデータ復調用クロックを第２の
PLL回路で生成し、この第２のPLL回路がロック状態にあ
るとき、安定したデータ復調用クロックを次段に供給し
バイフェーズ化されたデータ信号を該クロックに同期し
てデコードする構成となっている。このため、クロック
生成用のPLL回路のロック状態を検出するロック検出回
路が必要となる。このロック検出回路の従来例を第５図
に示す。
なFM多重放送受信機においては、FM検波出力から抽出さ
れたラジオデータ信号を第１のPLL回路で復調し、更に
この復調出力に基づいてデータ復調用クロックを第２の
PLL回路で生成し、この第２のPLL回路がロック状態にあ
るとき、安定したデータ復調用クロックを次段に供給し
バイフェーズ化されたデータ信号を該クロックに同期し
てデコードする構成となっている。このため、クロック
生成用のPLL回路のロック状態を検出するロック検出回
路が必要となる。このロック検出回路の従来例を第５図
に示す。
第５図において、クロック生成用のPLL回路としては
ディジタルPLL回路17が用いられており、このディジタ
ルPLL回路17は、FM検波出力から抽出されたラジオデー
タ信号を復調して得られる復調出力パルスを一入力とす
る位相比較器１と、発振出力パルスを位相比較器１の他
入力とするディジタルVCO（電圧制御発振器）２と、位
相比較器１の比較出力を積分してディジタルVCO2の制御
電圧とするループ・フィルタ３とによって構成されてい
る。ディジタルVCO2の出力がデータ復調用クロックとし
て導出される。
ディジタルPLL回路17が用いられており、このディジタ
ルPLL回路17は、FM検波出力から抽出されたラジオデー
タ信号を復調して得られる復調出力パルスを一入力とす
る位相比較器１と、発振出力パルスを位相比較器１の他
入力とするディジタルVCO（電圧制御発振器）２と、位
相比較器１の比較出力を積分してディジタルVCO2の制御
電圧とするループ・フィルタ３とによって構成されてい
る。ディジタルVCO2の出力がデータ復調用クロックとし
て導出される。
このPLL回路17の入力である復調出力パルスとディジ
タルVCO2の出力パルスとの位相差が位相差検出回路４で
検出され、当該検出回路４からは両パルスの位相差に応
じたパルス幅のパルス信号が出力される。このパルス信
号はロック判定回路５に供給される。このロック判定回
路５においては、供給されるパルス信号のパルス幅が基
準幅τ１以下のときPLL回路17がロックしたと判定して
ロック検出信号を発生する。
タルVCO2の出力パルスとの位相差が位相差検出回路４で
検出され、当該検出回路４からは両パルスの位相差に応
じたパルス幅のパルス信号が出力される。このパルス信
号はロック判定回路５に供給される。このロック判定回
路５においては、供給されるパルス信号のパルス幅が基
準幅τ１以下のときPLL回路17がロックしたと判定して
ロック検出信号を発生する。
次に、かかる構成の回路動作を第６図の波形図を参照
しつつ説明する。
しつつ説明する。
まず、復調出力パルス（ａ）とディジタルVCO2の出力
パルス（ｂ）との位相が位相比較器１で比較され、その
比較出力がループ・フィルタ３で積分されて位相差情報
となる。この位相差情報によってディジタルVCO2の出力
パルスの位相が制御されることになる。
パルス（ｂ）との位相が位相比較器１で比較され、その
比較出力がループ・フィルタ３で積分されて位相差情報
となる。この位相差情報によってディジタルVCO2の出力
パルスの位相が制御されることになる。
一方、復調出力パルス（ａ）とディジタルVCO2の出力
パルス（ｂ）との位相差が位相差検出回路４で検出さ
れ、この位相差に応じたパルス幅Ｔのパルス信号（ｃ）
がロック判定回路５に供給される。ロック判定回路５で
は、パルス信号（ｃ）のパルス幅Ｔを基準幅τ１と比較
し、基準幅τ１以下のときディジタルPLL回路17がロッ
クしたと判定する。
パルス（ｂ）との位相差が位相差検出回路４で検出さ
れ、この位相差に応じたパルス幅Ｔのパルス信号（ｃ）
がロック判定回路５に供給される。ロック判定回路５で
は、パルス信号（ｃ）のパルス幅Ｔを基準幅τ１と比較
し、基準幅τ１以下のときディジタルPLL回路17がロッ
クしたと判定する。
以上の説明から明らかなように、従来のロック検出回
路では、位相差の判定基準（基準幅τ１）が固定である
ため、基準幅τ１を小さく設定すると、雑音等に起因し
て位相差が少しでも増加すると、PLL回路としては問題
ない位相誤差でも簡単にロック外れとなってしまい、又
基準幅τ１を大きく設定すると、PLL回路の初期同期が
十分でないのにロックとみなしてしまい、安定したロッ
ク検出ができないという欠点があった。
路では、位相差の判定基準（基準幅τ１）が固定である
ため、基準幅τ１を小さく設定すると、雑音等に起因し
て位相差が少しでも増加すると、PLL回路としては問題
ない位相誤差でも簡単にロック外れとなってしまい、又
基準幅τ１を大きく設定すると、PLL回路の初期同期が
十分でないのにロックとみなしてしまい、安定したロッ
ク検出ができないという欠点があった。
発明の概要 本発明は、上記のような従来のものの欠点を除去すべ
くなされたもので、位相誤差の判定基準を可変とするこ
とにより、安定したロック検出を可能としたディジタル
PLL回路のロック検出回路を提供することを目的とす
る。
くなされたもので、位相誤差の判定基準を可変とするこ
とにより、安定したロック検出を可能としたディジタル
PLL回路のロック検出回路を提供することを目的とす
る。
本発明によるロック検出回路は、番組内容の種別を示
すデータ信号及びこのデータ信号により振幅変調された
副搬送波からなるラジオデータ信号を含むFM放送波を受
信可能なFM多重放送受信機において、FM検波出力を抽出
された前記ラジオデータ信号の復調出力パルスを一入力
とする位相比較器と、発振出力パルスを前記位相比較器
の他入力として供給する電圧制御発振器とを含み、前記
位相比較器の比較出力に基づいて前記電圧制御発振器を
制御し、データ復調用クロックを生成するディジタルPL
L回路のロック検出回路であって、前記発振出力パルス
と前記復調出力パルスとの位相差に応じたパルス幅を有
する位相差信号を発生する位相差検出手段と、前記位相
差信号のパルス幅が基準パルス幅よりも小さいときにロ
ック検出信号を発生するロック判定手段とを有し、第１
のパルス幅を前記基準パルス幅として前記ロック検出信
号を発生した後は前記基準パルス幅を前記第１のパルス
幅よりも大なる第２のパルス幅に切り換えることを特徴
としている。
すデータ信号及びこのデータ信号により振幅変調された
副搬送波からなるラジオデータ信号を含むFM放送波を受
信可能なFM多重放送受信機において、FM検波出力を抽出
された前記ラジオデータ信号の復調出力パルスを一入力
とする位相比較器と、発振出力パルスを前記位相比較器
の他入力として供給する電圧制御発振器とを含み、前記
位相比較器の比較出力に基づいて前記電圧制御発振器を
制御し、データ復調用クロックを生成するディジタルPL
L回路のロック検出回路であって、前記発振出力パルス
と前記復調出力パルスとの位相差に応じたパルス幅を有
する位相差信号を発生する位相差検出手段と、前記位相
差信号のパルス幅が基準パルス幅よりも小さいときにロ
ック検出信号を発生するロック判定手段とを有し、第１
のパルス幅を前記基準パルス幅として前記ロック検出信
号を発生した後は前記基準パルス幅を前記第１のパルス
幅よりも大なる第２のパルス幅に切り換えることを特徴
としている。
本発明によるロック検出回路は、番組内容の種別を示
すデータ信号及びこのデータ信号により振幅変調された
副搬送波からなるラジオデータ信号を含むFM放送波を受
信可能なFM多重放送受信機において、FM検波出力から抽
出された前記ラジオデータ信号の復調出力パルスを一入
力とする位相比較器と、発振出力パルスを前記位相比較
器の他入力として供給する電圧制御発振器とを含み、前
記位相比較器の比較出力に基づいて前記電圧制御発振器
を制御し、データ復調用クロックを生成するディジタル
PLL回路のロック検出回路であって、前記発振出力パル
スと前記復調出力パルスとの位相差に応じたレベルを有
する位相差信号を発生する位相差検出手段と、前記位相
差信号のレベルが基準レベルよりも小さいときにロック
検出信号を発生するロック判定手段とを有し、第１のレ
ベルを前記基準レベルとして前記ロック検出信号を発生
した後は前記基準レベルを前記第１のレベルよりも大な
る第２のレベルに切り換えることを特徴としている。
すデータ信号及びこのデータ信号により振幅変調された
副搬送波からなるラジオデータ信号を含むFM放送波を受
信可能なFM多重放送受信機において、FM検波出力から抽
出された前記ラジオデータ信号の復調出力パルスを一入
力とする位相比較器と、発振出力パルスを前記位相比較
器の他入力として供給する電圧制御発振器とを含み、前
記位相比較器の比較出力に基づいて前記電圧制御発振器
を制御し、データ復調用クロックを生成するディジタル
PLL回路のロック検出回路であって、前記発振出力パル
スと前記復調出力パルスとの位相差に応じたレベルを有
する位相差信号を発生する位相差検出手段と、前記位相
差信号のレベルが基準レベルよりも小さいときにロック
検出信号を発生するロック判定手段とを有し、第１のレ
ベルを前記基準レベルとして前記ロック検出信号を発生
した後は前記基準レベルを前記第１のレベルよりも大な
る第２のレベルに切り換えることを特徴としている。
実 施 例 以下、本発明の実施例を図に基づいて詳細に説明す
る。
る。
第１図は、FM多重放送受信機の基本的な構成の概略を
示すブロック図である。図において、アンテナ10で受信
されたFM多重放送波はフロントエンド11で希望の局が選
択され、中間周波数（10.7MHz）に変換された後、IFア
ンプ12を介してFM検波器13に供給される。FM検波器13の
検波出力はMPX（マルチプレクス）復調回路14に供給さ
れ、ステレオ放送の場合にはＬ（左）,R（右）チャンネ
ルのオーディオ信号に分離される。
示すブロック図である。図において、アンテナ10で受信
されたFM多重放送波はフロントエンド11で希望の局が選
択され、中間周波数（10.7MHz）に変換された後、IFア
ンプ12を介してFM検波器13に供給される。FM検波器13の
検波出力はMPX（マルチプレクス）復調回路14に供給さ
れ、ステレオ放送の場合にはＬ（左）,R（右）チャンネ
ルのオーディオ信号に分離される。
また、FM検波器13の検波出力がフィルタ15を通過する
ことにより、バイフェーズコード化されたデータ信号に
よって振幅変調された57KHzの副搬送波、即ちラジオデ
ータ信号が抽出され例えばコスタスループ方式のPLL回
路16で復調される。この復調出力はディジタル（Ｄ）PL
L回路17及びデコーダ18に供給される。DPLL回路17で
は、PL回路16の復調出力に基づいてデータ復調用のクロ
ックの生成が行なわれる。生成されたクロックはゲート
回路19に供給される。ロック検出回路20はDPLL回路17が
ロックしたことを検出してロック検出信号を発生し、ゲ
ート回路19に供給して当該回路19を開（オープン）状態
とすべく制御する。デコーダ18では、PLL回路16の復調
出力であるバイフェーズコード化されたデータ信号がDP
LL回路17で生成されたクロックに同期してデコードさ
れ、ラジオ放送の番組内容の種別を示すデータとして出
力される。
ことにより、バイフェーズコード化されたデータ信号に
よって振幅変調された57KHzの副搬送波、即ちラジオデ
ータ信号が抽出され例えばコスタスループ方式のPLL回
路16で復調される。この復調出力はディジタル（Ｄ）PL
L回路17及びデコーダ18に供給される。DPLL回路17で
は、PL回路16の復調出力に基づいてデータ復調用のクロ
ックの生成が行なわれる。生成されたクロックはゲート
回路19に供給される。ロック検出回路20はDPLL回路17が
ロックしたことを検出してロック検出信号を発生し、ゲ
ート回路19に供給して当該回路19を開（オープン）状態
とすべく制御する。デコーダ18では、PLL回路16の復調
出力であるバイフェーズコード化されたデータ信号がDP
LL回路17で生成されたクロックに同期してデコードさ
れ、ラジオ放送の番組内容の種別を示すデータとして出
力される。
第２図は、本発明によるロック検出回路20及びDPLL回
路17の具体的構成を示すブロック図であり、図中第５図
と同等部分は同一符号により示されている。図におい
て、DPLL回路17及び位相差検出回路４は従来と同様の構
成であり、ロック判定回路６の構成のみが従来のものと
異なっている。ロック判定回路６は、判定基準として第
１の基準幅τ１とこれよりも大なる第２の基準幅τ２と
を有し、判定基準が可変な構成となっている。すなわ
ち、ロック判定回路６においては、第３図に示すよう
に、第１の基準幅τ１を管理する時限回路60と、第２の
基準幅τ２を管理する時限回路61と、位相差検出回路４
から出力されるパルス信号のパルス幅と第１の基準幅τ
１又は第２の基準幅τ２とを比較する比較回路62と、こ
の比較回路62の比較出力即ちロック検出信号の発生時に
時限回路60を非活性化状態とするインバータ63とから構
成されている。なお、位相差比較回路４としては、例え
ばエクスクルーシブORゲート（EX−OR）からなる構成の
ものを用いることにより、位相差を時間的な量（パルス
幅）として出力できることになる。
路17の具体的構成を示すブロック図であり、図中第５図
と同等部分は同一符号により示されている。図におい
て、DPLL回路17及び位相差検出回路４は従来と同様の構
成であり、ロック判定回路６の構成のみが従来のものと
異なっている。ロック判定回路６は、判定基準として第
１の基準幅τ１とこれよりも大なる第２の基準幅τ２と
を有し、判定基準が可変な構成となっている。すなわ
ち、ロック判定回路６においては、第３図に示すよう
に、第１の基準幅τ１を管理する時限回路60と、第２の
基準幅τ２を管理する時限回路61と、位相差検出回路４
から出力されるパルス信号のパルス幅と第１の基準幅τ
１又は第２の基準幅τ２とを比較する比較回路62と、こ
の比較回路62の比較出力即ちロック検出信号の発生時に
時限回路60を非活性化状態とするインバータ63とから構
成されている。なお、位相差比較回路４としては、例え
ばエクスクルーシブORゲート（EX−OR）からなる構成の
ものを用いることにより、位相差を時間的な量（パルス
幅）として出力できることになる。
次に、かかる構成の回路動作を第４図の波形図に基づ
いて説明する。
いて説明する。
DPLL回路17及び位相差検出回路４は従来と同じ動作を
し、PLL回路17の同期前は、ロック判定回路６におい
て、比較回路62の出力が低レベルにあるので時限回路60
の第１の基準幅τ１が選択されている。同期前は位相差
検出回路４から出力されるパルス信号のパルス幅は図
（ａ）に示すように第１の基準幅τ１よりも大であり、
アンロック状態にある。次に、PLL回路17において位相
補正がなされ、図（ｂ）に示すように位相誤差が第１の
基準幅τ１以下になるとロック状態となり、このことが
比較回路62で検知され、高レベルのロック検出信号が発
生される。このロック検出信号に応答して時限回路61が
活性化され、判定基準が第１の基準幅τ１から第２の基
準幅τ２に切り変わる。このため、位相誤差が例えば雑
音等に起因して変化し、図（ｃ）に示すように、第１の
基準幅τ１よりも大となってもロック外れとは判定され
ず、ロック状態が維持されることになる。位相誤差が更
に大きく変動して図（ｄ）に示す如く第２の基準幅τ２
よりも大となると、比較回路62はロックが外れたとして
ロック検出信号の発生を中止する。これにより、再び時
限回路60が活性化され、これにより判定基準が第２の基
準幅τ２から第１の基準幅τ１に切り変わり、PLL回路1
7のロック検出は初期状態に戻る。すなわち、これは、
位相差にヒステリシス特性を持たせたこととなる。
し、PLL回路17の同期前は、ロック判定回路６におい
て、比較回路62の出力が低レベルにあるので時限回路60
の第１の基準幅τ１が選択されている。同期前は位相差
検出回路４から出力されるパルス信号のパルス幅は図
（ａ）に示すように第１の基準幅τ１よりも大であり、
アンロック状態にある。次に、PLL回路17において位相
補正がなされ、図（ｂ）に示すように位相誤差が第１の
基準幅τ１以下になるとロック状態となり、このことが
比較回路62で検知され、高レベルのロック検出信号が発
生される。このロック検出信号に応答して時限回路61が
活性化され、判定基準が第１の基準幅τ１から第２の基
準幅τ２に切り変わる。このため、位相誤差が例えば雑
音等に起因して変化し、図（ｃ）に示すように、第１の
基準幅τ１よりも大となってもロック外れとは判定され
ず、ロック状態が維持されることになる。位相誤差が更
に大きく変動して図（ｄ）に示す如く第２の基準幅τ２
よりも大となると、比較回路62はロックが外れたとして
ロック検出信号の発生を中止する。これにより、再び時
限回路60が活性化され、これにより判定基準が第２の基
準幅τ２から第１の基準幅τ１に切り変わり、PLL回路1
7のロック検出は初期状態に戻る。すなわち、これは、
位相差にヒステリシス特性を持たせたこととなる。
このように、PLL回路17のロックを検出した後、位相
誤差の判定基準を大なる方向に変更することにより、PL
L回路17に入力される復調出力パルスの位相が雑音等に
より変動することによって位相誤差が少し位増加したと
しても、PLL回路17としては問題ない位相誤差（第２の
基準幅τ２で規定される）であれば、ロック状態として
検出できることになる。
誤差の判定基準を大なる方向に変更することにより、PL
L回路17に入力される復調出力パルスの位相が雑音等に
より変動することによって位相誤差が少し位増加したと
しても、PLL回路17としては問題ない位相誤差（第２の
基準幅τ２で規定される）であれば、ロック状態として
検出できることになる。
なお、上記実施例において、位相比較器１と位相差検
出回路４とは共に、復調出力パルスとディジタルVCO2の
出力パルスとの位相差を検出するものであり、基本的に
は同様な動作をするので、両回路を兼用して位相比較器
１の比較出力を位相差情報として導出することも可能で
ある。
出回路４とは共に、復調出力パルスとディジタルVCO2の
出力パルスとの位相差を検出するものであり、基本的に
は同様な動作をするので、両回路を兼用して位相比較器
１の比較出力を位相差情報として導出することも可能で
ある。
また、上記実施例では、検出した位相差を時間的な量
で判定したが、位相差検出回路４の出力パルスをLPFを
通して直流化し、その信号レベルで判定するようにして
も良く、同様の効果を奏する。更には、説明上におい
て、VCO出力パルスの位相が復調出力パルスに対して遅
れているとしたが、その逆でも同様の動作が行なわれ
る。
で判定したが、位相差検出回路４の出力パルスをLPFを
通して直流化し、その信号レベルで判定するようにして
も良く、同様の効果を奏する。更には、説明上におい
て、VCO出力パルスの位相が復調出力パルスに対して遅
れているとしたが、その逆でも同様の動作が行なわれ
る。
発明の効果 以上説明したように、本発明によれば、入力パルスと
ディジタルVCOの出力パルスとの位相差を検出し、当該
位相差が第１の基準位相差以下のときロック検出を行な
うと同時に、位相差の判定基準を第１の基準位相差より
も大なる第２の基準位相差に切り換えるようにし、位相
差の判定基準を可変としたので、安定したロック検出が
可能となり、特に入力信号が外部の影響により大きく変
化するFM多重のような信号のデータ復調用クロック再生
のPLL回路のロック検出に有効となる。
ディジタルVCOの出力パルスとの位相差を検出し、当該
位相差が第１の基準位相差以下のときロック検出を行な
うと同時に、位相差の判定基準を第１の基準位相差より
も大なる第２の基準位相差に切り換えるようにし、位相
差の判定基準を可変としたので、安定したロック検出が
可能となり、特に入力信号が外部の影響により大きく変
化するFM多重のような信号のデータ復調用クロック再生
のPLL回路のロック検出に有効となる。
また、第１及び第２の基準レベルを別々に設定できる
ので、初期同期時の位相誤差を十分に小さくすること
も、ロック検出の安定度を悪化させることなく可能とな
る。
ので、初期同期時の位相誤差を十分に小さくすること
も、ロック検出の安定度を悪化させることなく可能とな
る。
第１図はFM多重放送受信機の基本的な構成の概略を示す
ブロック図、第２図は本発明の一実施例を示すブロック
図、第３図は第２図におけるロック判定回路の構成の一
例を示す回路図、第４図は第２図の回路動作を説明する
ための各部の波形図、第５図は従来例を示すブロック
図、第６図は第５図の回路動作を説明するための各部の
波形図である。 主要部分の符号の説明 １……位相比較器 ２……ディジタルVCO ３……ループ・フィルタ ４……位相差比較回路 ６……ロック判定回路
ブロック図、第２図は本発明の一実施例を示すブロック
図、第３図は第２図におけるロック判定回路の構成の一
例を示す回路図、第４図は第２図の回路動作を説明する
ための各部の波形図、第５図は従来例を示すブロック
図、第６図は第５図の回路動作を説明するための各部の
波形図である。 主要部分の符号の説明 １……位相比較器 ２……ディジタルVCO ３……ループ・フィルタ ４……位相差比較回路 ６……ロック判定回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 7/08 Ｄ
Claims (2)
- 【請求項１】番組内容の種別を示すデータ信号及びこの
データ信号により振幅変調された副搬送波からなるラジ
オデータ信号を含むFM放送波を受信可能なFM多重放送受
信機において、FM検波出力から抽出された前記ラジオデ
ータ信号の復調出力パルスを一入力とする位相比較器
と、発振出力パルスを前記位相比較器の他入力として供
給する電圧制御発振器とを含み、前記位相比較器の比較
出力に基づいて前記電圧制御発振器を制御し、データ復
調用クロックを生成するディジタルPLL回路のロック検
出回路であって、 前記発振出力パルスと前記復調出力パルスとの位相差に
応じたパルス幅を有する位相差信号を発生する位相差検
出手段と、 前記位相差信号のパルス幅が基準パルス幅よりも小さい
ときにロック検出信号を発生するロック判定手段とを有
し、第１のパルス幅を前記基準パルス幅として前記ロッ
ク検出信号を発生した後は前記基準パルス幅を前記第１
のパルス幅よりも大なる第２のパルス幅に切り換えるこ
とを特徴とするロック検出回路。 - 【請求項２】番組内容の種別を示すデータ信号及びこの
データ信号により振幅変調された副搬送波からなるラジ
オデータ信号を含むFM放送波を受信可能なFM多重放送受
信機において、FM検波出力から抽出された前記ラジオデ
ータ信号の復調出力パルスを一入力とする位相比較器
と、発振出力パルスを前記位相比較器の他入力として供
給する電圧制御発振器とを含み、前記位相比較器の比較
出力に基づいて前記電圧制御発振器を制御し、データ復
調用クロックを生成するディジタルPLL回路のロック検
出回路であって、 前記発振出力パルスと前記復調出力パルスとの位相差に
応じたレベルを有する位相差信号を発生する位相差検出
手段と、 前記位相差信号のレベルが基準レベルよりも小さいとき
にロック検出信号を発生するロック判定手段とを有し、
第１のレベルを前記基準レベルとして前記ロック検出信
号を発生した後は前記基準レベルを前記第１のレベルよ
りも大なる第２のレベルに切り換えることを特徴とする
ロック検出回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232658A JPH0813033B2 (ja) | 1986-09-30 | 1986-09-30 | デイジタルｐｌｌ回路のロツク検出回路 |
| DE19873733082 DE3733082A1 (de) | 1986-09-30 | 1987-09-30 | Fm-multiplex-rundfunkempfaenger |
| GB8722931A GB2197554B (en) | 1986-09-30 | 1987-09-30 | Fm multiplex broadcast receiver |
| GB9021931A GB2235343B (en) | 1986-09-30 | 1987-09-30 | Fm multiplex broadcast receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232658A JPH0813033B2 (ja) | 1986-09-30 | 1986-09-30 | デイジタルｐｌｌ回路のロツク検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6387040A JPS6387040A (ja) | 1988-04-18 |
| JPH0813033B2 true JPH0813033B2 (ja) | 1996-02-07 |
Family
ID=16942756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61232658A Expired - Lifetime JPH0813033B2 (ja) | 1986-09-30 | 1986-09-30 | デイジタルｐｌｌ回路のロツク検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0813033B2 (ja) |
-
1986
- 1986-09-30 JP JP61232658A patent/JPH0813033B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6387040A (ja) | 1988-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5507024A (en) | FM data-system radio receiver | |
| US4816769A (en) | BPSK demodulator and FM receiver for digital data pagers | |
| JP3366032B2 (ja) | キャリア同期用ｐｌｌ回路 | |
| US4232189A (en) | AM Stereo receivers | |
| US4454607A (en) | FM Stereophonic receiver with CPU controlled tuning and demodulating | |
| US4821322A (en) | FM multiplex decoding | |
| US6978026B2 (en) | Circuit arrangement for gaining a stereo subcarrier and an RDS carrier | |
| JPH0813033B2 (ja) | デイジタルｐｌｌ回路のロツク検出回路 | |
| JP2752388B2 (ja) | Ｒｄｓ受信機におけるデータ復調回路 | |
| US4358638A (en) | Apparatus for receiving an AM stereophonic signal | |
| US6459796B1 (en) | AM stereo receiver with reduced distortion | |
| CA1259661A (en) | Am stereo signal decoder | |
| JP2647672B2 (ja) | データ多重放送受信機 | |
| JPS6387039A (ja) | デイジタルｐｌｌ回路のロツク検出回路 | |
| JP2531692B2 (ja) | ラジオデ―タによる制御機能を有する受信機 | |
| JP3354609B2 (ja) | Ｒｄｓ検出回路 | |
| GB2197554A (en) | FM multiplex broadcast receiver | |
| JP3622887B2 (ja) | 受信機 | |
| JP2562819B2 (ja) | ラジオデータ受信機 | |
| US5802067A (en) | FM multiplex broadcast receiving circuit for detecting presence or absence of multiplex information | |
| EP0420584B1 (en) | PLL demodulating circuit in traffic information receiver | |
| JPH0652220U (ja) | Ｐｌｌ回路 | |
| JP3109531B2 (ja) | Ｆｍ復調装置 | |
| JPS6387836A (ja) | Ｆｍ多重放送受信機におけるデ−タ復調回路 | |
| JPH0771050B2 (ja) | 副搬送波同期回路 |