JPH08129477A - コンピュータ周辺装置のデータを管理するためのシステム、および装置 - Google Patents

Abstract

(57)【要約】 【目的】 データをホストコンピュータから受信するコ
ンピュータ周辺装置のデジタルデータを管理するための
システムおよび方法を提供する。 【構成】 このシステムはホスト（１０）からデータを
受信し、そのデータを使用してコンピュータ周辺装置を
制御する処理回路を含む。このシステムはさらにデータ
を記憶しかつ複数個の記憶場所を含むメモリ装置（１
７）を含む。このシステムはさらにメモリ装置のデータ
の記憶を制御するためのメモリ管理ユニット（１６）を
含む。このシステムはさらにメモリでデータの圧縮記憶
を行なうための圧縮プログラム（２４）を含む。メモリ
管理ユニット（１６）はメモリ装置に記憶されたデータ
の量が予め定められたしきい値を超えるときを決定し、
圧縮信号を発生する。圧縮プログラム（２４）はデータ
の圧縮記憶を行なうことによって圧縮信号に応答する。

Description

【発明の詳細な説明】

【０００１】

【発明の背景】この発明はコンピュータ周辺装置の動作
のためのメモリ要求を低減するためにメモリ管理ユニッ
トを使用するためのシステムおよび方法に一般に向けら
れる。より特定的に、この発明の好ましい実施例はレー
ザプリンタの動作のためのメモリ要求を低減するために
有用である。

【０００２】レーザプリンタはデジタルデータのプリン
トされたコピー出力を生み出すためのコンピュータ周辺
装置である。かかる周辺装置はホストコンピュータまた
はローカルエリアネットワークなどのデータ処理装置に
典型的には結合される。かかる配列において、ホストコ
ンピュータは受信されたデータを表わすグラフィック画
像を生み出すレーザプリンタにデジタルデータを伝送す
る。典型的なレーザプリンタは、ホストコンピュータか
らのデータおよび命令をレーザプリンタによって使用さ
れる走査およびプリントパターンに変換することによっ
て、たとえばポストスクリプト（PostScript）（登録商
標）（注：カリフォルニア州（California）、マウンテ
ンビュー（Mountain View ）のアドーブ・システムズ・
インコーポレイテッド（Adobe Systems, Inc. ）によっ
て販売される）などのような制御プログラムに応答する
マイクロプロセッサを含んでもよい。レーザプリンタに
よって受信された命令は、レーザプリンタのプリント機
器（エンジン）を制御するための制御プログラムに応答
するマイクロプロセッサによって使用される。

【０００３】マイクロプロセッサに加えて、典型的なレ
ーザプリンタはまたデジタルメモリを含んでもよい。か
かるメモリはマイクロプロセッサのための制御プログラ
ム、およびたとえばレーザプリンタによって支持される
テキストフォントを説明する情報を含むリードオンリメ
モリ（「ＲＯＭ」）、ならびにデータを記憶するための
ランダムアクセスメモリ（「ＲＡＭ」）を含んでもよ
い。ホストコンピュータがデータをレーザプリンタに伝
送するとき、マイクロプロセッサは受信されたデータを
プリントされたページ上に現われるテキストまたはグラ
フィックスを含むドットのパターンのビットマップに変
換する。このプロセスはレンダリング（rendering ）と
して既知であり、ビットマップはレンダリングされたデ
ータからなる。レンダリングされたデータはそれからマ
イクロプロセッサによってＲＡＭに書込まれる。丸々１
ページのためのデータがホストから受信されかつレンダ
リングされたデータとしてＲＡＭに書込まれた後、レン
ダリングされたデータはマイクロプロセッサによってＲ
ＡＭから読出され、レーザプリンタエンジンの動作を制
御するために使用される。印刷はエンジン、つまり画像
をページ上に物理的に運ぶレーザプリンタの構成要素に
よって実際は行なわれる。

【０００４】レーザプリンタはそのページのためのデー
タのすべてを受信しかつレンダリングした後のみ各ペー
ジをプリントするので、ＲＡＭは１ページに関連するレ
ンダリングされたデータの量を保持するのに十分なサイ
ズでなければならない。ポストスクリプト（登録商標）
プリンタ制御プログラムを使用してレンダリングされた
ページなどのような典型的な応用において、１ページの
レンダリングされた画像は１メガバイト（「ＭＢ」）の
データより多いデータを含み得る。レンダリングされた
データ記憶に加えて、プリンタ制御プログラムそれ自体
は０．５ＭＢのＲＡＭ記憶を占有し得る。結果として、
総ＲＡＭ記憶要求は単一のページの印刷を可能にするた
めに２ＭＢもの大きさになり得る。

【０００５】これらの代表的な記憶要求は３００のイン
チ当りドット（「ＤＰＩ」）のプリント密度と一致す
る。いくつかのレーザプリンタ応用は４８０または６０
０ＤＰＩのようなより高密度の印刷を必要とする。より
高密度の印刷はプリントされたテキストおよびグラフィ
ックスのより精密な解像度を可能にする。しかしなが
ら、より高密度の印刷はまたページ上に画像を形成する
ために増大された数のドットを必要とする。結果とし
て、レーザプリンタのより高密度の印刷動作はレーザプ
リンタのＲＡＭ記憶要求を増大する。かかる大きなＲＡ
Ｍ要求はしばしばレーザプリンタのより高いコストおよ
びより遅い動作を結果としてもたらし、かつゆえに高密
度印刷のようなメモリ集約的動作を伴うレーザプリンタ
の応用を過去において制限してきた。

【０００６】レーザプリンタのようなコンピュータ周辺
装置で大量のデータを管理する際の動作速度を改良する
先行技術の試みは、オンボードの物理メモリ、つまりＲ
ＡＭの量を増大することに主に依存してきた。一般に、
物理メモリはマイクロプロセッサによって直接アドレス
指定可能であるという点で仮想メモリと区別される。仮
想メモリシステムはＲＡＭまたはディスクドライブのよ
うな大量記憶装置において仮想アドレスを物理アドレス
に変換するために、当該技術分野において周知であるア
ドレス変換技術を必要とする。コンピュータ周辺装置の
先行技術の設計には一般にこれらの仮想メモリ技術が欠
けていた。かかる先行技術の設計において、２ＭＢのＲ
ＡＭ記憶を必要とする応用はレーザプリンタにおいて少
なくとも２ＭＢのオンボード物理メモリを必要とした。
オンボードＲＡＭを含む集積回路はレーザプリンタのコ
ストのかなりの部分となる。このように、高密度印刷ま
たは進んだグラフィックス能力のようなメモリ集約的応
用のためにレーザプリンタに十分なＲＡＭを与えること
は単位コストをかなり増す、つまりより大きなＲＡＭは
またレーザプリンタのプリント回路の相当な「不動産」
を占有し、かつレーザプリンタに対するシステム信頼性
を低減する。このように、かかる先行技術の設計の正味
の効果は、全体のコストを増大しかつレーザプリンタの
動作的有効性を低減することである。

【０００７】この発明はメモリ集約的動作のこれらの制
限を克服し、先行技術に比べて他の利点を提供する。こ
の発明はデータの記憶を管理し、かつメモリ要求を低減
するオンボードメモリ管理ユニットを提供する。この発
明は仮想的にアドレス指定されたデータが、それらがマ
イクロプロセッサによって直接アクセスされない物理メ
モリに圧縮形式で記憶されることを可能にする。仮想メ
モリの記憶および検索はこの発明に一体のメモリ管理ユ
ニットによって制御される。メモリ管理ユニットはシス
テム状態をモニタし、かつメモリ管理ユニット動作を指
示するソフトウェア制御プログラムに応答する。メモリ
管理ユニットはデータがＲＡＭとディスクとの間よりは
むしろＲＡＭ内で移動する仮想メモリシステムを作り出
すためのアドレス変換を与える。圧縮形式でデータを記
憶することはデータ記憶に必要とされる総メモリを低減
する。メモリ要求の低減はひいてはシステムコストおよ
び複雑さを低減するとともにシステム信頼性を改良す
る。

【０００８】

【発明の概要】この発明はホストコンピュータからデー
タを受信するコンピュータ周辺装置のデジタルデータを
管理するためのシステムおよび方法を提供する。このシ
ステムはホストコンピュータからデータを受信し、かつ
コンピュータ周辺装置を制御するためにそのデータを使
用する処理手段を含む。このシステムはさらにデータを
記憶しかつ複数個の記憶場所を含むオンボードメモリ手
段を含む。このシステムはさらにメモリ手段のデータの
記憶を制御するためのメモリ管理手段を含む。このシス
テムはさらにメモリ手段でデータの圧縮（compressed）
記憶を行なうための圧縮手段を含む。メモリ管理手段は
メモリ装置に記憶されたデータの量が予め定められたし
きい値を超えたときを決定し、圧縮信号を発生する。圧
縮手段はメモリ手段内でデータの圧縮記憶を行なうこと
によって圧縮信号に応答する。

【０００９】メモリ手段を含む複数個の記憶場所は記憶
場所の順序付けられたアレイのサブセットに配列され
る。好ましくは、メモリ管理手段は、データの圧縮記憶
が行なわれた後順序付けられたアレイのサブセットのう
ちの第１のサブセットと、順序付けられたアレイのサブ
セットのうちの第２のサブセットとの間のデータの交信
を制御する。

【００１０】好ましい実施例において、メモリ管理手段
は順序付けられたアレイのサブセットの各サブセットの
処理手段によるデータの記憶を指示する。記憶は選択さ
れたサブセットに記憶されたデータの量が、その選択さ
れたサブセットに対する予め定められたしきい値を超え
るまで行なわれる。選択されたサブセットに対するしき
い値に達したとき、メモリ管理ユニットはシステムのた
めの圧縮信号を発生する。圧縮手段は選択されたサブセ
ットでデータの圧縮記憶を行なうことによって圧縮信号
に応答する。このシステムは各それぞれのサブセットが
メモリ管理手段による圧縮処理のための選択されたサブ
セットとして扱われ得るようにフレキシブルに設計され
る。

【００１１】様々なサブセットは、第１のサブセット内
のデータの圧縮が第１のサブセット内で利用可能な記憶
容量を与えた場合、メモリ管理ユニットは第２のサブセ
ット内に記憶されたデータを、第１のサブセット内の利
用可能な今はからの記憶場所内に記憶するように指示し
得るように階層的に指定される。好ましくは、第２のサ
ブセットからシフトされたデータは圧縮形式で第１のサ
ブセット内に記憶されるであろう。このように、付加的
な記憶場所が第２のサブセットで利用可能にされる。

【００１２】第２のサブセット内のデータの記憶はシス
テムのしきい値に達するまで非圧縮（uncompressed）形
式で達成される。

【００１３】実際問題として、圧縮データの減圧縮（de
compression ）および検索は非圧縮データの検索より遅
いことは事実であり、かつある付加的なオンボード記憶
場所はデータの圧縮のために（およびデータが後に検索
される場合はデータの減圧縮のために）必要な情報をプ
ログラミングすることによって占められることは事実で
ある。

【００１４】したがって、この発明の目的はオンボード
メモリ装置の選択されたサブセットにおけるデータの記
憶を指示し、データをより少ない物理メモリを必要とす
る形式に圧縮し、かつ非圧縮データの記憶が継続するこ
とを可能にするようにメモリ装置のサブセット間で圧縮
形式のデータを移動させることによって、コンピュータ
周辺装置の動作のためのメモリ要求を低減するために、
コンピュータ周辺装置のオンボードメモリ管理ユニット
を使用するためのシステムおよび方法を提供することで
ある。

【００１５】この発明のさらなる目的は、圧縮および非
圧縮形式の双方において、オンボード記憶場所のサブセ
ット間でデータが自由に移動することを可能にすること
によって、メモリ要求を低減するために、コンピュータ
周辺装置のオンボードメモリ管理ユニットを使用するた
めのシステムおよび方法を提供することである。

【００１６】この発明のさらなる目的および特徴は、こ
の発明の好ましい実施例を例示する添付の図面に関連し
て考えられる以下の明細書および前掲の特許請求の範囲
から明らかになるであろう。

【００１７】

【詳しい説明】図１はこの発明が使用され得るシステム
のブロック図である。図１において、ホストコンピュー
タ１０はレーザプリンタ１２にデータを伝送する。ホス
トコンピュータ１０およびレーザプリンタ１２は直接結
合されてもよいし、または他のデータ処理装置（図示せ
ず）に接続可能なローカルエリアネットワーク（図示せ
ず）を介して結合されてもよい。

【００１８】レーザプリンタ１２はマイクロプロセッサ
（「μｐ」）１４、メモリ管理ユニット（「ＭＭＵ」）
１６、ランダムアクセスメモリ（「ＲＡＭ」）１８およ
びリードオンリメモリ（「ＲＯＭ」）２０を含み得るメ
モリ１７、ならびにエンジン２２を含む。ＭＭＵ１６は
変換ルックアサイドバッファ１５を含む。マイクロプロ
セッサ１４はホストコンピュータ１０からデータを受信
し、メモリ１７に含まれる制御プログラムの命令に応答
して受信されたデータを処理する。マイクロプロセッサ
１４はメモリ１７に含まれた命令および情報を使用し
て、ホストコンピュータ１０からのデータをエンジン２
２によって必要とされるデータのパターンに変換し、受
信されたデータを表わす読出可能な記号を形成する。こ
のプロセスはデータをレンダリングすることとして一般
に既知である。

【００１９】ＲＡＭ１８の記憶場所とエンジン２２によ
ってプリントされるべきページ（図示せず）上のドット
場所との間には好ましくは１対１の対応がある。ＲＡＭ
１８のデータは好ましくは論理「０」および「１」のパ
ターンであり、このパターンはエンジン２２によって生
み出されるべきプリントされたページ上の白および黒の
領域のパターンに対応する。たとえば、ＲＡＭ１８に記
憶された「１」によりエンジン２２はそのページ上に１
つのドットを生み出し、ＲＡＭ１８の「０」によりエン
ジン２２はそのページ上の対応するドットを白いままに
しておく。マイクロプロセッサ１４はＲＯＭ２０に含ま
れる情報に従ってホストコンピュータ１０から受信した
データをレンダリングし、その後レンダリングされたデ
ータをＲＡＭ１８に記憶する。丸々１ページのデータが
レンダリングされＲＡＭ１８に蓄積された後、マイクロ
プロセッサ１４はレンダリングされたデータをＲＡＭ１
８からエンジン２２へ伝送し、エンジン２２はそのペー
ジをプリントする。エンジン２２がページをプリントす
るプロセスはイメージングとして既知である。

【００２０】この発明の理解を容易にするために、類似
の要素は様々な図面において類似の参照番号によって示
すことにする。

【００２１】図２はレーザプリンタの先行技術の実現化
例におけるＲＡＭ１８のメモリ使用法を例示するブロッ
ク図である。マイクロプロセッサ１４を指示する制御プ
ログラムは典型的にメモリ１７の部分１９、好ましくは
ＲＯＭ２０を占有する。部分１９は典型的に約０．５メ
ガバイト（「ＭＢ」）の容量を有する。１ページのレン
ダリングされた画像は典型的にメモリ１７の部分２１、
好ましくはＲＡＭ１８を占有する。部分２１は約１ＭＢ
の容量を典型的に有する。一般に、ＲＡＭ１８の部分２
１の各個々の記憶場所は生み出されるべきプリントされ
たページ上のドットに対応する。たとえば、始めにＲＡ
Ｍ１８の部分２１のすべての記憶場所はブランクのペー
ジに対応する「０」に設定され得る。マイクロプロセッ
サ１４はＲＡＭ１８のレンダリングされたデータを記憶
するので、記憶場所の中には「０」に設定されたままの
ものもあり、「１」にリセットされるものもある。図２
に例示される先行技術の実現化例において、マイクロプ
ロセッサ１４はＲＡＭ１８の記憶場所にランダムにアク
セスすることによってレンダリングされたデータを記憶
する。

【００２２】マイクロプロセッサ１４がデータを受信す
る順序は、データがイメージングされる順序に対応しな
くてもよい。ホストコンピュータ１０はイメージングの
完了後イメージングされたページ上の物理的に隣接する
パターンを作り出すデータを大きく異なる時間で伝送し
てもよい。たとえば、境界が１ページのテキストの周囲
にある場合などは、ホストコンピュータ１０はテキスト
の情報をまず伝送して、それからグラフィックのデータ
を伝送してもよい。

【００２３】もしかかる時間の異なるデータ伝送が発生
すれば、マイクロプロセッサ１４がグラフィックのデー
タをレンダリングする場合、マイクロプロセッサ１４は
テキストのデータをレンダリングする場合にアクセスさ
れたのと同一のＲＡＭ１８の領域にアクセスしなければ
ならない。これはＲＡＭ１８の記憶場所とページ上のド
ットとの間の１対１の対応のためである。たとえば、ペ
ージ上のテキストの最上ラインに対してレンダリングさ
れたデータおよびテキストの周囲の境界は、ＲＡＭ１８
のほぼ同一のアドレス（つまり同一の論理場所）に置か
れ得る。このように、図２に例示された先行技術の設計
では、マイクロプロセッサ１４はいつでもＲＡＭ１８の
すべての記憶場所をアクセスすることができなければな
らない。

【００２４】マイクロプロセッサ１４によるＲＡＭ１８
の記憶場所への連続的かつ完全なアクセスがこのように
必要なために、かつ丸々１ページのためのレンダリング
されたデータを記憶する必要があるために、先行技術の
レーザプリンタ実現化例はデータの記憶のためにＲＡＭ
の大きな分割されない部分を一般に与えてきた。しかし
ながら、いくつかのレーザプリンタ応用はより高密度の
印刷を必要とし、これはインチ当りより多くのドットを
プリントすることによって達成される。たとえば、１つ
の標準の印刷密度は３００のインチ当りドット（「ＤＰ
Ｉ」）である。より高密度の応用は４８０ＤＰＩ、また
は６００ＤＰＩでさえ必要とするかもしれない。かかる
高密度はレンダリングされたデータを保持するためによ
り多くのＲＡＭを必要とする。印刷密度が増大するにつ
れて、ＲＡＭに設けられる記憶空間の大きさもまた増大
しなければならない。

【００２５】増大した記憶容量に対するかかる要求は、
どんなコンピュータ周辺装置の場合にもそうであるよう
に、レーザプリンタにおいて深刻な問題である。コンピ
ュータ周辺装置のオンボード記憶容量を一般に実現化す
るＲＡＭ集積回路は、通常かかる周辺装置の製造コスト
の実質的な部分となる。加えて、ＲＡＭ集積回路はレー
ザプリンタのオンボード回路において実質的な物理空間
（「不動産」）を必要とする。かかる高い不動産要求を
受入れることおよびかかる受入れに必要なプリントされ
た回路板配線を与えることは、レーザプリンタの製造コ
ストを増大させる。加えて、かかる余分の製作および付
加的な接続は製造歩留りおよび製品の信頼性を減少させ
る。なぜならそれらは構成要素または配線の故障の機会
をより多く与えるからである。このように、高密度印刷
または他のメモリ集約的動作を与える大量のＲＡＭを要
求することは、先行技術の設計に著しい制限を課す。

【００２６】図３（Ａ）はこの発明を使用するコンピュ
ータ周辺装置のメモリ使用法を例示するブロック図であ
る。

【００２７】図３（Ａ）において、マイクロプロセッサ
１４を指示する制御プログラムは典型的に好ましくはＲ
ＯＭ２０内のメモリ１７の部分１９を占有する。部分１
９は典型的に、先行技術の場合のように、メモリ１７に
おいて約０．５ＭＢのメモリ容量を有する。しかしなが
ら、先行技術と対照的に、この発明の１ページのレンダ
リングされた画像は典型的にＲＡＭ１８の部分２３を占
有する。部分２３は典型的にＲＡＭ１８において約０．
５ＭＢのメモリの容量しか有さない、なぜならこの発明
はＲＡＭ１８内のレンダリングされたデータの圧縮およ
び記憶を制御するためにオンボードメモリ管理ユニット
１６を使用し、それによって動作メモリ容量要求を低減
するからである。

【００２８】デジタルデータのための圧縮技術は当該技
術分野において周知である。かかる技術はデータに対す
る記憶要求を低減するためにデータ中のパターンに依存
し得る。たとえば、レーザプリンタ応用において、テキ
ストの単一の線の部分をプリントするために必要とされ
るドットのパターンは、隣接するレーザ走査線にわたっ
て相対的に一貫している。パターンのこの一貫性はデー
タが以下の態様で圧縮データとして記憶されることを可
能にし、その態様は同一の情報を依然として表わしなが
ら非圧縮形式で同一のデータを記憶するために必要とさ
れるであろう記憶空間の５０％しか占有しなくてもよい
ようなものである。必要な場合、圧縮データはその元の
非圧縮形式に減圧縮されることが可能である。データ圧
縮はマイクロプロセッサ１４にデータを圧縮するように
指示するための圧縮プログラムを使用することによって
達成される。圧縮プログラムはまたイメージングのため
のマイクロプロセッサ１４によるデータの使用の場合の
ように、必要な場合にデータを減圧縮するようにマイク
ロプロセッサ１４に指示するために呼出され得る。

【００２９】図３（Ａ）において、圧縮プログラム２４
はメモリ１７の部分２３のセグメント２５を占有する。
ＲＡＭ１８はたとえば部分２３のセグメント２７に記憶
された非圧縮データ２６の、またはたとえば部分２３の
セグメント２９に記憶された圧縮データ２８の形式であ
ってもよいレンダリングされたデータを記憶するために
好ましくは使用される。レンダリングの間、マイクロプ
ロセッサ１４はＲＡＭ１８に非圧縮データ２６のみを記
憶する。ＲＡＭ１８の部分２３は非圧縮データ２６でい
っぱいであるので、圧縮プログラム２４は非圧縮データ
２６を圧縮し、かつその結果を圧縮データ２８として記
憶するために呼出される。圧縮データ２８は非圧縮デー
タ２６ほど空間を占有しないので、圧縮は記憶のための
付加的なメモリ空間を与える。圧縮プログラム２４が呼
出されるしきい値は、メモリ管理ユニット１６を指示す
るソフトウェア制御プログラムによってダイナミックに
決定されてもよい。記憶と圧縮プロセスとの調整はメモ
リ管理ユニット１６によって与えられる。

【００３０】好ましくはＲＡＭ１８は等しい大きさの複
数個の「ページ」に区分される。たとえば、もしＲＡＭ
１８が大きさが０．５ＭＢであれば、それは２５６ペー
ジに区分されることが可能であり、各々大きさが２キロ
バイト（「ｋＢ」）である。ＲＡＭ１８のページを物理
ページと呼ぶ。

【００３１】図３（Ｂ）は図１の変換ルックアサイドバ
ッファ（ＴＬＢ）１５のブロック図である。図３（Ｂ）
に示されるように、ＴＬＢ１５はセット４００、セット
４０２、セット４０４、およびセット４０６などのセッ
トと呼ばれる複数個のエントリに分割される。ＴＬＢ１
５内にはたとえば合計３２個のセットがあり得る。

【００３２】セット４００を図３（Ｂ）により詳細に示
す。図３（Ｂ）に示されるように、セット４００はワー
ド４０８およびワード４１０を含む。ワード４０８およ
び４１０の各々はたとえば３２ビット幅である。ワード
４０８は仮想タグを形成する第１のフィールドのビット
４１２と、制御情報を含む第２のフィールドのビット４
１４とを含む。制御ビット４１４はたとえば読出動作お
よび書込動作を可能にし、タスク識別情報を含み得る。
ワード４１０は実ページ番号（ＲＰＮ）を規定する第１
のフィールドのビット４１６と、制御情報を含む第２の
フィールドのビット４１８とを含む。

【００３３】図３（Ｃ）は図１のマイクロプロセッサ１
４によって使用される仮想アドレス４２６を示すブロッ
ク図である。示されるように、仮想アドレス４２６は仮
想タグ比較（ＶＴＣ）を形成する第１のフィールドのビ
ット４２０と、セット選択を形成する第２のフィールド
のビット４２２と、ページオフセットを形成する第３の
フィールドのビット４２４とを含む。マイクロプロセッ
サ１４（図１）は図３（Ｃ）に示されるようにフォーマ
ット化された仮想アドレスを内部で使用してデータをお
よび命令を識別する。仮想アドレス４２６などの複数個
の仮想アドレスはマイクロプロセッサ１４の仮想アドレ
ス空間を形成する。ＴＬＢ１５を含むＭＭＵ１６はマイ
クロプロセッサ１４から仮想アドレス４２６などの仮想
アドレスを受取り、仮想アドレス４２６を物理アドレス
に変換する。物理アドレスはＭＭＵ１６の制御下でデー
タが記憶されかつ読出されるメモリ１７の実際の場所を
規定する。

【００３４】アドレス変換のために、仮想アドレス空間
は好ましくは仮想ページと呼ばれる固定された大きさの
領域に区分される。仮想ページは物理ページまたはペー
ジフレームと呼ばれる物理メモリの同じ大きさの領域に
マッピングされる。所与のページ内に含まれる命令また
はデータへのすべてのアクセスは同一の仮想アドレスか
ら物理アドレスへの変換を使用する。

【００３５】アドレス変換を実行するために、マイクロ
プロセッサ１４は仮想アドレスをメモリ管理ユニット１
６に与える。たとえば、マイクロプロセッサ１４はその
アドレスが仮想アドレスのセットフィールド４２２によ
って与えられるＴＬＢセット（４００、４０２、４０
４、４０６）をアクセスする。アクセスされたセット内
で、ＶＴＡＧフィールド４１２（図３（Ｂ））は仮想ア
ドレス４２６の仮想タグ比較（ＶＴＣ）フィールド４２
０と比較される。アドレス変換が有効であるためには、
ＶＴＣフィールド４２０はＶＴＡＧフィールド４１２と
一致しなければならない。このアドレス変換が選択され
たセットの１つのＴＬＢエントリに有効であれば、この
エントリの実ページ番号（ＲＰＮ）フィールド４１６は
アクセスされるべき物理アドレスを形成するために使用
される。

【００３６】ＲＰＮフィールド４１６は変換に依存する
物理アドレスの部分を与える。仮想アドレス４２６の残
りの部分、ページオフセット（ＰＯ）４２４はアドレス
変換とともに変化しない。ページオフセット４２４は仮
想アドレス４２６の下位ビットを含み、仮想ページ内の
バイトの位置を与える。このバイトは物理アドレスフレ
ームの同じ場所に置かれ、ページオフセット４２４はま
たその物理アドレスの下位ビットを含む。たとえば３２
ビットである物理アドレスは好ましくはＲＰＮフィール
ド４１６とページオフセット４２４との連結である。ア
ドレス変換が有効であれば、その変換によって生じた物
理アドレスはメモリ１７（図１）に与えられ、メモリ１
７のデータ読出す、またはメモリ１７にデータを書込
む。

【００３７】ここに記載される、変換ルックアサイドバ
ッファ１５を含む、メモリ管理ユニット１６の動作は当
該技術分野で周知であり、一般にマイクロプロセッサと
ともに使用される。アドレス変換のために変換ルックア
サイドバッファを使用するマイクロプロセッサの一例は
Ａｍ２９０３０マイクロプロセッサであり、これはカリ
フォルニア州サニィベイル（Sunnyvale ）のアドバンス
ト・マイクロ・ディバイシズ・インコーポレイテッド
（Advanced Micro Devices, Inc.）から入手可能であ
る。

【００３８】図４ないし図１３はこの発明を使用するコ
ンピュータ周辺装置のメモリ使用法を例示する。図４な
いし図１３はＲＡＭ１８の動作中、つまりＲＡＭ１８が
レンダリングされたデータでいっぱいであるときの異な
った時間でのメモリ使用法を示す。図４ないし図１３に
おいて、「仮想」と文字が付されたメモリ空間はマイク
ロプロセッサ１４によってアドレス指定される仮想メモ
リ６０を表わす。「物理」と文字が付されたメモリ空間
はＲＡＭ１８を含む物理メモリ７０を表わす。

【００３９】仮想メモリと物理メモリとの間の関係はソ
フトウェア制御プログラムの指示の下でメモリ管理ユニ
ット１６によって制御される。マイクロプロセッサ１４
は変換ルックアサイドバッファ１５に従って仮想アドレ
スをメモリ管理ユニット１６に伝える。メモリ管理ユニ
ット１６は物理アドレスを計算するために仮想アドレス
を使用し、物理アドレスはそれから物理メモリに伝えら
れる。

【００４０】この発明の詳細な動作の以下の議論では、
メモリ管理ユニット１６へのすべての言及は上述のよう
に仮想アドレスを物理アドレスに変換するために使用さ
れる変換ルックアサイドバッファ１５を含むことが理解
されなければならない。

【００４１】仮想メモリおよび物理メモリの双方は好ま
しくはページに区分される。図４ないし図１３におい
て、仮想メモリは仮想ページ１０２、１０４、１０６、
１０８、１１０、１１２に区分され、物理メモリは物理
ページ１３２、１３４、１３６に区分される。仮想メモ
リ６０と物理メモリ７０はどちらも一般にいずれの数の
ページに区分されることも可能であり、図４ないし図１
３は例示の目的のためのみに、それぞれ６つのページお
よび３つのページに区分された物理メモリ６０および仮
想メモリ７０を示すことが理解されなければならない。
仮想ページ１０２、１０４、１０６、１０８、１１０、
１１２のいくつか、および物理ページ１３２、１３４、
１３６のいくつかはレンダリングされたデータの記憶の
ために指定され、他のものは他のデータの記憶のために
指定され得る。

【００４２】図４において、仮想メモリ６０および物理
メモリ７０の双方は始めはからである。

【００４３】図５において、マイクロプロセッサ１４は
仮想メモリ６０の仮想ページ１０４をアクセスした。メ
モリ管理ユニット１６は物理メモリ７０の物理ページ１
３４を割当てた。物理ページ１３４を仮想ページ１０４
に割当てることによって、メモリ管理ユニット１６はマ
イクロプロセッサ１４によって仮想ページ１０４に書込
まれたデータが物理ページ１３４に物理的に書込まれる
ことを指示した。物理ページ１３４の仮想ページ１０４
への割当ては図５に描かれた矢印によって示される。

【００４４】図６において、仮想ページ１０４および物
理ページ１３４はシングルクロスハッチングによって示
されるように非圧縮データ２６の形式でレンダリングさ
れたデータを含む。

【００４５】図７において、マイクロプロセッサ１４は
仮想ページ１０８をアクセスした。メモリ管理ユニット
１６は、仮想ページ１０８と物理ページ１３２との間に
引かれた矢印によって示されるように応じて物理ページ
１３２を割当てた。

【００４６】図８において、仮想ページ１０４および１
０８ならびに物理ページ１３２および１３４は、シング
ルクロスハッチングによって示されるように非圧縮デー
タ２６の形式でレンダリングされたデータを含む。

【００４７】図９において、マイクロプロセッサ１４は
仮想ページ１１０をアクセスした。メモリ管理ユニット
１６は、仮想ページ１１０と物理ページ１３６との間に
引かれた矢印によって示されるように物理ページ１３６
を応じて割当てた。仮想ページ１１０および物理ページ
１３６は、シングルクロスハッチングによって示される
ように非圧縮データ２６の形式でレンダリングされたデ
ータを含む。レンダリングされたデータに利用可能なす
べての物理ページは割当てられた。

【００４８】図１０において、メモリ管理ユニット１６
が予め定められた数の物理ページ１３２、１３４、１３
６が割当てられたことを検知し、かつ付加的なページが
割当のために必要とされる場合、メモリ管理ユニット１
６は圧縮プログラム２４を呼出す（図３（Ａ）参照、図
４ないし図１３には図示せず）。予め定められた数の物
理ページは、レンダリングされたデータに利用可能なす
べての物理ページであってもよいし、または何らかのよ
り少ない数であってもよい。メモリ管理ユニット１６
は、圧縮プログラム２４に物理ページ１３２および１３
４に記憶された非圧縮データ２６（図３（Ａ））を圧縮
するように指示する。

【００４９】典型的に、この発明の好ましい実施例にお
いて、圧縮後データは圧縮前に占有された記憶空間の量
の半分より少ない量を占有する。結果として、物理ペー
ジ１３２および物理ページ１３４のレンダリングされた
データは、物理ページ１３４に圧縮データ２８（図３
（Ａ））の形式で一緒に記憶され得る。これは図１０の
ダブルクロスハッチングによって示される。メモリ管理
ユニット１６は、非圧縮データ２６の２つのページ（物
理ページ１３２および物理ページ１３４）の圧縮データ
２８への圧縮、および圧縮データ２８のＲＡＭ１８の単
一ページ（物理ページ１３４）への記憶を指示する。こ
れにより１つのページ（物理ページ１３２）がからのま
まになる。圧縮がこのように物理ページ１３２を解放し
て再びデータの記憶を受入れるようにした後、メモリ管
理ユニット１６は物理ページ１３２を仮想ページ１０２
に割当て、かつマイクロプロセッサ１４にレンダリング
されたデータを仮想ページ１０２に書込むことを再開す
るように指示する。割当ては仮想ページ１０２と物理ペ
ージ１３２との間に引かれた矢印によって図１０に示さ
れる。

【００５０】図１１において、仮想ページ１０２および
物理ページ１３２は、シングルクロスハッチングによっ
て示されるように非圧縮データ２６の形式でレンダリン
グされたデータを含む。

【００５１】図１２において、メモリ管理ユニット１６
が予め定められた数の物理ページ１３２、１３４、１３
６が割当てられたことを検知し、かつ付加的なページが
割当てのために必要とされる場合、メモリ管理ユニット
１６は圧縮プログラム２４を呼出す。メモリ管理ユニッ
ト１６は圧縮プログラム２４に物理ページ１３２および
１３６に記憶された非圧縮データ２６を圧縮するように
指示する。物理ページ１３２および物理ページ１３６に
記憶されたレンダリングされたデータは、圧縮データ２
８の形式で物理ページ１３２に一緒に記憶される。これ
は図１２のダブルクロスハッチングによって示される。

【００５２】圧縮はこのように物理ページ１３６を解放
してデータの記憶を再び受入れるようにする。メモリ管
理ユニット１６はそれから図１３の仮想ページ１１２と
物理ページ１３６との間に引かれた矢印によって示され
るように、物理ページ１３６を仮想ページ１１２に割当
てる。メモリ管理ユニット１６はそれからマイクロプロ
セッサ１４にレンダリングされたデータを仮想ページ１
１２に書込むことを再開するように指示する。

【００５３】印刷された１ページ全体のためのデータが
レンダリングされかつＲＡＭ１８に記憶された後、その
データはイメージングのためにレーザプリンタのエンジ
ン２２を動作させるように順次にアクセスされなければ
ならない。ＲＡＭ１８からデータを検索するプロセス
は、それによってデータが記憶されるプロセスの本質的
に逆の順序で進行する。メモリ管理ユニット１６は圧縮
データ２８を減圧縮するために圧縮プログラム２４を呼
出す。かかる減圧縮の結果として、データは非圧縮デー
タ２６としてＲＡＭ１８に記憶される。非圧縮データ２
６はそれからマイクロプロセッサ１４によってアクセス
されてイメージングのためにエンジン２２を動作させる
ことが可能である。この減圧縮および伝送のプロセス
は、ＲＡＭ１８のすべてのデータが減圧縮されかつアク
セスされるまで継続し、そのページ全体がイメージング
される。

【００５４】この発明の好ましい実施例の１つの重要な
特徴は、メモリ管理ユニット１６が圧縮または非圧縮形
式のいずれかにおいてページ間のデータの移動を指示す
ることができる能力である。データの移動は、グラフィ
ックの境界がテキストの周囲にある場合などに、マイク
ロプロセッサ１４がレンダリングされたデータが記憶さ
れかつ圧縮されたＲＡＭ１８の部分をアクセスできるよ
うにするために必要である。メモリ管理ユニット１６は
減圧縮およびデータのマイクロプロセッサ１４によって
アクセスされる自由なページへの移動を指示する。

【００５５】一例として、図１３において、物理ページ
１３２はテキストの第１の線の部分を含むプリントされ
るべきページの頂上の部分に対応するレンダリングされ
たデータを含み得る。もしマイクロプロセッサ１４によ
ってレンダリングされた次のデータが、テキストの第１
の線に隣接して置かれるべきグラフィックの境界に対応
すれば、マイクロプロセッサ１４は物理ページ１３２の
適切な場所にそれらのデータを記憶しなければならな
い。マイクロプロセッサ１４が物理ページ１３２のデー
タをアクセスすることを可能にするために、メモリ管理
ユニット１６は圧縮プログラム２４に物理ページ１３２
の圧縮データ２８を減圧縮するように指示するであろ
う。かかる減圧縮から生じる非圧縮データ２６は物理ペ
ージ１３６に記憶される。データは今非圧縮形式である
ので、それらはマイクロプロセッサ１４によってアクセ
ス可能である。マイクロプロセッサ１４はメモリ管理ユ
ニット１６によって指示されたように、物理ページ１３
６にレンダリングされたデータを記憶する。もし記憶の
ための付加的な空間を必要とするより多くのデータがレ
ンダリングされれば、メモリ管理ユニット１６は圧縮プ
ログラム２４を呼出して物理ページ１３６の非圧縮デー
タ２６を圧縮し、結果として生じた圧縮データ２８を物
理ページ１３２に記憶することが可能である。

【００５６】図１４はこの発明のメモリ管理ユニットを
使用する方法を例示する概略のフローチャートである。

【００５７】図１４において、マイクロプロセッサ１４
はメモリ管理ユニット１６に仮想アドレスを与える。仮
想アドレスはレンダリングされたデータのページが記憶
またはアクセスされることになる場所を表わし得る。メ
モリ管理ユニット１６は仮想アドレスをデータが実際に
置かれるＲＡＭ１８の物理アドレスに変換する。たとえ
ば、メモリ管理ユニット１６はＲＡＭ１８の所望のペー
ジの物理アドレスを得るために仮想アドレスにオフセッ
トを加え得る。

【００５８】図１４において、メモリ管理ユニット１６
はブロック２００で仮想アドレスがソフトウェアの援助
または付加的な情報なしに物理アドレスに対応するかど
うかを決定する。もしそうなら、ヒット条件が結果とし
て生じ、メモリ管理ユニット１６はマイクロプロセッサ
１４に物理アドレスを与え、ひいてはＲＡＭ１８をアク
セスする。もしそうでなければ、ミス条件が結果として
生じ、メモリ管理ユニット１６は物理アドレスを決定し
なければならない。

【００５９】物理アドレスを計算するために、メモリ管
理ユニット１６はまずアドレス指定された仮想ページ
（目標ページ）がメモリにあるかどうかをブロック２０
２で決定する。当該技術分野において周知の態様で、メ
モリ管理ユニット１６はマイクロプロセッサ１４によっ
て仮想的にアドレス指定されたデータのページの物理場
所を管理する。もしマイクロプロセッサ１４によって使
用された仮想アドレスがそのページの物理アドレスに対
応しなければ、メモリ管理ユニット１６は物理および仮
想アドレスを相関関係付けるメモリ管理ユニットエント
リをセットアップしなければならない。たとえば、メモ
リ管理ユニット１６は、マイクロプロセッサ１４によっ
て与えられた仮想ページアドレスに対する適切な物理ペ
ージアドレスを決定するために必要とされるオフセット
を計算し得る。もしデータが目標ページに以前に書込ま
れた場合のようにアドレス指定された仮想ページがメモ
リにあり、かつマイクロプロセッサ１４が目標ページに
付加的なデータを書込もうとすれば、メモリ管理ユニッ
ト１６はアドレス指定された仮想ページが非圧縮データ
を含むかどうかをブロック２０４で決定する。もしそう
なら、ブロック２０６はメモリ管理ユニット１６にメモ
リ管理ユニットエントリをセットアップするように指示
する。メモリ管理ユニット１６はそれから適切な物理ア
ドレスを計算し、かつその物理アドレスをマイクロプロ
セッサ１４に与える。

【００６０】もし目標ページがメモリにあるが非圧縮さ
れていなければ、つまりそのページのデータが圧縮形式
であれば、メモリ管理ユニット１６は使用可能なメモリ
の未使用のページがあるかどうかをブロック２０８で決
定する。もしそうなら、ブロック２１０はメモリ管理ユ
ニット１６に目標ページに含まれたデータを受入れるた
めに１ページのメモリを割当てるように指示する。割当
てはたとえばアドレスポインタ３２（図４ないし図１
３）をページの始めに移動すること、および論理フラグ
をそのページへの読出、書込またはその双方を可能にす
るように設定することを含み得る。ブロック２１２で、
メモリ管理ユニット１６は圧縮データを減圧縮し、その
データを割当てられたページに記憶するために圧縮プロ
グラム２４を呼出す。メモリ管理ユニット１６はそれか
らブロック２０６でメモリ管理ユニットエントリをセッ
トアップする。

【００６１】もしメモリの未使用のページが何も利用可
能でなければ、メモリ管理ユニット１６は使用中の非圧
縮メモリのページがあるかどうかをブロック２１４で決
定する。もしなければ、ＲＡＭ１８は圧縮データで満た
され、ブロック２１６はメモリ管理ユニット１６にフェ
イル条件に戻るように指示し、さらなるデータを記憶で
きない。もしＲＡＭ１８が１ページの使用中の非圧縮デ
ータを含めば、ブロック２１８はメモリ管理ユニット１
６に圧縮プログラム２４を呼出して非圧縮データのその
ページを圧縮するように指示する。圧縮後、メモリ管理
ユニット１６は使用可能なメモリの未使用のページが今
あるかどうかをブロック２０８で決定する。圧縮プログ
ラム２４は１ページを完全に自由にするためにデータを
圧縮したので、未使用のページが今利用可能となり、メ
モリ管理ユニット１６はそのページをブロック２１０で
記憶のために割当てる。ブロック２１２はそれからメモ
リ管理ユニット１６に目標ページの圧縮データを減圧縮
するために圧縮プログラム２４を呼出すように指示し、
それからブロック２０６はメモリ管理ユニット１６にメ
モリ管理ユニットエントリをセットアップするように指
示する。

【００６２】代替的に、ブロック２０２で、マイクロプ
ロセッサ１４が初めてそのページのためのデータをレン
ダリングしている場合のように、もし目標ページが既に
メモリになければ、メモリ管理ユニット１６は目標ペー
ジとして機能するために利用可能なメモリの未使用のペ
ージがあるかどうかをブロック２０８で決定しなければ
ならない。もしそうなら、ブロック２１０はメモリ管理
ユニット１６にそのページを割当てるように指示し、そ
れからブロック２０６はメモリ管理ユニット１６にメモ
リ管理ユニットエントリをセットアップするように指示
する。もし目標ページに利用可能なメモリがなければ、
メモリ管理ユニット１６は使用中の非圧縮メモリのペー
ジがあるかどうかをブロック２１４で決定する。もしな
ければ、ＲＡＭ１８は圧縮データでいっぱいであるので
フェイル条件がブロック２１６で結果として生じる。も
し利用可能な非圧縮データのページがあれば、ブロック
２１８で、メモリ管理ユニット１６は圧縮プログラム２
４を呼出し、圧縮プログラム２４に非圧縮データのその
ページを圧縮するように指示する。圧縮後、メモリ管理
ユニット１６は利用可能なメモリの未使用のページが今
あるかどうかをブロック２０８で決定する。このとき圧
縮プログラム２４は既に１ページを完全に自由にするた
めにデータを圧縮しているので、未使用のページが今利
用可能であり、メモリ管理ユニット１６はブロック２１
０でそのページを記憶に割当てる。メモリ管理ユニット
１６はそれからブロック２０６で物理アドレスの計算の
ためにメモリ管理ユニットエントリをセットアップす
る。

【００６３】メモリ管理ユニット１６および圧縮プログ
ラム２４のデータを移動させ、圧縮しかつ減圧縮する能
力は、この発明を使用するレーザプリンタまたは他のコ
ンピュータ周辺装置がより少ないＲＡＭで製造されるこ
とを可能にする。しかしながら、レーザプリンタまたは
他の装置はデータを圧縮し、移動させかつ減圧縮する上
述の必要性のために、先行技術の設計より事実上幾分速
度が遅い。このように、この発明は幾分遅い動作速度を
低減されたメモリ要求と交換する。

【００６４】低減されたメモリ要求に加えて、この発明
は先行技術の装置と実質的に同一のコストでメモリ容量
の０．５ＭＢ分の増大を事実上提供する能力を有する。
つまり、１．０ＭＢ ＲＡＭを使って、この発明は１．
５ＭＢを使用する先行技術設計のコンピュータ周辺装置
と実質的に同一の機能性を与える。

【００６５】与えられた詳細な図面および特定の例はこ
の発明の好ましい実施例を説明するものであるが、それ
らは例示の目的のためのものであり、この発明の装置は
開示された正確な詳細および条件に限られるものではな
く、様々な変更が前掲の特許請求の範囲によって規定さ
れるこの発明の精神から逸脱することなくこの発明に行
なわれ得ることが理解されなければならない。

【図面の簡単な説明】

【図１】ホストコンピュータおよび周辺レーザプリンタ
を含むこの発明が使用され得るシステムのブロック図で
ある。

【図２】レーザプリンタの先行技術の実現化例における
メモリ使用法を例示するブロック図である。

【図３】（Ａ）はこの発明を使用するコンピュータ周辺
装置におけるメモリ使用法を例示するブロック図であ
り、（Ｂ）は（Ａ）の変換ルックアサイドバッファのブ
ロック図であり、（Ｃ）は図１のマイクロプロセッサに
よって使用される仮想アドレスのフォーマットを示すブ
ロック図である。

【図４】この発明を使用するコンピュータ周辺装置の動
作中のメモリ使用法を例示する概略図である。

【図５】この発明を使用するコンピュータ周辺装置の動
作中のメモリ使用法を例示する概略図である。

【図６】この発明を使用するコンピュータ周辺装置の動
作中のメモリ使用法を例示する概略図である。

【図７】この発明を使用するコンピュータ周辺装置の動
作中のメモリ使用法を例示する概略図である。

【図８】この発明を使用するコンピュータ周辺装置の動
作中のメモリ使用法を例示する概略図である。

【図９】この発明を使用するコンピュータ周辺装置の動
作中のメモリ使用法を例示する概略図である。

【図１０】この発明を使用するコンピュータ周辺装置の
動作中のメモリ使用法を例示する概略図である。

【図１１】この発明を使用するコンピュータ周辺装置の
動作中のメモリ使用法を例示する概略図である。

【図１２】この発明を使用するコンピュータ周辺装置の
動作中のメモリ使用法を例示する概略図である。

【図１３】この発明を使用するコンピュータ周辺装置の
動作中のメモリ使用法を例示する概略図である。

【図１４】この発明のメモリ管理ユニットを使用する方
法を例示する概略のフローチャートである。

【符号の説明】

１０ ホストコンピュータ １２ レーザプリンタ １４ マイクロプロセッサ １５ 変換ルックアサイドバッファ １６ メモリ管理ユニット １７ メモリ １８ ＲＡＭ ２０ ＲＯＭ ２２ エンジン ２４ 圧縮プログラム

Claims (14)

【特許請求の範囲】
1. 【請求項１】 コンピュータ周辺装置のデータの記憶を
   管理するためのシステムであって、前記コンピュータ周
   辺装置はホストコンピュータに応答し、 前記ホストコンピュータから前記データを受信し、かつ
   前記コンピュータ周辺装置を制御するための処理手段
   と、 前記データを記憶するためのメモリ手段とを含み、前記
   メモリ手段は前記処理手段に結合され、かつ複数個のブ
   ロックを含み、前記複数個のブロックの各ブロックは複
   数個の記憶場所を含み、 前記メモリ場所の前記データの記憶を制御し、かつ前記
   メモリ手段と前記処理手段との間の前記データの交信を
   制御するためのメモリ管理手段を含み、前記メモリ管理
   手段は前記処理手段および前記メモリ手段に結合され、 前記メモリ手段の前記データの圧縮記憶を行なうための
   圧縮プログラム手段を含み、前記圧縮プログラム手段は
   前記メモリ管理手段に応答し、 前記メモリ管理手段は前記複数個のブロックのうちの第
   １のブロックにおける第１の予め定められた量の前記デ
   ータの記憶を指示し、かつ前記複数個のブロックのうち
   の第２のブロックにおける第２の予め定められた量のデ
   ータの記憶を指示し、 前記圧縮プログラム手段は前記第１および第２の予め定
   められた量のデータが記憶されたとき前記第１のブロッ
   クおよび前記第２のブロックで前記データの圧縮記憶を
   行ない、 前記メモリ管理手段は前記圧縮記憶が行なわれたとき前
   記第２のブロックの前記データの前記第１のブロックへ
   の交信を指示する、コンピュータ周辺装置のデータの記
   憶を管理するためのシステム。
2. 【請求項２】 周辺装置のデータを管理するためのシス
   テムであって、前記装置はホストコンピュータに応答
   し、 前記ホストコンピュータから前記データを受信し、かつ
   前記データを処理するための処理手段と、 前記データを記憶するためのメモリ手段とを含み、前記
   メモリ手段は前記処理手段に結合されかつ複数個の記憶
   場所を含み、前記複数個の記憶場所の各記憶場所は物理
   アドレスを有し、 前記処理手段と前記メモリ手段との間の前記データの交
   信を制御するためのメモリ管理ユニットとを含み、前記
   メモリ管理ユニットは前記処理手段および前記メモリ手
   段と接続され、前記メモリ管理ユニットは前記処理手段
   から仮想アドレスを受取り、前記仮想アドレスから前記
   物理アドレスを決定し、前記物理アドレスを前記メモリ
   手段に与え、さらに前記複数個の記憶場所のうちの第１
   の予め定められた数の記憶場所に記憶された前記データ
   を読出し、前記データを圧縮して圧縮データを発生し、
   前記圧縮データを前記複数個の記憶場所のうちの第２の
   予め定められた数の記憶場所に記憶するための圧縮手段
   を含み、前記第２の予め定められた数は前記第１の予め
   定められた数より小さく、 前記メモリ管理ユニットは前記メモリ手段内に記憶され
   た前記データの量を決定し、かつ前記量が予め定められ
   たしきい値を超えるとき圧縮信号を発生し、 前記圧縮手段は前記圧縮信号に応答して前記データを圧
   縮する、周辺装置のデータを管理するためのシステム。
3. 【請求項３】 前記複数個の記憶場所は記憶場所のサブ
   セットの順序付けられたアレイに配列される、請求項２
   に記載のデータを管理するためのシステム。
4. 【請求項４】 前記メモリ管理ユニットは記憶場所のサ
   ブセットの前記順序付けられたアレイの特定のサブセッ
   ト内に記憶された前記データの前記量を決定し、前記量
   が前記特定のサブセット内の予め定められたしきい値を
   超えるとき前記圧縮信号を発生する、請求項３に記載の
   データを管理するためのシステム。
5. 【請求項５】 前記メモリ管理ユニットは記憶場所のサ
   ブセットの前記順序付けられたアレイの第１のサブセッ
   トと、記憶場所のサブセットの前記順序付けられたアレ
   イの第２のサブセットとの間の前記データの交信を制御
   する、請求項３に記載のデータを管理するためのシステ
   ム。
6. 【請求項６】 前記メモリ管理ユニットは前記圧縮手段
   が前記第２のサブセット内の前記データの前記圧縮記憶
   を行なった後、前記第１のサブセットから前記第２のサ
   ブセットへの前記データの交信を制御する、請求項５に
   記載のデータを管理するためのシステム。
7. 【請求項７】 ホストコンピュータに応答する周辺装置
   のデータを管理するための方法であって、 前記ホストコンピュータから前記データを伝送するステ
   ップと、 前記データを記憶するための仮想記憶アドレスを決定
   し、かつ前記仮想記憶アドレスから記憶装置に前記デー
   タを記憶するための複数個の物理記憶アドレスを決定す
   るステップと、 前記データを前記記憶装置に経路指定するステップとを
   含み、前記記憶装置は前記周辺装置と一体であり、前記
   記憶装置は複数個の記憶場所を含み、前記複数個の記憶
   場所の各記憶場所は前記複数個の物理記憶アドレスの１
   つの物理記憶アドレスに対応し、 前記データを前記記憶装置に記憶するステップと、 前記記憶装置に記憶されたデータの量が予め定められた
   しきい値を超えたとき、前記記憶装置内の前記複数個の
   記憶場所のうちの第１の予め定められた数の記憶場所に
   記憶された前記データを圧縮して圧縮データを発生し、
   かつ前記圧縮データを前記複数個の記憶場所のうちの第
   ２の予め定められた数の記憶場所に記憶するステップと
   を含み、前記第２の予め定められた数の記憶場所は前記
   第１の予め定められた記憶場所より少ない、ホストコン
   ピュータに応答する周辺装置のデータを管理するための
   方法。
8. 【請求項８】 前記複数個の記憶場所は記憶場所のサブ
   セットの順序付けられたアレイに配列される、請求項７
   に記載の周辺装置のデータを管理するための方法。
9. 【請求項９】 前記方法は前記データを記憶場所のサブ
   セットの前記順序付けられたアレイの第１のサブセット
   と、記憶場所のサブセットの前記順序付けられたアレイ
   の第２のサブセットとの間で交信するステップをさらに
   含む、請求項８に記載の周辺装置のデータを管理するた
   めの方法。
10. 【請求項１０】 コンピュータ周辺装置のデータの記憶
    を管理するためのシステムであって、前記コンピュータ
    周辺装置はホストコンピュータに応答し、 前記ホストコンピュータから前記データを受信し、かつ
    前記コンピュータ周辺装置を制御するための処理手段
    と、 前記データを記憶するためのメモリ手段をと含み、前記
    メモリ手段は前記処理手段に結合され、かつ複数個のブ
    ロックを含み、前記複数個のブロックの各ブロックは複
    数個の記憶場所を含み、前記複数個の記憶場所の各記憶
    場所は物理アドレスを有し、 前記処理手段と前記メモリ手段とに結合され、前記処理
    手段と前記メモリ手段との間の前記データの交信を制御
    するためのメモリ管理ユニットとを含み、前記メモリ管
    理ユニットは前記処理手段から仮想アドレスを受取り、
    前記仮想アドレスから前記物理アドレスを計算し、前記
    物理アドレスを前記メモリ手段に与え、前記メモリ管理
    ユニットは前記メモリ手段内に記憶された前記データの
    量を決定し、前記量が予め定められたしきい値を超える
    とき圧縮信号を発生し、さらに前記圧縮信号に応答し、
    前記複数個のブロックの第１のそれぞれのブロックの第
    １の予め定められた数の記憶場所に記憶された前記デー
    タを読出し、前記データを圧縮して圧縮データを発生
    し、前記圧縮データを第２の予め定められた数の記憶場
    所に記憶するための圧縮プログラム手段を含み、前記第
    ２の予め定められた数は前記第１の予め定められた数よ
    り小さい、コンピュータ周辺装置のデータの記憶を管理
    するためのシステム。
11. 【請求項１１】 前記第２の予め定められた数の記憶場
    所の各記憶場所は前記第１のそれぞれのブロック内にあ
    る、請求項１０に記載のデータの記憶を管理するための
    システム。
12. 【請求項１２】 前記第２の予め定められた数の記憶場
    所の各記憶場所は前記複数個のブロックの第２のそれぞ
    れのブロック内にある、請求項１０に記載のデータの記
    憶を管理するためのシステム。
13. 【請求項１３】 コンピュータ周辺装置のデータを管理
    するための装置であって、前記コンピュータ周辺装置は
    前記データを記憶するためのメモリを含み、前記メモリ
    は複数個の記憶場所を含み、前記複数個の記憶場所の各
    記憶場所は物理アドレスを有し、前記コンピュータ周辺
    装置はホストコンピュータに応答し、前記装置は、 前記メモリに結合されたプロセッサを含み、前記プロセ
    ッサは前記ホストコンピュータから前記データを受信
    し、前記プロセッサは前記ホストコンピュータから受信
    した前記データを処理し、処理データを発生し、前記プ
    ロセッサは前記処理データを前記メモリに記憶し、 前記プロセッサと前記メモリとの間の前記データの交信
    を制御するためのメモリ管理ユニットとを含み、前記メ
    モリ管理ユニットは前記プロセッサから前記物理アドレ
    スを受取り、前記物理アドレスから仮想アドレスを計算
    し、かつ前記仮想アドレスを前記メモリに伝え、前記メ
    モリ管理ユニットは前記メモリ内に記憶された前記処理
    データの量を決定し、前記量が予め定められたしきい値
    を超えたとき圧縮信号を発生し、さらに前記圧縮信号に
    応答し、前記複数個の記憶場所のうちの第１の予め定め
    られた数の記憶場所に記憶された前記処理データを読出
    し、前記処理データを圧縮して圧縮データを発生し、か
    つ前記複数個の記憶場所のうちの第２の予め定められた
    数の記憶場所に前記圧縮データを記憶するための圧縮ユ
    ニットを含み、前記第２の予め定められた数は前記第１
    の予め定められた数より小さい、コンピュータ周辺装置
    のデータを管理するための装置。
14. 【請求項１４】 前記コンピュータ周辺装置は前記デー
    タを表わすグラフィックイメージを生み出すためのレー
    ザプリンタを含む、請求項１３に記載のデータを管理す
    るための装置。