JPH08126306A - 電源回路およびこれを備えた電子機器 - Google Patents
電源回路およびこれを備えた電子機器Info
- Publication number
- JPH08126306A JPH08126306A JP6289663A JP28966394A JPH08126306A JP H08126306 A JPH08126306 A JP H08126306A JP 6289663 A JP6289663 A JP 6289663A JP 28966394 A JP28966394 A JP 28966394A JP H08126306 A JPH08126306 A JP H08126306A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switching
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】電源回路内で発生するノイズによる外部回路へ
の悪影響を除去することができる電源回路およびこれを
用いた電子機器を提供する。 【構成】発振回路の発振動作を外部回路の基準クロック
信号に同期させたので、平滑回路では消去できないノイ
ズと前記外部回路の基準クロックとの非同期によるビー
トノイズを除去でき、前記外部回路の特性劣化を防止す
るとともに、誤動作の発生を除去することができ、電子
機器の性能を高めることができる。また、発振回路で
は、出力電圧として三角波電圧を出力するので、のこぎ
り波に比べて高調波成分のノイズが少なく、さらに、電
子機器の性能を高めることができる。
の悪影響を除去することができる電源回路およびこれを
用いた電子機器を提供する。 【構成】発振回路の発振動作を外部回路の基準クロック
信号に同期させたので、平滑回路では消去できないノイ
ズと前記外部回路の基準クロックとの非同期によるビー
トノイズを除去でき、前記外部回路の特性劣化を防止す
るとともに、誤動作の発生を除去することができ、電子
機器の性能を高めることができる。また、発振回路で
は、出力電圧として三角波電圧を出力するので、のこぎ
り波に比べて高調波成分のノイズが少なく、さらに、電
子機器の性能を高めることができる。
Description
【０００１】
【産業上の利用分野】本発明は、携帯用のテレビジョン
受像機、ビデオテープレコーダ、および電話機等に使用
されるスイッチング安定化電源方式による電源回路およ
びこれを用いた電子機器に関する。
受像機、ビデオテープレコーダ、および電話機等に使用
されるスイッチング安定化電源方式による電源回路およ
びこれを用いた電子機器に関する。
【０００２】
【従来の技術】一般に、携帯用のテレビジョン受像機、
ビデオテープレコーダ、および電話機等の電子機器で
は、電子機器の安定動作を確保するためにスイッチング
安定化電源方式による電源回路が使用されている。図５
は、携帯用のビデオテープレコーダ（以下、ＶＴＲとい
う）１の電源回路周辺の構成を示すブロック図である。
ビデオテープレコーダ、および電話機等の電子機器で
は、電子機器の安定動作を確保するためにスイッチング
安定化電源方式による電源回路が使用されている。図５
は、携帯用のビデオテープレコーダ（以下、ＶＴＲとい
う）１の電源回路周辺の構成を示すブロック図である。
【０００３】ＶＴＲ１は、スイッチング安定化電源方式
による電源回路１０、入力映像信号の信号処理を行う映
像信号処理回路１１、およびモニタ画面を制御するモニ
タ制御回路１２を含んで構成され、前記映像信号処理回
路１１およびモニタ制御回路１２はそれぞれ電源ライン
Ｌａ，Ｌｂを介して前記電源回路１０によって電力付勢
されている。
による電源回路１０、入力映像信号の信号処理を行う映
像信号処理回路１１、およびモニタ画面を制御するモニ
タ制御回路１２を含んで構成され、前記映像信号処理回
路１１およびモニタ制御回路１２はそれぞれ電源ライン
Ｌａ，Ｌｂを介して前記電源回路１０によって電力付勢
されている。
【０００４】前記電源回路１０は、三角波電圧を出力す
る三角波発振回路２１、前記電源ラインＬａ，Ｌｂに対
応してそれぞれ設けられたパルス幅制御回路２３ａ，２
３ｂ、スイッチングトランジスタ２４ａ，２４ｂ、平滑
回路２５ａ，２５ｂから構成される。前記パルス制御回
路２３ａ、２３ｂは、それぞれ２つの比較器２６ａ，２
７ａ；２６ｂ，２７ｂによって構成される。
る三角波発振回路２１、前記電源ラインＬａ，Ｌｂに対
応してそれぞれ設けられたパルス幅制御回路２３ａ，２
３ｂ、スイッチングトランジスタ２４ａ，２４ｂ、平滑
回路２５ａ，２５ｂから構成される。前記パルス制御回
路２３ａ、２３ｂは、それぞれ２つの比較器２６ａ，２
７ａ；２６ｂ，２７ｂによって構成される。
【０００５】以下、電源回路１０の電源ラインＬａに対
応して設けられた構成、および動作について説明する。
前記パルス幅制御回路２３ａの比較器２６ａでは、前記
平滑回路２５ａの出力電圧と基準電源２８の基準電圧と
が比較される。比較器２７ａでは、前記比較器２６ａの
出力電圧と前記三角波発振回路２１からの三角波電圧と
が比較され、この比較結果に応じてパルス幅が制御され
たパルス信号が前記スイッチングトランジスタ２４ａに
与えられる。平滑回路２５ａでは、前記スイッチングト
ランジスタ２４ａのスイッチング動作に応じたスイッチ
ング出力を平滑化し、前記電源ラインＬａに安定化され
た電源電圧が供給される。
応して設けられた構成、および動作について説明する。
前記パルス幅制御回路２３ａの比較器２６ａでは、前記
平滑回路２５ａの出力電圧と基準電源２８の基準電圧と
が比較される。比較器２７ａでは、前記比較器２６ａの
出力電圧と前記三角波発振回路２１からの三角波電圧と
が比較され、この比較結果に応じてパルス幅が制御され
たパルス信号が前記スイッチングトランジスタ２４ａに
与えられる。平滑回路２５ａでは、前記スイッチングト
ランジスタ２４ａのスイッチング動作に応じたスイッチ
ング出力を平滑化し、前記電源ラインＬａに安定化され
た電源電圧が供給される。
【０００６】電源ラインＬｂに対応した構成および動作
は、上述した電源ラインＬａに対応して設けられた構
成、および動作と同じである。こうして前記映像信号処
理回路１１およびモニタ制御回路１２は、安定化された
電源電圧によって電力付勢される。
は、上述した電源ラインＬａに対応して設けられた構
成、および動作と同じである。こうして前記映像信号処
理回路１１およびモニタ制御回路１２は、安定化された
電源電圧によって電力付勢される。
【０００７】
【発明が解決しようとする課題】このようなスイッチン
グ安定化電源方式の電源回路１０では、平滑回路２５
ａ，２５ｂにおいて前記スイッチングトランジスタ２４
ａ，２４ｂからのスイッチング出力を完全に平滑化する
こができず、平滑回路２５ａ，２５ｂから出力される電
源電圧に前記スイッチングトランジスタ２４ａ，２４ｂ
のスイッチング動作に同期したノイズが発生しやすく、
このノイズは前記映像信号処理回路１１や、モニタ制御
回路１２にまで侵入する。その結果、Ｓ／Ｎ比の低下や
残留ノイズの増加などを引き起こし、ＶＴＲの特性を劣
化させていた。
グ安定化電源方式の電源回路１０では、平滑回路２５
ａ，２５ｂにおいて前記スイッチングトランジスタ２４
ａ，２４ｂからのスイッチング出力を完全に平滑化する
こができず、平滑回路２５ａ，２５ｂから出力される電
源電圧に前記スイッチングトランジスタ２４ａ，２４ｂ
のスイッチング動作に同期したノイズが発生しやすく、
このノイズは前記映像信号処理回路１１や、モニタ制御
回路１２にまで侵入する。その結果、Ｓ／Ｎ比の低下や
残留ノイズの増加などを引き起こし、ＶＴＲの特性を劣
化させていた。
【０００８】また、前記映像信号処理回路１１は、発振
周波数が３．５８ＭＨｚの発振器２９からクロックを基
準クロックとして動作するが、この基準クロックは、前
述したスイッチング動作に同期したノイズとは同期して
いないためにビートノイズが発生することもあった。そ
こで、本発明の目的は、上記課題を解決し、電源回路内
で発生するノイズによる外部回路への悪影響を除去する
ことができる電源回路およびこれを用いた電子機器を提
供することである。
周波数が３．５８ＭＨｚの発振器２９からクロックを基
準クロックとして動作するが、この基準クロックは、前
述したスイッチング動作に同期したノイズとは同期して
いないためにビートノイズが発生することもあった。そ
こで、本発明の目的は、上記課題を解決し、電源回路内
で発生するノイズによる外部回路への悪影響を除去する
ことができる電源回路およびこれを用いた電子機器を提
供することである。
【０００９】
【課題を解決するための手段】本発明は、三角波電圧を
出力する発振回路と、前記発振回路から出力される三角
波電圧と、基準電圧とを比較し、この比較結果に応じて
出力されるパルス信号のパルス幅を制御するパルス幅制
御回路と、前記パルス幅制御回路から出力されたパルス
信号に応じてスイッチング動作を行うスイッチング回路
と、前記スイッチング回路からの出力電圧を平滑化し、
平滑化された出力電圧を、電源電圧として外部回路に与
えるとともに、前記基準電圧として前記パルス幅制御回
路に与える平滑回路と、前記発振回路の発振動作を前記
外部回路の基準クロックに同期させたことを特徴とする
電源回路である。
出力する発振回路と、前記発振回路から出力される三角
波電圧と、基準電圧とを比較し、この比較結果に応じて
出力されるパルス信号のパルス幅を制御するパルス幅制
御回路と、前記パルス幅制御回路から出力されたパルス
信号に応じてスイッチング動作を行うスイッチング回路
と、前記スイッチング回路からの出力電圧を平滑化し、
平滑化された出力電圧を、電源電圧として外部回路に与
えるとともに、前記基準電圧として前記パルス幅制御回
路に与える平滑回路と、前記発振回路の発振動作を前記
外部回路の基準クロックに同期させたことを特徴とする
電源回路である。
【００１０】また、本発明は、前記発振回路は、充放電
用コンデンサへの充電動作と放電動作を選択的に切り換
えて、三角波電圧を出力する充放電回路と、前記外部回
路の基準クロックに応答して異なる基準電圧を選択的に
切換可能な基準電圧切換回路と、前記基準電圧切換回路
で設定された基準電圧を上限電圧とし、この上限電圧と
前記三角波電圧とを比較する第１の比較器と、予め定め
られた下限電圧と前記三角波電圧とを比較する第２の比
較器と、前記第１の比較器および第２の比較器の出力に
応じて前記充放電回路の充放電動作を切換える切換信号
を出力する制御回路と、を含むことを特徴とする電源回
路である。
用コンデンサへの充電動作と放電動作を選択的に切り換
えて、三角波電圧を出力する充放電回路と、前記外部回
路の基準クロックに応答して異なる基準電圧を選択的に
切換可能な基準電圧切換回路と、前記基準電圧切換回路
で設定された基準電圧を上限電圧とし、この上限電圧と
前記三角波電圧とを比較する第１の比較器と、予め定め
られた下限電圧と前記三角波電圧とを比較する第２の比
較器と、前記第１の比較器および第２の比較器の出力に
応じて前記充放電回路の充放電動作を切換える切換信号
を出力する制御回路と、を含むことを特徴とする電源回
路である。
【００１１】さらにまた、本発明は、電源回路と、前記
電源回路によって電力付勢され、基準クロックに基づい
て動作する同期回路とを含む電子機器において、前記電
源回路は、三角波電圧を出力する発振回路と、前記発振
回路から出力された三角波電圧と基準電圧とを比較し、
この比較結果に応じて、出力されるパルス信号のパルス
幅を制御するパルス幅制御回路と、前記パルス幅制御回
路から出力されたパルス信号に応じてスイッチング動作
を行うスイッチング回路と、前記スイッチング回路から
の出力電圧を平滑化し、平滑化された出力電圧を、電源
電圧として外部に出力するとともに、前記基準電圧とし
て前記パルス幅制御回路に与える平滑回路と、を備え、
前記発振回路の発振動作を前記同期回路の基準クロック
に同期させたことを特徴とする電子機器である。
電源回路によって電力付勢され、基準クロックに基づい
て動作する同期回路とを含む電子機器において、前記電
源回路は、三角波電圧を出力する発振回路と、前記発振
回路から出力された三角波電圧と基準電圧とを比較し、
この比較結果に応じて、出力されるパルス信号のパルス
幅を制御するパルス幅制御回路と、前記パルス幅制御回
路から出力されたパルス信号に応じてスイッチング動作
を行うスイッチング回路と、前記スイッチング回路から
の出力電圧を平滑化し、平滑化された出力電圧を、電源
電圧として外部に出力するとともに、前記基準電圧とし
て前記パルス幅制御回路に与える平滑回路と、を備え、
前記発振回路の発振動作を前記同期回路の基準クロック
に同期させたことを特徴とする電子機器である。
【００１２】又本発明は、前記発振回路は、充放電用コ
ンデンサへの充電動作と放電動作を選択的に切換えて、
三角波電圧を出力する充放電回路と、前記同期回路の基
準クロックに応答して異なる基準電圧を選択的に切換可
能な基準電圧切換回路と、前記基準電圧切換回路で設定
された基準電圧を上限電圧とし、この上限電圧と前記充
放電回路から出力され三角波電圧とを比較する第１の比
較器と、予め定められた下限電圧と前記充放電回路から
出力され三角波電圧とを比較する第２の比較器と、前記
第１の比較器および第２の比較器の出力に応じて前記充
放電回路の充放電動作を切換える切換信号を出力する制
御回路と、を含むことを特徴とする電子機器である。
ンデンサへの充電動作と放電動作を選択的に切換えて、
三角波電圧を出力する充放電回路と、前記同期回路の基
準クロックに応答して異なる基準電圧を選択的に切換可
能な基準電圧切換回路と、前記基準電圧切換回路で設定
された基準電圧を上限電圧とし、この上限電圧と前記充
放電回路から出力され三角波電圧とを比較する第１の比
較器と、予め定められた下限電圧と前記充放電回路から
出力され三角波電圧とを比較する第２の比較器と、前記
第１の比較器および第２の比較器の出力に応じて前記充
放電回路の充放電動作を切換える切換信号を出力する制
御回路と、を含むことを特徴とする電子機器である。
【００１３】
【作用】請求項１記載の発明に従う電源回路は、平滑回
路からの出力電圧を基準電圧として、この基準電圧と発
振回路から出力された三角波電圧とをパルス幅制御回路
で比較し、この比較結果に応じて、パルス幅を制御した
パルス信号を出力する。前記パルス幅制御回路から出力
されたパルス信号は、スイッチング回路に与えられる。
スイッチング回路は、前記パルス信号に応じてスイッチ
ング動作を行い、このスイッチング動作に応じた出力電
圧を平滑回路に与える。平滑回路では、前記スイッチン
グ回路からの出力電圧を平滑化し、平滑化された出力電
圧は、基準電圧しとて前記パルス幅制御回路に与えら
れ、フィードバックがかかる。一方、前記平滑回路は、
平滑化された出力電圧を、電源電圧として外部回路に与
え、この外部回路を電力付勢する。
路からの出力電圧を基準電圧として、この基準電圧と発
振回路から出力された三角波電圧とをパルス幅制御回路
で比較し、この比較結果に応じて、パルス幅を制御した
パルス信号を出力する。前記パルス幅制御回路から出力
されたパルス信号は、スイッチング回路に与えられる。
スイッチング回路は、前記パルス信号に応じてスイッチ
ング動作を行い、このスイッチング動作に応じた出力電
圧を平滑回路に与える。平滑回路では、前記スイッチン
グ回路からの出力電圧を平滑化し、平滑化された出力電
圧は、基準電圧しとて前記パルス幅制御回路に与えら
れ、フィードバックがかかる。一方、前記平滑回路は、
平滑化された出力電圧を、電源電圧として外部回路に与
え、この外部回路を電力付勢する。
【００１４】請求項１記載の発明に従えば、前記発振回
路の発振動作を前記外部回路の基準クロック信号に同期
させたので、前記平滑回路では消去できないノイズと前
記外部回路の基準クロックとの非同期によるビートノイ
ズを除去できる。また、発振回路では、出力電圧として
三角波電圧を出力するので、のこぎり波に比べて、高調
波成分のノイズが少ない。
路の発振動作を前記外部回路の基準クロック信号に同期
させたので、前記平滑回路では消去できないノイズと前
記外部回路の基準クロックとの非同期によるビートノイ
ズを除去できる。また、発振回路では、出力電圧として
三角波電圧を出力するので、のこぎり波に比べて、高調
波成分のノイズが少ない。
【００１５】請求項２記載の発明に従う発振回路は、基
準電圧切換回路において外部回路の基準クロックに応答
して２つの基準電圧が選択的に設定される。すなわち、
基準電圧発生回路における基準電圧の切換タイミング
は、前記基準クロックに同期することになる。したがっ
て、第１の比較器で比較される上限電圧も前記基準クロ
ックに同期して変化するので、三角波電圧との比較結果
は、前記基準クロックに同期して規定される。制御回路
では、基準クロックに同期した第１の比較器の出力に応
じて、前記充放電回路の充放電動作を切換える切換信号
を出力するので、前記三角波電圧を前記外部回路の基準
クロックに同期させることができる。
準電圧切換回路において外部回路の基準クロックに応答
して２つの基準電圧が選択的に設定される。すなわち、
基準電圧発生回路における基準電圧の切換タイミング
は、前記基準クロックに同期することになる。したがっ
て、第１の比較器で比較される上限電圧も前記基準クロ
ックに同期して変化するので、三角波電圧との比較結果
は、前記基準クロックに同期して規定される。制御回路
では、基準クロックに同期した第１の比較器の出力に応
じて、前記充放電回路の充放電動作を切換える切換信号
を出力するので、前記三角波電圧を前記外部回路の基準
クロックに同期させることができる。
【００１６】請求項３記載の発明に従う電源回路は、平
滑回路からの出力電圧を基準電圧として、この基準電圧
と発振回路から出力された三角波電圧とをパルス幅制御
回路で比較し、この比較結果に応じて、パルス幅を制御
したパルス信号を出力する。前記パルス幅制御回路から
出力されたパルス信号は、スイッチング回路に与えられ
る。スイッチング回路は、前記パルス信号に応じてスイ
ッチング動作を行い、このスイッチング動作に応じた出
力電圧を平滑回路に与える。平滑回路では、前記スイッ
チング回路からの出力電圧を平滑化し、平滑化された出
力電圧は、基準電圧しとて前記パルス幅制御回路に与え
られ、フィードバックがかかる。一方、前記平滑回路
は、平滑化された出力電圧を、電源電圧として同期回路
に与える。こうして前記電源回路は、この同期回路を電
力付勢する。
滑回路からの出力電圧を基準電圧として、この基準電圧
と発振回路から出力された三角波電圧とをパルス幅制御
回路で比較し、この比較結果に応じて、パルス幅を制御
したパルス信号を出力する。前記パルス幅制御回路から
出力されたパルス信号は、スイッチング回路に与えられ
る。スイッチング回路は、前記パルス信号に応じてスイ
ッチング動作を行い、このスイッチング動作に応じた出
力電圧を平滑回路に与える。平滑回路では、前記スイッ
チング回路からの出力電圧を平滑化し、平滑化された出
力電圧は、基準電圧しとて前記パルス幅制御回路に与え
られ、フィードバックがかかる。一方、前記平滑回路
は、平滑化された出力電圧を、電源電圧として同期回路
に与える。こうして前記電源回路は、この同期回路を電
力付勢する。
【００１７】請求項３記載の発明に従えば、前記発振回
路の発振動作を前記同期回路の基準クロック信号に同期
させたので、前記平滑回路では消去できないノイズと前
記同期回路の基準クロックとの非同期によるビートノイ
ズを除去できる。また、発振回路では、出力電圧として
三角波電圧を出力するので、のこぎり波に比べて高調波
成分のノイズが少ない。
路の発振動作を前記同期回路の基準クロック信号に同期
させたので、前記平滑回路では消去できないノイズと前
記同期回路の基準クロックとの非同期によるビートノイ
ズを除去できる。また、発振回路では、出力電圧として
三角波電圧を出力するので、のこぎり波に比べて高調波
成分のノイズが少ない。
【００１８】請求項４記載の発明に従えば、基準電圧切
換回路において同期回路の基準クロックに応答して基準
電圧が選択的に切換えられる。すなわち、基準電圧発生
回路における基準電圧の切換タイミングは、前記同期回
路の動作に同期することになる。したがって、第１の比
較器で比較される上限電圧も前記基準クロックに同期し
て変化するので、三角波電圧との比較結果は、前記同期
回路の動作に同期して規定される。制御回路では、基準
クロックに同期した第１の比較器の出力に応じて、前記
充放電回路の充放電動作を切換える切換信号を出力する
ので、前記三角波電圧を前記同期回路の動作に同期させ
ることができる。
換回路において同期回路の基準クロックに応答して基準
電圧が選択的に切換えられる。すなわち、基準電圧発生
回路における基準電圧の切換タイミングは、前記同期回
路の動作に同期することになる。したがって、第１の比
較器で比較される上限電圧も前記基準クロックに同期し
て変化するので、三角波電圧との比較結果は、前記同期
回路の動作に同期して規定される。制御回路では、基準
クロックに同期した第１の比較器の出力に応じて、前記
充放電回路の充放電動作を切換える切換信号を出力する
ので、前記三角波電圧を前記同期回路の動作に同期させ
ることができる。
【００１９】
【実施例】図１は、本発明の一実施例の電気的構成を示
すブロック図である。本実施例では、携帯用のビデオテ
ープレコーダ（以下、ＶＴＲという）３１に適用した場
合について説明する。ＶＴＲ３１は、スイッチング安定
化電源方式による電源回路４０、入力映像信号の信号処
理を行う映像信号処理回路４１、およびモニタ画面を制
御するモニタ制御回路４２を含んで構成され、前記映像
信号処理回路４１で処理された映像信号は前記モニタ制
御回路４２に与えられる。前記映像信号処理回路４１お
よびモニタ制御回路４２は、それぞれ電源ラインＬａ，
Ｌｂを介して前記電源回路４０によって電力付勢されて
いる。本実施例では、前記映像信号処理回路４１を同期
回路として説明する。
すブロック図である。本実施例では、携帯用のビデオテ
ープレコーダ（以下、ＶＴＲという）３１に適用した場
合について説明する。ＶＴＲ３１は、スイッチング安定
化電源方式による電源回路４０、入力映像信号の信号処
理を行う映像信号処理回路４１、およびモニタ画面を制
御するモニタ制御回路４２を含んで構成され、前記映像
信号処理回路４１で処理された映像信号は前記モニタ制
御回路４２に与えられる。前記映像信号処理回路４１お
よびモニタ制御回路４２は、それぞれ電源ラインＬａ，
Ｌｂを介して前記電源回路４０によって電力付勢されて
いる。本実施例では、前記映像信号処理回路４１を同期
回路として説明する。
【００２０】前記電源回路４０は、三角波電圧を出力す
る三角波発振回路５１、前記電源ラインＬａ，Ｌｂに対
応してそれぞれ設けられたパルス幅制御回路５３ａ，５
３ｂ、スイッチングトランジスタ５４ａ，５４ｂ、平滑
回路５５ａ，５８および分周回路６２から構成される。
前記パルス制御回路５３ａ、５３ｂは、それぞれ２つの
比較器５６ａ，５７ａ；５６ｂ，５７ｂによって構成さ
れる。
る三角波発振回路５１、前記電源ラインＬａ，Ｌｂに対
応してそれぞれ設けられたパルス幅制御回路５３ａ，５
３ｂ、スイッチングトランジスタ５４ａ，５４ｂ、平滑
回路５５ａ，５８および分周回路６２から構成される。
前記パルス制御回路５３ａ、５３ｂは、それぞれ２つの
比較器５６ａ，５７ａ；５６ｂ，５７ｂによって構成さ
れる。
【００２１】前記映像信号処理回路４１は、発振子５９
を有する発振器６０の発振周波数＝３．５８ＭＨｚ を
基準クロックとして動作する。一方、前記発振器６０か
らの基準クロックは、前記分周回路６２に与えられ、１
／４分周されて前記三角波発振回路５１に与えられる。
以下、電源回路４０の電源ラインＬａに対応して設けら
れた構成および動作について説明する。
を有する発振器６０の発振周波数＝３．５８ＭＨｚ を
基準クロックとして動作する。一方、前記発振器６０か
らの基準クロックは、前記分周回路６２に与えられ、１
／４分周されて前記三角波発振回路５１に与えられる。
以下、電源回路４０の電源ラインＬａに対応して設けら
れた構成および動作について説明する。
【００２２】前記パルス幅制御回路５３ａの比較器５６
ａでは、前記平滑回路５５ａの出力電圧ｅと基準電源５
８の基準電圧Ｖｏとが比較される。比較器５７ａでは、
前記比較器５６ａの出力電圧ｆと前記三角波発振回路５
１からの三角波電圧Ｃとが比較され、この比較結果に応
じて前記比較器５７ａから出力されるパルス信号ｈのパ
ルス幅が制御され、このパルス信号ｈが前記スイッチン
グトランジスタ５４ａに与えられる。平滑回路５５ａで
は、前記スイッチングトランジスタ５４ａのスイッチン
グ動作に応答したスイッチング出力を平滑化し、前記電
源ラインＬａに安定化された電源電圧を供給する。
ａでは、前記平滑回路５５ａの出力電圧ｅと基準電源５
８の基準電圧Ｖｏとが比較される。比較器５７ａでは、
前記比較器５６ａの出力電圧ｆと前記三角波発振回路５
１からの三角波電圧Ｃとが比較され、この比較結果に応
じて前記比較器５７ａから出力されるパルス信号ｈのパ
ルス幅が制御され、このパルス信号ｈが前記スイッチン
グトランジスタ５４ａに与えられる。平滑回路５５ａで
は、前記スイッチングトランジスタ５４ａのスイッチン
グ動作に応答したスイッチング出力を平滑化し、前記電
源ラインＬａに安定化された電源電圧を供給する。
【００２３】スイッチングトランジスタ５４ａは、ＰＮ
Ｐ型トランジスタから構成され、エミッタに電源６３ａ
が接続され、コレクタが前記平滑回路５５ａに接続され
る。スイッチングトランジスタ５４ａのベースに前記パ
ルス幅制御回路５３ａからのパルス信号ｈが与えられる
と、これに応答して前記電源６３ａの電源電圧がオン・
オフされて前記平滑回路５５ａに与えられる。
Ｐ型トランジスタから構成され、エミッタに電源６３ａ
が接続され、コレクタが前記平滑回路５５ａに接続され
る。スイッチングトランジスタ５４ａのベースに前記パ
ルス幅制御回路５３ａからのパルス信号ｈが与えられる
と、これに応答して前記電源６３ａの電源電圧がオン・
オフされて前記平滑回路５５ａに与えられる。
【００２４】前記平滑回路５５ａは、ショットキーダイ
オード７１ａ、チョークコイル７２ａ、およびコンデン
サ７３ａから構成される。前記ショットキーダイオード
７１ａのカソードは、前記スイッチングトランジスタ５
４ａのコレクタに接続されるとともに、前記チョークコ
イル７２ａの一方端に接続され、前記ダイオード７１ａ
のアノードは接地される。前記チョークコイル７２ａの
他端は、前記コンデンサ７３ａを介して接地される。前
記チョークコイル７２ａの他端は、前記電源ラインＬａ
に接続されるとともに、前記比較器５６ａの非反転入力
端子に接続される。こうして前記チョークコイル７２ａ
とコンデンサ７３ａとの接続点から出力電圧ｅは、前記
電源ラインＬａに電源電圧として与えられるとともに、
前記比較器５６ａの非反転入力端子に基準電圧として帰
還される。
オード７１ａ、チョークコイル７２ａ、およびコンデン
サ７３ａから構成される。前記ショットキーダイオード
７１ａのカソードは、前記スイッチングトランジスタ５
４ａのコレクタに接続されるとともに、前記チョークコ
イル７２ａの一方端に接続され、前記ダイオード７１ａ
のアノードは接地される。前記チョークコイル７２ａの
他端は、前記コンデンサ７３ａを介して接地される。前
記チョークコイル７２ａの他端は、前記電源ラインＬａ
に接続されるとともに、前記比較器５６ａの非反転入力
端子に接続される。こうして前記チョークコイル７２ａ
とコンデンサ７３ａとの接続点から出力電圧ｅは、前記
電源ラインＬａに電源電圧として与えられるとともに、
前記比較器５６ａの非反転入力端子に基準電圧として帰
還される。
【００２５】図２は、動作を説明するための波形図であ
る。図２（１）には平滑回路５５ａからの出力電圧ｅの
波形が示される。図２（２）には、前記比較器５６ａの
出力電圧ｆの波形が参照符ｆで示され、三角波電圧Ｃの
波形が参照符Ｃで示されている。図２（２）、（３）に
示されるように、前記三角波電圧Ｃが前記出力電圧ｆよ
り大きいときには、比較器５７ａの出力ｈはＬレベルと
なり、前記スイッチングトランジスタ５４ａをオン状態
にして電源６３ａからの電源電圧を前記平滑回路５５ａ
に与える。一方、前記三角波電圧Ｃが前記出力電圧ｆよ
り小さいときには、前記出力ｈはＨレベルとなり、電源
６３ａからの電源電圧の供給を停止する。すなわち、電
源６３ａからの電源電圧の供給量は、前記出力ｈのパル
スの立ち下がり幅に比例する。
る。図２（１）には平滑回路５５ａからの出力電圧ｅの
波形が示される。図２（２）には、前記比較器５６ａの
出力電圧ｆの波形が参照符ｆで示され、三角波電圧Ｃの
波形が参照符Ｃで示されている。図２（２）、（３）に
示されるように、前記三角波電圧Ｃが前記出力電圧ｆよ
り大きいときには、比較器５７ａの出力ｈはＬレベルと
なり、前記スイッチングトランジスタ５４ａをオン状態
にして電源６３ａからの電源電圧を前記平滑回路５５ａ
に与える。一方、前記三角波電圧Ｃが前記出力電圧ｆよ
り小さいときには、前記出力ｈはＨレベルとなり、電源
６３ａからの電源電圧の供給を停止する。すなわち、電
源６３ａからの電源電圧の供給量は、前記出力ｈのパル
スの立ち下がり幅に比例する。
【００２６】たとえば、図２（１）に参照符ｄで示され
るように出力電圧ｅが低下した場合には、比較器５６ａ
の出力ｆはこれに対応して低下する（図２（２）に参照
符ｆ参照）ので、これに対応して前記出力ｈのパルスの
立ち下がり幅ｔｂは、正常時の立ち下がり幅ｔａより大
きくなり、これに応答して出力電圧ｅは、僅かに上昇す
る。このように出力電圧ｅは、常に一定電圧になるよう
に制御される。
るように出力電圧ｅが低下した場合には、比較器５６ａ
の出力ｆはこれに対応して低下する（図２（２）に参照
符ｆ参照）ので、これに対応して前記出力ｈのパルスの
立ち下がり幅ｔｂは、正常時の立ち下がり幅ｔａより大
きくなり、これに応答して出力電圧ｅは、僅かに上昇す
る。このように出力電圧ｅは、常に一定電圧になるよう
に制御される。
【００２７】なお、電源ラインＬｂに対応した構成およ
び動作は、上述した電源ラインＬａに対応して設けられ
た構成および動作と同じであり、対応する構成には参照
付に「ｂ」を付す。こうして前記映像信号処理回路４１
およびモニタ制御回路４２は、安定化された電源電圧に
よって電力付勢される。
び動作は、上述した電源ラインＬａに対応して設けられ
た構成および動作と同じであり、対応する構成には参照
付に「ｂ」を付す。こうして前記映像信号処理回路４１
およびモニタ制御回路４２は、安定化された電源電圧に
よって電力付勢される。
【００２８】図３は三角波発振回路５１の構成を示すブ
ロック図であり、図４はその動作を説明するための波形
図である。三角波発振回路５１は、充電動作と放電動作
を選択的に切換えることによって、三角波電圧Ｃを出力
する充放電回路８１と、２つの基準電圧を選択的に切換
可能な基準電圧切換回路８２と、第１および第２の比較
器８３，８４と，前記各比較器８３，８４の出力に応じ
て前記充放電回路８１を制御するフリップフロップ８５
とを含んで構成される。
ロック図であり、図４はその動作を説明するための波形
図である。三角波発振回路５１は、充電動作と放電動作
を選択的に切換えることによって、三角波電圧Ｃを出力
する充放電回路８１と、２つの基準電圧を選択的に切換
可能な基準電圧切換回路８２と、第１および第２の比較
器８３，８４と，前記各比較器８３，８４の出力に応じ
て前記充放電回路８１を制御するフリップフロップ８５
とを含んで構成される。
【００２９】前記充放電回路８１は、３つのＰＮＰ型ト
ランジスタ９１，９２，９３からなる第１のカレントミ
ラー回路９４と、２つのＮＰＮ型トランジスタ９５，９
６からなる第２のカレントミラー回路９７と、充放電用
のコンデンサ９８とから構成される。なお、前記トラン
ジスタ９６のエミッタ面積は、トランジスタ９５のエミ
ッタ面積の２倍に設定されている。前記第１のカレント
ミラー回路９４のトランジスタ９１，９２，９３の各エ
ミッタはそれぞれ共通に電源９０に接続されるととも
に、各ベースは相互に共通に接続される。前記トランジ
スタ９１は、ベースとコレクタが接続され、コレクタは
定電流源９９を介して接地される。前記トランジスタ９
２，９３の各コレクタは、前記トランジスタ９５，９６
の各コレクタにそれぞれ接続される。トランジスタ９５
は、コレクタとベースが接続される。各トランジスタ９
５，９６の各ベースは相互に接続されるとともに、各エ
ミッタはそれぞれ接地される。前記トランジスタ９６の
コレクタは、前記コンデンサ９８を介して接地される。
ランジスタ９１，９２，９３からなる第１のカレントミ
ラー回路９４と、２つのＮＰＮ型トランジスタ９５，９
６からなる第２のカレントミラー回路９７と、充放電用
のコンデンサ９８とから構成される。なお、前記トラン
ジスタ９６のエミッタ面積は、トランジスタ９５のエミ
ッタ面積の２倍に設定されている。前記第１のカレント
ミラー回路９４のトランジスタ９１，９２，９３の各エ
ミッタはそれぞれ共通に電源９０に接続されるととも
に、各ベースは相互に共通に接続される。前記トランジ
スタ９１は、ベースとコレクタが接続され、コレクタは
定電流源９９を介して接地される。前記トランジスタ９
２，９３の各コレクタは、前記トランジスタ９５，９６
の各コレクタにそれぞれ接続される。トランジスタ９５
は、コレクタとベースが接続される。各トランジスタ９
５，９６の各ベースは相互に接続されるとともに、各エ
ミッタはそれぞれ接地される。前記トランジスタ９６の
コレクタは、前記コンデンサ９８を介して接地される。
【００３０】前記基準電圧切換回路８２は、電源１００
と接地との間に直列に接続された３つの抵抗１０１，１
０２，１０３と、前記分周回路６２のクロックに応答し
て動作するＮＰＮ型トランジスタ１０４とから構成され
る。前記トランジスタ１０４は、コレクタが抵抗１０２
と抵抗１０３との接続点Ｇに接続され、エミッタは接地
される。前記分周回路６２で１／４分周されたクロック
Ａは、前記トランジスタ１０４のベースに与えられる。
と接地との間に直列に接続された３つの抵抗１０１，１
０２，１０３と、前記分周回路６２のクロックに応答し
て動作するＮＰＮ型トランジスタ１０４とから構成され
る。前記トランジスタ１０４は、コレクタが抵抗１０２
と抵抗１０３との接続点Ｇに接続され、エミッタは接地
される。前記分周回路６２で１／４分周されたクロック
Ａは、前記トランジスタ１０４のベースに与えられる。
【００３１】前記第１の比較器８３の非反転入力端子
は、前記コンデンサ９８とトランジスタ９６との接続点
Ｃに接続される一方、反転入力端子は前記抵抗１０１と
抵抗１０２との接続点Ｂに接続される。前記第２の比較
器８４の反転入力端子は前記接続点Ｃに接続される一
方、非反転入力端子は基準電源１０５に接続される。前
記第１および第２の比較器８３，８４の各出力Ｄ，Ｅ
は、前記フリップフロップ８５のセット入力端子、リセ
ット入力端子にそれぞれ与えられる。このフリップフロ
ップ８５のＱ出力は前記トランジスタ９５，９６の各ベ
ースに与えられる。
は、前記コンデンサ９８とトランジスタ９６との接続点
Ｃに接続される一方、反転入力端子は前記抵抗１０１と
抵抗１０２との接続点Ｂに接続される。前記第２の比較
器８４の反転入力端子は前記接続点Ｃに接続される一
方、非反転入力端子は基準電源１０５に接続される。前
記第１および第２の比較器８３，８４の各出力Ｄ，Ｅ
は、前記フリップフロップ８５のセット入力端子、リセ
ット入力端子にそれぞれ与えられる。このフリップフロ
ップ８５のＱ出力は前記トランジスタ９５，９６の各ベ
ースに与えられる。
【００３２】前記Ｑ出力がＬレベルに設定されると、ト
ランジスタ９６がオフ状態となり、トランジスタ９３を
介して流れる定電流Ｉが前記コンデンサ９８に流れ込
み、充電が開始され、前記接続点Ｃの電圧が上昇する。
一方、前記Ｑ出力がオープン状態に設定されると、トラ
ンジスタ９６がオン状態となり、前記接続点Ｃがトラン
ジスタ９６を介して接地され、前記コンデンサ９８が放
電を開始し、前記接続点Ｃの電圧が降下する。このよう
に前記Ｑ出力によって、コンデンサ９８が充放電を繰り
返し、前記接続点Ｃにおいて三角波電圧が発生する。
ランジスタ９６がオフ状態となり、トランジスタ９３を
介して流れる定電流Ｉが前記コンデンサ９８に流れ込
み、充電が開始され、前記接続点Ｃの電圧が上昇する。
一方、前記Ｑ出力がオープン状態に設定されると、トラ
ンジスタ９６がオン状態となり、前記接続点Ｃがトラン
ジスタ９６を介して接地され、前記コンデンサ９８が放
電を開始し、前記接続点Ｃの電圧が降下する。このよう
に前記Ｑ出力によって、コンデンサ９８が充放電を繰り
返し、前記接続点Ｃにおいて三角波電圧が発生する。
【００３３】次に、図４を参照して、三角波発振回路５
１の動作について説明する。前記発振器６０からの基準
クロック（３．５８ＭＨｚ）は、分周回路６２で１／４
分周され、図４（１）に示す分周クロックＡ（８９５ｋ
Ｈｚ）を出力し、これが前記トランジスタ１０４に与え
られる。たとえば時刻ｔ０〜ｔ１の期間Ｔ０において
は、分周クロックＡはＨレベルなので、トランジスタ１
０４はオン状態となり、前記接続点Ｇは接地される。し
たがって、前記接続点Ｂは、電源１００の電源電圧Ｖｃ
ｃを２つの抵抗１０１、１０２で分圧した電圧（以下、
第１電圧Ｖ１という）に設定される。
１の動作について説明する。前記発振器６０からの基準
クロック（３．５８ＭＨｚ）は、分周回路６２で１／４
分周され、図４（１）に示す分周クロックＡ（８９５ｋ
Ｈｚ）を出力し、これが前記トランジスタ１０４に与え
られる。たとえば時刻ｔ０〜ｔ１の期間Ｔ０において
は、分周クロックＡはＨレベルなので、トランジスタ１
０４はオン状態となり、前記接続点Ｇは接地される。し
たがって、前記接続点Ｂは、電源１００の電源電圧Ｖｃ
ｃを２つの抵抗１０１、１０２で分圧した電圧（以下、
第１電圧Ｖ１という）に設定される。
【００３４】一方、たとえば時刻ｔ１〜ｔ２の期間Ｔ１
においては、分周クロックＡはＬレベルなので、トラン
ジスタ１０４はオフ状態となり、前記接続点Ｇの接地状
態は解除される。したがって、前記接続点Ｂは、電源１
００の電源電圧Ｖｃｃを抵抗１０１と、２つの抵抗１０
２，１０３とで分圧した電圧（以下、第２電圧Ｖ２とい
う）に設定される。以下、同様に、前記接続点Ｂの電圧
は、分周クロックＡに同期して第１電圧Ｖ１と第２電圧
Ｖ２とが交互に繰り返して設定される。
においては、分周クロックＡはＬレベルなので、トラン
ジスタ１０４はオフ状態となり、前記接続点Ｇの接地状
態は解除される。したがって、前記接続点Ｂは、電源１
００の電源電圧Ｖｃｃを抵抗１０１と、２つの抵抗１０
２，１０３とで分圧した電圧（以下、第２電圧Ｖ２とい
う）に設定される。以下、同様に、前記接続点Ｂの電圧
は、分周クロックＡに同期して第１電圧Ｖ１と第２電圧
Ｖ２とが交互に繰り返して設定される。
【００３５】第１電圧Ｖ１は、 Ｖｒｅｆ＜Ｖ１＜Ｖ２ ・・・（１） の範囲で設定すると、安定した三角波を得ることができ
る。実際には、第２電圧Ｖ２に近づけると、外部同期の
制御範囲が狭くなるので、第１電圧Ｖ１は、上記（１）
式の範囲の中間の電圧、すなわち、 Ｖ１＝（Ｖｒｅｆ＋Ｖ２）／２・・・（２） に設定するのが望ましい。
る。実際には、第２電圧Ｖ２に近づけると、外部同期の
制御範囲が狭くなるので、第１電圧Ｖ１は、上記（１）
式の範囲の中間の電圧、すなわち、 Ｖ１＝（Ｖｒｅｆ＋Ｖ２）／２・・・（２） に設定するのが望ましい。
【００３６】なお、前記第１電圧Ｖ１は、後述する三角
波電圧の最大電圧Ｖｍａｘ より小さく設定され、第２
電圧Ｖ２は、三角波電圧の最大電圧Ｖｍａｘ より大き
く設定される。一方、前記基準電源１０５で設定されて
いる基準電圧Ｖｒｅｆは、後述する三角波電圧の最小電
圧Ｖｍｉｎ に設定される。ここで、上記第１式を参酌
して、これらの各電圧の関係をまとめると、 Ｖｒｅｆ＝Ｖｍｉｎ＜Ｖ１＜Ｖｍａｘ＜Ｖ２・・・（３） となる。
波電圧の最大電圧Ｖｍａｘ より小さく設定され、第２
電圧Ｖ２は、三角波電圧の最大電圧Ｖｍａｘ より大き
く設定される。一方、前記基準電源１０５で設定されて
いる基準電圧Ｖｒｅｆは、後述する三角波電圧の最小電
圧Ｖｍｉｎ に設定される。ここで、上記第１式を参酌
して、これらの各電圧の関係をまとめると、 Ｖｒｅｆ＝Ｖｍｉｎ＜Ｖ１＜Ｖｍａｘ＜Ｖ２・・・（３） となる。
【００３７】具体的には、たとえば前記三角波電圧の最
大電圧Ｖｍａｘ＝１．８Ｖ，最小電圧Ｖｍｉｎ＝１．０
Ｖとすると、電源１００の電源電圧Ｖｃｃ＝２．５Ｖ、
各抵抗１０１，１０２，１０３の抵抗値をそれぞれ５Ｋ
Ω、７．５ＫΩ、１２．５ＫΩに設定して、前記第１電
圧Ｖ１＝１．５Ｖ、前記第２電圧Ｖ２＝２．０Ｖとす
る。また、前記基準電圧Ｖｒｅｆ＝１．０Ｖとする。
大電圧Ｖｍａｘ＝１．８Ｖ，最小電圧Ｖｍｉｎ＝１．０
Ｖとすると、電源１００の電源電圧Ｖｃｃ＝２．５Ｖ、
各抵抗１０１，１０２，１０３の抵抗値をそれぞれ５Ｋ
Ω、７．５ＫΩ、１２．５ＫΩに設定して、前記第１電
圧Ｖ１＝１．５Ｖ、前記第２電圧Ｖ２＝２．０Ｖとす
る。また、前記基準電圧Ｖｒｅｆ＝１．０Ｖとする。
【００３８】ここで、前記フリップフロップ８５のＱ出
力として、図４（６）の波形が得られた場合について説
明する。たとえば時刻ｔ１〜ｔ２の期間Ｔ１において
は、前記Ｑ出力はＬレベルなので、前記トランジスタ９
６はオフ状態となり、コンデンサ９８は前記定電流Ｉに
よって充電され、接続点Ｃの電圧は最大電圧Ｖｍａｘま
で上昇する。このとき基準電圧切換回路８２では三角波
電圧の最大電圧Ｖｍａｘ より大きい第１電圧Ｖ１が設
定されているので、接続点Ｂの電圧が前記接続点Ｃの電
圧より大きくなることはない。したがって、期間Ｔ１に
おいては、第１の比較器８３の出力ＤはＬレベルであ
る。
力として、図４（６）の波形が得られた場合について説
明する。たとえば時刻ｔ１〜ｔ２の期間Ｔ１において
は、前記Ｑ出力はＬレベルなので、前記トランジスタ９
６はオフ状態となり、コンデンサ９８は前記定電流Ｉに
よって充電され、接続点Ｃの電圧は最大電圧Ｖｍａｘま
で上昇する。このとき基準電圧切換回路８２では三角波
電圧の最大電圧Ｖｍａｘ より大きい第１電圧Ｖ１が設
定されているので、接続点Ｂの電圧が前記接続点Ｃの電
圧より大きくなることはない。したがって、期間Ｔ１に
おいては、第１の比較器８３の出力ＤはＬレベルであ
る。
【００３９】時刻ｔ２で前記Ｑ出力がＬレベルからオー
プン状態となると、コンデンサ９８は放電を開始し、前
記接続点Ｃの電圧は降下し始める。一方、時刻ｔ２〜ｔ
３の期間Ｔ２では、前述したように前記接続点Ｂは三角
波電圧の最大電圧Ｖｍａｘより小さい第２電圧Ｖ２に設
定されているので、前記接続点Ｃの電圧が前記最大電圧
Ｖｍａｘから第２電圧Ｖ２まで降下するまでの期間Ｔａ
は、前記接続点Ｃの電圧は前記接続点Ｂよりも大きくな
る。したがって、この期間Ｔａにおいては、第１の比較
器８３の出力Ｄは、図４（４）に示されるようにオープ
ン状態となる。
プン状態となると、コンデンサ９８は放電を開始し、前
記接続点Ｃの電圧は降下し始める。一方、時刻ｔ２〜ｔ
３の期間Ｔ２では、前述したように前記接続点Ｂは三角
波電圧の最大電圧Ｖｍａｘより小さい第２電圧Ｖ２に設
定されているので、前記接続点Ｃの電圧が前記最大電圧
Ｖｍａｘから第２電圧Ｖ２まで降下するまでの期間Ｔａ
は、前記接続点Ｃの電圧は前記接続点Ｂよりも大きくな
る。したがって、この期間Ｔａにおいては、第１の比較
器８３の出力Ｄは、図４（４）に示されるようにオープ
ン状態となる。
【００４０】時刻ｔ２〜ｔ３の期間Ｔ２においては、コ
ンデンサ９８は放電中であり、接続点Ｃの電圧は時刻ｔ
３において最小電圧Ｖｍｉｎまで降下する。一方、前記
基準電源１０５で設定されている基準電圧Ｖｒｅｆは、
前述したように最小電圧Ｖｍｉｎ に設定されているの
で、第２の比較器８４の出力Ｅは、図４（５）に示され
るように、瞬間的に立ち上がる。
ンデンサ９８は放電中であり、接続点Ｃの電圧は時刻ｔ
３において最小電圧Ｖｍｉｎまで降下する。一方、前記
基準電源１０５で設定されている基準電圧Ｖｒｅｆは、
前述したように最小電圧Ｖｍｉｎ に設定されているの
で、第２の比較器８４の出力Ｅは、図４（５）に示され
るように、瞬間的に立ち上がる。
【００４１】前記各出力Ｄ，Ｅが前記フリップフロップ
８５のセット、リセット入力としてそれぞれ与えられる
と、Ｑ出力には、図４（６）に示される波形が得られ、
このＱ出力が前記充放電回路８１に与えられると、前記
接続点Ｃには図４（３）に示される三角波電圧Ｃが得ら
れる。このように基準電圧切換回路８２における基準電
圧の切換タイミングを分周クロックＡに同期させると、
三角波電圧Ｃの発振周期も分周クロックＡに同期するこ
とになる。したがって、三角波発振回路５１の出力に応
答したスイッチングトランジスタ５４ａ、５４ｂのスイ
ッチング動作も前記分周クロックに同期することにな
り、平滑回路５５ａ、５５ｂでは消去できないノイズと
基準クロックとの非同期によるビートノイズを除去でき
る。これによって、ビートノイズに起因した画面の乱れ
等の不具合も除去することができ、ＶＴＲの特性を向上
することができる。
８５のセット、リセット入力としてそれぞれ与えられる
と、Ｑ出力には、図４（６）に示される波形が得られ、
このＱ出力が前記充放電回路８１に与えられると、前記
接続点Ｃには図４（３）に示される三角波電圧Ｃが得ら
れる。このように基準電圧切換回路８２における基準電
圧の切換タイミングを分周クロックＡに同期させると、
三角波電圧Ｃの発振周期も分周クロックＡに同期するこ
とになる。したがって、三角波発振回路５１の出力に応
答したスイッチングトランジスタ５４ａ、５４ｂのスイ
ッチング動作も前記分周クロックに同期することにな
り、平滑回路５５ａ、５５ｂでは消去できないノイズと
基準クロックとの非同期によるビートノイズを除去でき
る。これによって、ビートノイズに起因した画面の乱れ
等の不具合も除去することができ、ＶＴＲの特性を向上
することができる。
【００４２】また、三角波発振回路５１では、出力電圧
として対称三角波電圧を出力するので、同一周波数、同
一振幅の場合、のこぎり波に比べて高調波成分のノイズ
が少ない。
として対称三角波電圧を出力するので、同一周波数、同
一振幅の場合、のこぎり波に比べて高調波成分のノイズ
が少ない。
【００４３】
【発明の効果】以上のように請求項１記載の発明に従え
ば、発振回路の発振動作を外部回路の基準クロック信号
に同期させたので、平滑回路では消去できないノイズと
前記外部回路の基準クロックとの非同期によるビートノ
イズを除去することができ、外部回路の特性劣化を防止
するとともに、誤動作の発生を除去することができ、電
源回路の信頼性を高めることができる。また、発振回路
では、出力電圧として三角波電圧を出力するので、のこ
ぎり波に比べて高調波成分のノイズが少くなり、電源回
路の信頼性を高めることができる。
ば、発振回路の発振動作を外部回路の基準クロック信号
に同期させたので、平滑回路では消去できないノイズと
前記外部回路の基準クロックとの非同期によるビートノ
イズを除去することができ、外部回路の特性劣化を防止
するとともに、誤動作の発生を除去することができ、電
源回路の信頼性を高めることができる。また、発振回路
では、出力電圧として三角波電圧を出力するので、のこ
ぎり波に比べて高調波成分のノイズが少くなり、電源回
路の信頼性を高めることができる。
【００４４】また、請求項３記載の発明に従えば、発振
回路の発振動作を同期回路の基準クロック信号に同期さ
せたので、平滑回路では消去できないノイズと前記同期
回路の基準クロックとの非同期によるビートノイズを除
去できるので、同期回路の特性劣化を防止するととも
に、誤動作の発生を除去することができ、電子機器の性
能を高めることができる。また、発振回路では、出力電
圧として三角波電圧を出力するので、のこぎり波に比べ
て高調波成分のノイズが少なく、さらに、電子機器の性
能を高めることができる。
回路の発振動作を同期回路の基準クロック信号に同期さ
せたので、平滑回路では消去できないノイズと前記同期
回路の基準クロックとの非同期によるビートノイズを除
去できるので、同期回路の特性劣化を防止するととも
に、誤動作の発生を除去することができ、電子機器の性
能を高めることができる。また、発振回路では、出力電
圧として三角波電圧を出力するので、のこぎり波に比べ
て高調波成分のノイズが少なく、さらに、電子機器の性
能を高めることができる。
【図１】 図１は本発明の一実施例の電気的構成を示す
ブロック図
ブロック図
【図２】 図２は動作を説明するための波形図
【図３】 図３は三角波電圧発生回路５１周辺の構成を
示すブロック図
示すブロック図
【図４】 図４は三角波電圧発生回路５１の動作を説明
するための波形図
するための波形図
【図５】 図５は典型的な先行技術の電気的構成を示す
ブロック図
ブロック図
４０・・・電源回路 ４１・・・映像信号処理回路 ４２・・・モニタ制御回路 ５１・・・三角波発振回路 ５３ａ，５３ｂ・・・パルス幅制御回路 ５４ａ，５４ｂ・・・スイッチングトランジスタ ５５ａ，５５ｂ・・・平滑回路 ５６ａ，５６ｂ，５７ａ，５７ｂ・・・比較器 ６０・・・発振器 ６１・・・分周回路 ８１・・・充放電回路 ８２・・・基準電圧切換回路 ８３，８４・・・比較器 ８５・・・フリップフロップ
Claims (4)
- 【請求項１】三角波電圧を出力する発振回路と、 前記発振回路から出力される三角波電圧と、基準電圧と
を比較し、この比較結果に応じて出力されるパルス信号
のパルス幅を制御するパルス幅制御回路と、 前記パルス幅制御回路から出力されたパルス信号に応じ
てスイッチング動作を行うスイッチング回路と、 前記スイッチング回路からの出力電圧を平滑化し、平滑
化された出力電圧を、電源電圧として外部回路に与える
とともに、前記基準電圧として前記パルス幅制御回路に
与える平滑回路と、 前記発振回路の発振動作を前記外部回路の基準クロック
に同期させたことを特徴とする電源回路。 - 【請求項２】前記発振回路は、 充放電用コンデンサへの充電動作と放電動作を選択的に
切換て、三角波電圧を出力する充放電回路と、 前記外部回路の基準クロックに応答して異なる基準電圧
を選択的に切換可能な基準電圧切換回路と、 前記基準電圧切換回路で設定された基準電圧を上限電圧
とし、この上限電圧と前記三角波電圧とを比較する第１
の比較器と、 予め定められた下限電圧と前記三角波電圧とを比較する
第２の比較器と、 前記第１の比較器および第２の比較器の出力に応じて前
記充放電回路の充放電動作を切換える切換信号を出力す
る制御回路と、 を含むことを特徴とする請求項１記載の電源回路。 - 【請求項３】電源回路と、前記電源回路によって電力付
勢され、基準クロックに基づいて動作する同期回路とを
含む電子機器において、 前記電源回路は、 三角波電圧を出力する発振回路と、 前記発振回路から出力された三角波電圧と基準電圧とを
比較し、この比較結果に応じて、出力されるパルス信号
のパルス幅を制御するパルス幅制御回路と、 前記パルス幅制御回路から出力されたパルス信号に応じ
てスイッチング動作を行うスイッチング回路と、 前記スイッチング回路からの出力電圧を平滑化し、平滑
化された出力電圧を、電源電圧として外部に出力すると
ともに、前記基準電圧として前記パルス幅制御回路に与
える平滑回路と、 を備え、 前記発振回路の発振動作を前記同期回路の基準クロック
に同期させたことを特徴とする電子機器。 - 【請求項４】前記発振回路は、 充放電用コンデンサへの充電動作と放電動作を選択的に
切換えて、三角波電圧を出力する充放電回路と、 前記同期回路の基準クロックに応答して異なる基準電圧
を選択的に切換可能な基準電圧切換回路と、 前記基準電圧切換回路で設定された基準電圧を上限電圧
とし、この上限電圧と前記充放電回路から出力され三角
波電圧とを比較する第１の比較器と、 予め定められた下限電圧と前記充放電回路から出力され
三角波電圧とを比較する第２の比較器と、 前記第１の比較器および第２の比較器の出力に応じて前
記充放電回路の充放電動作を切換える切換信号を出力す
る制御回路と、 を含むことを特徴とする請求項３記載の電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6289663A JPH08126306A (ja) | 1994-08-30 | 1994-11-24 | 電源回路およびこれを備えた電子機器 |
| US08/519,952 US6087814A (en) | 1994-08-30 | 1995-08-28 | Power source circuit and electronic device with the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-205549 | 1994-08-30 | ||
| JP20554994 | 1994-08-30 | ||
| JP6289663A JPH08126306A (ja) | 1994-08-30 | 1994-11-24 | 電源回路およびこれを備えた電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7090421A Division JP2758852B2 (ja) | 1995-04-17 | 1995-04-17 | 三角波発振回路およびこれを備えた映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08126306A true JPH08126306A (ja) | 1996-05-17 |
Family
ID=26515116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6289663A Pending JPH08126306A (ja) | 1994-08-30 | 1994-11-24 | 電源回路およびこれを備えた電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6087814A (ja) |
| JP (1) | JPH08126306A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604058B1 (ko) * | 2004-09-24 | 2006-07-24 | 삼성에스디아이 주식회사 | 직류/직류 변환기와 이를 이용한 발광 표시장치 및 그의구동방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4812959A (en) * | 1987-05-20 | 1989-03-14 | International Business Machines Corp. | Synchronization circuit for a blocking oscillator |
-
1994
- 1994-11-24 JP JP6289663A patent/JPH08126306A/ja active Pending
-
1995
- 1995-08-28 US US08/519,952 patent/US6087814A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6087814A (en) | 2000-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0634666A (ja) | トリガ回路 | |
| CN205566250U (zh) | 电子设备 | |
| JPH01136419A (ja) | 発振回路 | |
| KR900007613B1 (ko) | 펄스 이상 회로 | |
| JPH08126306A (ja) | 電源回路およびこれを備えた電子機器 | |
| JP2758852B2 (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| US6201426B1 (en) | Pulse generation device having integrating circuit having substantially constant charging/discharging ratio | |
| JPH10313235A (ja) | Ｖ／ｆ変換回路 | |
| JPH05226984A (ja) | 三角波発振回路 | |
| JPS6151828B2 (ja) | ||
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| JP3408436B2 (ja) | 垂直のこぎり波発振回路 | |
| KR100463621B1 (ko) | 수직 램프파 발생 회로 | |
| JP3257439B2 (ja) | 水平位置調整回路 | |
| JPH0363249B2 (ja) | ||
| JPH0518306B2 (ja) | ||
| JPS5912826Y2 (ja) | 発振器 | |
| JPS6390213A (ja) | 自動モ−ド切換ｐｌｌ回路 | |
| JPS584269Y2 (ja) | 選局装置 | |
| JP2860177B2 (ja) | 位相同期回路 | |
| JPH0212410B2 (ja) | ||
| JPS58225718A (ja) | 垂直鋸歯状波発生装置 | |
| JPS59207726A (ja) | 信号判別回路 | |
| JPS61274419A (ja) | 所定幅のパルスの生成用回路装置 | |
| JPH04354264A (ja) | 水平発振回路 |