JPH08125332A - Manufacture of multilayer circuit board - Google Patents
Manufacture of multilayer circuit boardInfo
- Publication number
- JPH08125332A JPH08125332A JP23183194A JP23183194A JPH08125332A JP H08125332 A JPH08125332 A JP H08125332A JP 23183194 A JP23183194 A JP 23183194A JP 23183194 A JP23183194 A JP 23183194A JP H08125332 A JPH08125332 A JP H08125332A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- layer
- insulating film
- interlayer insulating
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、LSI等の電子部品の
実装基板として用いられる多層配線基板の製造方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board used as a mounting board for electronic parts such as LSI.
【0002】[0002]
【従来の技術】最近、LSI等の電子部品を実装する回
路基板において、高密度化・高速度化の要請が高まって
いる。これを実現するために、フォトリソグラフィーの
技術を用いて回路配線を形成し、層間絶縁膜には低誘電
率の有機高分子材料を用い、バイアホールによって層間
を接続する多層配線の形成方法が実施されている。この
バイアホールの形成には、層間絶縁膜をドライおよびウ
エットのエッチングをする方法や、感光性の層間絶縁膜
を露光、現像する方法が採用されている。その中で、特
に微細な配線を形成しようとするときには、配線形成に
ポジ型のフォトレジストを用いる場合が多い。2. Description of the Related Art Recently, there is an increasing demand for higher density and higher speed in a circuit board on which electronic components such as LSI are mounted. In order to achieve this, a circuit wiring is formed using photolithography technology, a low dielectric constant organic polymer material is used for the interlayer insulating film, and a method of forming a multilayer wiring is used to connect the layers by via holes. Has been done. For forming the via hole, a method of dry and wet etching the interlayer insulating film, and a method of exposing and developing the photosensitive interlayer insulating film are adopted. Of these, a positive photoresist is often used for wiring formation, particularly when fine wiring is to be formed.
【0003】以下、感光性の有機高分子材料を層間絶縁
膜に用い、ポジ型のフォトレジストを用いてセミアディ
ティブ法により配線を形成する多層配線基板の製造方法
を図面に基づき説明する。図2は多層配線基板の製造工
程を示す断面図である。A method of manufacturing a multilayer wiring board in which a photosensitive organic polymer material is used as an interlayer insulating film and wiring is formed by a semi-additive method using a positive photoresist will be described below with reference to the drawings. FIG. 2 is a cross-sectional view showing the manufacturing process of the multilayer wiring board.
【0004】まず、図2(a)に示すように、基板1上
の有機高分子材料からなる絶縁膜2の上に1層目の下地
導体膜3aを形成し、その上にポジ型のフォトレジスト
層4を形成した後、1層目用のポジ型のフォトマスク5
aを用いて1層目の配線パターンを露光する。次に、こ
れを現像して1層目の配線パターンを得た後、露出した
下地導体膜3aの上に電解めっき膜を析出させて1層目
の導体6aを形成する(セミアディティブ法)。その
後、フォトレジスト層4、および下地導体膜3aのうち
で導体6aが形成されていない部分を除去して、図2
(b)に示す1層目の配線を得る。First, as shown in FIG. 2A, a first-layer underlying conductor film 3a is formed on an insulating film 2 made of an organic polymer material on a substrate 1, and a positive photoresist is formed thereon. After forming the layer 4, a positive type photomask 5 for the first layer
The wiring pattern of the first layer is exposed using a. Next, this is developed to obtain a first-layer wiring pattern, and then an electrolytic plating film is deposited on the exposed underlying conductor film 3a to form a first-layer conductor 6a (semi-additive method). After that, the photoresist layer 4 and the portion of the underlying conductor film 3a where the conductor 6a is not formed are removed, and
The wiring of the first layer shown in (b) is obtained.
【0005】次に、図2(c)に示すように、ネガ型の
感光性の有機高分子材料からなる層間絶縁膜7を形成し
た後、ネガ型のフォトマスク5bを用いてバイアホール
のパターンを露光する。その後、これを現像して、図2
(d)に示すバイアホール8を形成する。Next, as shown in FIG. 2C, after forming an interlayer insulating film 7 made of a negative photosensitive organic polymer material, a via hole pattern is formed using a negative photomask 5b. To expose. After that, this is developed, and FIG.
The via hole 8 shown in (d) is formed.
【0006】その後、同様にして、図2(e)に示すよ
うに、2層目の下地導体膜3bを形成し、その上にポジ
型のフォトレジスト層4を形成した後、2層目用のポジ
型のフォトマスク5cを用いて2層目の配線パターンを
露光する。次に、図2(f)に示すように、多重露光用
のポジ型のフォトマスク5dを用いてバイアホールの部
分をさらに露光し、バイアホール内のフォトレジストに
光を照射する。その後、これを現像して、図2(g)に
示す通り、2層目配線パターンを得る。Thereafter, similarly, as shown in FIG. 2 (e), a second-layer base conductor film 3b is formed, a positive photoresist layer 4 is formed thereon, and then the second-layer base conductor film 3b is formed. The wiring pattern of the second layer is exposed using the positive type photomask 5c. Next, as shown in FIG. 2F, the via hole portion is further exposed using a positive-type photomask 5d for multiple exposure, and the photoresist in the via hole is irradiated with light. Then, this is developed to obtain a second layer wiring pattern as shown in FIG.
【0007】次に、露出した2層目の下地導体膜上に電
解めっき膜を析出させて2層目の導体6bを形成する。
その後、フォトレジスト4、および下地導体膜3bのう
ちで導体6bが形成されていない部分を除去して、図2
(h)に示す2層配線基板を得る。さらに多層化する場
合は、以降同じ操作を繰り返す。Next, an electrolytic plating film is deposited on the exposed second underlying conductor film to form a second conductor 6b.
After that, the photoresist 4 and the portion of the underlying conductor film 3b where the conductor 6b is not formed are removed, and
The two-layer wiring board shown in (h) is obtained. When the number of layers is further increased, the same operation is repeated thereafter.
【0008】[0008]
【発明が解決しようとする課題】従来の多層配線基板の
製造方法の問題点を、図面に基づき説明する。図3
(a)、(b)、(c)、(d)は、それぞれ多層配線
基板の製造工程を示す断面図である図2(d)、
(f)、(g)、(h)に対応する詳細断面図である。
図3において、8a、8b、8c、8dはそれぞれ断面
形状の異なるバイアホール、Xはバイアホールの設計
径、Yは照射光、Zは露光径、4aはポジ型のフォトレ
ジスト層の光が照射されない部分、4bは現像後バイア
ホール内に残るポジ型のフォトレジスト層である。その
他の部分は図2と同一であるので、同一番号を付して、
説明は省略する。The problems of the conventional method for manufacturing a multilayer wiring board will be described with reference to the drawings. FIG.
2 (a), 2 (b), 2 (c), and 2 (d) are cross-sectional views showing the manufacturing process of the multilayer wiring board, respectively.
It is a detailed sectional view corresponding to (f), (g), and (h).
In FIG. 3, 8a, 8b, 8c, and 8d are via holes having different cross-sectional shapes, X is a design diameter of the via hole, Y is irradiation light, Z is exposure diameter, and 4a is light of a positive photoresist layer. The portion 4b which is not exposed is a positive type photoresist layer which remains in the via hole after development. Since the other parts are the same as those in FIG.
Description is omitted.
【0009】従来の多層配線基板の製造方法において
は、2層目以降の配線形成において、フォトレジスト4
で配線パターンを形成する際、感光性の有機高分子材料
からなる層間絶縁膜7に形成されたバイアホール8a、
8b、8c、8dは、層間絶縁膜7の表面部より一段深
くなっているため、最深部まで光が到達しにくい。この
ためバイアホール8a、8b、8c、8dの部分を別に
長時間露光し、バイアホール8a、8b、8c、8dの
中にフォトレジスト4が残るのを防ぐ工夫がなされてい
る(多重露光)。In the conventional method for manufacturing a multilayer wiring board, the photoresist 4 is used in forming the wirings for the second and subsequent layers.
When forming a wiring pattern by using a via hole 8a formed in the interlayer insulating film 7 made of a photosensitive organic polymer material,
Since 8b, 8c, and 8d are one step deeper than the surface portion of the interlayer insulating film 7, it is difficult for light to reach the deepest portion. Therefore, a measure is taken to prevent the photoresist 4 from remaining in the via holes 8a, 8b, 8c, 8d by exposing the via holes 8a, 8b, 8c, 8d separately for a long time (multiple exposure).
【0010】しかしながら、感光性の有機高分子材料か
らなる層間絶縁膜7が厚くなるにつれて、形成されるバ
イアホールは、図3(a)に示すように、バイアホール
の設計径Xに対して縦穴の上部が大きくなるテーパー型
のバイアホール8b、逆に縦穴の下部が大きくなる逆テ
ーパー型のバイアホール8c、穴の中央部が膨らむ紡錘
型のバイアホール8d等となり、垂直型のバイアホール
8aが形成されにくくなる。これは、層間絶縁膜の厚み
が厚くなるにしたがって、層間絶縁膜内での照射光の散
乱等が無視できなくなって、実質的な露光範囲が特に層
間絶縁膜の厚み方向で変動するためと考えられる。However, as the interlayer insulating film 7 made of a photosensitive organic polymer material becomes thicker, the via hole formed becomes a vertical hole with respect to the design diameter X of the via hole, as shown in FIG. 3 (a). The taper type via hole 8b in which the upper part of the vertical hole becomes large, the reverse taper type via hole 8c in which the lower part of the vertical hole becomes large, the spindle type via hole 8d in which the central part of the hole expands, and the vertical type via hole 8a becomes It becomes difficult to be formed. This is considered to be because as the thickness of the interlayer insulating film becomes thicker, the scattering of irradiation light in the interlayer insulating film cannot be ignored, and the actual exposure range fluctuates particularly in the thickness direction of the interlayer insulating film. To be
【0011】また、有機高分子材料からなる層間絶縁膜
をドライまたはウエットのエッチング法によってバイア
ホールを形成する場合においても、層間絶縁膜の厚みが
厚くなるにしたがって、実質的なエッチング範囲が層間
絶縁膜の厚み方向で変動するため、垂直型のバイアホー
ルは形成されにくくなる。Further, even when the via hole is formed in the interlayer insulating film made of an organic polymer material by a dry or wet etching method, as the thickness of the interlayer insulating film becomes thicker, the substantial etching range becomes the interlayer insulating film. Since it fluctuates in the thickness direction of the film, it becomes difficult to form a vertical type via hole.
【0012】したがって、従来のように、配線パターン
の露光に引き続き多重露光を行なうとき、3(b)に示
すように多重露光の露光径Zをバイアホールの設計径X
と同じ大きさとした場合には、ポジ型のフォトレジスト
層4に光の照射されない部分4aが生じ、図3(c)に
示すように、現像後その部分にフォトレジスト層4bが
残る。したがって、その部分には電解メッキが析出せ
ず、図3(d)に示すように、2層目の導体6bが1層
目の導体6aにつながらないものが発生するという問題
点を有していた。Therefore, when the multiple exposure is carried out subsequently to the exposure of the wiring pattern as in the conventional case, the exposure diameter Z of the multiple exposure is changed to the design diameter X of the via hole as shown in 3 (b).
In the case of the same size as above, the positive type photoresist layer 4 has a portion 4a which is not irradiated with light, and as shown in FIG. 3C, the photoresist layer 4b remains in that portion after development. Therefore, there is a problem in that electrolytic plating does not deposit on that portion, and as shown in FIG. 3D, the conductor 6b of the second layer is not connected to the conductor 6a of the first layer. .
【0013】そこで、本発明の目的は、有機高分子材料
を層間絶縁膜として用いた多層配線基板の製造におい
て、バイアホール内部にフォトレジストが残るのを防止
して、層間接続の歩留まりを向上させる製造方法を提供
することにある。Therefore, an object of the present invention is to prevent the photoresist from remaining inside the via hole and improve the yield of interlayer connection in the production of a multilayer wiring substrate using an organic polymer material as an interlayer insulating film. It is to provide a manufacturing method.
【0014】[0014]
【課題を解決するための手段】上記目的を達成するた
め、本発明の多層配線基板の製造方法は次の工程よりな
る。 (a)基板上に有機高分子材料からなる絶縁膜を形成し
た後、該絶縁膜上に1層目の配線を形成する工程 (b)1層目の配線を形成した基板上に、有機高分子材
料からなる層間絶縁膜を形成する工程 (c)層間絶縁膜にバイアホールを形成する工程 (d)層間絶縁膜およびバイアホール部分に下地導体膜
を形成した後、ポジ型のフォトレジスト層を形成する工
程 (e)ポジ型のフォトレジスト層にフォトマスクを用い
て配線パターンを露光する工程 (f)バイアホール部分をバイアホール設計径よりも大
きい露光径を有するフォトマスクを用いてさらに露光す
る工程 (g)ポジ型のフォトレジスト層を現像して配線パター
ンを形成し、露出した下地導体膜上に導体を形成して2
層目の配線を形成する工程 (h)フォトレジスト、および導体の形成されていない
下地導体膜を除去する工程。In order to achieve the above object, the method for manufacturing a multilayer wiring board of the present invention comprises the following steps. (A) A step of forming an insulating film made of an organic polymer material on the substrate and then forming a first-layer wiring on the insulating film. (B) An organic film is formed on the substrate on which the first-layer wiring is formed. Step of forming an interlayer insulating film made of a molecular material (c) Step of forming a via hole in the interlayer insulating film (d) After forming a base conductor film in the interlayer insulating film and the via hole portion, a positive photoresist layer is formed. Step of forming (e) Step of exposing wiring pattern to positive type photoresist layer using photomask (f) Further exposure of via hole portion using photomask having exposure diameter larger than via hole design diameter Step (g) The positive photoresist layer is developed to form a wiring pattern, and a conductor is formed on the exposed underlying conductor film.
Step of forming the wiring of the layer (h) Step of removing the photoresist and the underlying conductor film on which the conductor is not formed.
【0015】また、バイアホールは、感光性の有機高分
子材料からなる層間絶縁膜を露光、現像して形成する
か、または、有機高分子材料からなる層間絶縁膜をドラ
イまたはウエットのエッチングをして形成することを特
徴とする。The via hole is formed by exposing and developing an interlayer insulating film made of a photosensitive organic polymer material, or by dry or wet etching the interlayer insulating film made of an organic polymer material. It is characterized by being formed.
【0016】また、配線はセミアディティブ法またはフ
ルアディティブ法で形成することを特徴とする。The wiring is characterized by being formed by a semi-additive method or a full-additive method.
【0017】そして、バイアホール部分のポジ型フォト
レジストの露光を行なうときの露光径は、該バイアホー
ルの設計径より1%〜50%大きいことを特徴とする。Further, the exposure diameter when the positive photoresist of the via hole portion is exposed is characterized by being 1% to 50% larger than the design diameter of the via hole.
【0018】さらに、層間絶縁膜は、膜厚5μm〜10
0μmの感光性ポリイミドであることを特徴とする。Further, the interlayer insulating film has a film thickness of 5 μm to 10 μm.
It is characterized by being a photosensitive polyimide of 0 μm.
【0019】[0019]
【作用】本発明の多層基板の製造方法によれば、バイア
ホール部分のフォトレジストを多重露光するときの露光
径をバイアホールの設計径よりも大きくすることによ
り、従来は露光することができなかった、テーパー型、
逆テーパー型、紡錘型等のバイアホール内のフォトレジ
ストの部分についても露光することができる。したがっ
て、バイアホール内のフォトレジストを、現像によりほ
ぼ完全に除去することができる。According to the method of manufacturing a multilayer substrate of the present invention, the exposure diameter when the photoresist in the via hole portion is subjected to multiple exposure is made larger than the design diameter of the via hole, so that the conventional exposure cannot be performed. Taper type,
It is also possible to expose the portion of the photoresist in the via hole of the inverse taper type or the spindle type. Therefore, the photoresist in the via hole can be almost completely removed by the development.
【0020】[0020]
【実施例】以下、本発明の多層配線基板の製造方法の実
施例を図面に基づいて説明する。図1(a)、(b)、
(c)、(d)は、それぞれ多層配線基板の製造工程を
示す断面図である図2(d)、(f)、(g)、(h)
に対応する詳細断面図である。同図において、各部分は
図3と同一であるので、同一番号を付して説明は省略す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for manufacturing a multilayer wiring board according to the present invention will be described below with reference to the drawings. 1 (a), (b),
FIGS. 2D, 2F, 2G, and 2H are cross-sectional views showing the manufacturing process of the multilayer wiring board, respectively.
It is a detailed sectional view corresponding to. In the figure, since each part is the same as that in FIG. 3, the same reference numerals are given and description thereof is omitted.
【0021】まず、従来の方法と同様の方法で1層目の
配線を形成した。即ち、純度99.5%のアルミナ製の
基板1の上に、ポリイミド(例えば、東レ社製フォトニ
ース:商品名)からなり硬化後の膜厚が20μmの絶縁
膜2を形成した。その後、ヒドラジンで表面処理しパラ
ジウムで触媒活性化処理を行なった絶縁膜2の表面に、
硫酸銅めっき液を用いて膜厚500オングストロームの
無電解Cuめっき膜を下地導体膜3aとして形成した。First, the first layer wiring was formed by the same method as the conventional method. That is, on the substrate 1 made of alumina having a purity of 99.5%, the insulating film 2 made of polyimide (for example, Photo Nice manufactured by Toray Industries, Inc .: trade name) and having a film thickness after curing of 20 μm was formed. Then, on the surface of the insulating film 2 surface-treated with hydrazine and catalytically activated with palladium,
An electroless Cu plating film having a film thickness of 500 angstrom was formed as the underlying conductor film 3a using a copper sulfate plating solution.
【0022】次に、下地導体膜3aの上に、ポジ型のフ
ォトレジスト層(例えば、ヘキスト社製AZ4620:
商品名)を形成した後、1層目用のポジ型のフォトマス
クを用いて1層目配線パターンを露光した。次に、これ
を現像して1層目の配線パターンを得た後、硫酸Cuめ
っき液を用いた電解Cuめっきを用い、露出した下地導
体膜3aの上に膜厚約5μmの電解めっき膜を析出させ
て導体6aを形成した。その後、フォトレジスト層4、
および下地導体膜3aのうち導体6aが形成されていな
い部分を除去して1層目の配線を得た。Next, a positive photoresist layer (for example, AZ4620 manufactured by Hoechst Co .:
After forming the product name), the first layer wiring pattern was exposed using a positive type photomask for the first layer. Next, this is developed to obtain a first-layer wiring pattern, and then electrolytic Cu plating using a Cu sulfate plating solution is used to form an electrolytic plating film having a thickness of about 5 μm on the exposed underlying conductor film 3a. The conductor 6a was formed by precipitation. Then, the photoresist layer 4,
Then, a portion of the underlying conductor film 3a where the conductor 6a was not formed was removed to obtain a first layer wiring.
【0023】次に、膜厚20μmのネガ型の感光性の有
機高分子材料であるポリイミドからなる層間絶縁膜7を
形成した後、ネガ型のフォトマスクを用いてバイアホー
ルのパターンを露光した。その後、これを現像して図1
(a)に示すバイアホール8a、8b、8c、8dを形
成した。なお、得られたバイアホールの形状は、バイア
ホールの設計径Xに対して縦穴の上部が大きくなるテー
パー型のバイアホール8b、逆に縦穴の下部が大きくな
る逆テーパー型のバイアホール8c、穴の中央部が膨ら
む紡錘型のバイアホール8d等の層間絶縁膜内での照射
光の散乱の影響等を受けたと考えられるものがほとんど
であり、垂直型のバイアホール8aはごくわずかであっ
た。Next, after forming an interlayer insulating film 7 made of polyimide, which is a negative photosensitive organic polymer material, with a film thickness of 20 μm, the via hole pattern was exposed using a negative photomask. After that, this is developed and shown in FIG.
The via holes 8a, 8b, 8c and 8d shown in (a) were formed. The shape of the obtained via hole is the taper type via hole 8b in which the upper part of the vertical hole is larger than the design diameter X of the via hole, conversely the reverse taper type via hole 8c in which the lower part of the vertical hole is large, Most of the spindle-shaped via holes 8d having a swelled central portion were considered to be affected by the scattering of irradiation light in the interlayer insulating film, and the vertical-type via holes 8a were few.
【0024】その後、同様にして、2層目の下地導体膜
3bを形成し、その上にポジ型のフォトレジスト層4を
形成した後、2層目用のポジ型のフォトマスク(図示せ
ず)を用いて設計径がXのバイアホールおよび2層目の
配線パターンを露光した。引き続き、図1(b)に示す
ように、バイアホールの設計径Xよりも12.5〜50
%大きい露光径Zを有するポジ型のフォトマスク5dを
用いてバイアホール8a、8b、8c、8dの部分をさ
らに露光(多重露光)した。すなわち、従来、テーパー
型のバイアホール8b、逆テーパー型のバイアホール8
cあるいは紡錘型のバイアホール8dの内部の露光させ
ることのできなかった部分についても光を照射した。そ
の後、これを現像して、図1(c)に示す通り、2層目
の配線パターンを得た。次に、露出した2層目の下地導
体膜上に電解めっき膜を析出させて2層目の導体6bを
形成した。その後、フォトレジスト4および下地導体膜
3bのうち導体6bが形成されていない部分を除去して
図1(d)に示す2層配線基板を得た。Thereafter, in the same manner, a second-layer base conductor film 3b is formed, a positive photoresist layer 4 is formed thereon, and then a second-type positive photomask (not shown). Was used to expose a via hole having a design diameter of X and a second layer wiring pattern. Subsequently, as shown in FIG. 1 (b), 12.5 to 50 is larger than the design diameter X of the via hole.
%, The via holes 8a, 8b, 8c and 8d were further exposed (multiple exposure) using a positive type photomask 5d having a large exposure diameter Z. That is, conventionally, the taper type via hole 8b and the reverse taper type via hole 8 are used.
The portion of the spindle c or the spindle-shaped via hole 8d that could not be exposed was also irradiated with light. Then, this was developed to obtain a second-layer wiring pattern as shown in FIG. 1 (c). Next, an electrolytic plating film was deposited on the exposed second-layer underlying conductor film to form a second-layer conductor 6b. Then, the photoresist 4 and the portion of the underlying conductor film 3b where the conductor 6b was not formed were removed to obtain a two-layer wiring board shown in FIG. 1 (d).
【0025】以上の方法により、1配線に6個のバイア
ホールを直列に有する2層配線基板を作製した。このと
きのバイアホールの設計径に対する多重露光径と配線歩
留まり(良品配線数/配線数)の関係を表1に示す。な
お、配線歩留まりの良否判定は、配線の導通有無で行な
った。By the above method, a two-layer wiring board having six via holes in series for one wiring was manufactured. Table 1 shows the relationship between the multiple exposure diameter and the wiring yield (the number of non-defective wirings / the number of wirings) with respect to the design diameter of the via hole. The quality of the wiring yield was determined by whether or not the wiring was conductive.
【0026】[0026]
【表1】 [Table 1]
【0027】表1に示す通り、多重露光径をバイアホー
ルの設計径より大きくすることにより、良品配線数が急
増し、配線の歩留まりが大幅に向上した。As shown in Table 1, by making the multiple exposure diameter larger than the design diameter of the via hole, the number of non-defective wirings increased rapidly and the wiring yield was significantly improved.
【0028】なお、上記実施例において、基板として純
度99.5%のアルミナ基板を用いているが、これに限
定されることはなく、平滑性の得られるものであれば種
々の材質のものを用いることができる。Although an alumina substrate having a purity of 99.5% is used as the substrate in the above embodiment, the substrate is not limited to this and various materials can be used as long as smoothness can be obtained. Can be used.
【0029】また、有機高分子層の上に形成する下地導
体膜として、無電解Cuめっき膜を用いているが、これ
に限定されることはなく、スパッタあるいは蒸着によっ
て形成した金属薄膜等の選択的な剥離が可能な種々のも
のを用いることができる。Although an electroless Cu plating film is used as the underlying conductor film formed on the organic polymer layer, the present invention is not limited to this, and a metal thin film or the like formed by sputtering or vapor deposition can be selected. Various materials that can be peeled off can be used.
【0030】また、層間絶縁膜として、感光性の有機高
分子材料であるポリイミドを用いそれを露光、現像して
バイアホールを形成しているが、感光性を有しない有機
高分子材料を用いて、フォトレジストによるバイアホー
ルパターンの形成とドライまたはウエットのエッチング
によってバイアホールを形成することもできる。As the interlayer insulating film, polyimide, which is a photosensitive organic polymer material, is used and exposed and developed to form a via hole, but an organic polymer material having no photosensitivity is used. Alternatively, the via hole can be formed by forming a via hole pattern with a photoresist and dry or wet etching.
【0031】さらに、上記実施例において、多重露光径
を大きくする範囲は、バイアホールの設計径に対して1
2.5〜50%としたが、バイアホール径のばらつきが
小さい場合には、狭くすることができる。通常、バイア
ホールの設計径が大きくなればなるほど、垂直に近い形
状のバイアホールが得られる。また、層間絶縁膜として
の有機高分子層の膜厚が薄ければ薄いほど、垂直に近い
形状のバイアホールが得られる。Further, in the above embodiment, the range of increasing the multiple exposure diameter is 1 with respect to the design diameter of the via hole.
Although it is set to 2.5 to 50%, it can be narrowed when the variation in via hole diameter is small. In general, the larger the design diameter of the via hole, the closer the via hole is to a vertical shape. Further, the thinner the thickness of the organic polymer layer as the interlayer insulating film, the more nearly vertical via holes can be obtained.
【0032】上記実施例においては、有機高分子層の膜
厚を20μmとしたが、5〜100μmの範囲で本製造
方法の効果が期待できる。したがって、多重露光径をバ
イアホールの設計径より大きくする範囲の下限値につい
ては1%以上で、上限値については配線回路の高密度化
に影響を与えない程度であれば制限はない。例えば、ラ
イン幅/スペース幅=1:1で多重露光径をバイアホー
ルの設計径の2倍にすると、隣接する配線とショートし
てしまう部分がでてくる。したがって、バイアホールの
大きさにもよるが、上限値を小さくする方が配線回路を
高密度化できる。In the above examples, the film thickness of the organic polymer layer was set to 20 μm, but the effect of this manufacturing method can be expected within the range of 5 to 100 μm. Therefore, the lower limit of the range in which the multiple exposure diameter is made larger than the design diameter of the via hole is 1% or more, and the upper limit is not limited as long as it does not affect the densification of the wiring circuit. For example, when the line width / space width = 1: 1 and the multiple exposure diameter is made twice the design diameter of the via hole, some portions will short-circuit with the adjacent wiring. Therefore, depending on the size of the via hole, the wiring circuit can be made higher in density by decreasing the upper limit value.
【0033】また、上記実施例において、電解めっきと
して電解Cuめっきを用いているが、これに限定される
ことなく、NiあるいはAu等の導体として公知のもの
を適宜用いることができる。Further, in the above embodiment, electrolytic Cu plating is used as the electrolytic plating, but the present invention is not limited to this, and a known conductor such as Ni or Au can be appropriately used.
【0034】また、第1層の配線形成方法として無電解
めっきの上に電解めっき配線をするセミアディティブ法
を用いているが、無電解めっきで配線するアディティブ
法によることも可能である。即ち、有機高分子層の表面
の触媒活性化処理を行なった後、無電解めっき膜を所望
の膜厚まで成長させて導体を形成させればよい。Although the semi-additive method of forming electroplated wiring on electroless plating is used as the method of forming the wiring of the first layer, it is also possible to use the additive method of wiring by electroless plating. That is, after conducting a catalyst activation treatment on the surface of the organic polymer layer, the electroless plated film may be grown to a desired film thickness to form a conductor.
【0035】さらに、本発明の多層配線基板の製造方法
は、設計径よりも大きく形成された垂直型のバイアホー
ルの内部のフォトレジストを除去するのにも有効であ
る。Furthermore, the method for manufacturing a multilayer wiring board of the present invention is also effective for removing the photoresist inside the vertical type via hole formed larger than the designed diameter.
【0036】[0036]
【発明の効果】以上の説明で明らかなように、本発明の
多層配線基板の製造方法によれば、バイアホール部分の
フォトレジストを露光するときの多重露光径をバイアホ
ールの設計径よりも大きくすることにより、バイアホー
ルの形状がテーパー型、逆テーパー型、紡錘型等のよう
に垂直に形成されていない場合にも、バイアホール内の
フォトレジスト全体を露光することができる。したがっ
て、バイアホール内のフォトレジストを現像によりほぼ
完全に除去することができ、バイアホール内に上下の導
体層に連続しためっき配線を形成することができ、多層
配線基板の層間の接続の歩留まりを向上させることがで
きる。As is apparent from the above description, according to the method for manufacturing a multilayer wiring board of the present invention, the multiple exposure diameter when exposing the photoresist in the via hole portion is larger than the design diameter of the via hole. By doing so, even when the shape of the via hole is not formed vertically such as a taper type, an inverse taper type, and a spindle type, the entire photoresist in the via hole can be exposed. Therefore, the photoresist in the via hole can be almost completely removed by the development, continuous plating wiring can be formed in the upper and lower conductor layers in the via hole, and the yield of the connection between the layers of the multilayer wiring board can be improved. Can be improved.
【図1】本発明の多層配線基板の製造工程を示す詳細断
面図である。FIG. 1 is a detailed cross-sectional view showing a manufacturing process of a multilayer wiring board according to the present invention.
【図2】多層配線基板の製造工程を示す断面図である。FIG. 2 is a cross-sectional view showing a manufacturing process of a multilayer wiring board.
【図3】従来の多層配線基板の製造工程を示す詳細断面
図である。FIG. 3 is a detailed cross-sectional view showing a manufacturing process of a conventional multilayer wiring board.
1 基板 2 絶縁膜 3a、3b 下地導体膜 4、4a、4b ポジ型のフォトレジスト層 5a、5b、5c、5d フォトマスク 6a、6b 導体 7 層間絶縁膜 8、8a、8b、8c、8d バイアホール X バイアホールの設計径 Y 照射光 Z 露光径 1 Substrate 2 Insulating Film 3a, 3b Base Conductor Film 4, 4a, 4b Positive Photoresist Layer 5a, 5b, 5c, 5d Photomask 6a, 6b Conductor 7 Interlayer Insulating Film 8, 8a, 8b, 8c, 8d Via Hole X Designed diameter of via hole Y Irradiation light Z Exposure diameter
Claims (8)
法。 (a)基板上に有機高分子材料からなる絶縁膜を形成し
た後、該絶縁膜上に1層目の配線を形成する工程 (b)1層目の配線を形成した基板上に、有機高分子材
料からなる層間絶縁膜を形成する工程 (c)層間絶縁膜にバイアホールを形成する工程 (d)層間絶縁膜およびバイアホール部分に下地導体膜
を形成した後、ポジ型のフォトレジスト層を形成する工
程 (e)ポジ型のフォトレジスト層にフォトマスクを用い
て配線パターンを露光する工程 (f)バイアホール部分をバイアホール設計径よりも大
きい露光径を有するフォトマスクを用いてさらに露光す
る工程 (g)ポジ型のフォトレジスト層を現像して配線パター
ンを形成し、露出した下地導体膜上に導体を形成して2
層目の配線を形成する工程 (h)フォトレジスト、および導体の形成されていない
下地導体膜を除去する工程1. A method for manufacturing a multilayer wiring board, which comprises the following steps. (A) A step of forming an insulating film made of an organic polymer material on the substrate and then forming a first-layer wiring on the insulating film. (B) An organic film is formed on the substrate on which the first-layer wiring is formed. Step of forming an interlayer insulating film made of a molecular material (c) Step of forming a via hole in the interlayer insulating film (d) After forming a base conductor film in the interlayer insulating film and the via hole portion, a positive photoresist layer is formed. Step of forming (e) Step of exposing wiring pattern to positive type photoresist layer using photomask (f) Further exposure of via hole portion using photomask having exposure diameter larger than via hole design diameter Step (g) The positive photoresist layer is developed to form a wiring pattern, and a conductor is formed on the exposed underlying conductor film.
Step of forming the wiring of the layer (h) Step of removing the photoresist and the underlying conductor film on which the conductor is not formed
縁膜を露光、現像してバイアホールを形成することを特
徴とする請求項1記載の多層配線基板の製造方法。2. The method for producing a multilayer wiring board according to claim 1, wherein an interlayer insulating film made of a photosensitive organic polymer material is exposed and developed to form a via hole.
ライまたはウエットのエッチングをしてバイアホールを
形成することを特徴とする請求項1記載の多層配線基板
の製造方法。3. The method of manufacturing a multilayer wiring board according to claim 1, wherein an interlayer insulating film made of an organic polymer material is dry or wet etched to form a via hole.
ることを特徴とする請求項1記載の多層配線基板の製造
方法。4. The method for manufacturing a multilayer wiring board according to claim 1, wherein the wiring is formed by a semi-additive method.
ることを特徴とする請求項1記載の多層配線基板の製造
方法。5. The method for manufacturing a multilayer wiring board according to claim 1, wherein the wiring is formed by a full additive method.
トの露光を行なうときの露光径は、該バイアホールの設
計径より1%〜50%大きいことを特徴とする請求項1
記載の多層配線基板の製造方法。6. The exposure diameter when exposing the positive photoresist in the via hole portion is 1% to 50% larger than the design diameter of the via hole.
A method for manufacturing the multilayer wiring board described.
の範囲にあることを特徴とする請求項1記載の多層配線
基板の製造方法。7. The film thickness of the interlayer insulating film is 5 μm to 100 μm.
2. The method for manufacturing a multilayer wiring board according to claim 1, wherein
とを特徴とする請求項1記載の多層配線基板の製造方
法。8. The method of manufacturing a multilayer wiring board according to claim 1, wherein the interlayer insulating film is photosensitive polyimide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23183194A JP3651027B2 (en) | 1994-08-29 | 1994-09-27 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-203770 | 1994-08-29 | ||
JP20377094 | 1994-08-29 | ||
JP23183194A JP3651027B2 (en) | 1994-08-29 | 1994-09-27 | Manufacturing method of multilayer wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08125332A true JPH08125332A (en) | 1996-05-17 |
JP3651027B2 JP3651027B2 (en) | 2005-05-25 |
Family
ID=26514108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23183194A Expired - Fee Related JP3651027B2 (en) | 1994-08-29 | 1994-09-27 | Manufacturing method of multilayer wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3651027B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007007861A1 (en) * | 2005-07-07 | 2007-01-18 | Ibiden Co., Ltd. | Multilayer printed wiring board |
JP2007027706A (en) * | 2005-06-17 | 2007-02-01 | Nec Corp | Wiring board, manufacturing method therefor and semiconductor package |
US7834273B2 (en) | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
-
1994
- 1994-09-27 JP JP23183194A patent/JP3651027B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027706A (en) * | 2005-06-17 | 2007-02-01 | Nec Corp | Wiring board, manufacturing method therefor and semiconductor package |
WO2007007861A1 (en) * | 2005-07-07 | 2007-01-18 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US7759582B2 (en) | 2005-07-07 | 2010-07-20 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US7834273B2 (en) | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US7973249B2 (en) | 2005-07-07 | 2011-07-05 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US8181341B2 (en) | 2005-07-07 | 2012-05-22 | Ibiden Co., Ltd. | Method of forming a multilayer printed wiring board having a bulged via |
US8212363B2 (en) | 2005-07-07 | 2012-07-03 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US8481424B2 (en) | 2005-07-07 | 2013-07-09 | Ibiden Co., Ltd. | Multilayer printed wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP3651027B2 (en) | 2005-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
JP3786554B2 (en) | Circuit board manufacturing method for forming fine structure layer on both sides of flexible film | |
US5092032A (en) | Manufacturing method for a multilayer printed circuit board | |
US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
US7325299B2 (en) | Method of making a circuitized substrate | |
KR20060034613A (en) | Printed circuit board and method of manufacturing the same | |
JPH06275933A (en) | Circuit board and manufacture thereof | |
US5200300A (en) | Methods for forming high density multi-chip carriers | |
JPH0766552A (en) | Manufacture of wiring board | |
JP3651027B2 (en) | Manufacturing method of multilayer wiring board | |
JP3172509B2 (en) | Manufacturing method of wiring board assembly | |
JPH09312471A (en) | Multilayer wiring board and its manufacturing method | |
JPH08250857A (en) | Manufacture of multilayer interconnection board | |
KR100642741B1 (en) | Method for making double sides wiring substrate | |
JPH05327224A (en) | Manufacture of multilayer wiring board and multi-layer wiring board manufactured by the manufacture | |
JP2005166917A (en) | Printed wiring board and its manufacturing method | |
JP2002290048A (en) | Via forming method in multilayer circuit board | |
JP2005166910A (en) | Printed wiring board and its manufacturing method | |
JPH08236934A (en) | Manufacture of multilayered wiring board | |
JPH04286389A (en) | Manufacture of circuit board | |
JPH09260560A (en) | Lead frame and its manufacturing method | |
JPH03225894A (en) | Manufacture of printed wiring board | |
JP2004103784A (en) | Plating method for semiconductor wafer | |
JPH02251195A (en) | Manufacture of printed wiring board | |
JPH06310853A (en) | Manufacture of printed-wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20041125 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050201 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050214 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090304 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090304 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110304 |
|
LAPS | Cancellation because of no payment of annual fees |