JPH08123969A

JPH08123969A - マッピング装置

Info

Publication number: JPH08123969A
Application number: JP6265276A
Authority: JP
Inventors: Hiroyasu Negishi; 博康根岸; Masatoshi Kameyama; 正俊亀山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-10-28
Filing date: 1994-10-28
Publication date: 1996-05-17
Also published as: US5726689A

Abstract

(57)【要約】【目的】描画多角形のマッピングデータに透視変換効
果を施して高品質マッピングをおこなう回路を得る。【構成】表示図形のエッジとマッピングデータを分割
し、仮想マッピングアドレスを算出する手段１１、表示
図形の内部のピクセルデータと仮想マッピングアドレス
を生成するピクセル生成器１２、仮想マッピングアドレ
スをマッピングアドレスに変換する仮想アドレス変換器
１３、マッピングデータを保持するマッピングメモリ１
４から構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は画面に表示する図形に
テクスチャや色データなどの種々のデータをマッピング
するマッピング装置に関する。

【０００２】

【従来の技術】従来のテクスチャマッピング装置につい
て、図１１乃至、図１５に基づいて説明する。図１１に
おいて、１４１は多角形のエッジを左エッジと右エッジ
に分割する手段を有するマイクロプロセッサ、１４２は
マイクロプロセッサ１４１により分割された左エッジの
補間処理をおこなう左エッジ補間回路、１４３はマイク
ロプロセッサ１４１により分割された右エッジの補間処
理をおこなう右エッジ補間回路、１４４は左エッジ補間
回路１４２と右エッジ補間回路１４３から出力される２
つの点データを入力として、上記２点から決まるスキャ
ンラインに平行な直線を補間するピクセル補間回路、１
４５はテクスチャのデータを保持し、ピクセル補間回路
１４４が出力するテクスチャアドレスを入力として、そ
のアドレスの示すテクスチャ・データを出力するテクス
チャ・メモリ、１４６は左エッジ補間回路１４２と右エ
ッジ補間回路１４３から構成され、図１３のような多角
形ＡＢＣＤをスキャンライン上の線分Ｌ１Ｒ１，Ｌ２Ｒ
２等に分割するエッジのスキャン変換をおこなうスキャ
ン変換部である。

【０００３】図１２は図１１に示される左エッジ補間回
路１４２と右エッジ補間回路１４３とピクセル補間回路
１４４の一例を示す図である。図において、１５１は表
示画面のＸ座標を補間しながら生成して行く補間回路、
１５２は表示画面のＹ座標を補間しながら生成して行く
補間回路、１５３は表示画面のＺ座標を補間しながら生
成して行く補間回路、１５４はテクスチャ平面のＸ座標
であるＸｔを補間しながら生成する補間回路、１５５は
テクスチャ平面のＹ座標であるＹｔを補間しながら生成
する補間回路である。

【０００４】次に図１１、図１２、および図１３を用い
て、従来のテクスチャマッピング装置の動作について説
明する。マイクロプロセッサ１４１に対し、画面に表示
する多角形の頂点データＡ，Ｂ，Ｃ，ＤのＸ，Ｙ，Ｚ座
標値と各頂点Ａ，Ｂ，Ｃ，Ｄに対応するテクスチャ平面
の頂点Ｍａ，Ｍｂ，Ｍｃ，ＭｄのテクスチャアドレスＭ
ｘ，Ｍｙを設定する。マイクロプロセッサ１４１は、画
面上に描画される多角形のエッジを左エッジＡＤＣと右
エッジＡＢＣに分割する。この時、エッジの各頂点に対
応するテクスチャのエッジもＭａＭｂＭｃとＭａＭｄＭ
ｃに分割する。この多角形分割は多角形を構成する頂点
の中で、Ｙ座標が最大値である頂点と最小値である頂点
がエッジの端点になるようにして行なわれる。

【０００５】次に、左エッジと右エッジのそれぞれの始
点となる頂点ＡのＸ，Ｙ，Ｚ座標値と、頂点Ａに対応す
るテクスチャ平面の頂点ＭａのＸ座標値Ｍｘ，及びＹ座
標値Ｍｙが、左エッジ補間回路１４２と右エッジ補間回
路１４３のそれぞれのＸ，Ｙ，Ｚ，Ｍｘ，Ｍｙの補間回
路である１５１，１５２，１５３，１５４，１５５に設
定される。各補間回路の始点ＡのＸ，Ｙ，Ｚ，Ｍｘ，Ｍ
ｙ値に差し込まれる補間値をマイクロプロセッサ１４１
が計算する。この補間値はエッジ端点間の差分をＹの差
分で割ったものである。ただし、Ｙの補間値は１に固定
である。これらの補間回路では始点の値に順次補間値を
加算していくことで、Ｙ座標の一番小さい点からＹ軸正
方向に補間して行き左エッジ補間回路１４２は頂点Ｌ
１，Ｌ２，Ｄを生成し、右エッジ補間回路１４３は頂点
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｂを生成する。

【０００６】このエッジ補間処理では、Ｙ方向に関して
は左エッジ補間回路１４２、右エッジ補間回路１４３と
もに同じ補間値（＝１）を加算して行くので、各エッジ
補間回路から出力される左右エッジ上の点は同一スキャ
ンライン上の点となる。例えば、図１３（ａ）において
Ａ点から始めると、初めの補間によって左エッジ補間回
路１４２からは頂点Ｌ１、右エッジ補間回路１４３から
は頂点Ｒ１が発生される。この２頂点は同一スキャンラ
イン上の点となっている。

【０００７】ピクセル補間回路１４４では、左右エッジ
補間回路から出力される頂点間を結ぶような点、例え
ば、頂点Ｌ１と頂点Ｒ１の間を埋める点Ｐ１，Ｐ２を生
成する。左エッジ補間回路１４２からの出力される頂点
Ｌ１のデータＸ，Ｙ，Ｚ，Ｍｘ，Ｍｙ座標値はピクセル
補間回路１４４の始点データとしてピクセル補間回路を
構成する各補間回路１５１，１５２，１５３，１５４，
１５５に入力される。さらに、マイクロプロセッサ１４
１は左右エッジ補間回路１４２，１４３から出力される
頂点Ｌ１，Ｒ１のデータを読み込み、スキャンライン上
Ｌ１Ｒ１間の点を生成するための補間値を計算する。こ
の計算は、２頂点間のＺ，Ｔｘ，Ｔｙの各座標値の差分
をＸの差分で割ったものを用い、ピクセル補間回路１４
４の各補間回路１５１，１５２，１５３，１５４，１５
５に補間値として設定する。ただし、この時ピクセル単
位に補間処理を行なうために、Ｘ方向の補間値には１
を、Ｙ方向の補間値には０を設定する。ピクセル補間回
路１４４は、エッジ補間回路と同様に動作し、スキャン
ライン上の点Ｐ１，Ｐ２を生成して行く。

【０００８】ピクセル補間回路１４４から出力される点
のＸ，Ｙ，Ｚ座標値はフレームメモリに出力され、Ｍ
ｘ，Ｍｙ座標はテクスチャメモリ１４５に入力される。
テクスチャメモリではＭｘ，Ｍｙ座標で示されるアドレ
スの色情報Ｒ，Ｇ，Ｂをフレームメモリに出力する。そ
して、フレームメモリに出力された、Ｘ，Ｙ，Ｚ座標値
とＲ，Ｇ，Ｂの色データにより画面に描画を行なってい
た。

【０００９】また、図１４は、特開平４−２２０７８３
号公報に示された従来の透視変換効果を施す表示装置を
示す図であり、図において１７０は多角形のデータを管
理するグラフィックスプロセッサ、１７２は辺方向のス
テップ処理をおこなう辺ステッパ、１７４はＸ方向のス
テップ処理をおこなうＸステッパ、１７６はピクセルの
Ｘ座標およびＹ座標を保持するアドレススタック、１７
８はピクセルのパラメータ（色データＲ，Ｇ，Ｂなど）
を保持するパラメータスタック、１７１０はピクセルの
パラメータに透視変換の効果を与える遠近補間器、１７
１２はアドレススタック１７６のデータと遠近補間器１
７１０のデータを下流のハードウェアにおくる出力フォ
ーマッタである。また、図１５は従来のマッピング装置
の描画方法を示す図である。

【００１０】次に図１４、および図１５を用いて従来の
透視変換効果を施す表示装置について説明する。グラフ
ィックスプロセッサ１７０は、多角形の内部のピクセル
を生成するために、頂点データを辺ステッパ１７２とＸ
ステッパ１７４に入力する。多角形がＸ，Ｙ座標値と、
頂点のＷ遠近値（１／Ｚ）とパラメータ（色データな
ど）によって定義される頂点Ａ，Ｂ，Ｃ，Ｄから構成さ
れているとする。辺ステッパ１７２は、第１頂点Ａから
出発し線分ＡＢ上をＹ座標に沿って１スキャンラインづ
つ進めていく。ＡＢ上のそれぞれの点において、Ｘステ
ッパ１７４がＸ方向に他の辺に到達するまでステップす
ることでスキャンライン上の点を生成する。たとえば、
辺ステッパ１７２がＡＢ上のある点Ｘｓ，Ｙｓと遠近パ
ラメータＷｓを生成すると、Ｘステッパ１７４はこれを
始点として辺ＡＣに当たるまでステップする。この２つ
のステッパの繰り返しの処理によって多角形内のピクセ
ルを生成する。

【００１１】生成されたピクセルのＸ座標とＹ座標はア
ドレススタック１７６に保持され、各ピクセルに対応す
るパラメータ値（Ｒ，Ｇ，Ｂなど）はパラメータスタッ
ク１７８に保持される。これら、Ｘ，Ｙ，Ｚ座標、Ｒ，
Ｇ，Ｂ値は遠近補間処理を行なうために、遠近補間器１
７１０に入力される。遠近補間されたパラメータ値と
Ｘ，Ｙ座標値は出力フォーマッタ１７１２から下流Ｈ／
Ｗに送られる。

【００１２】次に遠近補間処理をおこなう遠近補間器１
７１０での処理について説明する。この方式では、遠近
法空間における総距離における割合いＦを導入し、これ
をパラメータにかけることで遠近感を出している。この
Ｆは

【００１３】

【数１】

【００１４】で求めることができる。ここで、Ｗ１，Ｗ
２は端点の遠近値、Ｃは注目しているピクセルのＸ，Ｙ
座標値、Ｃ１は辺の端点のＸ，Ｙ座標値、Ｃ２は辺Ｃ１
と異なるもう一方の端点のＸ，Ｙ座標値である。このＦ
を辺ステッパ１７２が生成する点ごとに算出し、対する
辺上の同一スキャンライン上の点に対しても求める。さ
らに、Ｐ＝Ｐ１−Ｆ（Ｐ１−Ｐ２） − 式（２）を用いて、その点におけるパラメータ（Ｒ，Ｇ，Ｂな
ど）を算出する。Ｐは注目しているピクセルのパラメー
タ値、Ｐ１は辺の端点のピクセルのパラメータ、Ｐ２は
辺の端点Ｐ１と異なるもう一方の端点におけるピクセル
のパラメータである。

【００１５】図１５を例にとると、辺上の点Ｘｓ，Ｘｅ
における遠近法空間での総距離割合Ｆｓ，Ｆｅをそれぞ
れ式（１）で求める。求めたＦｓ，Ｆｅで式（２）を用
いて、点Ｘｓ，Ｘｅにおけるパラメータ値を求める。次
にスキャンライン上の点に関して、Ｘｓ，Ｘｅを辺の端
点として式（１）を用いてＦｐを求め、さらに辺の場合
と同様に式（２）を用いてパラメータを求める。

【００１６】以上のように辺をステップするごとに式
（１）と式（２）の計算を行ない、また、スキャンライ
ン上の点ごとに式（１）と式（２）の計算を行なうこと
で、多角形の内部のピクセルのパラメータに遠近処理を
施すことができる。

【００１７】

【発明が解決しようとする課題】従来のテクスチャマッ
ピング装置は以上のように構成されていたので、マッピ
ング対象となる多角形の頂点に対しては、透視変換が行
なわれていたが、張り付けるテクスチャデータの頂点お
よびその内部の点に対しては透視変換が施されておら
ず、この為に、テクスチャ内部に対して遠近感を出すこ
とができず、結果としてマッピング画像に透視効果がな
くなり３次元的なリアリティに欠けるという問題点があ
った。

【００１８】また、テクスチャデータがＭｘ，Ｍｙの２
次元パラメータによって決定されていたため、マッピン
グデータとしての応用範囲に制限を受けるという問題点
があった。

【００１９】この発明は上記のような問題点を解消する
ためになされたもので、マッピングデータアドレスを一
旦仮想マッピングアドレスに変換した後で補間処理を施
し再度マッピングアドレスに変換することによって、マ
ッピングデータ自身にも透視変換効果を出し、さらに、
マッピングデータを２次元データのみならず３次元デー
タに対しても処理可能としたマッピング装置を提供する
ことを目的とする。加えて、シェーディング処理に対し
ても従来のような頂点のみの透視変換だけではなく、マ
ッピングデータが張り付けられる多角形内全体に亙って
透視変換された色付けを可能とするマッピング装置を得
ることを目的とする。

【００２０】

【課題を解決するための手段】この第１の発明に係わる
マッピング装置は、描画する多角形のエッジを左エッジ
と右エッジに分割し、前記左右のエッジを２次元マッピ
ングデータのエッジに対応させ、マッピングデータを左
エッジと右エッジに分割し、マッピングデータ左エッジ
とマッピングデータ右エッジのそれぞれの端点における
仮想マッピングアドレスと仮想マッピング係数を算出す
る計算手段と、描画する多角形の内部および辺上におけ
るピクセルの座標データと仮想マッピングアドレスと仮
想マッピング係数を生成するピクセルデータ生成手段
と、ピクセルデータ生成手段から出力される仮想マッピ
ングアドレスと仮想マッピング係数からマッピングアド
レスを算出する仮想アドレス変換手段と、マッピングデ
ータを保持し、仮想アドレス変換手段が出力するマッピ
ングアドレスに基づいて描画データを出力するマッピン
グメモリと、を備えるようにしたものである。

【００２１】また、第２の発明は第１の発明に係わるマ
ッピング装置において、仮想マッピングアドレスはマッ
ピングアドレスをＺ座標値で除算した値で定義し、仮想
マッピング係数をＺ座標値の逆数で定義し、ピクセルデ
ータ生成手段は仮想マッピングアドレスと仮想マッピン
グ係数を補間する回路を含み、仮想アドレス変換手段は
仮想マッピングアドレスを仮想マッピング係数で除算す
ることで仮想マッピングアドレスからマッピングアドレ
スに変換するようにしたものである。

【００２２】また、第３の発明は第１の発明または第２
の発明に係わるマッピング装置において、マッピングメ
モリは３次元アドレスによって指定されるマッピングデ
ータを保持し、ピクセルデータ生成手段は３次元仮想マ
ッピングアドレスと仮想マッピング係数の補間回路を含
み、仮想アドレス変換手段は３次元仮想マッピングアド
レスと仮想マッピング係数からマッピングアドレスを算
出するようにしたものである。

【００２３】また、第４の発明に係わるマッピング装置
は、描画する多角形のエッジを左エッジと右エッジに分
割し、前記左右エッジのそれぞれの端点における仮想カ
ラー値と仮想カラー係数を算出する計算手段と、描画す
る多角形の内部および辺上におけるピクセルの座標デー
タと仮想カラー値と仮想カラー係数を生成するピクセル
データ生成手段と、ピクセルデータ生成手段から出力さ
れる仮想カラー値と仮想カラー係数からカラー値を算出
する仮想カラー変換手段とを備え、仮想カラー値はカラ
ー値をＺ座標値で除算した値で定義し、仮想カラー係数
をＺ座標値の逆数で定義し、ピクセルデータ生成手段は
仮想カラー値と仮想カラー係数を補間する回路を有し、
仮想カラー変換手段は仮想カラー値を仮想カラー係数で
除算することで算出するようにしたものである。

【００２４】また、第５の発明に係わるマッピング装置
は、マッピングデータを描画図形にマッピングする際
に、描画図形の頂点に対応するマッピングアドレスをそ
の頂点のＺ座標値で除算して仮想マッピングアドレスを
算出し、Ｚ座標値の逆数を仮想マッピング係数＝１／Ｚ
とすることで、マッピングアドレスから仮想マッピング
アドレスと仮想マッピング係数を生成する第１の工程処
理に続いて、描画図形のエッジに沿って仮想マッピング
アドレスと仮想マッピング係数を線形補間する第２の工
程と、左右エッジ間のスキャンラインに沿って仮想マッ
ピングアドレスと仮想マッピング係数を線形補間する第
３の工程処理を行なった後、ピクセルの仮想マッピング
アドレスを仮想マッピング係数Ｖｋで除算してマッピン
グアドレスを算出する第４の工程と、マッピングアドレ
スが示すマッピングメモリから描画データを読み出し表
示する第５の工程処理を施すようにしたものである。

【００２５】

【作用】この発明に係わるマッピング装置は、描画多角
形の頂点に対応するマッピングアドレスＭｘ，Ｍｙを仮
想マッピングアドレスＶＭｘ，ＶＭｙへ変換し、更にそ
の点の仮想マッピング係数を算出し、これら仮想マッピ
ングアドレスと仮想マッピング係数をピクセルデータ生
成手段によって多角形を構成するエッジとスキャンライ
ンに沿って各々線形補間し、描画する多角形の内部ピク
セルにマッピングするデータに相当する仮想マッピング
アドレスと仮想マッピング係数を逐次算出して行き、仮
想アドレス変換手段によって仮想マッピングアドレスか
らマッピングアドレスへの変換を行ない、このマッピン
グアドレスで指定されるマッピングデータに基づいて描
画を行なう。

【００２６】また、第２の発明は、第１の発明における
マッピング装置において、描画多角形の頂点に対応する
マッピングアドレスを、その頂点のＺ座標値で除算して
算出し、さらに仮想マッピング係数はその点のＺ座標値
の逆数より求め、これら仮想マッピングアドレスと仮想
マッピング係数をピクセルデータ生成手段によって各々
線形補間し、描画する多角形のピクセルにマッピングす
るデータに対応した仮想マッピングアドレスと仮想マッ
ピング係数を逐次算出し、仮想アドレス変換手段によっ
て仮想マッピングアドレスを仮想マッピング係数で除算
してアドレス変換を行なう。

【００２７】また、第３の発明は、第１または第２の発
明におけるマッピング装置において、マッピングアドレ
スを３次元アドレスとし、ピクセルデータ生成手段によ
って３次元の仮想マッピングアドレスを逐次線形補間し
た後、仮想アドレス変換手段で３次元のマッピングアド
レスに変換し、マッピングメモリから描画データを読み
出す。

【００２８】また、第４の発明に係わるマッピング装置
は、描画多角形の頂点に対応するカラー値を、その頂点
のＺ座標値で除算して仮想カラー値を算出し、さらに仮
想カラー係数をその点のＺ座標値の逆数より求め、これ
ら仮想カラー値と仮想カラー係数をピクセルデータ生成
手段によって各々線形補間し、描画する多角形の内部ピ
クセルにマッピングするデータに相当する仮想カラー値
と仮想カラー係数を逐次算出し、仮想カラー変換手段に
おいて仮想カラー値を仮想カラー係数で除算してカラー
変換を行なう。

【００２９】また、第５の発明に係わるマッピング装置
は、マッピングデータを描画図形にマッピングする際
に、描画図形の頂点に対応するマッピングアドレスをそ
の頂点のＺ座標値で除算して仮想マッピングアドレスを
算出し、Ｚ座標値の逆数を仮想マッピング係数＝１／Ｚ
とすることで、マッピングアドレスから仮想マッピング
アドレスと仮想マッピング係数を生成する第１の工程
と、描画図形のエッジに沿って仮想マッピングアドレス
と仮想マッピング係数を線形補間する第２の工程と、左
右エッジ間のスキャンラインに沿って仮想マッピングア
ドレスと仮想マッピング係数を線形補間する第３の工程
と、ピクセルの仮想マッピングアドレスを仮想マッピン
グ係数で除算してマッピングアドレスを算出する第４の
工程と、マッピングアドレスが示すマッピングメモリか
ら描画データを読み出し表示する第５の工程を有するよ
うにしたものである。

【００３０】

【実施例】

実施例１．以下に、この発明の一実施例を図１、乃至図
６について説明する。図１はこの発明に係わるマッピン
グ装置の構成を示す図である。図１において１１は描画
図形の多角形のエッジを左エッジと右エッジに分割し、
上記エッジをテクスチャ平面上のマッピングデータのエ
ッジに対応させて、このマッピングデータのエッジをマ
ッピングデータ左エッジとマッピングデータ右エッジに
分割し、マッピングデータ左エッジとマッピングデータ
右エッジのそれぞれの端点における仮想マッピングアド
レスと仮想マッピング係数を算出する手段を有するマイ
クロプロセッサ、１２はマイクロプロセッサ１１によっ
て分割されたエッジの情報から描画図形の内部のピクセ
ルデータとそのピクセルに対応する仮想マッピング空間
上の仮想マッピングアドレスと仮想マッピング係数を生
成するピクセルデータ生成器、１３はピクセル生成器が
生成した仮想マッピングアドレスと仮想マッピング係数
から実際のマッピングアドレスに変換する仮想アドレス
変換器、１４はマッピングデータを保持し仮想アドレス
変換器１３が出力する実際のマッピングアドレスで示さ
れるマッピングデータを出力するマッピングメモリであ
る。

【００３１】図２は図１に示されるピクセルデータ生成
器１２の１例を示す図である。２１はマイクロプロセッ
サ１１により分割された左エッジとマッピングデータ左
エッジの補間処理をおこなう左エッジ補間回路、２２は
マイクロプロセッサ１１により分割された右エッジとマ
ッピングデータ右エッジの補間処理をおこなう右エッジ
補間回路、２３は左エッジ補間回路２１と右エッジ補間
回路２２のそれぞれから出力されるエッジ上の点データ
とマッピングデータのエッジ上の点データを入力とし
て、２点により決まるスキャンラインに平行な直線を補
間するピクセル補間回路である。

【００３２】図３は図２に示される左エッジ補間回路２
１と右エッジ補間回路２２とピクセル補間回路２３の１
例を示す図である。３１は表示画面のＸ座標を補間しな
がら生成する補間回路、３２は表示画面のＹ座標を補間
しながら生成する補間回路、３３は表示画面のＺ座標を
補間しながら生成する補間回路、３４は仮想マッピング
平面のＸ座標を補間しながら生成する補間回路、３５は
仮想マッピング平面のＹ座標を補間しながら生成する補
間回路、３６は仮想マッピング係数を補間する補間回路
である。

【００３３】図４は図３で示される３１，３２，３３，
３４，３５，３６の補間回路の１例である。４１は補間
を行う直線の始点を保持する始点レジスタ、４２は補間
データを保持する補間レジスタ、４３は補間されたデー
タまたは始点レジスタ４１のデータを保持する保持レジ
スタ、４４は保持レジスタ４３のデータと補間レジスタ
４２のデータを累積加算することで補間を行う加算器で
ある。

【００３４】図５は図１の仮想アドレス変換器を示す図
である。５１は仮想マッピングアドレスのＸ座標と仮想
マッピング係数を入力とし、仮想マッピングアドレスの
Ｘ座標を仮想マッピング係数で除算する仮想Ｘアドレス
変換器、５２は仮想マッピングアドレスのＹ座標と仮想
マッピング係数を入力とし、仮想マッピングアドレスの
Ｙ座標を仮想マッピング係数で除算する仮想Ｙアドレス
変換器である。

【００３５】次に、図６に示した具体例を用いて、その
動作について説明する。まず最初に、本手法の概要を説
明する。本手法は描画多角形の全描画ピクセルに対応す
るマッピングアドレスを求める際に、従来のように頂点
に対応するマッピングアドレスを直接補間して求めるの
ではない。頂点に対応するマッピングアドレスを一旦仮
想マッピングアドレスに変換し、これを補間して描画ピ
クセルの仮想マッピングアドレスを求めた後、再びマッ
ピングアドレスへ戻すことによって求める。これにより
透視効果をもったマッピングが可能となる。ディスプレ
イなどに表示した多角形にマッピングするためのマッピ
ングデータはマッピングメモリ１４に保持されていると
する。まず、マイクロプロセッサ１１に表示する多角形
の頂点データ（頂点Ａ，Ｂ，Ｃ，Ｄ）のＸ，Ｙ，Ｚ座標
値とその頂点に対応するマッピングデータの頂点Ｍａ，
Ｍｂ，Ｍｃ，Ｍｄのデータを設定し、画面に描画する多
角形のエッジを左エッジと右エッジとに分離する。この
分離は多角形を構成する頂点の中でＹ座標が最大値とな
る点と最小値になる点がエッジの端点になるように分離
をする。つまり、最小のＹ座標を持つ頂点Ａと最大のＹ
座標を持つ頂点Ｃが端点になるように右エッジはＡ−Ｂ
−Ｃ、左エッジはＡ−Ｄ−Ｃに分離する。このとき画面
に表示された多角形のエッジに対応するマッピングデー
タのエッジも左右に分離する。マッピングデータの右エ
ッジはＭａ−Ｍｂ−Ｍｃ、マッピングデータの左エッジ
はＭａ−Ｍｄ−Ｍｃに分離される。さらに、多角形の頂
点座標に対応するマッピングデータの頂点を示すマッピ
ングアドレスを仮想マッピングアドレスに変換し、変換
された仮想マッピングアドレスを元のマッピングアドレ
スに変換するための仮想マッピング係数を算出する。こ
こで、マッピングアドレスを（Ｍｘ，Ｍｙ）とすると、
仮想マッピングアドレス（ＶＭｘ，ＶＭｙ）をＶＭｘ＝
Ｍｘ／Ｚ，ＶＭｙ＝Ｍｙ／Ｚで定義し、また仮想マッピ
ング係数ＶｋをＶｋ＝１／Ｚで定義するものとする。例
えば、図６（ｃ）における頂点Ｃの仮想マッピングアド
レスは、マッピングアドレスがＺ＝４０、Ｍｘ＝１０
０、Ｍｙ＝１００であることから、ＶＭｘは２．５、Ｖ
Ｍｙは２．５、仮想マッピング係数Ｖｋは０．０２５と
して求めることができる。

【００３６】次に、左エッジと右エッジのそれぞれの始
点となる頂点ＡのＸ，Ｙ，Ｚ座標と、頂点Ａに対応する
マッピングデータの頂点Ｍａの仮想マッピングアドレス
ＶＭｘとＶＭｙ、および仮想マッピング係数Ｖｋが、左
エッジ補間回路２１と右エッジ補間回路２２を構成する
補間回路３１，３２，３３，３４，３５，３６のそれぞ
れの始点レジスタ４１に入力される。各エッジの端点間
のＸ，Ｙ，Ｚ，ＶＭｘ，ＶＭｙ，Ｖｋの変化量を各々Δ
Ｘ，ΔＹ，ΔＺ，ΔＶＭｘ，ΔＶＭｙ，ΔＶｋ，また補
間値をｄＸ，ｄＹ，ｄＺ，ｄＶＭｘ，ｄＶＭｙ，ｄＶｋ
とすると、補間値はマイクロプロセッサ１１によって、
ｄＸ＝ΔＸ／ΔＹ，ｄＹ＝１，ｄＺ＝ΔＺ／ΔＹ，ｄＶ
Ｍｘ＝ΔＶＭｘ／ΔＹ，ｄＶＭｙ＝ΔＶＭｙ／ΔＹ，ｄ
Ｖｋ＝ΔＶｋ／ΔＹのように計算される。例えば、図６
の右エッジを例にとると、変化量ΔＸ＝１０３ー１００
＝３，ΔＹ＝１０５ー１００＝５，ΔＺ＝１０ー１＝
９，ΔＶＭｘ＝１０ー０＝１０，ΔＶＭｙ＝０ー０＝
０，ΔＶｋ＝０．１ー１＝ー０．９となる。一方、補間
値はｄＸ＝３／５＝０．６，ｄＹ＝１，ｄＺ＝９／５＝
１．８，ｄＶＭｘ＝１０／５＝２．０，ｄＶＭｙ＝０／
５＝０，ｄＶｋ＝ー０．９／５＝ー０．１８となる。こ
れらの補間値はエッジ補間回路３１，３２，３３，３
４，３５，３６の補間レジスタ４２に入力される。補間
に必要なデータがレジスタに設定されると、各補間回路
の始点レジスタ４１のデータが保持レジスタ４３に入力
され、保持レジスタ４３のデータと補間レジスタ４２の
データが加算器４４において加算され、加算されたデー
タは保持レジスタに保持される。保持レジスタ４３のデ
ータと補間レジスタ４２のデータの加算の繰り返しによ
り右エッジの場合はＲ１，Ｒ２，Ｒ３，Ｒ４，Ｂを生成
し、左エッジの場合はＬ１，Ｌ２，Ｄを生成して行く。

【００３７】このエッジ補間処理において、両エッジの
始点のＹ座標は同一でありｄＹ＝１であるために左右の
エッジ補間回路２１，２２が同期動作をおこなうと、各
エッジ補間回路２１，２２の出力データである左右エッ
ジ上の点は同一スキャンライン上の点となる。図６を例
にすると、左右のエッジ補間回路２１，２２は同一スキ
ャンライン上にあるＬ１，Ｒ１の点を同時に生成する。
左エッジ補間回路２１の出力データである、Ｘ，Ｙ，
Ｚ，ＶＭｘ，ＶＭｙ，Ｖｋはピクセル補間回路２３の
Ｘ，Ｙ，Ｚ，ＶＭｘ，ＶＭｙ，Ｖｋのそれぞれの補間回
路３１，３２，３３，３４，３５，３６の始点レジスタ
４１に入力される。さらに、マイクロプロセッサ１１
は、左エッジ補間回路２１と右エッジ補間回路２２から
出力される点のＸ，Ｙ，Ｚ，ＶＭｘ，ＶＭｙ，Ｖｋデー
タを一旦読み込み、これら２頂点のデータから２頂点の
補間値を計算してピクセル補間回路の補間レジスタ４２
に設定する。図６のスキャンラインＬ１Ｒ１を例にする
と、Ｌ１（Ｘ，Ｙ，Ｚ，ＶＭｘ，ＶＭｙ，Ｖｋ）＝（９８、
１０１、２．３、０、０．０６６、１．０３３３），Ｒ１（Ｘ，Ｙ，Ｚ，ＶＭｘ，ＶＭｙ，Ｖｋ）＝（１０
１、１０１、２．８、２．０、０、０．８２）を読み込む。左エッジ補間回路２１から出力される左エ
ッジ上の点と右エッジ補間回路２２から出力される右エ
ッジ上の点を結ぶ直線のＸ，Ｙ，Ｚ，ＶＭｘ，ＶＭｙ，
Ｖｋの変化量をΔＸ，ΔＹ，ΔＺ，ΔＶＭｘ，ΔＶＭ
ｙ，ΔＶｋ，また補間値をｄＸ，ｄＹ，ｄＺ，ｄＶＭ
ｘ，ｄＶＭｙ，ｄＶｋとすると、補間値はマイクロプロ
セッサ１１によって、ｄＸ＝１，ｄＹ＝０、ｄＺ＝ΔＺ
／ΔＸ，ｄＶＭｘ＝ΔＶＭｘ／ΔＸ，ｄＶＭｙ＝ΔＶＭ
ｙ／ΔＸ，ｄＶｋ＝ΔＶｋ／ΔＸとして計算される。こ
こで、図６のスキャンラインＬ１Ｒ１を例にすると、変
化量はΔＸ＝１０１ー９８＝３，ΔＹ＝０，ΔＺ＝２．
８ー２．３＝０．５，ΔＶＭｘ＝２ー０＝２，ΔＶＭｙ
＝０ー０．０６６＝ー０．０６６，ΔＶｋ＝０．８２ー
１．０３３３＝ー０．２１３となる。また補間値はｄＸ
＝１，ｄＹ＝０，ｄＺ＝０．５／３＝０．１６６，ｄＶ
Ｍｘ＝２．０／３＝０．６６６，ｄＶＭｙ＝ー０．０６
６／３＝ー０．０２２，ｄＶｋ＝ー０．２１３／３＝ー
０．０７１となる。ピクセル補間回路２３内の補間回路
３１，３２，３３，３４，３５，３６の動作はエッジ補
間回路の場合と同じであり、補間に必要なデータがレジ
スタに設定されると補間回路の始点レジスタ４１のデー
タが保持レジスタ４３に入力され、保持レジスタ４３の
データと補間レジスタ４２のデータが加算器４４におい
て加算される。加算されたデータは保持レジスタ４３に
入力され保持される。図６のＬ１Ｒ１のスキャンライン
を例にとると、このように保持レジスタ４３のデータと
補間レジスタ４２のデータの繰り返しにより、Ｌ１Ｒ１
ライン上の点Ｐ１Ｐ２が順に生成されて行く。

【００３８】この様にして、ピクセルデータ生成器１２
から出力されるＸ，Ｙ，Ｚ座標値はフレームメモリに出
力され、一方仮想マッピングアドレスＶＭｘとＶＭｙ、
及び仮想マッピング係数Ｖｋは仮想アドレス変換器１３
に出力される。仮想アドレス変換器１３に入力されたＶ
ＭｘとＶｋを入力とする仮想Ｘアドレス変換器５１は、
ＶＭｘ／Ｖｋを演算することで、実際のマッピングアド
レスを生成する。同様にＶＭｙとＶｋを入力とする仮想
Ｙアドレス変換器５２は、ＶＭｙ／Ｖｋを演算すること
で実際のマッピングアドレスを生成する。仮想アドレス
変換器で生成された実際のマッピングアドレスはマッピ
ングメモリに出力される。マッピングメモリ１４は、Ｍ
ｘ，Ｍｙで示されるアドレスの色情報Ｒ，Ｇ，Ｂをフレ
ームメモリに出力する。フレームメモリに出力された
Ｘ，Ｙ，Ｚ座標とＲ，Ｇ，Ｂ色データにより画面に描画
が行われる。

【００３９】次に、以上説明した本発明のマッピング装
置の動作によるマッピングデータに対する透視変換効果
について説明する。図１０は原点に視点があり、Ｚ＝１
の平面に投影する透視変換をＹ−Ｚ座標系で示した図で
ある。図において、頂点Ａ（Ｘ１，Ｙ１，Ｚ１，Ｍｘ
１，Ｍｙ１），Ｂ（Ｘ２，Ｙ２，Ｚ２，Ｍｘ２，Ｍｙ
２）の透視変換した点がＡ’（Ｘ１／Ｚ１，Ｙ１／Ｚ
１，１，Ｍｘ１／Ｚ１，Ｍｙ１／Ｚ１），Ｂ’（Ｘ２／
Ｚ２，Ｙ２／Ｚ２，１，Ｍｘ２／Ｚ２，Ｍｙ２／Ｚ２）
である。ここで、Ｍｘ１，Ｍｙ１は頂点Ａに対応するマ
ッピング座標、Ｍｘ２，Ｍｙ２は頂点Ｂに対応するマッ
ピング座標を示している。

【００４０】本発明は従来のようにマッピングメモリの
内容をＡ’Ｂ’に対して線形補間マッピングするのでは
なく、ＡＢに対してマッピングすることで透視変換効果
を出すことができる。いま、Ａ’Ｂ’間のある点Ｐ’の
ｙ座標を考える。このｙ座標を

【００４１】

【数２】

【００４２】で表すと、これに対応するＡＢ間の点Ｐの
ｙ座標は、直線ＡＢと直線ＯＰ’の交点となる。直線Ａ
Ｂは

【００４３】

【数３】

【００４４】直線ＯＰ’は

【００４５】

【数４】

【００４６】となり、この２式より点Ｐのｙ座標を算出
すると

【００４７】

【数５】

【００４８】となる。同様にＭｘ，Ｍｙも算出すると

【００４９】

【数６】

【００５０】となる。よってＡ’Ｂ’上の点の透視変換
処理されたマッピングアドレスは、線分Ａ’Ｂ’間で線
形補間されたＭｙ／Ｚ，Ｍｙ／Ｚ，１／Ｚから（Ｍｘ／
Ｚ）／（１／Ｚ），（Ｍｙ／Ｚ）／（１／Ｚ）を演算す
ることで求めることができる。

【００５１】本実施例では、線分Ａ’Ｂ’上を線形補間
するための端点のＭｘ／Ｚ，Ｍｙ／Ｚ，１／Ｚをマイク
ロプロセッサ１１で算出し、Ａ’Ｂ’間の点のＭｘ／
Ｚ，Ｍｙ／Ｚ，１／Ｚをピクセル生成器で算出し、（Ｍ
ｘ／Ｚ）／（１／Ｚ），（Ｍｙ／Ｚ）／（１／Ｚ）の演
算を仮想アドレス変換器１３で行なうことでこの式を実
現している。

【００５２】実施例２．この発明の第２の実施例につい
て、図７及び図８に基づいて説明する。図７は、図１に
おいてアドレスＭｘ，Ｍｙで指定する２次元のマッピン
グメモリを、Ｍｘ，Ｍｙ，Ｍｚで指定する３次元マッピ
ングメモリに応用した場合のピクセルデータ生成器１２
の左エッジ補間回路２１と、右エッジ補間回路２２と、
ピクセル補間回路２３を示した図である。２次元マッピ
ングメモリの場合のＸ，Ｙ，Ｚ，Ｍｘ，Ｍｙ，Ｖｋの補
間回路に加えて、仮想アドレスＭｚの補間回路６６が追
加されている。また図８は図１の仮想アドレス変換器１
３を３次元マッピングメモリに対応させたものであり、
図５の変換器にＭｚ用の仮想Ｚアドレス変換器７３が追
加されている。

【００５３】上記の様に構成された本実施例の動作につ
いて説明する。ここで、ディスプレイなどに表示する多
角形にマッピングするマッピングデータはマッピングメ
モリ１４に保持されている。実施例１で示したようにマ
イクロプロセッサ１１は表示する多角形とマッピングデ
ータのエッジを分離し、多角形の頂点座標に対応するマ
ッピングデータの端点を示すマッピングアドレスを仮想
マッピングアドレスに変換し、仮想マッピングアドレス
を元のマッピングアドレスに変換するための仮想マッピ
ング係数を算出する。マッピングアドレスを（Ｍｘ，Ｍ
ｙ，Ｍｚ）とし、仮想マッピングアドレス（ＶＭｘ，Ｖ
Ｍｙ，ＶＭｚ）をＶＭｘ＝Ｍｘ／Ｚ，ＶＭｙ＝Ｍｙ／
Ｚ，ＶＭｚ＝Ｍｚ／Ｚで定義する。また仮想マッピング
係数Ｖｋは、Ｖｋ＝１／Ｚとする。この仮想マッピング
アドレスをピクセルデータ生成器１２に設定する。ピク
セルデータ生成器の動作は実施例１で説明したものと同
様であり、ＶＭｚ用の補間回路６６は左エッジ補間回路
２１と右エッジ補間回路２２とピクセル補間回路２３の
ＶＭｘ，ＶＭｙ用の補間回路と同様な動作を行なう。ピ
クセルデータ生成器１２から出力されるＸ，Ｙ，Ｚはフ
レームメモリに出力され、ＶＭｘ，ＶＭｙ，ＶＭｚ，Ｖ
ｋは仮想アドレス変換器１３に出力される。仮想アドレ
ス変換器１３では、仮想Ｚアドレス変換器７３が、実施
例１の仮想Ｘアドレス変換器４１、仮想Ｙアドレス変換
器４２と同様にＭｚ＝ＶＭｘ／Ｖｋを演算することで実
際のマッピングアドレスを生成する。仮想アドレス変換
器から出力するＭｘ，Ｍｙ，Ｍｚは３次元マッピングデ
ータを保持するマッピングメモリ１４入力され、アドレ
スで示されるマッピングデータがフレームメモリに出力
される。

【００５４】これにより、ボリュームデータや３次元テ
クスチャデータを３次元マッピングデータに使用するこ
とで、３次元マッピングデータの任意の平面データを画
面に描画する多角形にマッピングすることが可能にな
る。

【００５５】実施例３．この発明の第３の実施例につい
て、図９に基づいて説明する。図９は図１のマッピング
メモリ１４を取り除いたシェーディング装置である。マ
イクロプロセッサ１１は表示する多角形のエッジを左右
に分離し、多角形の頂点座標の色データを仮想色データ
に変換し、仮想色データを元の色データに変換するため
の仮想色係数を算出する。色データを（Ｒ，Ｇ，Ｂ）と
し、仮想色データ（ＶＲ，ＶＧ，ＶＢ）をＶＲ＝Ｒ／
Ｚ，ＶＧ＝Ｇ／Ｚ，ＶＢ＝Ｂ／Ｚで定義する。また、仮
想色係数Ｖｋは仮想マッピング係数と同様にＶｋ＝１／
Ｚで定義し、この仮想色データおよび仮想色係数をピク
セルデータ生成器１２に設定する。この時、実施例２で
示した図７のＶＭｘ補間回路にＲデータを、ＶＭｙ補間
回路にＧデータを、ＶＭｚ補間回路にＢデータを設定
し、さらにＶｋ補間回路に仮想色係数を設定し、実施例
１で説明した補間回路と同様の動作を行なう。ピクセル
データ生成器１２から出力されるＸ，Ｙ，Ｚはフレーム
メモリに出力され、ＶＲ，ＶＧ，ＶＢ，Ｖｋは仮想アド
レス変換器１３に出力される。仮想アドレス変換器１３
では、実施例２で示したように、Ｒ＝ＶＲ／Ｖｋ，Ｇ＝
ＶＧ／Ｖｋ，Ｂ＝ＶＢ／Ｖｋを計算し、色データに変換
した後フレームメモリに出力する。

【００５６】これにより、シェーディングにおいても、
描画多角形内の色変化に透視効果を施すことができ、よ
りリアルな描画が可能になる。

【００５７】

【発明の効果】この発明は、以上説明したようにして構
成されているので下記のような効果を奏する。マッピン
グデータのアドレスを一旦仮想マッピングアドレスに変
換して線形補間を施した後に、仮想係数に基づいて描画
のための実アドレスに変換するようにしたので、多角形
内部に張り付けられるマッピングデータに対しても透視
変換が施され遠近感を出すことができる。

【００５８】また、マッピングデータを３次元パラメー
タで指定するようにしたので、３次元マッピングデータ
の任意の平面データをマッピングデータとして使用する
ことが可能となる。

【００５９】さらに、シェーディング処理に対しても頂
点のみの透視変換だけではなく、マッピングデータが張
り付けられる多角形内全体において透視変換された色付
けを可能としたのでリアリティに富んだ色合いをつくり
出すことができるという効果がある。

【図面の簡単な説明】

【図１】この発明の実施例を示すマッピング装置の構
成図である。

【図２】この発明の実施例を示すマッピング装置のピ
クセル生成器の構成図である。

【図３】この発明の実施例を示すマッピング装置のエ
ッジ補間回路とピクセル補間回路の構成図である。

【図４】この発明の実施例を示すマッピング装置の補
間回路の構成図である。

【図５】この発明の実施例を示すマッピング装置の仮
想アドレス変換器の構成図である。

【図６】マッピングを示した図。

【図７】この発明の他の実施例を示す３次元マッピン
グメモリ対応のマッピング装置の補間回路の構成図であ
る。

【図８】この発明の他の実施例を示す３次元マッピン
グメモリ対応のマッピング装置の仮想アドレス変換器の
構成図である。

【図９】この発明の他の実施例を示すシェーディング
マッピング装置の構成図である。

【図１０】この発明の実施例を示すマッピング装置の
透視変換効果の導出を示す図である。

【図１１】従来のマッピング装置の一つであるテクス
チャマッピング装置の構成図である。

【図１２】従来のマッピング装置のエッジ補間回路と
ピクセル補間回路の構成図である。

【図１３】この発明と従来のマッピング装置でのエッ
ジの分割を示す図である。

【図１４】従来の遠近感を施す表示装置の構成図。

【図１５】従来の遠近感を施す表示装置による描画
図。

【符号の説明】

１１プロセッサ１２ピクセルデータ生成器１３仮想アドレス変換器１４マッピングメモリ２１左エッヂ補間回路２２右エッヂ補間回路２３ピクセル補間回路３１、３２、３３、３４、３５、３６補間回路６１、６２、６３、６４、６５、６６、６７補間回路４１始点レジスタ４２補間レジスタ４３保持レジスタ４４加算器５１、５２、７３除算器

Claims

【特許請求の範囲】

【請求項１】描画する多角形のエッジを左エッジと右
エッジに分割し、前記左右のエッジを２次元マッピング
データのエッジに対応させ、該マッピングデータを左エ
ッジと右エッジに分割し、マッピングデータ左エッジと
マッピングデータ右エッジのそれぞれの端点における仮
想マッピングアドレスと仮想マッピング係数を算出する
計算手段と、描画する多角形の内部および辺上におけるピクセルの座
標データと仮想マッピングアドレスと仮想マッピング係
数を生成するピクセルデータ生成手段と、前記ピクセルデータ生成手段から出力される仮想マッピ
ングアドレスと仮想マッピング係数からマッピングアド
レスを算出する仮想アドレス変換手段と、前記マッピングデータを保持し、前記仮想アドレス変換
手段が出力するマッピングアドレスに基づいてマッピン
グデータが出力されるマッピングメモリと、を備えたこ
とを特徴とするマッピング装置。
【請求項２】前記仮想マッピングアドレスはマッピン
グアドレスをＺ座標値で除算した値で定義し、仮想マッ
ピング係数をＺ座標値の逆数で定義し、前記ピクセルデータ生成手段は仮想マッピングアドレス
と仮想マッピング係数を補間する回路を備え、前記仮想アドレス変換手段は前記仮想マッピングアドレ
スを仮想マッピング係数で除算することで仮想マッピン
グアドレスからマッピングアドレスに変換するようにし
たことを特徴とする請求項第１項記載のマッピング装
置。
【請求項３】前記マッピングメモリは３次元アドレス
によって指定されるマッピングデータを保持し、前記ピクセルデータ生成手段は３次元仮想マッピングア
ドレスと、仮想マッピング係数の補間回路を備え、前記仮想アドレス変換手段は３次元仮想マッピングアド
レスと、仮想マッピング係数からマッピングアドレスを
算出するようにしたことを特徴とする請求項第１項また
は第２項記載のマッピング装置。
【請求項４】描画する多角形のエッジを左エッジと右
エッジに分割し、前記左右のエッジのそれぞれの端点に
おける仮想カラー値と仮想カラー係数を算出する計算手
段と、描画する多角形の内部および辺上におけるピクセルの座
標データと仮想カラー値と仮想カラー係数を生成するピ
クセルデータ生成手段と、前記ピクセルデータ生成手段から出力される仮想カラー
値と仮想カラー係数からカラー値を算出する仮想カラー
変換手段とを備え、前記仮想カラー値はカラー値をＺ座標値で除算した値で
定義し、仮想カラー係数をＺ座標値の逆数で定義し、前
記ピクセルデータ生成手段は仮想カラー値と仮想カラー
係数を補間する回路を有し、前記仮想カラー変換手段は
前記仮想カラー値を仮想カラー係数で除算することで仮
想カラー値からカラー値へ変換するようにしたことを特
徴とするマッピング装置。
【請求項５】マッピングデータを描画図形にマッピン
グする際に、描画図形の頂点に対応するマッピングアド
レスをその頂点のＺ座標値で除算して仮想マッピングア
ドレスを算出し、Ｚ座標値の逆数を仮想マッピング係数
＝１／Ｚとすることで、マッピングアドレスから仮想マ
ッピングアドレスと仮想マッピング係数を生成する第１
の工程と、描画図形のエッジに沿って仮想マッピングアドレスと仮
想マッピング係数を線形補間する第２の工程と、左右エッジ間のスキャンラインに沿って仮想マッピング
アドレスと仮想マッピング係数を線形補間する第３の工
程と、ピクセルの仮想マッピングアドレスを仮想マッピング係
数で除算してマッピングアドレスを算出する第４の工程
と、マッピングアドレスが示すマッピングメモリから描画デ
ータを読み出し表示する第５の工程とを有することを特
徴とするマッピング装置。