JPH08123565A - 温度に対して安定な電流源 - Google Patents
温度に対して安定な電流源Info
- Publication number
- JPH08123565A JPH08123565A JP7170389A JP17038995A JPH08123565A JP H08123565 A JPH08123565 A JP H08123565A JP 7170389 A JP7170389 A JP 7170389A JP 17038995 A JP17038995 A JP 17038995A JP H08123565 A JPH08123565 A JP H08123565A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transistors
- gate
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ＭＯＳ技術を用いた電流源は、トランジスタ
のキャリア移動度と閾値とから回路の電流は温度によっ
て大きく変化するので回路を複雑化し、その電力消費を
増加させるので、簡単かつ効果的な解決方法を提案す
る。 【構成】 電流に、温度の影響を受けにくい性質を持た
せるために、電流ミラーによって給電される第１のＭＯ
Ｓトランジスタと第２のＭＯＳトランジスタが、そのソ
ースをグランドに接続されており、第１のトランジスタ
のドレインとゲートが抵抗を介して第２のトランジスタ
のゲートに接続されている。トランジスタの寸法比の商
は電流ミラーの係数に等しく、第２のトランジスタの閾
値が第１のトランジスタの閾値よりも高くなるように、
それぞれのトランジスタはドープされている。特に、Ｅ
ＥＰＲＯＭセルをプログラミングするためのランプ信号
発生器に適用される。
のキャリア移動度と閾値とから回路の電流は温度によっ
て大きく変化するので回路を複雑化し、その電力消費を
増加させるので、簡単かつ効果的な解決方法を提案す
る。 【構成】 電流に、温度の影響を受けにくい性質を持た
せるために、電流ミラーによって給電される第１のＭＯ
Ｓトランジスタと第２のＭＯＳトランジスタが、そのソ
ースをグランドに接続されており、第１のトランジスタ
のドレインとゲートが抵抗を介して第２のトランジスタ
のゲートに接続されている。トランジスタの寸法比の商
は電流ミラーの係数に等しく、第２のトランジスタの閾
値が第１のトランジスタの閾値よりも高くなるように、
それぞれのトランジスタはドープされている。特に、Ｅ
ＥＰＲＯＭセルをプログラミングするためのランプ信号
発生器に適用される。
Description
【０００１】
【産業上の利用分野】本発明は、電流源を構成するよう
に絶縁ゲート電界効果トランジスタを用いる電子回路の
分野に関するものである。このような回路は、いわゆる
ＭＯＳ技術を用いており、一般に、集積回路の形態をと
るか、または集積回路の一部となる。より特定するなら
ば、本発明は、温度変化に対してある程度の免疫性を示
すように構成されたこの種の電流源に関するものであ
る。
に絶縁ゲート電界効果トランジスタを用いる電子回路の
分野に関するものである。このような回路は、いわゆる
ＭＯＳ技術を用いており、一般に、集積回路の形態をと
るか、または集積回路の一部となる。より特定するなら
ば、本発明は、温度変化に対してある程度の免疫性を示
すように構成されたこの種の電流源に関するものであ
る。
【０００２】
【従来の技術】一般に、電流源は、電子工学において多
くの用途に使用される。それらは、特に、較正したラン
プ信号発生器を作製するために使用される。そのために
は、電流源は、コンデンサに充電し、このコンデンサの
電圧がランプ信号を与える。ランプ信号発生器は、例え
ば、ＥＥＰＲＯＭを構成するメモリセルのプログラムま
たは消去を実行するために使用される。
くの用途に使用される。それらは、特に、較正したラン
プ信号発生器を作製するために使用される。そのために
は、電流源は、コンデンサに充電し、このコンデンサの
電圧がランプ信号を与える。ランプ信号発生器は、例え
ば、ＥＥＰＲＯＭを構成するメモリセルのプログラムま
たは消去を実行するために使用される。
【０００３】電流源を構成するＭＯＳ技術を用いた周知
の回路は、それぞれｐチャネルＭＯＳ（ＰＭＯＳ）トラ
ンジスタとｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタ
を用いた２つの電流ミラーを使用するというものであ
り、それらＮＭＯＳトランジスタは異なる閾値を有する
（図１参照）。この回路のアームを流れる電流は、ほ
ぼ、ＮＭＯＳトランジスタのキャリア移動度(carrier m
obility)とそれらの閾値の差の二乗とにそれぞれほぼ比
例することが示される。その結果、電流は温度に大きく
左右されることになる。なぜならば、キャリア移動度と
閾値の差の二乗とは、温度によって非常に大きく変化す
るからである。電子回路の温度に対する安定化の問題
は、一般的にいうならば、それ自体周知であり、通常
は、回路をより複雑なものにして、その電力消費を増加
させる結果となる。
の回路は、それぞれｐチャネルＭＯＳ（ＰＭＯＳ）トラ
ンジスタとｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタ
を用いた２つの電流ミラーを使用するというものであ
り、それらＮＭＯＳトランジスタは異なる閾値を有する
（図１参照）。この回路のアームを流れる電流は、ほ
ぼ、ＮＭＯＳトランジスタのキャリア移動度(carrier m
obility)とそれらの閾値の差の二乗とにそれぞれほぼ比
例することが示される。その結果、電流は温度に大きく
左右されることになる。なぜならば、キャリア移動度と
閾値の差の二乗とは、温度によって非常に大きく変化す
るからである。電子回路の温度に対する安定化の問題
は、一般的にいうならば、それ自体周知であり、通常
は、回路をより複雑なものにして、その電力消費を増加
させる結果となる。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
は、電流源の場合の上記問題に対する簡単かつ効果的な
解決方法を提案することにある。
は、電流源の場合の上記問題に対する簡単かつ効果的な
解決方法を提案することにある。
【０００５】
【課題を解決するための手段】そのため、本発明は、所
定の比で第２の電流に比例する第１の電流を与えるよう
に構成された電流ミラーと、第１の絶縁ゲート電界効果
トランジスタおよび第２の絶縁ゲート電界効果トランジ
スタとを有し、上記第１及び第２のトランジスタのソー
スが第１の電位に接続されており、第１のトランジスタ
のドレインとゲートが抵抗を介して第２のトランジスタ
のゲートに接続されており、上記第２の電流が上記第２
のトランジスタのチャネルに直接流れ、上記第１の電流
が上記抵抗を介して上記第１のトランジスタのチャネル
に流れ、上記第２のトランジスタの導通閾値が上記第１
のトランジスタの導通閾値よりも高くなるように、上記
第１および第２のトランジスタがドープされており、ト
ランジスタの寸法比を、そのゲートの幅とゲートの長さ
との比と定義するとき、第１のトランジスタの寸法比が
上記所定の比で第２のトランジスタの寸法比に比例する
ように、上記第１および第２のトランジスタの寸法が決
定されていることを特徴とする電流源を提案する。
定の比で第２の電流に比例する第１の電流を与えるよう
に構成された電流ミラーと、第１の絶縁ゲート電界効果
トランジスタおよび第２の絶縁ゲート電界効果トランジ
スタとを有し、上記第１及び第２のトランジスタのソー
スが第１の電位に接続されており、第１のトランジスタ
のドレインとゲートが抵抗を介して第２のトランジスタ
のゲートに接続されており、上記第２の電流が上記第２
のトランジスタのチャネルに直接流れ、上記第１の電流
が上記抵抗を介して上記第１のトランジスタのチャネル
に流れ、上記第２のトランジスタの導通閾値が上記第１
のトランジスタの導通閾値よりも高くなるように、上記
第１および第２のトランジスタがドープされており、ト
ランジスタの寸法比を、そのゲートの幅とゲートの長さ
との比と定義するとき、第１のトランジスタの寸法比が
上記所定の比で第２のトランジスタの寸法比に比例する
ように、上記第１および第２のトランジスタの寸法が決
定されていることを特徴とする電流源を提案する。
【０００６】
【作用】かかる構成により、抵抗の両端間に、第１のト
ランジスタと第２のトランジスタの閾値の差に等しい電
位差を生じるという効果が生じる。従って、電流はこの
差に比例して、もはやその二乗には比例しない。さら
に、閾値の差はほとんど温度差に依存しない。その結
果、電流もまた温度変化にほとんど依存しない。さら
に、計算の結果、閾値の差が絶対温度にほぼ比例するこ
とが示されている。さらに、低濃度のドーピングの拡散
によって作製された抵抗の抵抗もまた絶対温度に比例す
ることが知られている。従って、集積回路の形態をとる
具体例において特に有利である本発明のもう一つの特徴
によれば、抵抗は、抵抗の値が温度の関数として直線的
に変化するのに十分な低濃度のドーピングによって集積
回路の基板に不純物を拡散または注入して作製される。
ランジスタと第２のトランジスタの閾値の差に等しい電
位差を生じるという効果が生じる。従って、電流はこの
差に比例して、もはやその二乗には比例しない。さら
に、閾値の差はほとんど温度差に依存しない。その結
果、電流もまた温度変化にほとんど依存しない。さら
に、計算の結果、閾値の差が絶対温度にほぼ比例するこ
とが示されている。さらに、低濃度のドーピングの拡散
によって作製された抵抗の抵抗もまた絶対温度に比例す
ることが知られている。従って、集積回路の形態をとる
具体例において特に有利である本発明のもう一つの特徴
によれば、抵抗は、抵抗の値が温度の関数として直線的
に変化するのに十分な低濃度のドーピングによって集積
回路の基板に不純物を拡散または注入して作製される。
【０００７】しかしながら、低濃度のドーピングによる
拡散抵抗を選択しても、非常に高い値を有する小型の抵
抗を得ることはできない。これは、内部に流れる電流が
必要な程度まで低くなり得ないことを意味している。従
って、この制約を補うために、第１の電流と第２の電流
の比を１より大きく設定するのが有利である。
拡散抵抗を選択しても、非常に高い値を有する小型の抵
抗を得ることはできない。これは、内部に流れる電流が
必要な程度まで低くなり得ないことを意味している。従
って、この制約を補うために、第１の電流と第２の電流
の比を１より大きく設定するのが有利である。
【０００８】本発明の１つの具体例によれば、上記第１
と第２のトランジスタがｎチャネルＭＯＳトランジスタ
で、上記電流ミラーが第３および第４のｐチャネルＭＯ
Ｓトランジスタによって形成されており、この第３およ
び第４のｐチャネルＭＯＳトランジスタのゲートは互い
に接続されていて、それらのソースは上記第１の電位よ
りも高い第２の電位に接続されており、上記第３のトラ
ンジスタはダイオードの形に接続されており、上記第３
および第４のトランジスタはそれぞれ上記第１の電流と
第２の電流を上記所定の比で与えるように構成されてい
る。
と第２のトランジスタがｎチャネルＭＯＳトランジスタ
で、上記電流ミラーが第３および第４のｐチャネルＭＯ
Ｓトランジスタによって形成されており、この第３およ
び第４のｐチャネルＭＯＳトランジスタのゲートは互い
に接続されていて、それらのソースは上記第１の電位よ
りも高い第２の電位に接続されており、上記第３のトラ
ンジスタはダイオードの形に接続されており、上記第３
および第４のトランジスタはそれぞれ上記第１の電流と
第２の電流を上記所定の比で与えるように構成されてい
る。
【０００９】本発明の別の特徴によれば、上記第３のト
ランジスタの寸法比は、上記所定の比で第４のトランジ
スタの寸法比に比例するように選択される。上記回路
に、電源電圧の変動に対するある程度の許容範囲を与え
るために、本発明ではさらに、上記電流ミラーが、上記
抵抗の抵抗値に比べてかなりのダイナミック抵抗を示す
構成要素を有し、上記構成要素が第３のトランジスタの
ドレインと第２のトランジスタのゲートとの間に接続さ
れている。
ランジスタの寸法比は、上記所定の比で第４のトランジ
スタの寸法比に比例するように選択される。上記回路
に、電源電圧の変動に対するある程度の許容範囲を与え
るために、本発明ではさらに、上記電流ミラーが、上記
抵抗の抵抗値に比べてかなりのダイナミック抵抗を示す
構成要素を有し、上記構成要素が第３のトランジスタの
ドレインと第２のトランジスタのゲートとの間に接続さ
れている。
【００１０】特に有利な具体例によれば、上記構成要素
は、ドレインが上記第３のトランジスタのドレインに接
続され、ソースが第２のトランジスタのゲートに接続さ
れ、ゲートが第２のトランジスタのドレインに接続され
た第５のｎチャネルＭＯＳトランジスタである。電源電
圧の変動を吸収する機能の他に、上記のように接続され
た第５のトランジスタは、電源電圧に関係なく第２のト
ランジスタの飽和状態を確保するという有利な特性を有
する。以下、図面を参照して行う説明によって、本発明
のその他の特徴、具体例および利点が明らかとなろう。
は、ドレインが上記第３のトランジスタのドレインに接
続され、ソースが第２のトランジスタのゲートに接続さ
れ、ゲートが第２のトランジスタのドレインに接続され
た第５のｎチャネルＭＯＳトランジスタである。電源電
圧の変動を吸収する機能の他に、上記のように接続され
た第５のトランジスタは、電源電圧に関係なく第２のト
ランジスタの飽和状態を確保するという有利な特性を有
する。以下、図面を参照して行う説明によって、本発明
のその他の特徴、具体例および利点が明らかとなろう。
【００１１】
【実施例】図１は周知の電流源の回路を示す。この電流
源は、２つのｐチャネルＭＯＳトランジスタＰＭ０およ
びＰＭ１で形成される電流ミラー１を具備しており、そ
れら。ｐＭＯＳトランジスタＰＭ０およびＰＭ１はそれ
ぞれ、ｎチャネルＭＯＳトランジスタであるＮＭ０とＮ
Ｍ１に電流Ｊ0 およびＪ1 を与え、ｎＭＯＳトランジス
タＮＭ０とＮＭ１のソースは共通の電位Ｖssに接続され
ており、この電位Ｖssは例えば回路のグランドでもよ
く、ｎＭＯＳトランジスタＮＭ０とＮＭ１のゲートは互
いに接続されている。ｎＭＯＳトランジスタの内の一方
のトランジスタＮＭ１はダイオードの形に接続されてお
り、且つ、第２のトランジスタＮＭ０よりも高い閾値を
有するようにドープされている。トランジスタＮＭ０
は、例えばネイティブなトランジスタ、つまりチャンネ
ルが基板と同じくｐ型ドープされた閾値約0.2 Ｖのトラ
ンジスタであって、一方トランジスタＮＭ１は、閾値が
約0.8 Ｖとなるように基板にボロン注入することによっ
てエンハンスメントされている。負荷Ｚに一定の電流を
供給するために、ソースが電位Ｖssに接続されてゲート
がトランジスタＮＭ１のドレインに接続された第４のト
ランジスタＮＭ２によって第２の電流ミラーを形成する
ことができる。負荷Ｚは、トランジスタＮＭ２とＶssよ
りも高い電位Ｖddとの間に配置される。
源は、２つのｐチャネルＭＯＳトランジスタＰＭ０およ
びＰＭ１で形成される電流ミラー１を具備しており、そ
れら。ｐＭＯＳトランジスタＰＭ０およびＰＭ１はそれ
ぞれ、ｎチャネルＭＯＳトランジスタであるＮＭ０とＮ
Ｍ１に電流Ｊ0 およびＪ1 を与え、ｎＭＯＳトランジス
タＮＭ０とＮＭ１のソースは共通の電位Ｖssに接続され
ており、この電位Ｖssは例えば回路のグランドでもよ
く、ｎＭＯＳトランジスタＮＭ０とＮＭ１のゲートは互
いに接続されている。ｎＭＯＳトランジスタの内の一方
のトランジスタＮＭ１はダイオードの形に接続されてお
り、且つ、第２のトランジスタＮＭ０よりも高い閾値を
有するようにドープされている。トランジスタＮＭ０
は、例えばネイティブなトランジスタ、つまりチャンネ
ルが基板と同じくｐ型ドープされた閾値約0.2 Ｖのトラ
ンジスタであって、一方トランジスタＮＭ１は、閾値が
約0.8 Ｖとなるように基板にボロン注入することによっ
てエンハンスメントされている。負荷Ｚに一定の電流を
供給するために、ソースが電位Ｖssに接続されてゲート
がトランジスタＮＭ１のドレインに接続された第４のト
ランジスタＮＭ２によって第２の電流ミラーを形成する
ことができる。負荷Ｚは、トランジスタＮＭ２とＶssよ
りも高い電位Ｖddとの間に配置される。
【００１２】回路のトランジスタは全て飽和モードで動
作するようにバイアスされている。トランジスタＰＭ０
とＰＭ１の寸法比が、それぞれこれらのトランジスタを
流れる電流Ｊ0 とＪ1 の比β＝Ｊ0 ／Ｊ1 を決定する。
同様に、第２の電流ミラーのトランジスタＮＭ１とＮＭ
２の寸法比がＪ1 ／Ｊ2 の比を決定する（ここでＪ2は
負荷Ｚ内を流れる電流である）。初期の近似として： Ｊ1 ＝ｋ（ＶT1−ＶT0）2 と示すことができ、ここで、ＶT0およびＶT1はそれぞれ
トランジスタＮＭ０とＮＭ１の閾値であって、ｋが回路
のトランジスタのキャリア移動度の値に依存する係数で
ある。これらのキャリア移動度の値および（ＶT1−
ＶT0）2 の項は、温度に大きく依存し、それより生じる
電流もまた大きく左右される。
作するようにバイアスされている。トランジスタＰＭ０
とＰＭ１の寸法比が、それぞれこれらのトランジスタを
流れる電流Ｊ0 とＪ1 の比β＝Ｊ0 ／Ｊ1 を決定する。
同様に、第２の電流ミラーのトランジスタＮＭ１とＮＭ
２の寸法比がＪ1 ／Ｊ2 の比を決定する（ここでＪ2は
負荷Ｚ内を流れる電流である）。初期の近似として： Ｊ1 ＝ｋ（ＶT1−ＶT0）2 と示すことができ、ここで、ＶT0およびＶT1はそれぞれ
トランジスタＮＭ０とＮＭ１の閾値であって、ｋが回路
のトランジスタのキャリア移動度の値に依存する係数で
ある。これらのキャリア移動度の値および（ＶT1−
ＶT0）2 の項は、温度に大きく依存し、それより生じる
電流もまた大きく左右される。
【００１３】図２は本発明の電流源の回路図である。こ
の電源は、Ｉ0 ＝βＩ1 という関係に従って電流Ｉ0 と
Ｉ1 を与える（比の値がβである）電流ミラーを有す
る。電流Ｉ1 はｎチャネルＭＯＳトランジスタＮ１のド
レインｄに給電し、このトランジスタＮ１のソースは電
位Ｖssに接続されている。電流Ｉ0 は抵抗Ｒを介しても
う１つのｎチャネルＭＯＳトランジスタＮ０のドレイン
ａに給電する。トランジスタＮ０はダイオードの形に接
続されており、従って、そのゲートはそのドレインａに
接続されている。トランジスタＮ１のゲートは、電流ミ
ラー１と抵抗Ｒとの接続点ｂに接続されている。図１の
回路の場合と同様に、もう１つのｎチャネルＭＯＳトラ
ンジスタＮ３に負荷Ｚが接続されており、このトランジ
スタＮ３のゲートは、トランジスタＮ０のドレインａに
接続されて電流ミラーを構成している。
の電源は、Ｉ0 ＝βＩ1 という関係に従って電流Ｉ0 と
Ｉ1 を与える（比の値がβである）電流ミラーを有す
る。電流Ｉ1 はｎチャネルＭＯＳトランジスタＮ１のド
レインｄに給電し、このトランジスタＮ１のソースは電
位Ｖssに接続されている。電流Ｉ0 は抵抗Ｒを介しても
う１つのｎチャネルＭＯＳトランジスタＮ０のドレイン
ａに給電する。トランジスタＮ０はダイオードの形に接
続されており、従って、そのゲートはそのドレインａに
接続されている。トランジスタＮ１のゲートは、電流ミ
ラー１と抵抗Ｒとの接続点ｂに接続されている。図１の
回路の場合と同様に、もう１つのｎチャネルＭＯＳトラ
ンジスタＮ３に負荷Ｚが接続されており、このトランジ
スタＮ３のゲートは、トランジスタＮ０のドレインａに
接続されて電流ミラーを構成している。
【００１４】トランジスタＮ０とＮ１は、トランジスタ
Ｎ１の閾値ＶT1がトランジスタＮ０の閾値ＶT0よりも大
きくなるように、差を持たせるようにドープされてい
る。トランジスタＮ０は、例えば、ネイティブトランジ
スタであって、トランジスタＮ１はチャンネルに追加の
Ｐ型ドーピングを行うことによってエンハンスメントさ
れている。トランジスタＮ１が飽和モードでバイアスさ
れていると仮定すれば、初期の近似として： Ｉ0 ＝ｋ0 （Ｗ0 ／Ｌ0 ）（Ｖａ−ＶT0）2 Ｉ1 ＝ｋ1 （Ｗ1 ／Ｌ1 ）（Ｖｂ−ＶT1）2 と表記することができ、ここで、ｋ1 およびｋ2 は、電
子の移動度と、ゲートの単位面積あたりの容量とに依存
し、Ｗ0 ／Ｌ0 とＷ1 ／Ｌ1 はトランジスタＮ０とＮ１
のゲートの寸法比（幅と長さとの比）であり、ＶａとＶ
ｂはトランジスタＮ０とＮ１のゲート電位である。
Ｎ１の閾値ＶT1がトランジスタＮ０の閾値ＶT0よりも大
きくなるように、差を持たせるようにドープされてい
る。トランジスタＮ０は、例えば、ネイティブトランジ
スタであって、トランジスタＮ１はチャンネルに追加の
Ｐ型ドーピングを行うことによってエンハンスメントさ
れている。トランジスタＮ１が飽和モードでバイアスさ
れていると仮定すれば、初期の近似として： Ｉ0 ＝ｋ0 （Ｗ0 ／Ｌ0 ）（Ｖａ−ＶT0）2 Ｉ1 ＝ｋ1 （Ｗ1 ／Ｌ1 ）（Ｖｂ−ＶT1）2 と表記することができ、ここで、ｋ1 およびｋ2 は、電
子の移動度と、ゲートの単位面積あたりの容量とに依存
し、Ｗ0 ／Ｌ0 とＷ1 ／Ｌ1 はトランジスタＮ０とＮ１
のゲートの寸法比（幅と長さとの比）であり、ＶａとＶ
ｂはトランジスタＮ０とＮ１のゲート電位である。
【００１５】ｋ1 とｋ2 は事実上ドーピングとは無関係
であるので、ｋ1 ＝ｋ2 が得られる。さらに、Ｉ0 ＝β
Ｉ1 であるので、トランジスタＮ０とＮ１の寸法が、 Ｗ0 ／Ｌ0 ＝β（Ｗ1 ／Ｌ1 ） となるように決定されるならば、そこから Ｖｂ−Ｖａ＝ＶT1−ＶT0＝Ｒ・Ｉ0 が導かれる。
であるので、ｋ1 ＝ｋ2 が得られる。さらに、Ｉ0 ＝β
Ｉ1 であるので、トランジスタＮ０とＮ１の寸法が、 Ｗ0 ／Ｌ0 ＝β（Ｗ1 ／Ｌ1 ） となるように決定されるならば、そこから Ｖｂ−Ｖａ＝ＶT1−ＶT0＝Ｒ・Ｉ0 が導かれる。
【００１６】つまり、抵抗Ｒの両端間の電圧は、トラン
ジスタＮ１とＮ０の閾値ＶT1とＶT0の差に等しい。従っ
て、電流Ｉ0 はこの差と抵抗Ｒの値に依存するが、キャ
リア移動度にはもはや依存しない。温度変化に対する電
流の依存度を評価するためには、ある特定の場合におけ
る閾値ＶT1とＶT0およびそれらの差を計算することが必
要である。ＮＭＯＳトランジスタの閾値ＶT は以下の
式： ＶT ＝（２ＫＴ／ａ）ｌｎ（Ｎ／Ｎｉ）＋［４εＮＫＴ
・ｌｎ（Ｎ／Ｎｉ］1/2 （１／Ｃｏｘ） によって与えられる。ここで： Ｋ＝プランク定数 Ｔ＝絶対温度 ｑ＝電子の電荷 ｌｎ＝自然対数 Ｎｉ＝真性半導体のキャリア数 Ｎ＝基板のキャリア数 ε＝シリコンの誘電率 Ｃｏｘ＝単位面積あたりのゲート容量である。
ジスタＮ１とＮ０の閾値ＶT1とＶT0の差に等しい。従っ
て、電流Ｉ0 はこの差と抵抗Ｒの値に依存するが、キャ
リア移動度にはもはや依存しない。温度変化に対する電
流の依存度を評価するためには、ある特定の場合におけ
る閾値ＶT1とＶT0およびそれらの差を計算することが必
要である。ＮＭＯＳトランジスタの閾値ＶT は以下の
式： ＶT ＝（２ＫＴ／ａ）ｌｎ（Ｎ／Ｎｉ）＋［４εＮＫＴ
・ｌｎ（Ｎ／Ｎｉ］1/2 （１／Ｃｏｘ） によって与えられる。ここで： Ｋ＝プランク定数 Ｔ＝絶対温度 ｑ＝電子の電荷 ｌｎ＝自然対数 Ｎｉ＝真性半導体のキャリア数 Ｎ＝基板のキャリア数 ε＝シリコンの誘電率 Ｃｏｘ＝単位面積あたりのゲート容量である。
【００１７】トランジスタＮ１についてはＮ＝Ｎｅで、
トランジスタＮ０についてはＮ＝Ｎｎａｔであれば、そ
こから ＶT1−ＶT0＝ＡＴ＋ＢＴ１1/2 が導かれ、ここで： Ａ＝（２Ｋ／ｑ）ｌｎ（Ｎｅ／Ｎｎａｔ） Ｂ＝（４εＫ）1/2 ［［Ｎｅ・ｌｎ（Ｎｅ／Ｎｉ）］
1/2 −［Ｎｎａｔ・ｌｎ（Ｎｎａｔ／Ｎｉ）］1/2 ］
（１／Ｃｏｘ） である。
トランジスタＮ０についてはＮ＝Ｎｎａｔであれば、そ
こから ＶT1−ＶT0＝ＡＴ＋ＢＴ１1/2 が導かれ、ここで： Ａ＝（２Ｋ／ｑ）ｌｎ（Ｎｅ／Ｎｎａｔ） Ｂ＝（４εＫ）1/2 ［［Ｎｅ・ｌｎ（Ｎｅ／Ｎｉ）］
1/2 −［Ｎｎａｔ・ｌｎ（Ｎｎａｔ／Ｎｉ）］1/2 ］
（１／Ｃｏｘ） である。
【００１８】標準的な技術を用いればそれぞれの値は以
下のようになり： Ｎｅ＝1023／ｍ3 Ｎｎａｔ＝1021／ｍ3 Ｎｉ＝1.45・1016／ｍ3 Ｃｏｘ＝ 2.7・10-3Ｆ／ｍ2 従って、以下のような値が得られる。 Ａ＝1.58・10-3Ｖ／Ｋ Ｂ＝ 2.8・10-17 Ｖ／（Ｋ）1/2 ＶT1−ＶT0は、事実上、絶対温度Ｔに比例して、その変
化にはほとんど影響されないことがわかる。
下のようになり： Ｎｅ＝1023／ｍ3 Ｎｎａｔ＝1021／ｍ3 Ｎｉ＝1.45・1016／ｍ3 Ｃｏｘ＝ 2.7・10-3Ｆ／ｍ2 従って、以下のような値が得られる。 Ａ＝1.58・10-3Ｖ／Ｋ Ｂ＝ 2.8・10-17 Ｖ／（Ｋ）1/2 ＶT1−ＶT0は、事実上、絶対温度Ｔに比例して、その変
化にはほとんど影響されないことがわかる。
【００１９】抵抗Ｒはポリシリコン製であってもよく、
従って温度と製造方法のパラメータの変化にほとんど依
存しないという特性を有する。しかしながら、これはか
なりの面積を必要とするという欠点を有する。もう１つ
の方法は、ｐ型基板にｎ型の不純物を拡散または注入す
ることによって得られる拡散抵抗を使用するというもの
である。低濃度のドーピングの場合、所定の温度範囲に
おいて、拡散抵抗の値は以下の関係式によって与えられ
る。 Ｒ＝（ｌＫ／ＳｑＮ・Ｄｎ）Ｔ ここで、ｌ＝抵抗の長さ Ｓ＝抵抗の断面積 Ｎ＝ドーピング量 Ｄｎ＝拡散係数である。 従って、抵抗Ｒの値は、事実上、絶対温度Ｔに比例する
ことがわかる。その端子間に現れる電圧自体が絶対温度
に比例するために、電流Ｉ0 は事実上温度に依存しな
い。
従って温度と製造方法のパラメータの変化にほとんど依
存しないという特性を有する。しかしながら、これはか
なりの面積を必要とするという欠点を有する。もう１つ
の方法は、ｐ型基板にｎ型の不純物を拡散または注入す
ることによって得られる拡散抵抗を使用するというもの
である。低濃度のドーピングの場合、所定の温度範囲に
おいて、拡散抵抗の値は以下の関係式によって与えられ
る。 Ｒ＝（ｌＫ／ＳｑＮ・Ｄｎ）Ｔ ここで、ｌ＝抵抗の長さ Ｓ＝抵抗の断面積 Ｎ＝ドーピング量 Ｄｎ＝拡散係数である。 従って、抵抗Ｒの値は、事実上、絶対温度Ｔに比例する
ことがわかる。その端子間に現れる電圧自体が絶対温度
に比例するために、電流Ｉ0 は事実上温度に依存しな
い。
【００２０】当然、この結果は、トランジスタＮ１が飽
和モードで動作するという条件で、かつトランジスタＮ
０が導通状態であるならば、有効である。これは、電源
電位Ｖddがこれらのトランジスタの閾値に対して十分に
高く、電流ミラー１のスタティックインピーダンスがあ
まり高くない場合は常にあてはまる。図３の回路は、電
流ミラー１について考えられる特に単純な具体例を示し
た詳細図である。電流ミラー１は２つのｐチャネルＭＯ
ＳトランジスタＰ０、Ｐ１で形成されており、これらト
ランジスタＰ０とＰ１のゲートは互いに接続されて、ソ
ースは、電位Ｖssよりも高い電源電位Ｖddに接続されて
いる。トランジスタＰ０は、そのドレインｃとそのゲー
トとが接続されて、ダイオードの形に接続されている。
和モードで動作するという条件で、かつトランジスタＮ
０が導通状態であるならば、有効である。これは、電源
電位Ｖddがこれらのトランジスタの閾値に対して十分に
高く、電流ミラー１のスタティックインピーダンスがあ
まり高くない場合は常にあてはまる。図３の回路は、電
流ミラー１について考えられる特に単純な具体例を示し
た詳細図である。電流ミラー１は２つのｐチャネルＭＯ
ＳトランジスタＰ０、Ｐ１で形成されており、これらト
ランジスタＰ０とＰ１のゲートは互いに接続されて、ソ
ースは、電位Ｖssよりも高い電源電位Ｖddに接続されて
いる。トランジスタＰ０は、そのドレインｃとそのゲー
トとが接続されて、ダイオードの形に接続されている。
【００２１】これらのトランジスタ内を流れる電流の比
Ｉ0 ／Ｉ1 は、それらの寸法比の商によって決定され
る。従って、以下のように β＝（Ｗ’0 ／Ｌ’0 ）／（Ｗ’1 ／Ｌ’1 ） となり、ここで：Ｗ’0 とＷ’1 はそれぞれトランジス
タＰ０とＰ１の実効ゲート幅であって、Ｌ’0 とＬ’1
はそれらの実効ゲート長である。βがトランジスタに印
加される電圧に依存しないようにするためには、ゲート
端の空乏領域が、ゲート長に対して無視できる程度のも
のであるのが望ましい。この条件は、ゲート長を約４μ
ｍ以上とすることによって満たされる。
Ｉ0 ／Ｉ1 は、それらの寸法比の商によって決定され
る。従って、以下のように β＝（Ｗ’0 ／Ｌ’0 ）／（Ｗ’1 ／Ｌ’1 ） となり、ここで：Ｗ’0 とＷ’1 はそれぞれトランジス
タＰ０とＰ１の実効ゲート幅であって、Ｌ’0 とＬ’1
はそれらの実効ゲート長である。βがトランジスタに印
加される電圧に依存しないようにするためには、ゲート
端の空乏領域が、ゲート長に対して無視できる程度のも
のであるのが望ましい。この条件は、ゲート長を約４μ
ｍ以上とすることによって満たされる。
【００２２】この結果は当然、電源電圧Ｖddが、トラン
ジスタＰ１が飽和モードで動作し、トランジスタＰ０の
端子における電圧が絶対値でその閾値電圧よりも大きく
なるために十分な電圧であるという条件においてのみ得
られるものである。回路が電源電圧の変化の影響を受け
にくくするために、第３のｎチャネルＭＯＳトランジス
タＮ２が備えられており、このトランジスタＮ２のドレ
インはトランジスタＰ０のドレインｃに接続されて、そ
のソースはトランジスタＮ１のゲートに接続され、その
ゲートはトランジスタＮ１のドレインに接続されてい
る。従ってそのように配置されたトランジスタＮ２は、
トランジスタＮ１を飽和モードで動作させるという効果
を有する。さらに、電源電位Ｖddがトランジスタのドレ
イン−ソース電流路の電圧降下に比べて十分に高いなら
ば、トランジスタＮ２とＮ１は飽和モードでバイアスさ
れる。その場合、飽和モードにあるトランジスタＮ２
が、かなりのダイナミックインピーダンスを有し、この
ダイナミックインピーダンスは電源電圧の変動を吸収す
る効果を有する。従って、回路は温度と電源電圧の両方
に対して安定である。
ジスタＰ１が飽和モードで動作し、トランジスタＰ０の
端子における電圧が絶対値でその閾値電圧よりも大きく
なるために十分な電圧であるという条件においてのみ得
られるものである。回路が電源電圧の変化の影響を受け
にくくするために、第３のｎチャネルＭＯＳトランジス
タＮ２が備えられており、このトランジスタＮ２のドレ
インはトランジスタＰ０のドレインｃに接続されて、そ
のソースはトランジスタＮ１のゲートに接続され、その
ゲートはトランジスタＮ１のドレインに接続されてい
る。従ってそのように配置されたトランジスタＮ２は、
トランジスタＮ１を飽和モードで動作させるという効果
を有する。さらに、電源電位Ｖddがトランジスタのドレ
イン−ソース電流路の電圧降下に比べて十分に高いなら
ば、トランジスタＮ２とＮ１は飽和モードでバイアスさ
れる。その場合、飽和モードにあるトランジスタＮ２
が、かなりのダイナミックインピーダンスを有し、この
ダイナミックインピーダンスは電源電圧の変動を吸収す
る効果を有する。従って、回路は温度と電源電圧の両方
に対して安定である。
【００２３】トランジスタＮ２に低濃度でドープされた
トランジスタ、例えばネイティブトランジスタを使用し
て、そのトランジスタの閾値電圧を低くし、飽和モード
でそれをバイアスすることを容易にするのが有利であ
る。実際には、全てのトランジスタの飽和の条件は、電
源電圧が、回路の各アームを構成するトランジスタの閾
値電圧の合計よりも大きくなければならないということ
である。さらに、トランジスタＰ０、Ｐ１およびＮ２
は、低い電源電圧値で効果的な動作を可能にするため
に、スタティックインピーダンスができるだけ低くなる
ような寸法とするのが好ましい。
トランジスタ、例えばネイティブトランジスタを使用し
て、そのトランジスタの閾値電圧を低くし、飽和モード
でそれをバイアスすることを容易にするのが有利であ
る。実際には、全てのトランジスタの飽和の条件は、電
源電圧が、回路の各アームを構成するトランジスタの閾
値電圧の合計よりも大きくなければならないということ
である。さらに、トランジスタＰ０、Ｐ１およびＮ２
は、低い電源電圧値で効果的な動作を可能にするため
に、スタティックインピーダンスができるだけ低くなる
ような寸法とするのが好ましい。
【００２４】回路のパラメータの正確な設定は当然、所
望の用途によって決まる。しかしながら、小型で低濃度
のドーピングを受けた拡散抵抗を選択しても、電流Ｉ0
を非常に低くすることはできない（例えばＶT1＝0.8 ボ
ルトでＶT0＝0.2 ボルトの場合Ｒ＝20ｋΩに対して30μ
Ａの電流）ことに注意されたい。従って、βは、回路の
右側のアームの電力消費を抑えるために、１より大きく
（例えば10）するのが適切である。本発明は上記の特定
の具体例に限定されるものではない。当業者には各種の
変形が可能である。つまり、図４に示すように、トラン
ジスタＰ０の代わりにダイオードの形にトランジスタＰ
１を接続することが可能である。同様に図３の回路を、
図５に示すような双対回路(dual assembly) に変換する
ことができる。さらにトランジスタＮ２は、ダイナミッ
クインピーダンスの高い別のタイプの構成要素で置き換
えることができる。
望の用途によって決まる。しかしながら、小型で低濃度
のドーピングを受けた拡散抵抗を選択しても、電流Ｉ0
を非常に低くすることはできない（例えばＶT1＝0.8 ボ
ルトでＶT0＝0.2 ボルトの場合Ｒ＝20ｋΩに対して30μ
Ａの電流）ことに注意されたい。従って、βは、回路の
右側のアームの電力消費を抑えるために、１より大きく
（例えば10）するのが適切である。本発明は上記の特定
の具体例に限定されるものではない。当業者には各種の
変形が可能である。つまり、図４に示すように、トラン
ジスタＰ０の代わりにダイオードの形にトランジスタＰ
１を接続することが可能である。同様に図３の回路を、
図５に示すような双対回路(dual assembly) に変換する
ことができる。さらにトランジスタＮ２は、ダイナミッ
クインピーダンスの高い別のタイプの構成要素で置き換
えることができる。
【図１】 従来の技術による電流源を示す回路図。
【図２】 本発明による電流源を示す回路図。
【図３】 本発明の好ましい具体例を示す回路図。
【図４】 図３の変形例を示す回路図。
【図５】 図３に示した例の逆極性の回路を示す回路
図。
図。
１ 電流ミラー ＰＭ０、ＰＭ１、Ｐ０、Ｐ１ ｐチャネルＭＯＳトラン
ジスタ ＮＭ０、ＮＭ１、ＮＭ２、Ｎ０、Ｎ１、Ｎ２、Ｎ３ｎチ
ャネルＭＯＳトランジスタ Ｚ 負荷 Ｊ0 、Ｊ1 、Ｊ2 、Ｉ0 、Ｉ1 電流
ジスタ ＮＭ０、ＮＭ１、ＮＭ２、Ｎ０、Ｎ１、Ｎ２、Ｎ３ｎチ
ャネルＭＯＳトランジスタ Ｚ 負荷 Ｊ0 、Ｊ1 、Ｊ2 、Ｉ0 、Ｉ1 電流
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャン−ミシェル コキン フランス国 13010 マルセイユ アヴニ ュ ドゥ ラ ティモン 58ビス バティ マン セー
Claims (9)
- 【請求項１】 所定の比で第２の電流に比例する第１の
電流を与えるように構成された電流ミラーと、第１の絶
縁ゲート電界効果トランジスタおよび第２の絶縁ゲート
電界効果トランジスタとを有し、上記第１及び第２のト
ランジスタのソースが第１の電位に接続されており、第
１のトランジスタのドレインとゲートが抵抗を介して第
２のトランジスタのゲートに接続されており、 上記第２の電流が上記第２のトランジスタのチャネルに
直接流れ、 上記第１の電流が上記抵抗を介して上記第１のトランジ
スタのチャネルに流れ、 上記第２のトランジスタの導通閾値が上記第１のトラン
ジスタの導通閾値よりも高くなるように、上記第１およ
び第２のトランジスタがドープされており、 トランジスタの寸法比を、そのゲートの幅とゲートの長
さとの比と定義するとき、第１のトランジスタの寸法比
が上記所定の比で第２のトランジスタの寸法比に比例す
るように、上記第１および第２のトランジスタの寸法が
決定されていることを特徴とする電流源。 - 【請求項２】 上記抵抗の値が温度の関数として直線的
に変化するのに十分な低濃度のドーピングによって集積
回路の基板に不純物を拡散または注入することによっ
て、上記抵抗が作成されていることを特徴とする、集積
回路の一部を構成している請求項１に記載の電流源。 - 【請求項３】 上記比が１より大きいことを特徴とする
請求項２に記載の電流源。 - 【請求項４】 上記第１と第２のトランジスタがｎチャ
ネルＭＯＳトランジスタで、上記電流ミラーが第３およ
び第４のｐチャネルＭＯＳトランジスタによって形成さ
れており、この第３および第４のｐチャネルＭＯＳトラ
ンジスタのゲートが互いに接続されていて、それらのソ
ースが上記第１の電位よりも高い第２の電位に接続され
ており、上記第３のトランジスタがダイオードの形に接
続されており、上記第３および第４のトランジスタがそ
れぞれ上記第１の電流と第２の電流を上記所定の比で与
えるように構成されていることを特徴とする請求項１〜
３のいずれか一項に記載の電流源。 - 【請求項５】 上記第３のトランジスタの寸法比が、上
記所定の比で第４のトランジスタの寸法比に比例するこ
とを特徴とする請求項５に記載の電流源。 - 【請求項６】 上記電流ミラーが、上記抵抗の抵抗値に
比べてかなりのダイナミック抵抗を示す構成要素を有
し、上記構成要素が第３のトランジスタのドレインと第
２のトランジスタのゲートとの間に接続されていること
を特徴とする請求項４または５のいずれか一項に記載の
電流源。 - 【請求項７】 上記構成要素が、第５のｎチャネルＭＯ
Ｓトランジスタであり、上記第５のトランジスタのドレ
インは、上記第３のトランジスタのドレインに接続され
ており、上記第５のトランジスタのソースは、上記第２
のトランジスタのゲートに接続されており、上記第５の
トランジスタのゲートは、上記第２のトランジスタのド
レインに接続されていることを特徴とする請求項６に記
載の電流源。 - 【請求項８】 上記第５のトランジスタが、第２のトラ
ンジスタよりも低い閾値を有するように構成されている
ことを特徴とする請求項７に記載の電流源。 - 【請求項９】 上記第３および第４のトランジスタのゲ
ート長がそれぞれ、少なくとも４μｍであることを特徴
とする請求項４〜８のいずれか一項に記載の電流源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9407407 | 1994-06-13 | ||
| FR9407407A FR2721119B1 (fr) | 1994-06-13 | 1994-06-13 | Source de courant stable en température. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08123565A true JPH08123565A (ja) | 1996-05-17 |
| JP2684600B2 JP2684600B2 (ja) | 1997-12-03 |
Family
ID=9464311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7170389A Expired - Fee Related JP2684600B2 (ja) | 1994-06-13 | 1995-06-13 | 温度に対して安定な電流源 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5644216A (ja) |
| EP (1) | EP0687967B1 (ja) |
| JP (1) | JP2684600B2 (ja) |
| DE (1) | DE69501980T2 (ja) |
| FR (1) | FR2721119B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2744303B1 (fr) * | 1996-01-31 | 1998-03-27 | Sgs Thomson Microelectronics | Dispositif pour neutraliser un circuit electronique lors de sa mise sous tension ou sa mise hors tension |
| FR2744263B3 (fr) * | 1996-01-31 | 1998-03-27 | Sgs Thomson Microelectronics | Dispositif de reference de courant en circuit integre |
| FR2744262B1 (fr) * | 1996-01-31 | 1998-02-27 | Sgs Thomson Microelectronics | Dispositif de reference de courant en circuit integre |
| US5781188A (en) * | 1996-06-27 | 1998-07-14 | Softimage | Indicating activeness of clips and applying effects to clips and tracks in a timeline of a multimedia work |
| US5977813A (en) * | 1997-10-03 | 1999-11-02 | International Business Machines Corporation | Temperature monitor/compensation circuit for integrated circuits |
| US7211843B2 (en) * | 2002-04-04 | 2007-05-01 | Broadcom Corporation | System and method for programming a memory cell |
| GB0211564D0 (en) * | 2002-05-21 | 2002-06-26 | Tournaz Technology Ltd | Reference circuit |
| FR2891653A1 (fr) * | 2005-10-05 | 2007-04-06 | St Microelectronics Sa | Procede d'ecriture par bloc dans une memoire |
| US7821331B2 (en) * | 2006-10-23 | 2010-10-26 | Cypress Semiconductor Corporation | Reduction of temperature dependence of a reference voltage |
| US8085029B2 (en) | 2007-03-30 | 2011-12-27 | Linear Technology Corporation | Bandgap voltage and current reference |
| CN102681592A (zh) * | 2012-05-22 | 2012-09-19 | 华为技术有限公司 | 电压基准电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5249139B2 (ja) * | 1974-09-04 | 1977-12-15 | ||
| US4300091A (en) * | 1980-07-11 | 1981-11-10 | Rca Corporation | Current regulating circuitry |
| FR2494519A1 (fr) * | 1980-11-14 | 1982-05-21 | Efcis | Generateur de courant integre en technologie cmos |
| GB2186453A (en) * | 1986-02-07 | 1987-08-12 | Plessey Co Plc | Reference circuit |
| NL9001018A (nl) * | 1990-04-27 | 1991-11-18 | Philips Nv | Referentiegenerator. |
| JPH04111008A (ja) * | 1990-08-30 | 1992-04-13 | Oki Electric Ind Co Ltd | 定電流源回路 |
| NL9002392A (nl) * | 1990-11-02 | 1992-06-01 | Philips Nv | Bandgap-referentie-schakeling. |
| CA2066929C (en) * | 1991-08-09 | 1996-10-01 | Katsuji Kimura | Temperature sensor circuit and constant-current circuit |
-
1994
- 1994-06-13 FR FR9407407A patent/FR2721119B1/fr not_active Expired - Fee Related
-
1995
- 1995-05-31 US US08/454,926 patent/US5644216A/en not_active Expired - Lifetime
- 1995-06-12 DE DE69501980T patent/DE69501980T2/de not_active Expired - Fee Related
- 1995-06-12 EP EP95401363A patent/EP0687967B1/fr not_active Expired - Lifetime
- 1995-06-13 JP JP7170389A patent/JP2684600B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2721119B1 (fr) | 1996-07-19 |
| JP2684600B2 (ja) | 1997-12-03 |
| DE69501980T2 (de) | 1998-08-06 |
| EP0687967B1 (fr) | 1998-04-08 |
| DE69501980D1 (de) | 1998-05-14 |
| EP0687967A1 (fr) | 1995-12-20 |
| FR2721119A1 (fr) | 1995-12-15 |
| US5644216A (en) | 1997-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615009B2 (ja) | 電界効果トランジスタ電流源 | |
| US5859560A (en) | Temperature compensated bias generator | |
| US6437550B2 (en) | Voltage generating circuit and reference voltage source circuit employing field effect transistors | |
| US8358119B2 (en) | Current reference circuit utilizing a current replication circuit | |
| US6876251B2 (en) | Reference voltage source circuit operating with low voltage | |
| US7064601B2 (en) | Reference voltage generating circuit using active resistance device | |
| US6351111B1 (en) | Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor | |
| US7511566B2 (en) | Semiconductor circuit with positive temperature dependence resistor | |
| JPS63174115A (ja) | 中間電位生成回路 | |
| JPH06224648A (ja) | Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路 | |
| US6188270B1 (en) | Low-voltage reference circuit | |
| US4830976A (en) | Integrated circuit resistor | |
| KR20120005063A (ko) | 온도 독립형 기준 회로 | |
| GB2250358A (en) | Reference voltage generator and regulator for semiconductor memory | |
| JP3197535B2 (ja) | 基準電圧発生回路 | |
| JP2684600B2 (ja) | 温度に対して安定な電流源 | |
| CN113110691B (zh) | 电压参考电路以及提供参考电压的方法 | |
| US5635869A (en) | Current reference circuit | |
| JP3517343B2 (ja) | 自己補正型定電流回路 | |
| JP4084872B2 (ja) | ボルテージレギュレータ | |
| JP2809768B2 (ja) | 基準電位発生回路 | |
| US6184745B1 (en) | Reference voltage generating circuit | |
| US20060170487A1 (en) | A voltage reference circuit for ultra-thin oxide technology and low voltage applications | |
| US20130002228A1 (en) | Current source with low power consumption and reduced on-chip area occupancy | |
| US6414536B1 (en) | Electrically adjustable CMOS integrated voltage reference circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970708 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |