JPH08122825A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH08122825A
JPH08122825A JP28298194A JP28298194A JPH08122825A JP H08122825 A JPH08122825 A JP H08122825A JP 28298194 A JP28298194 A JP 28298194A JP 28298194 A JP28298194 A JP 28298194A JP H08122825 A JPH08122825 A JP H08122825A
Authority
JP
Japan
Prior art keywords
aluminum
electrode
thin film
pixel electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28298194A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Toshimitsu Konuma
利光 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP28298194A priority Critical patent/JPH08122825A/en
Publication of JPH08122825A publication Critical patent/JPH08122825A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a picture element electrode of desirable shape with less undesirable etching of the picture element due to electrocorrosion and without increasing the number of steps, by using indium oxide as the picture element. CONSTITUTION: Picture elements which are composed of a thin film transistor and a picture element electrode connected with the thin film transistor electrically are plural matrix arranged. On this occasion. the thin film transistor and the connecting electrode for connecting the picture element electrode are formed by aluminum or a metal whose main component is aluminum. and the picture element electrode is formed by indium oxide. And at least one element among scandium, silicon. copper. tungsten, and nickel other than aluminum is added to aluminum or the metal whose main component is aluminum. Thereby, ionization tendency of aluminum for constituting wiring is changed and electrocorrosion is hard to be generated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、配線の材料として、主
にアルミニウムを用いた、アクティブマトリクス型の液
晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device which mainly uses aluminum as a wiring material.

【0002】[0002]

【従来の技術】現在、アクティブマトリクス型の液晶表
示装置は、表示画面の大型化、高解像度化が進められて
いる。一方、アクティブマトリクス型の液晶表示装置の
各画素には、画素電極と、画素電極に接続された薄膜ト
ランジスタとが設けられている。薄膜トランジスタのゲ
イトには、表示画素を選択する走査線が接続され、ま
た、ドレイン(またはソース)には、階調信号などのデ
ータ信号が伝達される信号線が接続されている。また、
薄膜トランジスタのソース(またはドレイン)には、I
TO(酸化インジウム・スズ)よりなる画素電極が、コ
ンタクト抵抗を下げるために金属電極を介して接続され
ている。これらの走査線や信号線は、タンタルやクロム
等の金属が用いられている。
2. Description of the Related Art At present, active matrix type liquid crystal display devices are being increased in display screen size and resolution. On the other hand, each pixel of the active matrix type liquid crystal display device is provided with a pixel electrode and a thin film transistor connected to the pixel electrode. A scanning line for selecting a display pixel is connected to the gate of the thin film transistor, and a signal line for transmitting a data signal such as a gradation signal is connected to the drain (or source). Also,
The source (or drain) of the thin film transistor has I
Pixel electrodes made of TO (indium tin oxide) are connected via metal electrodes in order to reduce the contact resistance. Metals such as tantalum and chromium are used for these scanning lines and signal lines.

【0003】ところが、表示画面の大型化、高解像度化
が進むにつれ、走査線や信号線といった配線は、長く、
細いものが必要とされるようになってきている。そのた
め、各画素に必要な信号を、正確に伝達するために、配
線の低抵抗化が要請されており、そのために、クロムや
タンタル等よりより電気抵抗の低いアルミニウムを用い
て配線が設けられている。
However, as the display screen becomes larger and the resolution becomes higher, the wiring such as the scanning line and the signal line becomes longer,
Thin things are needed. Therefore, in order to accurately transmit a signal required for each pixel, it is required to reduce the resistance of the wiring, and for that reason, the wiring is provided using aluminum whose electric resistance is lower than that of chromium or tantalum. There is.

【0004】図1に、従来のアルミニウム配線を用いた
アクティブマトリクス回路の画素部分の構成を示す。ア
ルミニウム配線を用いて構成された、アクティブマトリ
クス回路は、ガラス等の絶縁表面を有する基板上1に、
ソース(ドレイン)領域2、チャネル形成領域3、ドレ
イン(ソース)領域4、ゲイト絶縁膜5、ゲイト電極6
(信号線)より構成される薄膜トランジスタ、、第1の
層間絶縁膜7、画素接続電極8(ソース(ドレイン)電
極)、ドレイン(ソース)電極9、第2の層間絶縁膜1
0、画素電極11が設けられている。画素接続電極8
は、アルミニウムよりなり、ソース(ドレイン)領域と
画素電極とを電気的に接続している。画素電極11は、
ITO(酸化インジュウム・スズ)膜を成膜、パターニ
ングして設けられる。
FIG. 1 shows the structure of a pixel portion of a conventional active matrix circuit using aluminum wiring. An active matrix circuit configured using aluminum wiring is provided on a substrate 1 having an insulating surface such as glass,
Source (drain) region 2, channel forming region 3, drain (source) region 4, gate insulating film 5, gate electrode 6
A thin film transistor composed of (signal line), a first interlayer insulating film 7, a pixel connecting electrode 8 (source (drain) electrode), a drain (source) electrode 9, and a second interlayer insulating film 1.
0, the pixel electrode 11 is provided. Pixel connection electrode 8
Is made of aluminum and electrically connects the source (drain) region and the pixel electrode. The pixel electrode 11 is
An ITO (indium tin oxide) film is formed and patterned.

【0005】[0005]

【従来技術の問題点】ところが、画素電極11となるI
TO膜のパターニング工程に際し、フォトレジスト12
の現像後に、ITO膜が、レジストでマスクされた部分
より内側の領域13まで除去されてしまうことがあっ
た。また、その後のエッチング工程においても同様に、
ITO膜が、レジストでマスクされた部分により内側ま
で、必要以上に除去され、当初目的とした画素電極形状
が得られなくなることがあり、ひどい場合には、画素電
極11と画素接続電極8との接続が、断線してしまうこ
ともあった。
[Problems of the Prior Art] However, I which becomes the pixel electrode 11
During the patterning process of the TO film, the photoresist 12
After development, the ITO film was sometimes removed up to the region 13 inside the portion masked with the resist. Further, also in the subsequent etching process,
The ITO film may be unnecessarily removed to the inner side by the portion masked with the resist, and the initially intended pixel electrode shape may not be obtained. In the worst case, the pixel electrode 11 and the pixel connection electrode 8 may not be formed. Sometimes the connection was broken.

【0006】ITOとアルミニウム配線を有するアクテ
ィブマトリクス型の液晶表示装置で、画素電極パターニ
ング時のレジスト現像工程、エッチング工程において、
画素電極が必要以上に除去される原因は、アルミニウム
とITOとの間で、電気化学的なエッチング、いわゆる
電蝕が行われるためであると考えられている。この電蝕
は、電解質の液体である、現像液やエッチング液を介し
て、アルミニウムとITOとの間において、両者の異な
る酸化還元電位により電位差が発生し、それによって前
記液体中にイオンが溶出され、結果としてエッチングさ
れるためと考えられている。しかし、アルミニウムとI
TOとの間において、例えばアルミニウムが全く電解質
の液体に触れていないのに、ITOが除去されるケース
がしばしば観察され、原理が不明な点もある。
In an active matrix type liquid crystal display device having ITO and aluminum wiring, in a resist developing process and an etching process when patterning pixel electrodes,
It is considered that the reason why the pixel electrode is removed more than necessary is that electrochemical etching, so-called electrolytic corrosion, is performed between aluminum and ITO. In this electrolytic corrosion, a potential difference occurs between aluminum and ITO due to different redox potentials of aluminum and ITO through a developing solution or an etching solution, which is an electrolyte liquid, whereby ions are eluted in the liquid. It is believed that this is because of the resulting etching. But aluminum and I
Between TO and TO, for example, it is often observed that ITO is removed even when aluminum is not in contact with the electrolyte liquid at all, and there is a point where the principle is unclear.

【0007】また、この電蝕を防ぐために、アルミニウ
ムの上にチタン等の金属膜を設けることも考えられてい
るが、工程数の増加を招き、生産性の低下、コスト増の
原因となり、好ましくない、。
In order to prevent this electrolytic corrosion, it is considered to provide a metal film of titanium or the like on aluminum, but this leads to an increase in the number of steps, which causes a decrease in productivity and an increase in cost, which is preferable. Absent,.

【0008】[0008]

【発明が解決しようとする課題】本発明は、アルミニウ
ム配線を使用したアクティブマトリクス型の液晶表示装
置において、画素電極パターニング時のレジストの現像
工程や、エッチング工程において、画素電極の不所望な
変形を防ぐ構成を得ることを目的とする。
SUMMARY OF THE INVENTION According to the present invention, in an active matrix type liquid crystal display device using aluminum wiring, undesired deformation of the pixel electrode is prevented in the resist developing process and the etching process when patterning the pixel electrode. The aim is to get a preventive configuration.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に、本明細書で開示する発明の一つは、薄膜トランジス
タと、前記薄膜トランジスタに電気的に接続された画素
電極とで構成される画素が、複数マトリクス配置されて
いるアクティブマトリクス型の液晶表示装置であって、
前記薄膜トランジスタと、前記画素電極とを接続する接
続電極は、アルミニウムまたはアルミニウムを主成分と
する金属により構成され、前記画素電極は、酸化インジ
ウムで構成されていることを特徴とする液晶表示装置で
ある。
In order to solve the above problems, one of the inventions disclosed in this specification is that a pixel including a thin film transistor and a pixel electrode electrically connected to the thin film transistor is provided. An active matrix type liquid crystal display device having a plurality of matrix arrangements,
The liquid crystal display device is characterized in that the connection electrode connecting the thin film transistor and the pixel electrode is made of aluminum or a metal containing aluminum as a main component, and the pixel electrode is made of indium oxide. .

【0010】本明細書で開示する発明の他の一つは、薄
膜トランジスタと、前記薄膜トランジスタに電気的に接
続された画素電極とで構成される画素が、複数マトリク
ス配置されているアクティブマトリクス型の液晶表示装
置であって、前記薄膜トランジスタと、前記画素電極と
を接続する接続電極は、アルミニウムまたはアルミニウ
ムを主成分とする金属により構成され、前記画素電極
は、酸化インジウムで構成されており、前記アルミニウ
ムまたはアルミニウムを主成分とする金属は、アルミニ
ウムに対し、スカンジウム、シリコン、銅、タングステ
ン、ニッケルのうちの少なくとも1つの元素が添加され
ていることを特徴とする液晶表示装置である。
Another aspect of the invention disclosed in this specification is an active matrix type liquid crystal in which a plurality of pixels, each of which is composed of a thin film transistor and a pixel electrode electrically connected to the thin film transistor, are arranged in a matrix. In the display device, the connection electrode connecting the thin film transistor and the pixel electrode is made of aluminum or a metal containing aluminum as a main component, and the pixel electrode is made of indium oxide, and the aluminum or The metal containing aluminum as a main component is a liquid crystal display device in which at least one element of scandium, silicon, copper, tungsten, and nickel is added to aluminum.

【0011】本明細書で開示する発明の他の一つは、薄
膜トランジスタと、前記薄膜トランジスタに電気的に接
続された画素電極とで構成される画素が、複数マトリク
ス配置されているアクティブマトリクス型の液晶表示装
置であって、前記薄膜トランジスタと、前記画素電極と
を接続する接続電極は、アルミニウムまたはアルミニウ
ムを主成分とする金属と、該金属上に設けられた、チタ
ン、モリブデン、クロムのいずれかの金属よりなる薄膜
とで構成されており、前記画素電極は、酸化インジウム
で構成されていること、を特徴とする液晶表示装置であ
る。
Another aspect of the invention disclosed in this specification is an active matrix type liquid crystal in which a plurality of pixels, each of which is composed of a thin film transistor and a pixel electrode electrically connected to the thin film transistor, are arranged in a matrix. In the display device, the connection electrode connecting the thin film transistor and the pixel electrode includes aluminum or a metal containing aluminum as a main component, and any one of titanium, molybdenum, and chromium provided on the metal. And a thin film made of indium oxide, and the pixel electrode is made of indium oxide.

【0012】本発明は、配線材料としてアルミニウム配
線を使用したアクティブマトリクス型の液晶表示装置の
画素電極として、従来のITO(酸化インジウム・ス
ズ)に代わって、酸化インジウム(In23 )を用い
るものである。
In the present invention, indium oxide (In 2 O 3 ) is used in place of conventional ITO (indium tin oxide) as a pixel electrode of an active matrix type liquid crystal display device using aluminum wiring as a wiring material. It is a thing.

【0013】[0013]

【作用】本出願人は、鋭意研究の結果、画素電極として
酸化インジウムを使うことで、画素電極に接する電極に
アルミニウムを用いたアクティブマトリクス型の液晶表
示装置を作製する際の、画素電極パターニング時におけ
るレジスト現像工程や、エッチング工程において、上記
した電蝕反応による、画素電極の不所望なエッチングを
極めて少なくすることができることを発見した。なぜそ
のようになるのかは不明であるが、画素電極として酸化
インジウムを用いることで、電解液との接触による電位
差やその他の条件が、電蝕を発生させにくい状態となる
ためと考えられる。よって、特に工程数を増やすことな
く、所望の形状の画素電極が得られる。
As a result of earnest research, the applicant of the present invention uses indium oxide as a pixel electrode to perform pixel electrode patterning when manufacturing an active matrix type liquid crystal display device using aluminum for an electrode in contact with the pixel electrode. It was discovered that in the resist developing step and the etching step, the undesired etching of the pixel electrode due to the above-mentioned electrolytic corrosion reaction can be extremely reduced. Although it is unclear why this is the case, it is considered that the use of indium oxide for the pixel electrode causes the potential difference due to contact with the electrolytic solution and other conditions to make it difficult to cause electrolytic corrosion. Therefore, a pixel electrode having a desired shape can be obtained without increasing the number of steps.

【0014】また、上記構成において、配線を構成する
アルミニウムに、スカンジウム、シリコン、銅、タング
ステン等の金属を微量添加することで、より電蝕を防げ
ることを発見した。これは、上記金属を添加すること
で、配線を構成しているアルミニウムのイオン化傾向が
変化し、電蝕が生じにくくなるためと考えられる。
Further, in the above structure, it was discovered that electrolytic corrosion can be further prevented by adding a trace amount of a metal such as scandium, silicon, copper, or tungsten to the aluminum forming the wiring. This is considered to be because the addition of the above-mentioned metal changes the ionization tendency of aluminum forming the wiring and makes electrolytic corrosion less likely to occur.

【0015】また、上記構成において、アルミニウム配
線の上に、チタン、モリブデン、クロム等の膜を設ける
ことで、より電蝕反応を抑えることができることを発見
した。このようにすることで、アルミニウム配線上に設
ける膜を構成する金属と、酸化インジウム膜との間の電
位差が小さくなるためであると考えられる。特にモリブ
デンは、アルミニウムと同じく弗素系のエッチャント
(ドライエッチングにおいて)でエッチングできるた
め、エッチング工程の簡略化を図ることができ、より好
ましい。
Further, in the above structure, it was discovered that the electrolytic corrosion reaction can be further suppressed by providing a film of titanium, molybdenum, chromium or the like on the aluminum wiring. It is considered that this is because the potential difference between the metal forming the film provided on the aluminum wiring and the indium oxide film is reduced by doing so. In particular, molybdenum is more preferable because it can be etched with a fluorine-based etchant (in dry etching) like aluminum, so that the etching process can be simplified.

【0016】[0016]

【実施例】本実施例は、周辺回路とアクティブマトリク
ス回路が、同一ガラス基板上に設けられた、液晶表示装
置用のモノリシック型アクティブマトリクス回路であっ
て、画素電極として、酸化インジウムを用いたものを作
製した例を示す。本実施例の作製工程を図2に示す。本
実施例の周辺回路はCMOS回路を採用したが、簡単の
ため、図2においては周辺回路TFTとしてはNTFT
のみを示す。図2においては、左側が周辺論理回路を、
右側がマトリクス回路を代表して示す。
EXAMPLE This example is a monolithic active matrix circuit for a liquid crystal display device in which a peripheral circuit and an active matrix circuit are provided on the same glass substrate and uses indium oxide as a pixel electrode. An example of producing The manufacturing process of this example is shown in FIG. A CMOS circuit is adopted as the peripheral circuit of this embodiment, but for simplicity, the peripheral circuit TFT is NTFT in FIG.
Show only. In FIG. 2, the left side shows the peripheral logic circuit,
The right side shows the matrix circuit as a representative.

【0017】コーニング社製♯7059(厚さ1.1m
m、300×400mm)等のガラス基板201に、プ
ラズマCVD法によって厚さ2000Åの下地酸化珪素
膜202を成膜した。プラズマCVD法の原料ガスとし
てはモノシラン(SiH4 )と一酸化二窒素(N2 O)
を用い、成膜時の基板温度は380〜500℃、例え
ば、430℃とした。このようにして成膜した酸化珪素
膜202は比較的エッチングレートが低く、固い膜であ
った。これは原料ガスに一酸化二窒素を用いたため、膜
中に窒素が1〜10%含有される酸化窒化珪素膜となっ
たためである。典型的なエッチングレートは、フッ化水
素酸とフッ化アンモニウムと酢酸の比率が1:50:5
0である酢酸緩衝フッ酸(ABHF)による23℃での
エッチングレートが800〜1100Å/分であった。
Corning # 7059 (thickness 1.1 m
A base silicon oxide film 202 having a thickness of 2000 Å was formed on a glass substrate 201 (e.g., 300 × 400 mm) by a plasma CVD method. Monosilane (SiH 4 ) and dinitrogen monoxide (N 2 O) are used as source gases for the plasma CVD method.
The substrate temperature during film formation was set to 380 to 500 ° C., for example, 430 ° C. The silicon oxide film 202 thus formed had a relatively low etching rate and was a hard film. This is because dinitrogen monoxide was used as the source gas, so that the film became a silicon oxynitride film containing 1 to 10% of nitrogen. A typical etching rate is a hydrofluoric acid / ammonium fluoride / acetic acid ratio of 1: 50: 5.
The etching rate of acetic acid buffered hydrofluoric acid (ABHF), which was 0, at 23 ° C. was 800 to 1100 Å / min.

【0018】その後、プラズマCVD法によって厚さ5
00Åのアモルファスシリコン膜を成膜した。さらに、
酸化雰囲気において550℃で1時間熱アニールするこ
とにより、アモルファスシリコン膜の表面に極めて薄い
(40〜100Åと推定される)酸化珪素膜を形成し
た。そして、スピンコーティング法によって酢酸ニッケ
ルの極めて薄い膜を形成した。ここでは、1〜100p
pmの酢酸ニッケル水溶液を用いた。先にアモルファス
シリコン膜表面に薄い酸化珪素膜を形成したのは,水溶
液がアモルファスシリコン表面に均一にゆきわたるよう
にするためである。
After that, a thickness of 5 is obtained by the plasma CVD method.
A 00Å amorphous silicon film was formed. further,
By performing thermal annealing at 550 ° C. for 1 hour in an oxidizing atmosphere, an extremely thin (estimated to be 40 to 100 Å) silicon oxide film was formed on the surface of the amorphous silicon film. Then, an extremely thin film of nickel acetate was formed by spin coating. Here, 1-100p
A pm nickel acetate aqueous solution was used. The thin silicon oxide film was first formed on the surface of the amorphous silicon film so that the aqueous solution can be uniformly spread on the surface of the amorphous silicon film.

【0019】次に、窒素雰囲気中、550℃、4時間の
熱アニールをおこなった。酢酸ニッケルは400℃程度
で分解してニッケルとなるが、酢酸ニッケル薄膜がアモ
ルファスシリコン膜に実質的に密着しているため、ニッ
ケルがこの熱アニール工程によってアモルファスシリコ
ンに侵入して、これを結晶化せしめ、結晶性シリコン領
域となった。その後、シリコン膜にXeClエキシマー
レーザー光(波長308nm)を照射した。本実施例で
は、レーザーのエネルギー密度は250〜300mJ/
cm2 とした。この結果、結晶性シリコンの結晶性はさ
らに向上した。
Next, thermal annealing was performed at 550 ° C. for 4 hours in a nitrogen atmosphere. Nickel acetate decomposes into nickel at about 400 ° C., but since the nickel acetate thin film is in close contact with the amorphous silicon film, nickel penetrates into the amorphous silicon by this thermal annealing process and crystallizes it. It became a crystalline silicon region. Then, the silicon film was irradiated with XeCl excimer laser light (wavelength 308 nm). In this embodiment, the energy density of the laser is 250 to 300 mJ /
It was set to cm 2 . As a result, the crystallinity of crystalline silicon was further improved.

【0020】さらに、レーザー照射による応力歪みを緩
和するために、再び、熱アニールをおこなった。本実施
例では、550℃、4時間の熱アニールとした。その
後、シリコン膜をエッチングして島状の活性層203、
204を形成した。そして、スパッタ法によって,厚さ
1200Åの酸化珪素膜205をゲイト絶縁膜として形
成した。
Further, in order to alleviate the stress strain due to laser irradiation, thermal annealing was performed again. In this embodiment, thermal annealing is performed at 550 ° C. for 4 hours. Then, the silicon film is etched to form an island-shaped active layer 203,
Formed 204. Then, a 1200 Å thick silicon oxide film 205 was formed as a gate insulating film by a sputtering method.

【0021】さらに、スパッタ法によって厚さ4000
Åのアルミニウム膜(0.2〜0.3重量%のスカンジ
ウムを含有する)を形成した。そして、その表面を陽極
酸化することにより、厚さ100〜300Åの酸化アル
ミニウム膜(図示せず)を形成した。酸化アルミニウム
膜の存在により、フォトレジストとの密着性が良く、ま
た、フォトレジストからの電流のリークを抑制すること
により、後の陽極酸化工程において、多孔質陽極酸化物
を側面のみに形成するうえで有効であった。そして、フ
ォトレジスト(例えば、東京応化製、OFPR800/
30cp)をスピンコート法によって形成した。これを
パターニング、エッチングして、ゲイト電極209、2
11、ゲイト線210を形成した。周辺回路のゲイト電
極209とゲイト線210およびマトリクス回路のゲイ
ト電極211とは電気的に絶縁させた。エッチングに用
いたフォトレジストのマスク206、207、208は
そのまま残した。(図2(A))
Further, the thickness is 4000 by the sputtering method.
An aluminum film of Å (containing 0.2 to 0.3% by weight of scandium) was formed. Then, the surface thereof was anodized to form an aluminum oxide film (not shown) having a thickness of 100 to 300Å. Due to the presence of the aluminum oxide film, the adhesion to the photoresist is good, and by suppressing the leakage of current from the photoresist, it is possible to form the porous anodic oxide only on the side surface in the subsequent anodic oxidation process. Was effective in. Then, a photoresist (for example, OFPR800 /
30 cp) was formed by spin coating. This is patterned and etched to form the gate electrodes 209, 2
11, the gate line 210 was formed. The gate electrode 209 of the peripheral circuit, the gate line 210, and the gate electrode 211 of the matrix circuit are electrically insulated. The photoresist masks 206, 207, and 208 used for etching were left as they were. (Fig. 2 (A))

【0022】次に、フォトレジストのマスクを付けたま
まゲイト線210(すなわち、ゲイト電極211)に電
流を通じ、多孔質陽極酸化をおこない、ゲイト線、ゲイ
ト電極の側面に多孔質陽極酸化物212、213を形成
した。陽極酸化は、3〜20%のクエン酸もしくはショ
ウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いてお
こない、10〜30Vの一定電流をゲイト電極に印加す
ればよい。本実施例ではpH=0.9〜1.0のシュウ
酸溶液(30℃)中で電圧を10Vとし、20〜40
分、陽極酸化した。陽極酸化物の厚さは陽極酸化時間に
よって制御した。このような酸性溶液において陽極酸化
をおこなうと多孔質の陽極酸化物が生成する。本実施例
では多孔質陽極酸化物の厚さは3000〜10000
Å、例えば、5000Åとした。(図2(B))
Next, a porous anodic oxidation is carried out by passing a current through the gate line 210 (that is, the gate electrode 211) with the photoresist mask attached, and the porous anodic oxide 212 is formed on the side surfaces of the gate line and the gate electrode. 213 was formed. The anodic oxidation may be performed using a 3 to 20% aqueous solution of citric acid or oxalic acid, phosphoric acid, chromic acid, sulfuric acid, or the like, and applying a constant current of 10 to 30 V to the gate electrode. In this example, the voltage was set to 10 V in an oxalic acid solution (30 ° C.) having a pH of 0.9 to 1.0, and 20 to 40.
Minutes, anodized. The thickness of the anodic oxide was controlled by the anodic oxidation time. When anodic oxidation is performed in such an acidic solution, a porous anodic oxide is produced. In this embodiment, the thickness of the porous anodic oxide is 3000 to 10000.
Å, for example, 5000 Å. (FIG. 2 (B))

【0023】さらに、今度はフォトレジストのマスクを
剥離して、ゲイト線210に電流を流し、バリヤ型陽極
酸化をおこない、ゲイト線、ゲイト電極の側面と上面に
緻密なバリヤ型陽極酸化物被膜214、215を厚さ1
200Å形成した。(図2(C))
Further, this time, the photoresist mask is peeled off, a current is applied to the gate line 210 to perform barrier type anodic oxidation, and a dense barrier type anodic oxide film 214 is formed on the side surfaces and upper surfaces of the gate line and the gate electrode. 215 to thickness 1
200Å formed. (Fig. 2 (C))

【0024】次に、多孔質陽極酸化物212、213を
マスクとしてドライエッチング法によって酸化珪素膜2
05をエッチングし、ゲイト絶縁膜217、218を形
成した。このエッチングにおいては、等方性エッチング
のプラズマモードでも、あるいは異方性エッチングの反
応性イオンエッチングモードでもよい。ただし、シリコ
ンと酸化珪素の選択比を十分に大きくすることによっ
て、活性層を過剰にエッチングしないようにすることが
重要である。例えば、エッチングガスとしてCF4 を使
用すれば陽極酸化物はエッチングされず、酸化珪素膜2
05のみがエッチングされる。また、多孔質陽極酸化物
212、213の下の酸化珪素膜217、218はエッ
チングされずに残った。(図2(D))
Next, the silicon oxide film 2 is formed by a dry etching method using the porous anodic oxides 212 and 213 as masks.
05 was etched to form gate insulating films 217 and 218. In this etching, a plasma mode of isotropic etching or a reactive ion etching mode of anisotropic etching may be used. However, it is important to prevent the active layer from being excessively etched by sufficiently increasing the selection ratio of silicon to silicon oxide. For example, if CF 4 is used as an etching gas, the anodic oxide will not be etched and the silicon oxide film 2
Only 05 is etched. Moreover, the silicon oxide films 217 and 218 under the porous anodic oxides 212 and 213 remained without being etched. (Fig. 2 (D))

【0025】さらに、燐酸、酢酸、硝酸の混合溶液(ア
ルミ混酸)を用いて多孔質陽極酸化物のみをエッチング
した。アルミ混酸は多孔質陽極酸化物はエッチングする
が、バリヤ型陽極酸化物被膜214、215はほとんど
エッチングしない。ただし、アルミニウムをエッチング
するので、周辺回路部のゲイト電極を保護するために、
周辺回路部にはフォトレジストでマスクした。
Further, only the porous anodic oxide was etched using a mixed solution of phosphoric acid, acetic acid and nitric acid (aluminum mixed acid). Aluminum mixed acid etches porous anodic oxide, but barely etches barrier type anodic oxide coatings 214, 215. However, since aluminum is etched, in order to protect the gate electrode of the peripheral circuit part,
The peripheral circuit portion was masked with photoresist.

【0026】そして、このゲイト絶縁膜を用いてイオン
ドーピング法によって活性層に不純物(燐と硼素、図で
はNMOSのみが示されているが、実際には硼素のドー
ピングもおこなわれた)を導入した。燐のドーピングを
例に取ると、まず、10〜30keVの比較的低い加速
電圧で5×1014〜5×1015原子/cm2 の比較的高
いドーズ量で燐イオンを注入した。この際には、加速電
圧が低いため、イオンの侵入深さが浅く、シリコンが露
出している領域219、220を中心として燐が注入さ
れた。
Then, using this gate insulating film, impurities (phosphorus and boron, only NMOS is shown in the figure, only boron was actually doped) were introduced into the active layer by ion doping. . Taking phosphorus doping as an example, first, phosphorus ions are implanted with a relatively high acceleration voltage of 5 × 10 14 to 5 × 10 15 atoms / cm 2 at a relatively low acceleration voltage of 10 to 30 keV. At this time, since the accelerating voltage is low, the ion penetration depth is shallow, and phosphorus is implanted mainly in the regions 219 and 220 where silicon is exposed.

【0027】次に、60〜95keVの比較的高い加速
電圧で1×1012〜1×1014原子/cm2 の比較的低
いドーズ量で燐イオンを注入した。この際には、加速電
圧が高いため、イオンが深くまで侵入し、ゲイト絶縁膜
で覆われている領域221にも燐が注入された。この結
果、高濃度の燐がドーピングされた領域219、220
と低濃度の燐がドーピングされた領域221が形成され
た。すなわち、画素TFTに関しては、いわゆる2重ド
レイン構造とすることができた。硼素についても同様に
おこなえばよい。また、ドーピング後の不純物の活性化
についてもレーザーアニールによっておこなった。(図
2(E))
Next, phosphorus ions were implanted at a relatively high acceleration voltage of 60 to 95 keV and at a relatively low dose of 1 × 10 12 to 1 × 10 14 atoms / cm 2 . At this time, since the acceleration voltage is high, ions penetrate deeply, and phosphorus is also implanted into the region 221 covered with the gate insulating film. As a result, the heavily doped phosphorus regions 219 and 220 are formed.
A low-concentration phosphorus-doped region 221 was formed. That is, the pixel TFT could have a so-called double drain structure. The same applies to boron. In addition, activation of impurities after doping was also performed by laser annealing. (Fig. 2 (E))

【0028】その後、第1の層間絶縁物として、プラズ
マCVD法によって厚さ200Åの酸化珪素膜と厚さ4
000Åの窒化珪素膜の多層膜222を堆積し、これを
ドライエッチング法によってエッチングして、コンタク
トホール223、224、225、226、227を形
成した。(図2(F))
After that, as a first interlayer insulator, a silicon oxide film having a thickness of 200 Å and a thickness of 4 are formed by a plasma CVD method.
A multilayer film 222 of a silicon nitride film having a thickness of 000 Å was deposited, and this was etched by a dry etching method to form contact holes 223, 224, 225, 226, 227. (Fig. 2 (F))

【0029】そして、スパッタ法によって、アルミニウ
ム膜を5000Å成膜した。このとき、アルミニウム膜
に対し、スカンジウム、シリコン、銅、タングステン、
ニッケルのうちの少なくとも一つの元素を添加すること
で、電蝕をより防ぐことができる。各元素の添加量は、
スカンジウムは約0.18原子%、シリコンは約2原子
%、銅は約1原子%、タングステンは約6原子%、ニッ
ケルが約3原子%程度がこのましかった。このとき、さ
らにスパッタ法等により、チタン、モリブデン、クロム
などの膜を200〜500Å程度設けることで、画素電
極の電蝕をより防ぐことができる。特にモリブデンは、
ドライエッチングの場合、先に設けたアルミニウムと同
じくフッ素系のガスによりエッチングできるため、他の
金属に比較して工程数が減らすことができ、好ましい。
このアルミニウム膜、またはアルミニウム膜と他の金属
膜との積層膜をエッチングして、アルミニウム電極・配
線228、229、230、231を形成した。アルミ
ニウム電極231は、TFTと画素電極を接続する接続
電極である。
Then, an aluminum film of 5000 Å was formed by the sputtering method. At this time, for the aluminum film, scandium, silicon, copper, tungsten,
Electrolytic corrosion can be further prevented by adding at least one element of nickel. The amount of each element added is
About 0.18 atomic% of scandium, about 2 atomic% of silicon, about 1 atomic% of copper, about 6 atomic% of tungsten, and about 3 atomic% of nickel were preferable. At this time, by further providing a film of titanium, molybdenum, chromium or the like in a thickness of about 200 to 500 Å by a sputtering method or the like, electrolytic corrosion of the pixel electrode can be further prevented. Especially molybdenum
In the case of dry etching, since etching can be performed with a fluorine-based gas like aluminum provided earlier, the number of steps can be reduced as compared with other metals, which is preferable.
This aluminum film or a laminated film of the aluminum film and another metal film was etched to form aluminum electrodes / wirings 228, 229, 230 and 231. The aluminum electrode 231 is a connection electrode that connects the TFT and the pixel electrode.

【0030】さらに、第2の層間絶縁物として、プラズ
マCVD法によって厚さ2000Åの酸化珪素膜232
を堆積し、画素TFTのドレイン側電極231にコンタ
クトホールを形成した。
Further, as a second interlayer insulator, a silicon oxide film 232 having a thickness of 2000 Å is formed by a plasma CVD method.
Was deposited, and a contact hole was formed in the drain side electrode 231 of the pixel TFT.

【0031】次に、画素電極を設けるために、スパッタ
法により酸化インジウム膜を2000Å設けた。基板温
度は、50〜150℃、圧力3×10-3Torrの図示
しないチャンバーにおいて、アルゴン+酸素によるリア
クティブスパッタ法により設けられた。そして、酸化イ
ンジウム膜を画素電極のパターンに設けるため、フォト
レジストを形成した。このとき、現像工程において、酸
化インジウム膜が除去されることはなかった。さらに、
フォトレジストによりマスクされた酸化インジウム膜の
エッチングを行った。エッチングは、塩酸:硝酸:水=
1:0.03:1の混合比のエッチング液を用い、エッ
チング液の温度は25℃、エッチングレートは、160
0Å/minであった。このエッチング工程において、
所望の画素電極パターンが得られ、フォトレジストによ
りマスクされた領域の内部側がエッチングがされること
はなかった。このようにして、酸化インジウムよりなる
画素電極233が設けられた。
Next, in order to provide a pixel electrode, an indium oxide film having a thickness of 2000 Å was provided by a sputtering method. The substrate temperature was 50 to 150 ° C., and the pressure was 3 × 10 −3 Torr in a chamber (not shown) by a reactive sputtering method using argon and oxygen. Then, a photoresist was formed in order to form the indium oxide film on the pattern of the pixel electrode. At this time, the indium oxide film was not removed in the developing step. further,
The indium oxide film masked by the photoresist was etched. Etching is hydrochloric acid: nitric acid: water =
An etching solution having a mixing ratio of 1: 0.03: 1 was used, the temperature of the etching solution was 25 ° C., and the etching rate was 160.
It was 0Å / min. In this etching process,
A desired pixel electrode pattern was obtained, and the inside of the region masked by the photoresist was not etched. In this way, the pixel electrode 233 made of indium oxide was provided.

【0032】以上のようにして、アルミニウムを電極、
配線として有するモノリシック型アクティブマトリクス
回路において、所望の形状の画素電極を得ることができ
た。(図2(G))
As described above, aluminum is used as an electrode,
A pixel electrode having a desired shape could be obtained in a monolithic active matrix circuit having wiring. (Fig. 2 (G))

【0033】[0033]

【発明の効果】本発明により、アルミニウムを配線材料
として用いたアクティブマトリクス型の表示装置であっ
て、レジスト現像工程、エッチング工程において、画素
電極が不要に変形、除去されない構成が得られた。本発
明は、アクティブマトリクス型液晶表示装置の高解像度
化、大型化に寄与する。
According to the present invention, it is possible to obtain an active matrix type display device using aluminum as a wiring material, in which the pixel electrodes are not unnecessarily deformed or removed in the resist developing process and the etching process. The present invention contributes to higher resolution and larger size of an active matrix liquid crystal display device.

【図面の簡単な説明】[Brief description of drawings]

【図1】 従来のアルミニウム配線を用いたアクティブ
マトリクス回路の画素部分の構成を示す。
FIG. 1 shows a configuration of a pixel portion of a conventional active matrix circuit using aluminum wiring.

【図2】 実施例の作製工程を示す。FIG. 2 shows a manufacturing process of an example.

【符号の説明】[Explanation of symbols]

1 基板 2 ソース(ドレイン)領域 3 チャネル形成領域 4 ドレイン(ソース)領域 5 ゲイト絶縁膜 6 ゲイト電極 7 第1の層間絶縁膜 8 画素接続電極(ソース(ドレイン)電極) 9 ドレイン(ソース)電極 10 第2の層間絶縁膜 11 画素電極 12 フォトレジスト 13 レジストでマスクされた部分より内側の領域 231 画素接続電極(ソース(ドレイン)電極) 233 酸化インジウムよりなる画素電極 1 substrate 2 source (drain) region 3 channel formation region 4 drain (source) region 5 gate insulating film 6 gate electrode 7 first interlayer insulating film 8 pixel connection electrode (source (drain) electrode) 9 drain (source) electrode 10 Second interlayer insulating film 11 Pixel electrode 12 Photoresist 13 Region inside the portion masked with resist 231 Pixel connection electrode (source (drain) electrode) 233 Pixel electrode made of indium oxide

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 21/336

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】薄膜トランジスタと、前記薄膜トランジス
タに電気的に接続された画素電極とで構成される画素
が、複数マトリクス配置されているアクティブマトリク
ス型の液晶表示装置であって、 前記薄膜トランジスタと、前記画素電極とを接続する接
続電極は、アルミニウムまたはアルミニウムを主成分と
する金属により構成され、 前記画素電極は、酸化インジウムで構成されていること
を特徴とする液晶表示装置。
1. An active matrix liquid crystal display device in which a plurality of pixels, each composed of a thin film transistor and a pixel electrode electrically connected to the thin film transistor, are arranged in a matrix. The liquid crystal display device, wherein the connection electrode connecting to the electrode is made of aluminum or a metal containing aluminum as a main component, and the pixel electrode is made of indium oxide.
【請求項2】薄膜トランジスタと、前記薄膜トランジス
タに電気的に接続された画素電極とで構成される画素
が、複数マトリクス配置されているアクティブマトリク
ス型の液晶表示装置であって、 前記薄膜トランジスタと、前記画素電極とを接続する接
続電極は、アルミニウムまたはアルミニウムを主成分と
する金属により構成され、 前記画素電極は、酸化インジウムで構成されており、 前記アルミニウムまたはアルミニウムを主成分とする金
属は、アルミニウムに対し、スカンジウム、シリコン、
銅、タングステン、ニッケルのうちの少なくとも1つの
元素が添加されていることを特徴とする液晶表示装置。
2. An active matrix liquid crystal display device in which a plurality of pixels, each of which is composed of a thin film transistor and a pixel electrode electrically connected to the thin film transistor, are arranged in a matrix. The connection electrode connecting to the electrode is made of aluminum or a metal containing aluminum as a main component, the pixel electrode is made of indium oxide, and the aluminum or a metal containing aluminum as a main component is different from aluminum. , Scandium, silicon,
A liquid crystal display device, to which at least one element of copper, tungsten, and nickel is added.
【請求項3】薄膜トランジスタと、前記薄膜トランジス
タに電気的に接続された画素電極とで構成される画素
が、複数マトリクス配置されているアクティブマトリク
ス型の液晶表示装置であって、 前記薄膜トランジスタと、前記画素電極とを接続する接
続電極は、 アルミニウムまたはアルミニウムを主成分とする金属
と、 該金属上に設けられた、チタン、モリブデン、クロムの
いずれかの金属よりなる薄膜とで構成されており、 前記画素電極は、酸化インジウムで構成されているこ
と、 を特徴とする液晶表示装置。
3. An active matrix liquid crystal display device in which a plurality of pixels, each of which is composed of a thin film transistor and a pixel electrode electrically connected to the thin film transistor, are arranged in a matrix. The connection electrode connecting to the electrode is composed of aluminum or a metal containing aluminum as a main component, and a thin film made of any one of titanium, molybdenum, and chromium provided on the metal. The electrode is composed of indium oxide, wherein the liquid crystal display device is characterized.
JP28298194A 1994-10-21 1994-10-21 Liquid crystal display device Pending JPH08122825A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28298194A JPH08122825A (en) 1994-10-21 1994-10-21 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28298194A JPH08122825A (en) 1994-10-21 1994-10-21 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH08122825A true JPH08122825A (en) 1996-05-17

Family

ID=17659657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28298194A Pending JPH08122825A (en) 1994-10-21 1994-10-21 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH08122825A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085702A (en) * 1999-08-30 2001-03-30 Samsung Electronics Co Ltd Method for manufacturing top gate-type polysilicon thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085702A (en) * 1999-08-30 2001-03-30 Samsung Electronics Co Ltd Method for manufacturing top gate-type polysilicon thin film transistor

Similar Documents

Publication Publication Date Title
US6081308A (en) Method for manufacturing liquid crystal display
US6388291B1 (en) Semiconductor integrated circuit and method for forming the same
US6015724A (en) Manufacturing method of a semiconductor device
JP5244295B2 (en) TFT substrate and manufacturing method of TFT substrate
JP3173760B2 (en) Method for manufacturing semiconductor device
KR100305415B1 (en) Etching material and etching method and electronic device manufacturing method
KR19990088504A (en) Thin film transistor and manufacturing method thereof
US6777763B1 (en) Semiconductor device and method for fabricating the same
JPH0730125A (en) Semiconductor device and its production
JPH09148586A (en) Thin film transistor and its manufacture
US5849604A (en) Method of manufacturing a semiconductor device
KR100267144B1 (en) Method for producing semiconductor devece
JPH08122825A (en) Liquid crystal display device
JP3260975B2 (en) Method for manufacturing semiconductor device
JPH06104241A (en) Method of patterning aluminum electrode
JP4397899B2 (en) Method for manufacturing semiconductor device
JP3392557B2 (en) Processing method of aluminum wiring
JP3291069B2 (en) Semiconductor device and manufacturing method thereof
JPH08122818A (en) Metal wiring board, semiconductor device and their manufacture
JP3746924B2 (en) Method for manufacturing active panel of liquid crystal display device
JPH07321337A (en) Semiconductor integrated circuit and manufacture
JPH07283166A (en) Method of forming contact hole
JP4485303B2 (en) Method for manufacturing transmissive display device
JP3358308B2 (en) Method for manufacturing thin film transistor
JPH09199474A (en) Manufacture of semiconductor device