JPH08122822A - Thin film transister substrate and its manufacture and anodic oxidation device - Google Patents

Thin film transister substrate and its manufacture and anodic oxidation device

Info

Publication number
JPH08122822A
JPH08122822A JP26515394A JP26515394A JPH08122822A JP H08122822 A JPH08122822 A JP H08122822A JP 26515394 A JP26515394 A JP 26515394A JP 26515394 A JP26515394 A JP 26515394A JP H08122822 A JPH08122822 A JP H08122822A
Authority
JP
Japan
Prior art keywords
metal layer
thin film
gate
film transistor
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26515394A
Other languages
Japanese (ja)
Inventor
Yukimasa Ishida
幸政 石田
Kazuhiro Watanabe
和廣 渡邉
Shiro Hirota
四郎 廣田
Hideaki Takizawa
英明 滝澤
Makoto Kitsuki
誠 橘木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26515394A priority Critical patent/JPH08122822A/en
Publication of JPH08122822A publication Critical patent/JPH08122822A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: To improve work environment for anodic oxidation by making a gate bus line and a gate electrode of metallic material having low resistance, and forming an anodic oxidation film to cover the gate bus-line and the gate electrode so that a boundary to a gate terminal part may be excellent in control ability. CONSTITUTION: A thin film transistor substrate has a gate bus line 12; a signal bus line 14; a thin film transister 16; a gate terminal part 18; and a gate electrode 20, and the gate bus line 12 and the gate electrode 20 are formed of an aluminum layer 52, and the gate terminal part 18 has structure where aluminum 52, titanium 54 and ITO 56 are overlapped, and the gate bus line 12 and the gate electrode 20 are covered by an aluminum anodic oxidation film 34, and an anodic oxidation film 34 is obtained by carrying out an anodic oxidation treatment as it is covered by the titanium layer 54.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は例えば液晶表示装置で使
用される薄膜トランジスタ基板及びその製造方法、及び
例えば薄膜トランジスタ基板の製造に適した陽極酸化装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor substrate used in, for example, a liquid crystal display device, a method of manufacturing the thin film transistor substrate, and, for example, an anodizing device suitable for manufacturing the thin film transistor substrate.

【0002】[0002]

【従来の技術】液晶表示装置は、液晶が一対の基板の間
に封入されており、電圧を印加することにより液晶の光
透過状態を変化させて表示を行う。最近では、液晶表示
装置の大型化や高精細化に伴い、アクティブマトリクス
駆動を行う液晶表示装置の開発が盛んに行われている。
アクティブマトリクス駆動を行う液晶表示装置では、一
対の基板のうちの一方の基板は、薄膜トランジスタ基板
と呼ばれ、ゲートバスラインと、信号バスラインと、薄
膜トランジスタとをマトリクス状に設けたものである。
画素電極がゲートバスラインと信号バスラインとで囲ま
れた領域に配置され、且つ薄膜トランジスタに接続され
る。他方の基板はカラーフィルタ基板と呼ばれ、微小な
領域毎に赤、青、緑色の部分を含むカラーフィルタ及び
共通電極を設けられたものである。
2. Description of the Related Art In a liquid crystal display device, liquid crystal is enclosed between a pair of substrates, and a light transmission state of the liquid crystal is changed by applying a voltage to perform display. 2. Description of the Related Art Recently, liquid crystal display devices that perform active matrix driving have been actively developed with the increase in size and definition of liquid crystal display devices.
In a liquid crystal display device that performs active matrix driving, one of a pair of substrates is called a thin film transistor substrate, and has gate bus lines, signal bus lines, and thin film transistors provided in a matrix.
The pixel electrode is arranged in a region surrounded by the gate bus line and the signal bus line, and is connected to the thin film transistor. The other substrate is called a color filter substrate, and is provided with a color filter including red, blue, and green portions and a common electrode for each minute region.

【0003】薄膜トランジスタ基板の製造においては、
ゲートバスライン及びゲート電極が透明な絶縁板の上に
最初に形成される。その上に絶縁層が形成され、それか
ら薄膜トランジスタを構成するための半導体層が形成さ
れ、さらにその上に信号バスラインやドレイン電極及び
ソース電極が形成される。そして最終保護膜を形成した
後で、画素電極が形成される。
In manufacturing a thin film transistor substrate,
The gate bus line and the gate electrode are first formed on the transparent insulating plate. An insulating layer is formed thereon, a semiconductor layer for forming a thin film transistor is formed thereon, and a signal bus line, a drain electrode and a source electrode are further formed thereon. Then, after forming the final protective film, the pixel electrode is formed.

【0004】薄膜トランジスタ基板は、画像表示領域よ
りも広い面積をもち、画像表示領域の外側にゲート端子
部(及びドレイン端子部)をもち、さらにその外側に周
辺部導体膜が設けられる。ゲート端子部はゲートバスラ
インの終端部にあって、TAB等の外部の配線に接続す
るためのものである。周辺部導体膜がゲートバスライン
を囲むように絶縁板の周辺部に環状に形成され、この周
辺部導体膜は短絡防止のために全てのゲート端子部に接
続されている。この周辺部導体膜はゲート端子部を外部
の配線に接続する際にゲート端子部から分離される。
The thin film transistor substrate has an area larger than that of the image display area, has a gate terminal portion (and a drain terminal portion) outside the image display area, and further has a peripheral conductor film outside thereof. The gate terminal portion is at the terminal end portion of the gate bus line and is for connecting to an external wiring such as TAB. A peripheral conductive film is formed in a ring shape around the insulating plate so as to surround the gate bus line, and the peripheral conductive film is connected to all gate terminal portions to prevent a short circuit. The peripheral conductive film is separated from the gate terminal portion when the gate terminal portion is connected to the external wiring.

【0005】ゲートバスライン、ゲート電極、ゲート端
子部、並びに信号バスライン、ドレイン端子部、ドレイ
ン電極、ソース電極等はアルミニウムやチタン等の金属
材料で形成される。液晶表示装置の大型化や高精細化に
伴い、特にゲート配線の低抵抗化による薄膜トランジス
タの高速駆動や、面内輝度分布の一様化、及び製造歩留
りの向上が要求されている。このため、ゲートバスライ
ン及びゲート電極を抵抗の小さい金属材料、例えばアル
ミニウム又はその合金により作り、そして、その金属材
料の陽極酸化膜を形成して、ゲート絶縁膜の一部とする
のが好ましい。(例えば特開平2─85826号公
報)。陽極酸化を行うためには、化成液を収容した化成
槽を準備し、ゲートバスライン、ゲート電極、ゲート端
子部等を形成した絶縁板(薄膜トランジスタ基板)を化
成液中に浸し、ゲート端子部を電源の陽極に接続する。
また、陰極電極を化成液中に浸す。
The gate bus line, the gate electrode, the gate terminal portion, the signal bus line, the drain terminal portion, the drain electrode, the source electrode, etc. are formed of a metal material such as aluminum or titanium. Along with the increase in size and definition of liquid crystal display devices, there is a demand for high-speed driving of thin film transistors, reduction of resistance of gate wiring, uniformization of in-plane luminance distribution, and improvement of manufacturing yield. Therefore, it is preferable that the gate bus line and the gate electrode are made of a metal material having a low resistance, for example, aluminum or an alloy thereof, and an anodic oxide film of the metal material is formed to be a part of the gate insulating film. (For example, Japanese Patent Laid-Open No. 2-85826). In order to perform anodic oxidation, prepare a chemical conversion bath containing the chemical conversion liquid, immerse the insulating plate (thin film transistor substrate) on which the gate bus line, gate electrode, gate terminal portion, etc. are formed in the chemical conversion liquid, and Connect to the power supply anode.
Further, the cathode electrode is immersed in the chemical conversion liquid.

【0006】[0006]

【発明が解決しようとする課題】このような陽極酸化処
理において、抵抗の高い絶縁膜となるためには、陽極酸
化膜はアルミナ(Al2O3)となるのが好ましい。このため
には、化成液として酒石酸のような分子量の大きな有機
酸を用いるのが好ましい。しかし、分子量の大きな有機
酸を用いると、その溶剤としてエチレングリコールやプ
ロピレングリコール等の可燃性の高いものを使用しなけ
れば、濃度を均一にすることができないという問題があ
った。
In such anodizing treatment, the anodized film is preferably alumina (Al 2 O 3 ) in order to form an insulating film having high resistance. For this purpose, it is preferable to use an organic acid having a large molecular weight such as tartaric acid as the chemical conversion liquid. However, when an organic acid having a large molecular weight is used, there is a problem that the concentration cannot be made uniform unless a highly flammable solvent such as ethylene glycol or propylene glycol is used as the solvent.

【0007】本発明は、一面において、薄膜トランジス
タ基板の製造に適した陽極酸化処理をさらに発展させる
ことを目的としている。そして、可燃性の高いエチレン
グリコールやプロピレングリコール等の溶剤を使用しな
くても、化成液の溶媒として純水を使用することができ
る陽極酸化装置を提供することを目的としている。ただ
し、陽極酸化処理において超音波をかけることは、例え
ば特開昭62─188215号公報、特開平3─399
36号公報、特開平4─368128号公報に記載され
ている。
[0007] In one aspect, the present invention aims to further develop an anodizing process suitable for manufacturing a thin film transistor substrate. Then, it is an object of the present invention to provide an anodizing device that can use pure water as a solvent of a chemical conversion liquid without using a solvent such as highly flammable ethylene glycol or propylene glycol. However, applying an ultrasonic wave in the anodizing treatment is disclosed in, for example, JP-A-62-188215 and JP-A-3-399.
No. 36 and Japanese Patent Laid-Open No. 4-368128.

【0008】また、ゲートバスライン及びゲート電極を
例えばアルミニウムで形成し、アルミニウムの陽極酸化
膜をゲート絶縁膜の一部として使用する場合、ゲートバ
スラインの終端部に位置するゲート端子部は陽極酸化さ
れないようにしなければならないという問題点がある。
つまり、ゲート端子部は外部の配線に接続される部位で
あるので、そこが絶縁膜で覆われていてはいけないので
ある。
Further, when the gate bus line and the gate electrode are formed of, for example, aluminum and the aluminum anodic oxide film is used as a part of the gate insulating film, the gate terminal portion located at the end of the gate bus line is anodized. There is a problem that it must be prevented.
That is, since the gate terminal portion is a portion connected to the external wiring, the portion should not be covered with the insulating film.

【0009】従って、従来は、陽極酸化を行う際に、図
21に示されるように、ゲートバスライン100の終端
部にゲート端子部101がある場合、ゲート端子部10
1の上にレジスト102を形成し、レジスト102をつ
けたままで絶縁板(薄膜トランジスタ基板)を化成液中
に浸していた。こうすることにより、ゲート端子部10
1は陽極酸化されず、レジスト102のないゲートバス
ライン100及びゲート電極の部分のみが陽極酸化され
ることになる。図22はこうして形成された陽極酸化膜
103を示す。陽極酸化処理後に、レジスト102は剥
離される。
Therefore, conventionally, when performing the anodization, as shown in FIG. 21, when the gate terminal portion 101 is at the terminal end portion of the gate bus line 100, the gate terminal portion 10 is formed.
A resist 102 was formed on No. 1 and the insulating plate (thin film transistor substrate) was immersed in the chemical conversion liquid with the resist 102 still attached. By doing so, the gate terminal portion 10
No. 1 is not anodized, and only the portion of the gate bus line 100 and the gate electrode without the resist 102 is anodized. FIG. 22 shows the anodic oxide film 103 thus formed. After the anodizing treatment, the resist 102 is peeled off.

【0010】しかし、このような方法に従うと、レジス
ト102をパターニングする際に、ゲートバスライン1
00がレジスト102の端部104に相当する部分から
オーバーエッチングされる傾向がある。オーバーエッチ
ングがあると、図22に示されるように、ゲート端子部
101とレジスト102との界面に沿って不要な陽極酸
化105が進み、レジスト102の機能が十分に果たさ
れなくなり、所望の陽極酸化膜103の形が崩れるとい
う問題点があった。
However, according to such a method, when patterning the resist 102, the gate bus line 1
00 tends to be over-etched from a portion corresponding to the end portion 104 of the resist 102. If there is over-etching, as shown in FIG. 22, unnecessary anodic oxidation 105 progresses along the interface between the gate terminal portion 101 and the resist 102, and the function of the resist 102 is not sufficiently fulfilled, so that a desired anode is formed. There is a problem that the shape of the oxide film 103 is lost.

【0011】さらに、陽極酸化膜103は元のゲートバ
スライン100の体積と比べて体積の膨張を伴うので、
このような不要な陽極酸化105が生じると、レジスト
102が上に持ち上げられたり、あるいは下向きに楔状
の陽極酸化106が生じるという問題点があった。楔状
の陽極酸化106はゲートバスライン100又はゲート
端子部101の導体断面積を過度に低下させ、電気的に
オープンな箇所ができる恐れがある。
Furthermore, since the anodic oxide film 103 is expanded in volume as compared with the original volume of the gate bus line 100,
When such unnecessary anodic oxidation 105 occurs, there is a problem that the resist 102 is lifted up or a downward wedge-shaped anodic oxidation 106 occurs. The wedge-shaped anodic oxidation 106 excessively reduces the conductor cross-sectional area of the gate bus line 100 or the gate terminal portion 101, and there is a possibility that an electrically open portion may be formed.

【0012】また、別の方法として、ゲートバスライン
及びゲート端子部を同時に陽極酸化させた後、ゲート端
子部の陽極酸化膜をエッチングして除去する方法があ
る。しかし、この場合には、重金属であるクロム酸等を
用いてエッチングする必要があり、作業環境がよくな
い。さらに別の方法として、ゲートバスラインが化成液
中に浸され、且つゲート端子部のみが化成液の液面レベ
ルよりも上方に来るようにして陽極酸化を行うことが考
えられる。しかし、このためには、薄膜トランジスタ基
板を正確に支持し、且つ化成液の液面レベルを正確に維
持することが必要になり、全体としてかなり高価な陽極
酸化装置が必要になる。
As another method, there is a method in which the gate bus line and the gate terminal portion are simultaneously anodized, and then the anodic oxide film on the gate terminal portion is etched and removed. However, in this case, it is necessary to perform etching using heavy metal such as chromic acid, and the working environment is not good. As still another method, it is considered that the gate bus line is immersed in the chemical conversion liquid, and the anodic oxidation is performed so that only the gate terminal portion is located above the liquid level of the chemical conversion liquid. However, for this purpose, it is necessary to accurately support the thin film transistor substrate and to accurately maintain the liquid surface level of the chemical conversion liquid, which requires a considerably expensive anodizing device as a whole.

【0013】本発明の目的は、ゲートバスライン及びゲ
ート電極が抵抗の低い金属材料で造られ、且つゲートバ
スライン及びゲート電極を覆う陽極酸化膜を含み、この
陽極酸化膜がゲート端子部に対する境界が制御性よく形
成され、あるいは形成することのできる薄膜トランジス
タ基板及びその製造方法を提供することである。本発明
のもう一つの目的は、ゲートバスライン及びゲート電極
がアルミニウム等の抵抗の低い金属材料で造られ、ゲー
トバスラインの終端に位置するゲート端子部が接触抵抗
の小さい構造をもった薄膜トランジスタ基板及びその製
造方法を提供することである。本発明のもう一つの目的
は、作業環境をよくし、例えば上記薄膜トランジスタ基
板の製造に適切に使用されることのできるような陽極酸
化装置を提供することである。
An object of the present invention is to include an anodized film in which the gate bus line and the gate electrode are made of a metal material having a low resistance and which covers the gate bus line and the gate electrode, the anodized film being a boundary with respect to the gate terminal portion. To provide a thin film transistor substrate which can be formed with good controllability, and a method for manufacturing the same. Another object of the present invention is to provide a thin film transistor substrate in which the gate bus line and the gate electrode are made of a metal material having a low resistance such as aluminum, and the gate terminal portion located at the end of the gate bus line has a small contact resistance. And a method for manufacturing the same. Another object of the present invention is to provide an anodizing device which has a good working environment and can be suitably used, for example, in the manufacture of the thin film transistor substrate.

【0014】[0014]

【課題を解決するための手段】本発明による薄膜トラン
ジスタ基板は、絶縁板の上に形成された複数のゲートバ
スラインと、該複数のゲートバスラインと交差して配置
された複数の信号バスラインと、該ゲートバスライン及
び該信号バスラインに接続された薄膜トランジスタと、
該ゲートバスラインの端部に設けられるゲート端子部
と、該ゲートバスラインから一体的に延びかつ該薄膜ト
ランジスタの一部となるゲート電極とを備え、該ゲート
バスライン及び該ゲート電極は第1の金属の層で形成さ
れ、該ゲート端子部は該第1の金属の層に少なくとも部
分的に重られた第2の金属の層と、該第2の金属の層に
重られた第3の金属の層からなり、該ゲートバスライン
及び該ゲート電極は該第1の金属の陽極酸化膜で覆われ
てなることを特徴とするものである。
A thin film transistor substrate according to the present invention includes a plurality of gate bus lines formed on an insulating plate, and a plurality of signal bus lines arranged to intersect the plurality of gate bus lines. A thin film transistor connected to the gate bus line and the signal bus line,
A gate terminal portion provided at an end of the gate bus line; and a gate electrode integrally extending from the gate bus line and forming a part of the thin film transistor, wherein the gate bus line and the gate electrode have a first A second metal layer overlying the first metal layer and at least partially overlying the first metal layer; and a third metal overlying the second metal layer. Layer, and the gate bus line and the gate electrode are covered with the anodic oxide film of the first metal.

【0015】本発明による薄膜トランジスタ基板の製造
方法は、絶縁板の上に形成された複数のゲートバスライ
ンと、該複数のゲートバスラインと交差して配置された
複数の信号バスラインと、該ゲートバスライン及び該信
号バスラインに接続された薄膜トランジスタと、該ゲー
トバスラインの端部に設けられるゲート端子部と、該ゲ
ートバスラインから一体的に延びかつ該薄膜トランジス
タの一部となるゲート電極とを含む薄膜トランジスタ基
板の製造方法であって、ゲートバスライン及びゲート電
極を形成するための第1の金属の層を絶縁板上に形成
し、第2の金属の層を該ゲート端子部の領域において選
択的に形成し、該第2の金属の層をマスクとして該第1
の金属の層の選択的な陽極酸化を行い、該ゲートバスラ
イン及び該ゲート電極を覆う陽極酸化膜を形成し、該ゲ
ート電極を含む領域に薄膜トランジスタを形成すること
を特徴とするものである。
A method of manufacturing a thin film transistor substrate according to the present invention comprises a plurality of gate bus lines formed on an insulating plate, a plurality of signal bus lines arranged to intersect the plurality of gate bus lines, and the gates. A thin film transistor connected to the bus line and the signal bus line; a gate terminal portion provided at an end of the gate bus line; and a gate electrode integrally extending from the gate bus line and forming a part of the thin film transistor. A method of manufacturing a thin film transistor substrate, comprising: forming a first metal layer for forming a gate bus line and a gate electrode on an insulating plate; and selecting a second metal layer in the region of the gate terminal portion. Formed as a mask and using the layer of the second metal as a mask
The metal layer is selectively anodized to form an anodized film covering the gate bus line and the gate electrode, and a thin film transistor is formed in a region including the gate electrode.

【0016】本発明による陽極酸化装置は、化成液を収
容する化成槽と、化成液に浸される陽極電極と、化成液
に浸される陰極電極と、該化成液に超音波振動を与える
超音波発生手段と、化成液が化成槽の所定の位置からオ
ーバーフローするように化成液を循環させる溶液循環手
段とを備えたことを特徴とするものである。
The anodizing apparatus according to the present invention comprises a chemical conversion tank for containing a chemical conversion liquid, an anode electrode immersed in the chemical conversion liquid, a cathode electrode immersed in the chemical conversion liquid, and a supersonic wave for applying ultrasonic vibration to the chemical conversion liquid. It is characterized by comprising a sound wave generating means and a solution circulating means for circulating the chemical conversion liquid so that the chemical conversion liquid overflows from a predetermined position of the chemical conversion tank.

【0017】[0017]

【作用】上記した薄膜トランジスタ基板及びその製造方
法においては、第2の金属の層を第1の金属の層につけ
た状態で陽極酸化を行い、ゲートバスライン及びゲート
電極に陽極酸化膜を形成する。従って、第2の金属の層
が陽極酸化処理において実質的なマスクとして作用す
る。陽極酸化処理に先立って、第2の金属の層は第1の
金属の層の上でゲート端子部の形状に合わせてパターニ
ングされており、このパターニング時に、選択性のある
エッチャントを使用することにより、第1の金属の層が
オーバーエッチングされることがない。従って、従来技
術で生じたような第2の金属の層と第1の金属の層との
界面における望ましくない陽極酸化が生じなくなり、陽
極酸化膜が制御性よく形成される。
In the thin film transistor substrate and the method of manufacturing the same described above, anodization is performed with the second metal layer attached to the first metal layer to form an anodized film on the gate bus lines and the gate electrodes. Therefore, the second metal layer acts as a substantial mask in the anodizing process. Prior to the anodizing treatment, the second metal layer is patterned on the first metal layer in accordance with the shape of the gate terminal portion. At the time of patterning, a selective etchant is used. , The first metal layer is not over-etched. Therefore, undesired anodic oxidation at the interface between the second metal layer and the first metal layer, which occurs in the prior art, does not occur, and the anodic oxide film is formed with good controllability.

【0018】さらに、ゲート端子部が第1の金属の層に
少なくとも部分的に重られた第2の金属の層と、該第2
の金属の層に重られた第3の金属の層からなり、陽極酸
化膜は第2の金属の層をつけた状態で陽極酸化処理して
得られたものであるので、第1の金属の層がアルミニウ
ム等の酸化しやすい金属材料からなるものであっても、
第1の金属の層は実質的に大気に触れることがなく、よ
って接触抵抗の小さい構造をもったゲート端子部を形成
することができる。
Further, a second metal layer having a gate terminal portion at least partially overlapped with the first metal layer, and the second metal layer.
Of the first metal, since the anodized film is obtained by anodizing treatment with the second metal layer attached. Even if the layer is made of an easily oxidizable metal material such as aluminum,
The first metal layer does not substantially come into contact with the atmosphere, so that the gate terminal portion having a structure with low contact resistance can be formed.

【0019】である。本発明の陽極酸化装置において
は、可燃性の高いエチレングリコールやプロピレングリ
コール等の溶剤を使用しなくても、化成液の溶媒として
純水を使用することができる。このため、陽極酸化処理
を特別な防爆対策を施すことなくクリーンルームで使用
することができる。従って、この陽極酸化装置は、クリ
ーンルームで製造される薄膜トランジスタ基板、及び同
基板を使用した液晶表示装置を製造するのに特に適して
いると言える。
[0019] In the anodizing apparatus of the present invention, pure water can be used as a solvent for the chemical conversion liquid without using a highly flammable solvent such as ethylene glycol or propylene glycol. Therefore, the anodic oxidation treatment can be used in a clean room without taking any special measures against explosion. Therefore, it can be said that this anodizing device is particularly suitable for manufacturing a thin film transistor substrate manufactured in a clean room and a liquid crystal display device using the same.

【0020】[0020]

【実施例】図1は本発明の第1実施例の薄膜トランジス
タ基板10を示す断面図であり、図2の線I−Iに沿っ
てとった断面図である。図2は図1の薄膜トランジスタ
基板10の部分平面図である。ただし、図2において
は、幾つかの重なった層が全て実線で示されている。図
3は図2の薄膜トランジスタ基板10の簡略化した全体
的な平面図であり、ゲートバスラインを形成した直後を
示す図である。図4は図1から図3の薄膜トランジスタ
基板10を液晶表示装置に使用した場合のアクティブマ
トリクスの構成を示す図である。
1 is a sectional view showing a thin film transistor substrate 10 according to a first embodiment of the present invention, which is a sectional view taken along the line I--I of FIG. FIG. 2 is a partial plan view of the thin film transistor substrate 10 of FIG. However, in FIG. 2, some overlapping layers are all shown by solid lines. FIG. 3 is a simplified plan view of the thin film transistor substrate 10 of FIG. 2, showing a state immediately after forming the gate bus lines. FIG. 4 is a diagram showing a configuration of an active matrix when the thin film transistor substrate 10 of FIGS. 1 to 3 is used in a liquid crystal display device.

【0021】図1及び図3において、薄膜トランジスタ
基板10はガラス等の透明な絶縁板11を含む。絶縁板
11の上にはゲートバスライン12が形成される。信号
バスライン14がゲートバスライン12の上方の層とし
て設けられる。さらに、薄膜トランジスタ16がゲート
バスライン12及び信号バスライン14に隣接して設け
られる。また、ゲートバスライン12の終端部にはゲー
ト端子部18が設けられる。ゲート端子部18はTAB
等の外部の配線に接続するためのものである。実施例で
はゲート端子部18は絶縁板11の一辺側にのみ設けら
れているが、ゲート端子部18を絶縁板11の対向する
二辺側に設けることもできる。また、信号端子部(図示
せず)は後半の製造工程においてゲート端子部18がも
うけられた辺の隣辺に設けられることができる。
In FIGS. 1 and 3, the thin film transistor substrate 10 includes a transparent insulating plate 11 such as glass. A gate bus line 12 is formed on the insulating plate 11. The signal bus line 14 is provided as a layer above the gate bus line 12. Further, the thin film transistor 16 is provided adjacent to the gate bus line 12 and the signal bus line 14. A gate terminal portion 18 is provided at the terminal end of the gate bus line 12. The gate terminal portion 18 is TAB
It is for connecting to external wiring such as. In the embodiment, the gate terminal portion 18 is provided only on one side of the insulating plate 11, but the gate terminal portion 18 may be provided on two opposite sides of the insulating plate 11. Further, the signal terminal portion (not shown) can be provided on the side adjacent to the side where the gate terminal portion 18 is provided in the latter manufacturing process.

【0022】図3及び図5に示されるように、ゲートバ
スライン12はゲート電極20及び蓄積容量電極22と
一体的に形成されている。蓄積容量電極22はゲートバ
スライン12に関してゲート電極20の反対側に延び
る。周辺部導体膜24がゲートバスライン12を囲むよ
うに絶縁板11の周辺部に環状に形成される。周辺部導
体膜24はゲート端子部18に接続される。周辺部導体
膜24はゲート端子部18を外部の配線に接続する際に
例えば図5の線Cに沿ってゲート端子部18から分離さ
れる。さらに、2個の陽極酸化用端子26が絶縁板11
の端縁部に周辺部導体膜24に接続されて設けられてい
る。
As shown in FIGS. 3 and 5, the gate bus line 12 is formed integrally with the gate electrode 20 and the storage capacitor electrode 22. The storage capacitor electrode 22 extends on the opposite side of the gate electrode 20 with respect to the gate bus line 12. A peripheral conductor film 24 is formed in an annular shape around the insulating plate 11 so as to surround the gate bus line 12. The peripheral conductor film 24 is connected to the gate terminal portion 18. The peripheral conductor film 24 is separated from the gate terminal portion 18 along the line C in FIG. 5, for example, when the gate terminal portion 18 is connected to an external wiring. Furthermore, the two anodizing terminals 26 are connected to the insulating plate 11.
Is provided so as to be connected to the peripheral conductor film 24 at the edge portion of.

【0023】図2及び図4に示されるように、ゲートバ
スライン12と信号バスライン14とは絶縁層を介して
互いに交差して配置される。薄膜トランジスタ16はゲ
ートバスライン12と信号バスライン14に接続されて
マトリクス状に配置される。各薄膜トランジスタ16
は、ゲートバスライン12から延びるゲート電極20
と、信号バスライン14から延びるドレイン電極28
と、ソース電極30と、半導体層32とからなる。
As shown in FIGS. 2 and 4, the gate bus lines 12 and the signal bus lines 14 are arranged so as to intersect each other with an insulating layer interposed therebetween. The thin film transistors 16 are connected to the gate bus lines 12 and the signal bus lines 14 and arranged in a matrix. Each thin film transistor 16
Is a gate electrode 20 extending from the gate bus line 12.
And a drain electrode 28 extending from the signal bus line 14.
And a source electrode 30 and a semiconductor layer 32.

【0024】これらの各要素は図1にも示されている。
さらに図1には、ゲートバスライン12及びゲート電極
20の金属材料の陽極酸化膜34と、窒化シリコンから
なる絶縁層36とからなるゲート絶縁膜が示されてい
る。さらに、チャネル保護膜38が半導体層32の上に
設けられており、さらに最終保護膜としてのパッシベー
ション層40が設けられている。また、ドレイン電極2
8及びソース電極30の下にはオーミックコンタクト層
42が設けられている。
Each of these elements is also shown in FIG.
Further, FIG. 1 shows a gate insulating film including an anodic oxide film 34 made of a metal material of the gate bus line 12 and the gate electrode 20 and an insulating layer 36 made of silicon nitride. Further, a channel protective film 38 is provided on the semiconductor layer 32, and a passivation layer 40 as a final protective film is further provided. In addition, the drain electrode 2
An ohmic contact layer 42 is provided below the electrode 8 and the source electrode 30.

【0025】図1、図2及び図4に示されるように、こ
の実施例は液晶表示装置の薄膜トランジスタ基板10を
示しており、画素電極44がゲートバスライン12と信
号バスライン14とで囲まれた領域に配置され、且つ薄
膜トランジスタ16のソース電極30に接続される。液
晶表示装置は、この薄膜トランジスタ基板10と、対向
するカラーフィルタ基板と、これらの基板の間に封入さ
れた液晶とを含む。図4では、カラーフィルタ基板が4
6により示され、液晶が48により示されている。さら
に、液晶48と並列に、蓄積容量50が形成される。
As shown in FIGS. 1, 2 and 4, this embodiment shows a thin film transistor substrate 10 of a liquid crystal display device, in which a pixel electrode 44 is surrounded by a gate bus line 12 and a signal bus line 14. And is connected to the source electrode 30 of the thin film transistor 16. A liquid crystal display device includes the thin film transistor substrate 10, a color filter substrate that faces the thin film transistor substrate, and liquid crystal sealed between these substrates. In FIG. 4, the color filter substrate is 4
6, the liquid crystal is shown by 48. Further, a storage capacitor 50 is formed in parallel with the liquid crystal 48.

【0026】図1及び図2に示されるように、ゲート端
子部18は、ゲートバスライン12の延長部である第1
の金属の層52と、第1の金属の層52の上に重ねて形
成された第2の金属の層54と、第2の金属の層54の
上に重ねて形成された第3の金属の層56とからなり、
第3の金属の層56が基板の表面にあらわれて外部の配
線に接続されるようになっている。陽極酸化膜34は第
2の金属の層54の端縁部から始まっており、第2の金
属の層をつけた状態で陽極酸化処理して得られたもので
ある。
As shown in FIGS. 1 and 2, the gate terminal portion 18 is a first extended portion of the gate bus line 12.
Metal layer 52, a second metal layer 54 overlaid on the first metal layer 52, and a third metal overlaid over the second metal layer 54 Layer 56 of
A third metal layer 56 appears on the surface of the substrate and is connected to external wiring. The anodized film 34 starts from the edge portion of the second metal layer 54, and is obtained by anodizing with the second metal layer attached.

【0027】実施例においては、第1の金属の層52は
アルミニウムの層であり、第2の金属の層54はチタン
の層であり、第3の金属の層56は画素電極44と同様
にITOの層である。第1の金属の層52としては、陽
極酸化しやすいその他のバルブ金属及びその合金を使用
することができる。第2の金属の層54は第1の金属の
層52の上に直接に、例えば真空室内で連続成膜できる
金属(チタン又はタンタル等)及びその合金を使用する
ことができる。このように、ゲート端子部18を3種の
金属からなる構造とすることにより、接触抵抗の小さ
い、外部の配線に接続するのに適したものとすることが
できる。
In the preferred embodiment, the first metal layer 52 is an aluminum layer, the second metal layer 54 is a titanium layer, and the third metal layer 56 is similar to the pixel electrode 44. It is a layer of ITO. As the first metal layer 52, it is possible to use other valve metals and their alloys that are easily anodized. The second metal layer 54 may be a metal (such as titanium or tantalum) and its alloy that can be continuously deposited directly on the first metal layer 52, for example, in a vacuum chamber. As described above, the gate terminal portion 18 having a structure made of three kinds of metals can be made suitable for connecting to an external wiring having a small contact resistance.

【0028】第3の金属の層56は絶縁層36及びパッ
シベーション層40に設けた穴56aを介して第2の金
属の層54に接続される。また、画素電極44はパッシ
ベーション層40に設けた穴44aを介してソース電極
30に接続され、蓄積容量電極22は絶縁層36及びパ
ッシベーション層40に設けた穴22a(図2)を介し
て画素電極44に接続される。
The third metal layer 56 is connected to the second metal layer 54 through the holes 56a formed in the insulating layer 36 and the passivation layer 40. The pixel electrode 44 is connected to the source electrode 30 through a hole 44a provided in the passivation layer 40, and the storage capacitor electrode 22 is connected through the hole 22a (FIG. 2) provided in the insulating layer 36 and the passivation layer 40 to the pixel electrode. Connected to 44.

【0029】次に図6から図10を参照して薄膜トラン
ジスタ基板10の製造方法について説明する。図6に示
されるように、絶縁板11の上に第1の金属(アルミニ
ウム)の層52及び第2の金属(チタン)の層54をス
パッタ(真空)内で連続的に全面的に成膜する。
Next, a method of manufacturing the thin film transistor substrate 10 will be described with reference to FIGS. As shown in FIG. 6, a first metal (aluminum) layer 52 and a second metal (titanium) layer 54 are continuously and entirely deposited on the insulating plate 11 in the sputtering (vacuum). To do.

【0030】図7に示されるように、ステッパで、重な
った第1の金属の層52及び第2の金属の層54を、ゲ
ートバスライン12、ゲート端子部18、ゲート電極2
0、蓄積容量電極22、周辺部導体膜24、陽極酸化用
端子26の形状にパターニングする。この状態が図5に
示されている。これらの要素は、一体になっている。パ
ターニングはレジストの塗布、露光、現像、レジストを
使用したエッチング、及びレジストの剥離を含む。エッ
チングは、例えばCl2 +BCl3 を用いてRIEで行
い、その後で、O2 +H2 Oでアルミニウムのコロージ
ョン対策を行う。レジスト剥離後洗浄する。
As shown in FIG. 7, with the stepper, the first metal layer 52 and the second metal layer 54 which are overlapped with each other are provided on the gate bus line 12, the gate terminal portion 18, and the gate electrode 2.
0, the storage capacitor electrode 22, the peripheral conductive film 24, and the anodic oxidation terminal 26 are patterned. This state is shown in FIG. These elements are united. Patterning includes application of resist, exposure, development, etching using resist, and stripping of resist. The etching is performed by RIE using, for example, Cl 2 + BCl 3 , and then the corrosion of aluminum is prevented by O 2 + H 2 O. Wash after removing the resist.

【0031】図8に示されるように、第2の金属の層5
4を、第2の金属の層54が第1の金属の層52の上に
ゲート端子部18の領域において少なくとも部分的に
(この場合にはゲート端子部18及び周辺部導体膜24
の領域において全面的に)重なり且つ第1の金属の層5
2がゲートバスライン12及びゲート電極20の領域に
おいて露出するように形成する。このため、レジスト6
0を使用する。レジスト60は図9のハッチングの部分
に相当する形状になっている。
As shown in FIG. 8, the second metal layer 5
4 at least partially in the region of the gate terminal 18 over the first metal layer 52 (in this case the gate terminal 18 and the peripheral conductor film 24).
Of the first metal layer 5)
2 is exposed in the regions of the gate bus line 12 and the gate electrode 20. Therefore, the resist 6
Use 0. The resist 60 has a shape corresponding to the hatched portion in FIG.

【0032】実施例においては、レジスト60を全面に
塗布した後、上述のようにして形成されたパターンの第
1の金属の層52及び第2の金属の層54をマスクとし
て絶縁板11の裏面より露光(SA露光)し、自己整合
パターンを形成後、さらにプロキシミティ露光し、現像
することにより、レジスト60をゲート端子部18及び
周辺部導体膜24の領域のみに残す。そこで、希HF系
水溶液(例えばフッ硝酸など)を使用して、ゲート端子
部18及び周辺部導体膜24の領域以外において、ゲー
トバスライン12、ゲート電極20、及び蓄積容量電極
22の領域に存在する第2の金属の層54であるチタン
を選択的にエッチングする。希HF系水溶液の代わり
に、SF6 やCF4 等のガスでRIEによりチタンを選
択的にエッチングしてもよい。
In the embodiment, after the resist 60 is applied on the entire surface, the back surface of the insulating plate 11 is masked with the first metal layer 52 and the second metal layer 54 of the pattern formed as described above. After further exposure (SA exposure) to form a self-aligned pattern, proximity exposure and development are performed to leave the resist 60 only in the regions of the gate terminal portion 18 and the peripheral conductor film 24. Therefore, a dilute HF-based aqueous solution (for example, hydrofluoric nitric acid) is used to exist in the regions of the gate bus line 12, the gate electrode 20, and the storage capacitor electrode 22 other than the regions of the gate terminal portion 18 and the peripheral conductor film 24. The second metal layer 54, titanium, is selectively etched. Instead of the dilute HF-based aqueous solution, titanium may be selectively etched by RIE with a gas such as SF 6 or CF 4 .

【0033】次に、図9に示されるように、第1の金属
の層52の第2の金属の層54から露出した部分に陽極
酸化を行い、ゲートバスライン12、ゲート電極20、
及び蓄積容量電極22を覆う陽極酸化膜34を形成す
る。ここで、例えば図14又は図15に示した化成槽を
使用する。この化成槽は所定の化成液(例えば酒石酸ア
ンモニウム水溶液)を収容しており、化成液に超音波振
動を与え且つ化成液を化成槽の下から上へオーバーフロ
ーさせることにより、化成液の濃度が均一になるように
している。
Next, as shown in FIG. 9, the portion of the first metal layer 52 exposed from the second metal layer 54 is anodized to form the gate bus lines 12, the gate electrodes 20,
An anodic oxide film 34 is formed to cover the storage capacitor electrode 22. Here, for example, the chemical conversion tank shown in FIG. 14 or FIG. 15 is used. This chemical conversion tank contains a specified chemical conversion solution (for example, ammonium tartrate aqueous solution). By applying ultrasonic vibration to the chemical conversion solution and causing the chemical conversion solution to overflow from the bottom to the top of the chemical conversion solution, the concentration of the chemical conversion solution becomes uniform. I am trying to become.

【0034】図8までの手順で準備した薄膜トランジス
タ基板10を化成槽に入れ、陽極酸化用端子26をDC
電源62のプラス側に接続するとともに、陰極電極(図
示せず)をDC電源62のマイナス側に接続する。一定
のDC電流を流し、所定の電圧値になったら電圧一定に
して、電流値が所定の値まで下がった時点を化成終了と
することにより、ゲート端子部18及び周辺部導体膜2
4以外のゲートバスライン12、ゲート電極20、及び
蓄積容量電極22にAl2 3 の陽極酸化膜34を形成
する。陽極酸化用端子26は化成液に浸ってないので陽
極酸化されない。この後基板をQDRで洗浄し、基板上
の化成液を除去する。
The thin film transistor substrate 10 prepared by the procedure up to FIG. 8 is put in a chemical conversion tank, and the anodizing terminal 26 is set to DC.
The cathode side (not shown) is connected to the plus side of the power source 62 and the minus side of the DC power source 62. A constant DC current is flown, and when the voltage value reaches a predetermined value, the voltage is kept constant, and when the current value falls to a predetermined value, the formation is completed, so that the gate terminal portion 18 and the peripheral conductor film 2 are formed.
An Al 2 O 3 anodic oxide film 34 is formed on the gate bus lines 12, the gate electrodes 20, and the storage capacitor electrodes 22 other than 4. The anodizing terminal 26 is not anodized because it is not immersed in the chemical conversion liquid. After that, the substrate is washed with QDR to remove the chemical conversion liquid on the substrate.

【0035】この後、陽極酸化用端子26のアルミニウ
ムを腐食しにくいレジスト剥離液(例えばNNT、トリ
アミンを主成分とした薬液)にてレジスト60を剥離し
た後、再び基板をQDRで洗浄し、引き上げ乾燥、スピ
ン乾燥、エアナイフ乾燥などの所定の乾燥手段にて乾燥
する。この後、基板をアニールし、図10に示されるよ
うに、窒化シリコン膜(絶縁層36)、アモルファスシ
リコン膜(半導体層32)、窒化シリコン膜(チャネル
保護層38)をプラズマCVDにて連続成膜する。レジ
スト塗布、SA露光及びステッパ露光、現像、エッチン
グ、レジスト剥離の工程を経て、チャネル保護層38を
所定の形状に形成する。このとき、半導体層32はまだ
全面的に残っている。
After that, the resist 60 is stripped with a resist stripping solution (for example, a chemical solution containing NNT or triamine as a main component) that does not easily corrode the aluminum of the anodizing terminal 26, and then the substrate is washed again by QDR and pulled up. It is dried by a predetermined drying means such as drying, spin drying or air knife drying. After that, the substrate is annealed, and as shown in FIG. 10, a silicon nitride film (insulating layer 36), an amorphous silicon film (semiconductor layer 32), and a silicon nitride film (channel protection layer 38) are continuously formed by plasma CVD. To film. The channel protective layer 38 is formed into a predetermined shape through the steps of resist application, SA exposure and stepper exposure, development, etching, and resist stripping. At this time, the semiconductor layer 32 still remains entirely.

【0036】次にオーミックコンタクト層(n+ a−S
i)42をプラズマCVDにて成膜した後、スパッタに
てチタン/アルミニウム/チタンを連続成膜し、ステッ
パにて信号バスライン14、ドレイン電極28及びソー
ス電極30のパターニングを行う。Cl2 +BCl3
てRIEでエッチングを行うと、オーミックコンタクト
層42、半導体層32、及びチタン/アルミニウム/チ
タン層(信号バスライン14、ドレイン電極28及びソ
ース電極30)が所定の形状になる。それから、O2
2 Oでアルミニウムのコロージョン対策を行う。
Next, the ohmic contact layer (n + a-S
i) After forming 42 by plasma CVD, titanium / aluminum / titanium is continuously formed by sputtering, and the signal bus line 14, drain electrode 28, and source electrode 30 are patterned by a stepper. When etching is performed by RIE with Cl 2 + BCl 3 , the ohmic contact layer 42, the semiconductor layer 32, and the titanium / aluminum / titanium layer (the signal bus line 14, the drain electrode 28, and the source electrode 30) have predetermined shapes. Then O 2 +
Take measures against corrosion of aluminum with H 2 O.

【0037】次に、パッシベーション膜40として窒化
シリコン膜をプラズマCVDにて成膜した後、穴22
a、44aをあけるためのパターニングをステッパで、
穴56aをあけるためのパターニングをプロキシミティ
露光で、それぞれ行い、SF6あるいはCF4 にてRIE
にて窒化シリコン膜(絶縁膜36、パッシベーション膜
40)をエッチングし、穴22a、44a、56aを形
成する。それから基板にITOを成膜後、ステッパにて
ゲート端子部18、信号端子部(図示せず)及び画素電
極44をパターニングし、シュウ酸水溶液にて、ITO
をエッチングし、ゲート端子部18、信号端子部(図示
せず)及び画素電極44を形成する。最後に、最後に図
5の切断線Cに沿って周辺部導体膜24を分離すること
により、図1及び図2に示した薄膜トランジスタ基板1
0が得られる。
Next, a silicon nitride film is formed as the passivation film 40 by plasma CVD, and then the holes 22 are formed.
patterning for opening a, 44a with a stepper,
Patterning for forming the holes 56a is performed by proximity exposure, respectively, and RIE is performed with SF 6 or CF 4 .
Then, the silicon nitride film (insulating film 36, passivation film 40) is etched to form holes 22a, 44a and 56a. Then, after forming an ITO film on the substrate, the gate terminal portion 18, the signal terminal portion (not shown) and the pixel electrode 44 are patterned by a stepper, and the oxalic acid aqueous solution is used to form the ITO.
Are etched to form the gate terminal portion 18, the signal terminal portion (not shown) and the pixel electrode 44. Finally, by finally separating the peripheral conductor film 24 along the cutting line C of FIG. 5, the thin film transistor substrate 1 shown in FIGS.
0 is obtained.

【0038】図11から図13は陽極酸化処理を行い、
レジスト60を剥離した後のゲート端子部18を示す図
である。陽極酸化膜34は第2の金属の層54をつけた
状態で第1の金属の層52を陽極酸化処理して得られた
ものである。図21及び図22を参照して説明した従来
技術においてはアルミニウムのゲートバスライン100
の上にレジスト102をつけた状態で陽極酸化を行って
いるので、ゲートバスライン100のオーバーエッチン
グ104があると、ゲート端子部101とレジスト10
2との界面に沿って不要な陽極酸化105及び楔状の陽
極酸化106が進み、所望の陽極酸化膜103の形が崩
れるという問題点があった。
11 to 13 show anodizing treatment,
It is a figure which shows the gate terminal part 18 after peeling the resist 60. The anodized film 34 is obtained by anodizing the first metal layer 52 with the second metal layer 54 attached. In the prior art described with reference to FIGS. 21 and 22, the aluminum gate bus line 100 is used.
Since the anodic oxidation is performed with the resist 102 attached on the top surface, if the gate bus line 100 is over-etched 104, the gate terminal portion 101 and the resist 10 are not formed.
There is a problem in that unnecessary anodic oxidation 105 and wedge-shaped anodic oxidation 106 progress along the interface with 2 and the desired shape of the anodic oxide film 103 is lost.

【0039】本発明では、第1の金属の層52と第2の
金属の層54とを連続成膜しているので、第1の金属の
層52と第2の金属の層54との間の密着力は強い。さ
らに、第2の金属の層54は第1の金属の層52に対し
て選択的なエッチャントを使用してエッチングされるの
で、第2の金属の層54の下の第1の金属の層52にオ
ーバーエッチングが生じない。
In the present invention, since the first metal layer 52 and the second metal layer 54 are continuously formed, the gap between the first metal layer 52 and the second metal layer 54 is reduced. Has strong adhesion. In addition, the second metal layer 54 is etched using an etchant that is selective to the first metal layer 52, so that the first metal layer 52 underneath the second metal layer 54 is etched. Over etching does not occur.

【0040】このために、形成された陽極酸化膜34は
所定の形状にパターニングされた第2の金属の層54の
端縁部に沿った正確な輪郭形状に形成され、すなわち意
図した形状に制御性よく形成される。陽極酸化膜34は
第1の金属の層52と第2の金属の層54との間の界面
には実質的に生じていない。従って、ゲートバスライン
12及びゲート端子部18における導電性にも悪影響を
与えない。また、陽極酸化膜34は元の第1の金属の層
52の外形よりも多少膨張しており、ゲート端子部18
のまわりを包みこむようになっている。陽極酸化膜34
はゲートバスライン12、ゲート電極20、及び蓄積容
量電極22をきちんと包みこみ、後で絶縁層36を形成
する際に高温(例えば300℃)がかかっても、アルミ
ニウムからなるゲートバスライン12、ゲート電極2
0、及び蓄積容量電極22が侵されることがない。
For this reason, the formed anodic oxide film 34 is formed into an accurate contour shape along the edge of the second metal layer 54 patterned into a predetermined shape, that is, controlled to have an intended shape. Formed well. The anodized film 34 is substantially absent at the interface between the first metal layer 52 and the second metal layer 54. Therefore, the conductivity of the gate bus line 12 and the gate terminal portion 18 is not adversely affected. Further, the anodic oxide film 34 is slightly expanded more than the outer shape of the original first metal layer 52, and the gate terminal portion 18 is formed.
It is designed to wrap around. Anodized film 34
Wraps the gate bus line 12, the gate electrode 20, and the storage capacitor electrode 22 properly, and even if a high temperature (for example, 300 ° C.) is applied when the insulating layer 36 is formed later, the gate bus line 12 made of aluminum, the gate Electrode 2
0, and the storage capacitor electrode 22 is not attacked.

【0041】図14は図9の陽極酸化工程で使用される
陽極酸化装置の例を示す図である。陽極酸化装置は化成
槽70を含む。化成槽70は所定の化成液72(例えば
クエン酸水溶液や酒石酸水溶液にアンモニア水を入れて
ペーハー調節したもの)を収容している。つまり、本例
では、化成液72の溶媒として水を使用し、化成液72
の濃度が均一な状態で使用できる。化成液72の溶媒と
して水を使用できるのは、次に説明するように、化成液
72に超音波振動を与え且つ化成液を化成槽の下から上
へオーバーフローさせることによって濃度を均一にでき
るからである。有機系の化成液の濃度を均一にするため
には、42KHz以上の超音波周波数の振動を化成液7
2に与えることが好ましいことが分かった。このため、
化成槽70の外壁に超音波発生装置74が取りつけられ
ている。超音波発生装置74は公知の構造の超音波振動
板を含む。超音波発生装置74は化成槽70の側壁ある
いは底壁に取りつけることができる。
FIG. 14 is a diagram showing an example of an anodizing device used in the anodizing step of FIG. The anodizing device includes a chemical conversion bath 70. The chemical conversion tank 70 contains a predetermined chemical conversion liquid 72 (for example, a citric acid aqueous solution or a tartaric acid aqueous solution with ammonia water added to adjust the pH). That is, in this example, water is used as the solvent of the chemical conversion liquid 72,
It can be used in a uniform concentration. Water can be used as the solvent of the chemical conversion liquid 72, because the concentration can be made uniform by subjecting the chemical conversion liquid 72 to ultrasonic vibration and causing the chemical conversion liquid to overflow from the bottom to the top as described below. Is. In order to make the concentration of the organic chemical conversion liquid uniform, the vibration of the chemical conversion liquid of ultrasonic wave of 42 KHz or more is used.
It has been found that it is preferable to give it to 2. For this reason,
An ultrasonic wave generator 74 is attached to the outer wall of the chemical conversion tank 70. The ultrasonic generator 74 includes an ultrasonic diaphragm having a known structure. The ultrasonic wave generator 74 can be attached to the side wall or the bottom wall of the chemical conversion tank 70.

【0042】化成液72の循環装置は次のようにして構
成される。化成槽70の底壁には化成液入口70aが設
けられ、化成槽70の頂部は開放されている。貯蔵タン
ク76が化成槽70とは別に設けられ、オーバーフロー
タンク78が化成槽70の周囲に取りつけられている。
従って、化成液72は貯蔵タンク76からポンプ80、
フィルター82を通って化成槽70の化成液入口70a
へ供給され、化成槽70の頂部からオーバーフローし、
オーバーフロータンク78を通って貯蔵タンク76へ戻
る。ポンプ80は制御装置80aで制御される。さら
に、化成槽70内の低部近くには整流板80が設けら
れ、化成槽70の化成液入口70aへ供給された化成液
72は整流板80によって層流となり、化成槽70内の
乱れを極力おさえた状態で化成槽70の頂部に達し、液
面の揺れをおさえながらオーバーフローする。
The circulation device for the chemical conversion liquid 72 is constructed as follows. A chemical conversion liquid inlet 70a is provided on the bottom wall of the chemical conversion tank 70, and the top of the chemical conversion tank 70 is open. A storage tank 76 is provided separately from the chemical conversion tank 70, and an overflow tank 78 is attached around the chemical conversion tank 70.
Therefore, the chemical conversion liquid 72 is pumped from the storage tank 76 to the pump 80,
The chemical conversion liquid inlet 70a of the chemical conversion tank 70 through the filter 82
And overflows from the top of the chemical conversion tank 70,
Return to the storage tank 76 through the overflow tank 78. The pump 80 is controlled by the controller 80a. Further, a rectifying plate 80 is provided near a lower portion in the chemical conversion tank 70, and the chemical conversion liquid 72 supplied to the chemical conversion liquid inlet 70a of the chemical conversion tank 70 becomes a laminar flow by the flow regulating plate 80, thereby disturbing the turbulence in the chemical conversion tank 70. It reaches the top of the chemical conversion tank 70 while being suppressed as much as possible, and overflows while suppressing the fluctuation of the liquid surface.

【0043】薄膜トランジスタ基板10は前述したよう
に化成槽70に入れられ、陽極酸化用端子26が液面上
に位置するようにしてDC電源のプラス側に接続され
る。また、陰極電極82が化成槽70に入れられ、DC
電源のマイナス側に接続される。こうして、ゲート端子
部18及び周辺部導体膜24以外のゲートバスライン1
2、ゲート電極20、及び蓄積容量電極22にAl2
3 の陽極酸化膜34を形成する。
As described above, the thin film transistor substrate 10 is placed in the chemical conversion bath 70, and is connected to the positive side of the DC power source so that the anodizing terminal 26 is located on the liquid surface. Further, the cathode electrode 82 is put in the chemical conversion bath 70, and DC
Connected to the negative side of the power supply. Thus, the gate bus line 1 other than the gate terminal portion 18 and the peripheral conductor film 24 is formed.
2, Al 2 O for the gate electrode 20 and the storage capacitor electrode 22
An anodic oxide film 34 of 3 is formed.

【0044】図15は陽極酸化装置の他の例を示す図で
ある。陽極酸化装置は化成槽70を含む。化成槽70は
所定の化成液72を収容している。この例でも、化成液
72の溶媒として水を使用し、化成液72の濃度が均一
な状態で使用できる。このため、化成液72に超音波振
動を与え且つ化成液を化成槽の下から上へオーバーフロ
ーさせるようになっている。
FIG. 15 is a diagram showing another example of the anodizing device. The anodizing device includes a chemical conversion bath 70. The chemical conversion tank 70 contains a predetermined chemical conversion liquid 72. Also in this example, water is used as the solvent of the chemical conversion liquid 72, and the chemical conversion liquid 72 can be used in a uniform concentration state. Therefore, ultrasonic vibration is applied to the chemical conversion liquid 72, and the chemical conversion liquid overflows from the bottom to the top of the chemical conversion tank.

【0045】化成液72の循環手段として、貯蔵タンク
76及びオーバーフロータンク78が設けられている。
化成槽70の底壁に化成液入口70aが設けられ、化成
槽70の頂部は開放され、化成液72は貯蔵タンク76
からポンプ80、フィルター82を通って化成槽70の
化成液入口70aへ供給され、化成槽70の頂部からオ
ーバーフローし、オーバーフロータンク78を通って貯
蔵タンク76へ戻る。ポンプ80は制御装置80aで制
御される。さらに、化成槽70内の低部近くには整流板
80が設けられる。
A storage tank 76 and an overflow tank 78 are provided as means for circulating the chemical conversion liquid 72.
A chemical conversion liquid inlet 70a is provided on the bottom wall of the chemical conversion tank 70, the top of the chemical conversion tank 70 is opened, and the chemical conversion liquid 72 is stored in a storage tank 76.
Is supplied to the chemical conversion liquid inlet 70a of the chemical conversion tank 70 through the pump 80 and the filter 82, overflows from the top of the chemical conversion tank 70, and returns to the storage tank 76 through the overflow tank 78. The pump 80 is controlled by the controller 80a. Further, a current plate 80 is provided near the lower part in the chemical conversion tank 70.

【0046】この実施例では、貯蔵タンク76は、外槽
84内に水に浮かぶように適切に支持されている。超音
波発生装置74は外槽84に取りつけられ、外槽84内
の水を介して化成液72に超音波振動を与えるようにな
っている。外槽84は水入口84aと水出口84bを有
し、水が循環して供給されるようになっている。水のレ
ベルセンサ(図示せず)が設けられ、超音波発生装置7
4の空動作を防止するようになっている。76a、84
cはそれぞれ貯蔵タンク76及び外槽84の蓋である。
In this embodiment, the storage tank 76 is suitably supported in the outer tub 84 to float on water. The ultrasonic wave generation device 74 is attached to the outer tank 84, and applies ultrasonic vibration to the chemical conversion liquid 72 via the water in the outer tank 84. The outer tub 84 has a water inlet 84a and a water outlet 84b, and water is circulated and supplied. An ultrasonic wave generator 7 is provided with a water level sensor (not shown).
It is designed so as to prevent the empty operation of No. 4. 76a, 84
Reference characters c are lids of the storage tank 76 and the outer tank 84, respectively.

【0047】また、貯蔵タンク76の内部では、化成液
72がリターンパイプ86の端部から水平に対して5度
ないし30度上方に吹き上がるようになっており、貯蔵
タンク76の内部において循環するようになっている。
貯蔵タンク76にも化成液のレベルセンサ及び温度セン
サ(図示せず)が設けられる。
Further, inside the storage tank 76, the chemical conversion liquid 72 is blown upward from the end of the return pipe 86 by 5 to 30 degrees with respect to the horizontal, and circulates inside the storage tank 76. It is like this.
The storage tank 76 is also provided with a chemical liquid level sensor and a temperature sensor (not shown).

【0048】第2の実施例図16から図20は薄膜トラ
ンジスタ基板10の他の実施例を示す図である。この実
施例は、第1の金属の層52及び第2の金属の層54の
形成を除くとほぼ図1から図13の実施例と同様であ
る。従って、ここでは、第1の金属の層52及び第2の
金属の層54の形成を中心として説明する。
Second Embodiment FIGS. 16 to 20 are views showing another embodiment of the thin film transistor substrate 10. This embodiment is substantially similar to the embodiment of FIGS. 1-13 except for the formation of the first metal layer 52 and the second metal layer 54. Therefore, here, the formation of the first metal layer 52 and the second metal layer 54 will be mainly described.

【0049】薄膜トランジスタ基板10は絶縁板11の
上に形成されたゲートバスライン12、信号バスライン
14、薄膜トランジスタ16、及び画素電極44を有す
るものである。ゲートバスライン12はゲート電極20
及び蓄積容量電極22とともに第1の金属の層52であ
るアルミニウムで形成されている。ゲートバスライン1
2を形成する第1の金属の層52は、ゲート端子部18
に少しかかった部位で終端している。ゲート端子部18
においては、第2の金属の層54が第1の金属の層52
の端部に部分的に重ねて形成され、第3の金属の層56
がさらに第2の金属の層54の上に重ねて形成されてい
る。第3の金属の層56が基板の表面にあらわれて外部
の配線に接続される。第1の金属の層52はアルミニウ
ムの層であり、第2の金属の層54はチタン又はタンタ
ルの層であり、第3の金属の層56は画素電極44と同
様にITOの層である。これらの金属の合金を使用する
ことができる。
The thin film transistor substrate 10 has a gate bus line 12, a signal bus line 14, a thin film transistor 16 and a pixel electrode 44 formed on an insulating plate 11. The gate bus line 12 is the gate electrode 20.
And the storage capacitor electrode 22, the first metal layer 52 is made of aluminum. Gate bus line 1
The first metal layer 52 forming the second
It ends at the part that took a little. Gate terminal 18
In which the second metal layer 54 is the first metal layer 52.
A third metal layer 56 formed partially overlapping the edges of the
Are further overlaid on the second metal layer 54. A third metal layer 56 appears on the surface of the substrate and is connected to external wiring. The first metal layer 52 is an aluminum layer, the second metal layer 54 is a titanium or tantalum layer, and the third metal layer 56 is an ITO layer like the pixel electrode 44. Alloys of these metals can be used.

【0050】図17は最初に形成される第1の金属の層
52の領域を示す図であり、ゲートバスライン12、ゲ
ート電極20、蓄積容量電極22、及び陽極酸化用端子
26を含む。図18及び図19はその後で形成される第
2の金属の層54の領域を示す図であり、ゲート端子部
18及び周辺部導体膜26を含む。第2の金属の層54
はゲートバスライン12及び周辺部導体膜26を形成す
る第1の金属の層52に部分的に重ねて形成されてい
る。
FIG. 17 is a view showing a region of the first metal layer 52 which is initially formed, and includes the gate bus line 12, the gate electrode 20, the storage capacitor electrode 22, and the anodizing terminal 26. 18 and 19 are views showing the region of the second metal layer 54 to be formed thereafter, which includes the gate terminal portion 18 and the peripheral conductor film 26. Second metal layer 54
Are partially overlapped with the first metal layer 52 forming the gate bus line 12 and the peripheral conductor film 26.

【0051】図20はこの薄膜トランジスタ基板10の
製造方法を示す図である。(A)に示されるように、絶
縁板11の上に第1の金属(アルミニウム)の層52を
成膜し、所定の形状にパターニングする。それから
(B)に示されるように、第2の金属(チタン)の層5
4をパターニングした第1の金属の層52の上に成膜す
る。それから(C)に示されるように、レジスト60を
塗布し、露光及び現像した後で、第2の金属の層54を
エッチングする。それから(D)に示されるように、レ
ジスト60を残した状態で陽極酸化を行い、第1の金属
の層52のまわりに陽極酸化膜34を形成する。これ以
後の手順は前の実施例と同様である。ただし、この場合
は、第1の金属層形成工程と第2の金属層形成工程の時
間的間隔があるため、第1の実施例と比べると第1の金
属層と第2の金属層との界面は清浄ではない。
FIG. 20 is a diagram showing a method of manufacturing the thin film transistor substrate 10. As shown in (A), a first metal (aluminum) layer 52 is formed on the insulating plate 11 and patterned into a predetermined shape. Then, as shown in (B), a second metal (titanium) layer 5
4 is deposited on the patterned first metal layer 52. Then, as shown in (C), a resist 60 is applied, and after exposure and development, the second metal layer 54 is etched. Then, as shown in (D), anodic oxidation is performed with the resist 60 left, and an anodic oxide film 34 is formed around the first metal layer 52. The procedure thereafter is similar to that of the previous embodiment. However, in this case, since there is a time interval between the first metal layer forming step and the second metal layer forming step, the first metal layer and the second metal layer are different from each other as compared with the first embodiment. The interface is not clean.

【0052】[0052]

【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタ基板びその製造方法によれば、ゲート端子部周
辺における陽極酸化膜の形成(陽極酸化部と非陽極酸化
部との境界)を制御性よく行うことができるために、ゲ
ート端子部周辺における電気的な不具合がなくなり、ま
た第1及び第2の金属の界面が清浄な状態に維持され、
その後で接続された第3の金属の層とともに接触抵抗の
小さいゲート端子部を形成することができる。また、本
発明の陽極酸化装置によれば、化成液を水溶液としても
均一な濃度とできるため、従来のように環境上問題のあ
った溶媒を使用する必要がなくなり、特別な廃液処理施
設を設ける必要なく、また作業環境を改善できる。
As described above, according to the thin film transistor substrate and the method of manufacturing the same of the present invention, the formation of the anodic oxide film (the boundary between the anodized portion and the non-anodized portion) around the gate terminal portion can be controlled with good controllability. Since it can be carried out, electrical defects around the gate terminal portion are eliminated, and the interface between the first and second metals is maintained in a clean state,
After that, the gate terminal portion having a low contact resistance can be formed together with the connected third metal layer. Further, according to the anodizing apparatus of the present invention, since the chemical conversion solution can be made to have a uniform concentration as an aqueous solution, it is not necessary to use a solvent which has an environmental problem as in the conventional case, and a special waste liquid treatment facility is provided. You don't need it and you can improve your working environment.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の薄膜トランジスタ基板を
示す、図2の線I−Iに沿った断面図である。
1 is a cross-sectional view taken along line I-I of FIG. 2, showing a thin film transistor substrate according to a first embodiment of the present invention.

【図2】図2の基板の部分平面図である。FIG. 2 is a partial plan view of the substrate of FIG.

【図3】図2の基板の簡略化した全体的な平面図であ
り、ゲートバスラインを形成した直後を示す図である。
3 is a simplified overall plan view of the substrate of FIG. 2 showing the gate bus lines immediately after formation.

【図4】アクティブマトリクスの構成を示す図である。FIG. 4 is a diagram showing a configuration of an active matrix.

【図5】図3の基板の一部を示す平面図である。5 is a plan view showing a part of the substrate of FIG.

【図6】第1及び第2の金属の層を付着した工程を示す
図である。
FIG. 6 is a diagram showing a step of depositing layers of first and second metals.

【図7】第1及び第2の金属の層をパターニングした工
程を示す図である。
FIG. 7 is a diagram showing a step of patterning first and second metal layers.

【図8】第2の金属の層をさらにパターニングした工程
を示す図である。
FIG. 8 is a view showing a step of further patterning a second metal layer.

【図9】陽極酸化工程を示す図である。FIG. 9 is a diagram showing an anodic oxidation process.

【図10】半導体層を形成した工程を示す断面図であ
る。
FIG. 10 is a cross-sectional view showing a process of forming a semiconductor layer.

【図11】陽極酸化を行った基板のゲート端子部を示す
平面図である。
FIG. 11 is a plan view showing a gate terminal portion of a substrate subjected to anodization.

【図12】図11の線XII─XIIに沿った断面図であ
る。
12 is a cross-sectional view taken along the line XII-XII in FIG.

【図13】図11の線XIII ─XIII に沿った断面図で
ある。
FIG. 13 is a cross-sectional view taken along the line XIII-XIII in FIG.

【図14】陽極酸化装置の例を示す図である。FIG. 14 is a diagram showing an example of an anodizing device.

【図15】陽極酸化装置の他の例を示す図である。FIG. 15 is a diagram showing another example of the anodizing device.

【図16】薄膜トランジスタ基板の他の実施例を示す断
面図である。
FIG. 16 is a cross-sectional view showing another embodiment of the thin film transistor substrate.

【図17】第1の金属の層の領域を説明する図である。FIG. 17 is a diagram illustrating a region of a first metal layer.

【図18】第1及び第2の金属の層の領域を説明する図
である。
FIG. 18 is a diagram illustrating regions of first and second metal layers.

【図19】図18の部分拡大図である。FIG. 19 is a partially enlarged view of FIG. 18.

【図20】図16の基板の製造工程を示す図である。FIG. 20 is a diagram showing a manufacturing process of the substrate of FIG. 16;

【図21】従来技術を説明する図である。FIG. 21 is a diagram illustrating a conventional technique.

【図22】従来技術を説明する図である。FIG. 22 is a diagram illustrating a conventional technique.

【符号の説明】[Explanation of symbols]

10…基板 11…絶縁板 12…ゲートバスライン 14…信号バスライン 16…薄膜トランジスタ 18…ゲート端子部 20…ゲート電極 34…陽極酸化膜 36…絶縁膜 52、54、56…金属の層 70…化成層 74…超音波発生手段 76…貯蔵タンク 78…オーバーフロータンク 80…ポンプ DESCRIPTION OF SYMBOLS 10 ... Substrate 11 ... Insulating plate 12 ... Gate bus line 14 ... Signal bus line 16 ... Thin film transistor 18 ... Gate terminal part 20 ... Gate electrode 34 ... Anodized film 36 ... Insulating film 52, 54, 56 ... Metal layer 70 ... Chemical formation Layer 74 ... Ultrasonic wave generation means 76 ... Storage tank 78 ... Overflow tank 80 ... Pump

───────────────────────────────────────────────────── フロントページの続き (72)発明者 滝澤 英明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 橘木 誠 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hideaki Takizawa Inventor Hideaki Takizawa 1015 Kamiodanaka, Nakahara-ku, Kawasaki, Kanagawa, Fujitsu Limited (72) Inventor Makoto Tachibaki 1015 Kamedota, Nakahara-ku, Kawasaki, Kanagawa Prefecture, Fujitsu Limited

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 絶縁板(11)の上に形成された複数の
ゲートバスライン(12)と、該複数のゲートバスライ
ンと交差して配置された複数の信号バスライン(14)
と、該ゲートバスライン及び該信号バスラインに接続さ
れた薄膜トランジスタ(16)と、該ゲートバスライン
の端部に設けられるゲート端子部(18)と、該ゲート
バスラインから一体的に延びかつ該薄膜トランジスタの
一部となるゲート電極(20)とを備え、 該ゲートバスライン(12)及び該ゲート電極(20)
は第1の金属の層(52)で形成され、 該ゲート端子部(18)は該第1の金属の層に少なくと
も部分的に重られた第2の金属の層(54)と、該第2
の金属の層に重られた第3の金属の層(56)からな
り、 該ゲートバスライン(12)及び該ゲート電極(20)
は該第1の金属の陽極酸化膜(34)で覆われてなるこ
とを特徴とする薄膜トランジスタ基板。
1. A plurality of gate bus lines (12) formed on an insulating plate (11), and a plurality of signal bus lines (14) arranged so as to intersect with the plurality of gate bus lines.
A thin film transistor (16) connected to the gate bus line and the signal bus line, a gate terminal portion (18) provided at an end of the gate bus line, and extending integrally from the gate bus line and A gate electrode (20) forming a part of a thin film transistor, the gate bus line (12) and the gate electrode (20)
Is formed of a first metal layer (52), and the gate terminal portion (18) includes a second metal layer (54) at least partially overlying the first metal layer and the second metal layer (54). Two
A third metal layer (56) overlying the first metal layer, the gate bus line (12) and the gate electrode (20)
Is covered with an anodic oxide film (34) of the first metal.
【請求項2】 該第1の金属の層がアルミニウム及びア
ルミニウムを主成分とする合金のうちの一つからなるこ
とを特徴とする請求項1に記載の薄膜トランジスタ基
板。
2. The thin film transistor substrate according to claim 1, wherein the layer of the first metal is made of one of aluminum and an alloy containing aluminum as a main component.
【請求項3】 該第2の金属の層がチタン、タンタル、
及びこれらの金属を主成分とする合金のうちの一つから
なることを特徴とする請求項2に記載の薄膜トランジス
タ基板。
3. The second metal layer is titanium, tantalum,
3. The thin film transistor substrate according to claim 2, wherein the thin film transistor substrate comprises one of alloys containing these metals as a main component.
【請求項4】 蓄積容量電極(22)が該ゲートバスラ
イン及びゲート電極と一体的に設けられていることを特
徴とする請求項1に記載の薄膜トランジスタ基板。
4. The thin film transistor substrate according to claim 1, wherein a storage capacitor electrode (22) is provided integrally with the gate bus line and the gate electrode.
【請求項5】 該第2の金属の層が該第1の金属の層の
上に少なくとも部分的に重ねて形成されており、該第1
の金属の層の該第2の金属の層に重なっていない部分に
該陽極酸化膜が形成されていることを特徴とする請求項
1に記載の薄膜トランジスタ基板。
5. A layer of said second metal is formed at least partially overlying a layer of said first metal, said first layer of metal
The thin film transistor substrate according to claim 1, wherein the anodic oxide film is formed on a portion of the metal layer which does not overlap with the second metal layer.
【請求項6】 周辺部導体膜(24)が該ゲートバスラ
インを囲むように該絶縁板の周辺部に環状に形成され、
該周辺部導体膜は該ゲート端子部に接続され且つ該ゲー
ト端子部を外部の配線に接続する際に該ゲート端子部か
ら分離されることができることを特徴とする請求項1に
記載の薄膜トランジスタ基板。
6. A peripheral conductive film (24) is annularly formed on the peripheral portion of the insulating plate so as to surround the gate bus line,
The thin film transistor substrate according to claim 1, wherein the peripheral conductive film is connected to the gate terminal portion and can be separated from the gate terminal portion when the gate terminal portion is connected to an external wiring. .
【請求項7】 2個の陽極酸化用端子(26)が該絶縁
板の端縁部に該周辺部導体膜に接続されて設けられてい
ることを特徴とする請求項6に記載の薄膜トランジスタ
基板。
7. The thin film transistor substrate according to claim 6, wherein two anodizing terminals (26) are provided at the edge of the insulating plate so as to be connected to the peripheral conductive film. .
【請求項8】 該薄膜トランジスタは、該ゲート電極
と、該陽極酸化膜及び第2の絶縁膜からなるゲート絶縁
層と、該ゲート絶縁層の上に形成された半導体層と、該
信号バスラインに接続され且つ該半導体層に接続された
ドレイン電極と、該半導体層に接続されたソース電極と
からなり、さらに該薄膜トランジスタを覆う第3の絶縁
膜が設けられることを特徴とする請求項1に記載の薄膜
トランジスタ基板。
8. The thin film transistor includes a gate electrode, a gate insulating layer formed of the anodized film and a second insulating film, a semiconductor layer formed on the gate insulating layer, and the signal bus line. 2. The third insulating film, which comprises a drain electrode connected to the semiconductor layer and a source electrode connected to the semiconductor layer, and further provided with a third insulating film covering the thin film transistor. Thin film transistor substrate.
【請求項9】 該第3の絶縁膜が該ゲート端子部におい
て該第2の金属を覆うように形成され、該第3の金属は
該第3の絶縁膜に設けた穴を介して該第2の金属に接続
されることを特徴とする請求項8に記載の薄膜トランジ
スタ基板。
9. The third insulating film is formed so as to cover the second metal in the gate terminal portion, and the third metal passes through a hole provided in the third insulating film to form the third insulating film. 9. The thin film transistor substrate according to claim 8, wherein the thin film transistor substrate is connected to the second metal.
【請求項10】 該薄膜トランジスタ基板が液晶表示装
置に使用され且つ画素電極を含み、該画素電極が該第3
の絶縁膜に設けた穴を介して該ソース電極に接続され、
該画素電極と該第3の金属の層とが同じ材料で同時に形
成されることを特徴とする請求項9に記載の薄膜トラン
ジスタ基板。
10. The thin film transistor substrate is used in a liquid crystal display device and includes a pixel electrode, the pixel electrode being the third electrode.
Connected to the source electrode through a hole provided in the insulating film of
10. The thin film transistor substrate according to claim 9, wherein the pixel electrode and the third metal layer are formed of the same material at the same time.
【請求項11】 絶縁板(11)の上に形成された複数
のゲートバスライン(12)と、該複数のゲートバスラ
インと交差して配置された複数の信号バスライン(1
4)と、該ゲートバスライン及び該信号バスラインに接
続された薄膜トランジスタ(16)と、該ゲートバスラ
インの端部に設けられるゲート端子部(18)と、該ゲ
ートバスライン(12)から一体的に延びかつ該薄膜ト
ランジスタ(16)の一部となるゲート電極(20)と
を含む薄膜トランジスタ基板の製造方法であって、 ゲートバスライン及びゲート電極を形成するための第1
の金属の層(52)を絶縁板(11)上に形成し、 第2の金属の層(54)を該ゲート端子部(18)の領
域において選択的に形成し、 該第2の金属の層(54)をマスクとして該第1の金属
の層(52)の選択的な陽極酸化を行い、該ゲートバス
ライン及び該ゲート電極を覆う陽極酸化膜(34)を形
成し、 該ゲート電極を含む領域に薄膜トランジスタ(16)を
形成することを特徴とする薄膜トランジスタ基板の製造
方法。
11. A plurality of gate bus lines (12) formed on an insulating plate (11), and a plurality of signal bus lines (1) arranged so as to intersect the plurality of gate bus lines.
4), a thin film transistor (16) connected to the gate bus line and the signal bus line, a gate terminal portion (18) provided at an end of the gate bus line, and the gate bus line (12) A method for manufacturing a thin film transistor substrate, comprising: a gate electrode (20) that extends horizontally and becomes a part of the thin film transistor (16), the first method for forming a gate bus line and a gate electrode.
A metal layer (52) of the second metal is formed on the insulating plate (11), and a second metal layer (54) is selectively formed in the region of the gate terminal portion (18). Using the layer (54) as a mask, the first metal layer (52) is selectively anodized to form an anodized film (34) covering the gate bus line and the gate electrode. A method of manufacturing a thin film transistor substrate, comprising forming a thin film transistor (16) in a region including the thin film transistor.
【請求項12】 該薄膜トランジスタ及び該ゲート端子
部の領域を覆って絶縁膜(36、40)を形成し、 該絶縁膜の該ゲート端子部の領域に穴あけを行い、 該絶縁膜の上に第3の金属の層(56)を形成し、該第
3の金属の層を該穴を介して該第2の金属の層(54)
に接続し、該第3の金属の層(56)が表面に露出し、
外部の配線に接続される該ゲート端子部(18)を形成
することを特徴とする請求項11に記載の薄膜トランジ
スタ基板の製造方法。
12. An insulating film (36, 40) is formed so as to cover the thin film transistor and the region of the gate terminal portion, and a hole is formed in the region of the gate terminal portion of the insulating film to form a first layer on the insulating film. Forming a third metal layer (56) and passing the third metal layer through the holes to the second metal layer (54)
To expose the third metal layer (56) to the surface,
The method of manufacturing a thin film transistor substrate according to claim 11, wherein the gate terminal portion (18) connected to an external wiring is formed.
【請求項13】 第1の金属の層を形成する工程は、第
1の金属の層を絶縁板の上に全面的に付着させる工程
と、第1の金属の層をゲートバスライン及びゲート電
極、並びにゲート端子部の少なくとも一部に応じた第1
の所定の形状に形成する工程とからなり、 第2の金属の層を形成する工程は、第2の金属の層を絶
縁板の上の全面的な第1の金属の層の上に全面的に付着
させる工程と、第1の金属の層の所定の形状と同じ所定
の形状に形成する工程と、第2の金属の層が該ゲート端
子部の領域において少なくとも部分的に残り且つ第1の
金属の層がゲートバスライン及びゲート電極の領域にお
いて露出するような第2の所定の形状に第2の金属の層
を形成する工程とからなり、 第1の金属の層の所定の形状の形成工程と、第2の金属
の層の所定の形状の形成工程とが、同時に行われること
を特徴とする請求項11に記載の薄膜トランジスタ基板
の製造方法。
13. The step of forming a first metal layer comprises the steps of depositing the first metal layer over an insulating plate, and forming the first metal layer on the gate bus line and the gate electrode. , And a first according to at least a part of the gate terminal portion
And forming a second metal layer on the insulating plate, the second metal layer is formed on the entire surface of the insulating plate. The step of depositing the first metal layer in a predetermined shape that is the same as the predetermined shape of the first metal layer, and the second metal layer remaining at least partially in the region of the gate terminal portion and having the first shape. Forming a second metal layer in a second predetermined shape such that the metal layer is exposed in the regions of the gate bus line and the gate electrode, and forming the first metal layer in the predetermined shape. The method of manufacturing a thin film transistor substrate according to claim 11, wherein the step and the step of forming the second metal layer in a predetermined shape are performed at the same time.
【請求項14】 該第2の金属の層を第2の所定の形状
に形成する工程においてマスクが使用され、該マスクを
つけたままで陽極酸化工程が行われることを特徴とする
請求項13に記載の薄膜トランジスタ基板の製造方法。
14. The method according to claim 13, wherein a mask is used in the step of forming the second metal layer into the second predetermined shape, and the anodic oxidation step is performed with the mask attached. A method for manufacturing the thin film transistor substrate described.
【請求項15】 第1の金属の層を形成する工程は、第
1の金属の層を絶縁板の上に全面的に付着させる工程
と、第1の金属の層をゲートバスライン及びゲート電極
に応じた第1の所定の形状に形成する工程とからなり、 第2の金属の層を形成する工程は、第2の金属の層を所
定の形状の第1の金属の層の上に全面的に付着させる工
程と、第2の金属の層が第1の金属の層と少なくとも部
分的に重なり且つ該ゲート端子部の領域において少なく
とも部分的に残り、そして第1の金属の層がゲートバス
ライン及びゲート電極の領域において露出するような第
2の所定の形状に第2の金属の層を形成する工程とから
なることを特徴とする請求項11に記載の薄膜トランジ
スタ基板の製造方法。
15. The step of forming a first metal layer comprises the steps of depositing the first metal layer over the insulating plate, and forming the first metal layer on the gate bus line and the gate electrode. And forming a second metal layer over the entire surface of the first metal layer having a predetermined shape. A second metal layer at least partially overlaps the first metal layer and remains at least partially in the region of the gate terminal portion, and the first metal layer is a gate bus. 12. The method of manufacturing a thin film transistor substrate according to claim 11, further comprising the step of forming a second metal layer in a second predetermined shape so as to be exposed in the regions of the line and the gate electrode.
【請求項16】 該第2の金属の層を第2の所定の形状
に形成する工程においてマスクが使用され、該マスクを
つけたままで陽極酸化工程が行われることを特徴とする
請求項14に記載の薄膜トランジスタ基板の製造方法。
16. The method according to claim 14, wherein a mask is used in the step of forming the second metal layer into the second predetermined shape, and the anodic oxidation step is performed with the mask attached. A method for manufacturing the thin film transistor substrate described.
【請求項17】 該第1の金属の層に陽極酸化を行う工
程において、陽極酸化用の化成液に超音波をかけること
を特徴とする請求項11に記載の薄膜トランジスタ基板
の製造方法。
17. The method of manufacturing a thin film transistor substrate according to claim 11, wherein in the step of anodizing the layer of the first metal, ultrasonic waves are applied to the anodizing chemical solution.
【請求項18】 該第1の金属の層に陽極酸化を行う工
程において、陽極酸化用の化成液として水を使用するこ
とを特徴とする請求項11に記載の薄膜トランジスタ基
板の製造方法。
18. The method of manufacturing a thin film transistor substrate according to claim 11, wherein water is used as a chemical conversion liquid for anodizing in the step of anodizing the first metal layer.
【請求項19】 陽極酸化工程の後で薄膜トランジスタ
を形成する際に、 該陽極酸化膜の上にさらに絶縁膜を形成し、 該絶縁膜の上に半導体膜を形成し、 該半導体膜の上に信号バスライン、ドレイン電極及びソ
ース電極を形成する工程からなることを特徴とする請求
項11に記載の薄膜トランジスタ基板の製造方法。
19. When forming a thin film transistor after the anodic oxidation step, an insulating film is further formed on the anodic oxide film, a semiconductor film is formed on the insulating film, and the semiconductor film is formed on the semiconductor film. The method of manufacturing a thin film transistor substrate according to claim 11, comprising a step of forming a signal bus line, a drain electrode and a source electrode.
【請求項20】 該第1の金属の層を形成する工程にお
いて、該第1の金属の層と同じ材料で、該ゲートバスラ
インを囲み且つ該ゲート端子部に接続されるように該絶
縁板の周辺部に環状に周辺部導体膜を形成することを特
徴とする請求項11に記載の薄膜トランジスタ基板の製
造方法。
20. In the step of forming the first metal layer, the insulating plate is formed of the same material as the first metal layer so as to surround the gate bus line and be connected to the gate terminal portion. The method of manufacturing a thin film transistor substrate according to claim 11, wherein a peripheral conductor film is formed in an annular shape on the peripheral portion of the.
【請求項21】 該ゲート端子部を外部の配線に接続す
る際に該周辺部導体膜を該ゲート端子部から分離するこ
とを特徴とする請求項20に記載の薄膜トランジスタ基
板の製造方法。
21. The method of manufacturing a thin film transistor substrate according to claim 20, wherein the peripheral conductor film is separated from the gate terminal portion when the gate terminal portion is connected to an external wiring.
【請求項22】 化成液を収容する化成槽(70)と、
化成液に浸される陽極電極(10)と、化成液に浸され
る陰極電極(82)と、該化成液に超音波振動を与える
超音波発生手段(74)と、化成液が化成槽の所定の位
置からオーバーフローするように化成液を循環させる溶
液循環手段(76、78、80)とを備えた陽極酸化装
置。
22. A chemical conversion tank (70) containing a chemical conversion liquid,
An anode electrode (10) immersed in the chemical conversion liquid, a cathode electrode (82) immersed in the chemical conversion liquid, an ultrasonic wave generation means (74) for applying ultrasonic vibration to the chemical conversion liquid, and the chemical conversion liquid in the chemical conversion tank. An anodizing device comprising a solution circulating means (76, 78, 80) for circulating the chemical conversion liquid so as to overflow from a predetermined position.
【請求項23】 該超音波発生手段が該化成槽に取りつ
けられることを特徴とする請求項22に記載の陽極酸化
装置。
23. The anodizing device according to claim 22, wherein the ultrasonic wave generating means is attached to the chemical conversion tank.
【請求項24】 該超音波発生手段が該溶液循環手段に
取りつけられることを特徴とする請求項22に記載の陽
極酸化装置。
24. The anodizing apparatus according to claim 22, wherein the ultrasonic wave generating means is attached to the solution circulating means.
JP26515394A 1994-10-28 1994-10-28 Thin film transister substrate and its manufacture and anodic oxidation device Withdrawn JPH08122822A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26515394A JPH08122822A (en) 1994-10-28 1994-10-28 Thin film transister substrate and its manufacture and anodic oxidation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26515394A JPH08122822A (en) 1994-10-28 1994-10-28 Thin film transister substrate and its manufacture and anodic oxidation device

Publications (1)

Publication Number Publication Date
JPH08122822A true JPH08122822A (en) 1996-05-17

Family

ID=17413371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26515394A Withdrawn JPH08122822A (en) 1994-10-28 1994-10-28 Thin film transister substrate and its manufacture and anodic oxidation device

Country Status (1)

Country Link
JP (1) JPH08122822A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2760288A1 (en) * 1997-03-03 1998-09-04 Lg Electronics Inc STRUCTURE OF A LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOF
US7787087B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US9041891B2 (en) 1997-05-29 2015-05-26 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2760288A1 (en) * 1997-03-03 1998-09-04 Lg Electronics Inc STRUCTURE OF A LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOF
US6373546B1 (en) 1997-03-03 2002-04-16 Lg Philips Lcd Co., Ltd. Structure of a liquid crystal display and the method of manufacturing the same
US6614500B2 (en) 1997-03-03 2003-09-02 Lg Philips Lcd Co., Ltd. Liquid crystal display having a dummy source pad and method for manufacturing the same
US9041891B2 (en) 1997-05-29 2015-05-26 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
US7787087B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US7787086B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US8054430B2 (en) 1998-05-19 2011-11-08 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US8400598B2 (en) 1998-05-19 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
US8711309B2 (en) 1998-05-19 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle

Similar Documents

Publication Publication Date Title
US6808963B2 (en) Process for fabricating a thin-film device having inclined sides
JP4111569B2 (en) Thin film transistor type liquid crystal display device and manufacturing method thereof
US5427962A (en) Method of making a thin film transistor
KR950008931B1 (en) Manufacturing method of display pannel
JPH08122822A (en) Thin film transister substrate and its manufacture and anodic oxidation device
KR20050070325A (en) Lcd and method for manufacturing lcd
JP3114303B2 (en) Thin film transistor panel and method of manufacturing the same
JP3168648B2 (en) Method for manufacturing thin film transistor panel
JPH05323380A (en) Production of thin-film transistor panel
JPH06326130A (en) Flattening method and flattened element
JPH07325321A (en) Production of liquid crystal display device
JP3413098B2 (en) Dry etching substrate surface treatment method and apparatus
US5523187A (en) Method for the fabrication of liquid crystal display device
JP3131853B2 (en) Method for manufacturing thin film transistor
JPH09232585A (en) Electronic device with anodic oxide film, and etching of anodic oxide film
KR0167886B1 (en) Method of making thin film transistor
JPH05173186A (en) Manufacture of thin film transistor panel
JP2003215616A (en) Method for manufacturing electrode or wiring, and method for manufacturing active matrix type liquid crystal display device
JPS6313347A (en) Manufacture of thin-film semiconductor device
JPH09223803A (en) Thin film transistor manufacturing method
JPH0443328A (en) Manufacture of liquid crystal display panel
JPH04116982A (en) Manufacture of thin film transistor array
JPH02130551A (en) Thin film pattern and production thereof as well as matrix circuit board formed by using this pattern and image display device
JP2005141090A (en) Device and method protecting gate terminal and lead wiring
JPH05335720A (en) Wiring formation

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115