JPH08116535A - 符号化映像信号の復号装置 - Google Patents

Abstract

(57)【要約】 【目的】 符号化映像信号のビットストリームから、あ
らかじめゼロバイトスタッフィングを除去しておくよう
にすることによって、可変長復号ユニットの負担を少な
くして、その分復号化処理に多くの時間を割り当て、動
作クロックの増大を防ぐこと。 【構成】 符号化データ中に一定のバイト数以上連続し
てゼロが現われた場合は、ゼロバイトスタッフィングと
見なし、入力バッファメモリ１１の時点で除去すること
により、可変長復号ユニット１３の負担を少なくする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、圧縮符号化によりその
データ量を圧縮された符号化映像信号を復号する符号化
映像信号の復号装置に関する。

【０００２】

【従来の技術】ディジタル化された映像信号、とりわけ
動画像は非常に情報量が多いため、磁気ディスクなどの
記録媒体に長時間にわたってこれを記録するためには大
きな記憶容量を必要とするので、コストが嵩む。あるい
は、有線または無線によってリアルタイムで伝送するた
めには、映像データのビットレートが高いことから非常
に広帯域な伝送路が必要であり、その実現は容易ではな
い。そこで、信号処理によって映像データを効率良く符
号化し、データ量を削減するための符号化方式がいくつ
か提案されている。

【０００３】そのような符号化方式の１つとして、近年
標準化が進められているＭＰＥＧ２（「テレビジョン学
会誌」；Ｖｏｌ．４８，Ｎｏ．１，ｐｐ．４４〜４９に
記載）がある。ＭＰＥＧ（Moving Picture Experts Gro
up）２では、映像データ（動画像データ）のデータ量を
圧縮して削減するために、主に以下に述べる複数の方法
を適宜組み合わせて用いる。

【０００４】第１に、動画像の前後のフレームまたはフ
ィールド（以下、これを参照画像と称す）で差分を取っ
て振幅の小さい情報に変換することにより、符号化に要
するビット数を少なくする方法である。このために、図
１４に示すように、１画面をある一定の大きさを持った
区画（以下、これをマクロブロックと称す）で区切り、
このマクロブロック単位で参照画像との差分を取る。こ
の場合には、前後のフレームまたはフィールドのうち参
照画像として用いたのはどの画像かを示す情報、および
その参照画像のうち差分を取るための参照に用いた部分
を示す情報（動きベクトル情報）を、符号化データ中に
エンコードする。上記マクロブロックは、８画素×８画
素の単位画像（ブロック）から構成されている。例えば
Ｙ：Ｃｂ：Ｃｒ＝４：２：０の形式の場合、図１４に示
すように、輝度信号Ｙは４つのブロック、色差信号Ｃ
ｂ，Ｃｒはそれぞれ１つのブロックによってマクロブロ
ックを構成している。

【０００５】第２に、映像データにＤＣＴ（離散コサイ
ン変換）を施すことにより、空間周波数領域に変換する
方法である。映像信号の場合、一般に空間周波数の低域
成分にエネルギーが集中している割合が高く、高域成分
は振幅値が小さい。それに応じて符号化に割り当てるビ
ット数を低域成分ほど多く、高域成分ほど少なくするこ
とによって、全体としてのビット数を削減することが可
能となる。

【０００６】第３に、上記のＤＣＴ係数の伝送に際し、
ある値が複数個連続した場合に、その値を繰り返し送る
代わりに、その値およびその個数で表現することによ
り、データ量を削減する方法である。

【０００７】第４に、それぞれの値の出現確率に応じ
て、異なる長さの符号を割り当てる可変長符号化であ
る。出現頻度の高い値ほど短い符号を割り当てておくこ
とにより、全体のビット数を削減することが可能とな
る。

【０００８】映像の符号化は、１フレームまたは１フィ
ールド単位で行われる。以下、映像を符号化する単位を
ピクチャと呼ぶ。映像の符号化方法は常に一定ではな
く、ピクチャ単位またはマクロブロック単位で選択可能
である。符号化を行う方法（モード）によって符号化デ
ータのデータ量は異なる。例えば、前後のフレーム／フ
ィールドとの差分を取らずに１マクロブロック内だけで
符号化を行う場合は、差分を符号化する場合に比べてデ
ータ量が大きい。したがって、符号化データの単位当た
りのデータ量は、各ピクチャまたは各マクロブロックご
とに異なる。

【０００９】一方、そのような符号化データの転送を一
定のレートで行うため、ＭＰＥＧ２では、以下のような
仕組みを設けている。すなわち、復号化装置の内部にバ
ッファメモリを設けておき、入力された符号化データは
直接復号化するのではなく、該バッファメモリに一旦蓄
積し、必要に応じてそれを少しずつ読み出しながら復号
化する。一方、符号化装置側は、復号化装置内部に設け
た上記バッファメモリが、復号化中にオーバーフローや
アンダーフローを起こさないように符号化を行うように
する。

【００１０】ＭＰＥＧ２には、ヘッダの開始を示すスタ
ートコードと呼ばれる符号が定義されている。このスタ
ートコードはその先頭に２バイトのゼロを含んでおり、
スタートコードと同様のパターンが、それ以外の場所で
発生することは認められていない。

【００１１】また、スタートコードとその直前の有意な
データとの間には、主にアンダーフロー防止の目的で、
任意の個数（０個を含む）のダミーのゼロバイトデータ
を挿入することが認められている。

【００１２】一方、スタートコードの直前の有意なデー
タの末尾がゼロデータで終了する場合がある。その場合
のゼロデータは有意なデータであり、その長さはＭＰＥ
Ｇ２の場合高々２バイトである。

【００１３】したがって、スタートコードの先頭の２バ
イトと合わせて、ダミーのゼロバイトを除く意味のある
ゼロデータは最大４バイト連続する。よって、５バイト
以上ゼロデータが連続しているときは、そのうちの少な
くとも１バイトはダミーのゼロデータであるといえる。

【００１４】また、ＭＰＥＧ２では１マクロブロックの
最大のデータ量が規定されている（Ｙ：Ｃｂ：Ｃｒ＝
４：２：０形式の場合４６０８ビット）。但し、１マク
ロブロックライン当たり２個のマクロブロックはそれを
越えることも有り得るとしている。

【００１５】以上のような方法で符号化された符号化映
像信号を、復号化して元の映像信号を再生する装置が開
発されている。例えば、「日経エレクトロニクス」；１
９９４．３．１４号，ｐｐ．９３〜１００の“ＨＤＴＶ
にも対応できるリアルタイム復号化を実現”には、ＭＰ
ＥＧ２復号化ＬＳＩの開発例が記載されている。

【００１６】符号化映像信号を復号化するときには、挿
入されている上記したダミーのゼロデータを除去しなけ
ればならない。従来の復号化装置においては、このゼロ
データの存在をシンタックス上から解析して除去してい
る。したがって、符号化データのシンタックスの解析以
後に、初めてゼロデータの存在を検知することができ
る。すなわち、従来の復号化装置においては、符号化デ
ータの解析を行う部分の以前に、あらかじめダミーのゼ
ロデータを除去することについては考慮されていない。

【００１７】

【発明が解決しようとする課題】復号化装置内部の処理
ブロックを、符号データの解析を行う部分（解析部）と
演算処理により復号化を行う部分（演算処理部）とに大
別すると、前者によって符号データが解析され、符号化
モード，動きベクトル，ＤＣＴ係数などの情報が得られ
たのを受けて、後者は動作する。そのため、符号データ
中に前記ゼロデータが挿入されていると、上記符号デー
タの解析部がそれを解析して除去する間の分だけ、上記
演算処理部は処理開始が遅れる。言い換えれば、処理開
始が遅れた分だけ処理にかけられる時間が少なくなるの
で、ある決められた時間内に処理を行うためには、上記
演算処理部はそれだけ高速に演算処理をしなければなら
ない。そのため高いクロックレートが必要であり、した
がって消費電力も増加するという問題がある。

【００１８】次に、外部にメモリを接続して使用し、装
置内部の複数の処理ブロックがこのメモリに共通にアク
セスするような復号化装置においては、処理ブロックが
メモリへのアクセス権を待っている間処理を停止するこ
とは、処理時間に不均一を生じ、本来以上に高い動作ク
ロックが必要となり、消費電力の増加にもつながる。そ
こで、メモリへのアクセス権を待っている間も処理を継
続できるためには、該処理ブロック専用のバッファメモ
リを内部に持つ必要がある。しかし、局所的に大きなデ
ータ量を持った符号化データに対処するためには、バッ
ファメモリの容量を大きくする必要があり、コストの増
加を招くという問題がある。

【００１９】本発明の目的は、符号データの解析を行う
前にあらかじめゼロデータを除去しておくことによっ
て、前記符号データの解析部においてゼロデータの解析
および除去に要する時間の分だけ、前記演算処理部にお
ける処理時間が減少することを防ぎ、それによって、ク
ロックレートの増加と消費電力の増大を防いだ符号化映
像信号の復号化装置を提供することにある。

【００２０】本発明の他の目的は、外部メモリを装置内
部の複数の処理ブロックが共通に使用する復号化装置に
おいて、処理ブロックがメモリへのアクセス権を待って
いる間も処理を継続でき、各処理ブロック内のバッファ
メモリの容量を必要以上に大きくすることなく、局所的
に大きなデータ量を持った符号化データに対しても対処
できる符号化映像信号の復号化装置を提供することにあ
る。

【００２１】

【課題を解決するための手段】上記目的達成のため、本
発明では符号化映像信号の復号装置において、データを
蓄える記憶手段を複数個直列に連続して配置し、データ
が該複数個の記憶手段を順次転送されるよう構成された
シフトレジスタと、上記複数個の記憶手段に蓄えられて
いる値がすべてゼロ（ゼロデータ）であるかどうかを判
定する判定手段と、データの読み書きを行うバッファ手
段と、上記バッファ手段の書き込み番地および読み出し
番地を制御し、かつ上記判定手段の判定結果に基づき、
全てゼロ（ゼロデータ）ならば上記バッファ手段への書
き込みを停止する制御手段と、を具備することとした。

【００２２】また、前記他の目的達成のため、本発明で
は符号化映像信号の復号装置において、上記符号化映像
信号の復号装置に接続する外部記憶手段と、上記外部記
憶手段を利用して信号処理を行う複数の第１の信号処理
手段と、上記複数の第１の信号処理手段が上記外部記憶
手段を利用するに当たり、その利用をあらかじめ決めた
一定の順番で周期的に制御する第１の制御手段と、デー
タの読み書きを行うバッファ手段と、上記バッファ手段
からデータを読み出して信号処理を行う第２の信号処理
手段と、上記バッファ手段の書き込み番地および読み出
し番地を制御する第２の制御手段と、上記バッファ手段
内部に蓄積されているデータ量を計算する演算手段と、
上記バッファ手段内部に蓄積されているデータ量がゼロ
のとき、上記第２の信号処理手段を含む装置内の複数の
信号処理手段を制御して、動作を一時的に停止させる第
３の制御手段と、を具備することとした。

【００２３】

【作用】本発明によれば、映像信号の符号化データが、
直列に配列された複数の記憶手段から構成されたシフト
レジスタの中で順次転送される。転送されたデータはバ
ッファ手段に書き込まれ、読み出される。

【００２４】一方、上記の複数の記憶手段の値が全てゼ
ロ（ゼロデータ）の場合、判定手段から信号が出され、
この場合は上記バッファ手段への書き込みが停止され
る。

【００２５】このようにして、上記複数の記憶手段に蓄
えられているゼロの値のうち１個が破棄される。

【００２６】また、本発明によれば、符号化映像信号の
復号装置に外部記憶手段が接続されている。復号装置内
の複数の第１の信号処理手段が、上記外部記憶手段を利
用して信号処理を行っている。上記複数の第１の信号処
理手段が上記外部記憶手段を利用するに当たって、同時
に複数の第１の信号処理手段が上記外部記憶手段を利用
することを防ぐため、第１の制御手段により、上記複数
の第１の信号処理手段があらかじめ決めた一定の順番で
周期的に上記外部記憶手段を利用するよう制御する。

【００２７】一方、復号装置内部にはデータの読み書き
を行うバッファ手段が存在し、このバッファ手段への書
き込みは、上記第１の制御手段が上記複数の第１の信号
処理手段を制御する周期で行われる。また、このバッフ
ァ手段からデータを読み出して信号処理を行う第２の信
号処理手段が存在する。このようにバッファ手段へ周期
的に書き込みが行われるので、上記第２の信号処理手段
が読み出すべきデータが不足することは通常はない。上
記バッファ手段は、第２の制御手段により書き込み番地
および読み出し番地が制御され、演算手段により内部に
蓄積されているデータ量を計算されている。

【００２８】しかし、一時的にかつ例外的に第２の信号
処理手段が多量のデータを読み出したために、上記バッ
ファ手段内部に蓄積されているデータ量がゼロになった
ときに限り、上記演算手段がそのことを示す信号を第３
の制御手段に送り、該第３の制御手段は、上記第２の信
号処理手段を含む複数の信号処理手段を制御して、信号
処理の動作を一時的に停止させる。停止する期間は、上
記第１の制御手段が上記複数の信号処理手段を制御する
１周期の間であり、その間に上記バッファ手段に再びデ
ータが書き込まれる。その後停止は解除され、処理を再
開する。

【００２９】このようにして、上記バッファ手段により
通常の状態では上記第２の信号処理手段は処理を継続的
に行うことができ、上記第２の信号処理手段が一時的か
つ例外的に多量のデータを読み出したときに限り信号処
理を停止するので、上記バッファメモリの容量を、この
例外的な場合に対処するために通常の状態で必要な容量
以上に大容量にする必要がない。

【００３０】

【実施例】以下、本発明の詳細を図示した実施例によっ
て説明する。図１は、本発明の第１の実施例に係る符号
化映像信号の復号装置の構成を示すブロック図である。
同図において、１はデコーダＬＳＩ（復号装置）、２は
デコーダＬＳＩ１に接続されたメモリ（外部記憶手
段）、３はデコーダＬＳＩ１の入力端子、４はデコーダ
ＬＳＩ１の出力端子である。また、デコーダＬＳＩ１内
において、１１は入力バッファメモリ、１２は復号用バ
ッファメモリ、１３は可変長復号ユニット、１４はＩＤ
ＣＴ（逆離散コサイン変換）ユニット、１５は動き補償
ユニット、１６は表示ユニット、１７はメモリコントロ
ーラ、１８はタイミングユニット、１９はデータバスで
ある。

【００３１】本実施例では、入力信号として、先に述べ
たＭＰＥＧ２またはそれに準じる映像信号の符号化デー
タを想定している。また、符号化データは、データの先
頭から８ビット単位で区切られ、並列に入力されるもの
とする。

【００３２】まず、データの流れを簡単に説明する。符
号化データが入力端子３より入力され、入力バッファメ
モリ１１に入る。次に、データバス１９，メモリコント
ローラ１７を介して外付けのメモリ２に転送され、一旦
格納される。さらに、再びメモリコントローラ１７，デ
ータバス１９を介して、復号用バッファメモリ１２に転
送される。そして、次の可変長復号ユニット１３におい
て符号化データの解析が行われ、ヘッダ情報とＤＣＴ
（離散コサイン変換）係数データとが得られる。ＩＤＣ
Ｔユニット１４では、得られたＤＣＴ係数データを逆Ｄ
ＣＴ（逆離散コサイン変換）して、空間軸上の画素値を
得る。動き補償ユニット１５では、可変長復号ユニット
１３で得たヘッダ情報を元に動きベクトルを生成し、こ
れをメモリコントローラ１７に与えて、すでに復号済み
の画像（メモリ２に格納されている）から所定の位置の
画像情報を読み出させる。動き補償ユニット１５では、
これを参照画像としてＩＤＣＴユニット１４の出力と加
算し、復号化画像を得る。得られた復号化画像は、メモ
リコントローラ１７を介して一旦メモリ２に格納され
る。格納された復号化画像は表示タイミングに合わせて
再び読み出され、表示ユニット１６に送られる。そし
て、表示ユニット１６で最終的な画像データに変換さ
れ、出力端子４から出力される。

【００３３】本実施例では、符号化データ用バッファお
よび復号化画像データのフレームメモリとして外部のメ
モリ２を共通に使用する。そこで、復号化装置内部の各
処理ブロックがこのメモリ２にアクセスする時間を、あ
らかじめ区切って各ブロックに割り当てている。この割
り当ての様子（タイムスロット）を図２に示す。

【００３４】本実施例では、メモリアクセスのクロック
周波数を６５．２５ＭＨｚとしている。符号化される前
の原画像がＮＴＳＣ方式テレビジョン信号の場合、１水
平走査期間（１ライン）のクロック数は４１４７クロッ
クになる。この１ライン期間中に、１３８０クロックの
処理単位を３つ設ける。そのそれぞれが、各処理ブロッ
クにおける１マクロブロック分の復号化処理に対応して
いる。

【００３５】上記の１マクロブロック分の処理単位は、
（ａ）から（ｇ）の７つの期間で構成されている。
（ａ）の期間では、復号化後にメモリ２内に割り当てた
フレームメモリに蓄えておいた復号化画像を、表示ユニ
ット１６が表示のために読み出す。（ｂ）の期間は、動
き補償ユニット１５における動き補償用の参照画像の読
み出しであり、動き補償ユニット１５から与えられる動
きベクトルに基づいて、それに対応する位置の画像をメ
モリ２内に割り当てたフレームメモリから読み出す。
（ｃ）の期間は、メモリ２内の符号化データ用バッファ
メモリから復号用バッファメモリ１２へのデータの転送
である。（ｄ）の期間では、ダイナミックＲＡＭである
メモリ２のリフレッシュを行う。（ｅ）の期間は、入力
バッファメモリ１１からメモリ２内の符号化データ用バ
ッファメモリへのデータの転送である。（ｆ）の期間で
は、動き補償ユニット１５において演算の結果得られた
復号化画像を、メモリ２内のフレームメモリに格納す
る。（ｇ）はマージン領域である。

【００３６】以上は、第３１〜２６２ラインおよび第２
８５〜５１６ラインの場合である。他のラインの場合、
図２のライン中の白い部分の領域では、可変長復号ユニ
ット１３におけるヘッダ情報の解析を除き、復号化処理
またはメモリ２へのアクセスを休んでいる。これは、フ
レームメモリの書き込みアドレスが読み出しアドレスを
追い越すことを防ぐためである。すなわち、表示すべき
画像を表示し終わる前に、次の画像をメモリに上書きす
ることを防ぐためである。図２に示すタイムスロットの
場合、１フレームにつき最大１４５７マクロブロックま
での処理を行うことができる。

【００３７】各処理ブロックは、以上のタイムスロット
にあわせて復号化処理およびメモリ２へのアクセスを行
う。それにより、各処理ブロックはメモリにアクセスす
るための待ち時間を無くすことができるので、処理を時
間的に平均化でき、最小限の処理クロック周波数で済
む。

【００３８】次に、各処理ブロックの説明を行う。図３
は入力バッファメモリ１１のブロック図である。同図に
おいて、１１１〜１１５はレジスタ、１１６はａｌｌ
ｚｅｒｏ判定回路、１１７は並列化回路、１１８はＦＩ
ＦＯ（First In First Out）メモリ、１１９はＦＩＦＯ
コントローラ、１２０はメモリ空き容量演算回路であ
る。また、並列化回路１１７内において、１１７１はセ
レクタ、１１７２はセレクタ制御回路、１１７３〜１１
７８はレジスタである。なお、レジスタ１１１〜１１５
は、直列に連続して配置され、データが各レジスタ１１
１〜１１５を順次転送されるように構成したシフトレジ
スタとなっており、１バイト（８ビット）単位でデータ
の転送が行われる。

【００３９】符号化データは入力端子３からある一定の
レートで入力されるが、このデータをメモリ２に書き込
めるのは、図２の前記タイムスロットの（ｅ）の期間だ
けである。そのため、この入力バッファメモリ内部のＦ
ＩＦＯメモリ１１８に、符号化データを一旦蓄積し、前
記（ｅ）の期間にメモリ２に転送する。

【００４０】８ビットで並列に入力される符号化データ
は、レジスタ１１１からレジスタ１１２、レジスタ１１
２からレジスタ１１３、レジスタ１１３からレジスタ１
１４、レジスタ１１４からレジスタ１１５へ順番に転送
された後、セレクタ１１７１に入る。次に、符号化デー
タは、セレクタ１１７１によって６つのレジスタ１１７
３〜１１７８に順番に振り分けられる。このレジスタの
選択は、セレクタ制御回路１１７２がセレクタ１１７１
を制御することにより行われる。上記６つのレジスタ１
１７３〜１１７８の全てにデータが蓄積されると、一斉
にＦＩＦＯメモリ１１８に出力される。以上の処理によ
って、並列化回路１１７では８ビットの符号化データを
４８ビットへ変換する。並列化回路１１７からの出力に
あわせて、ＦＩＦＯコントローラ１１９の制御により、
ＦＩＦＯメモリ１１８へデータの書き込みが行われる。
メモリ空き容量演算回路１２０は、ＦＩＦＯメモリ１１
８の書き込みアドレスと読み出しアドレスの差から、空
き容量を計算する。

【００４１】ａｌｌ ｚｅｒｏ判定回路１１６はレジス
タ１１１〜１１５の内容から、連続する５バイトがゼロ
かどうかを判定し、セレクタ制御回路１１７２へその結
果を渡す。符号化データの連続する５バイトがゼロの場
合は、アンダーフロー防止のために挿入されているダミ
ーのゼロデータが少なくとも１バイト含まれているの
で、この場合には、セレクタ制御回路１１７２はセレク
タ１１７１を制御して、レジスタ１１７３〜１１７８の
うちどのレジスタをも選択しないようにすることによ
り、レジスタ１１５に蓄積されている１バイト分のゼロ
データを符号化データの中から除去する。このようにし
て符号化データ中でゼロが５バイト連続した箇所を発見
すると、そのうちの１バイトを除去することができ、さ
らにゼロが６バイト以上連続した箇所においても、上記
の処理を繰り返すことによりゼロデータを除去し、連続
するゼロデータが最終的に４バイト以下になるようにす
ることができる。そのようにして、符号化データ中に含
まれるアンダーフロー防止のために挿入されているダミ
ーのゼロデータを殆ど除去することができる。

【００４２】このように、本発明によれば、符号データ
の解析を行う以前にあらかじめダミーのゼロデータを除
去しておくことができるので、可変長復号ユニット１３
においてゼロデータの解析および除去に要する時間の分
だけ、ＩＤＣＴユニット１４以降の各処理ブロックにお
ける処理時間が減少することを防ぐことができ、それに
よって、演算処理クロック周波数の増加とそれに伴う消
費電力の増大を防ぐことができるという効果が得られ
る。

【００４３】ＦＩＦＯメモリ１１８の出力は、データバ
ス１９に接続されている。外付けのメモリ２内に割り当
てられた符号化データ用バッファに空きがある場合は、
データリクエスト信号を受け取り、前記タイムスロット
の（ｅ）の期間に、ＦＩＦＯコントローラ１１９を介し
て符号化データがメモリ２に転送される。

【００４４】図４は復号用バッファメモリ１２のブロッ
ク図であり、同図において、１２１はＦＩＦＯメモリ、
１２２はメモリ空き容量演算回路、１２３はＦＩＦＯコ
ントローラである。

【００４５】メモリ２内の符号化データ用バッファメモ
リに蓄えた符号化データを復号のために読み出すことが
できるのは、図２の前記タイムスロットの（ｃ）の期間
だけである。そのため、この（ｃ）の期間に、メモリ２
から復号用バッファメモリ１２内部のＦＩＦＯメモリ１
２１に符号化データを転送して蓄積し、次の可変長復号
ユニット１３での復号化に備える。メモリ空き容量演算
回路１２２は、ＦＩＦＯメモリ１２１の書き込みアドレ
スと読み出しアドレスの差から空き容量を計算する。Ｆ
ＩＦＯコントローラ１２３は、ＦＩＦＯメモリ１２１に
空きがある場合はデータリクエスト信号を出して、前記
タイムスロットの（ｃ）の期間に、メモリ２からの符号
化データをＦＩＦＯメモリ１２１に書き込む。また、Ｆ
ＩＦＯコントローラ１２３は、可変長復号ユニット１３
からデータリクエスト信号を受け取り、ＦＩＦＯメモリ
１２１のデータを可変長復号ユニット１３に出力する。
但し、ＦＩＦＯメモリ１２１のデータがなくなった場合
には、データエンプティ信号を出す。

【００４６】ＦＩＦＯメモリ１２１は、１マクロブロッ
クのタイムスロットにつき１回メモリ２にアクセスでき
る。従って、この間に復号処理で必要とされる１マクロ
ブロック分の符号化データを蓄積できる容量があればよ
い。符号化データの定義によれば、１マクロブロックの
データ量の最大値が規定されているので（但し、１マク
ロブロックライン当たり最高２回の例外を除く）、少な
くともそれに等しい容量とする。

【００４７】図５は可変長復号ユニット１３のブロック
図であり、同図において、１３１は復号制御回路、１３
２はシフト回路、１３３は可変長符号復号回路、１３４
はレジスタである。

【００４８】シフト回路１３２は符号化データを４８ビ
ットで入力され、そのうちの連続する２４ビットを、復
号制御回路１３１からの指示により選択して可変長符号
復号回路１３３に出力する。可変長符号復号回路１３３
は、復号制御回路１３１の指示に基づき符号化データを
解析し、その結果を復号制御回路１３１および／または
レジスタ１３４に出力する。レジスタ１３４は、可変長
符号復号回路１３３の解析結果であるヘッダ情報または
ＤＣＴ係数を記憶する。復号制御回路１３１は、可変長
符号復号回路１３３から符号化データの解析結果を受け
とって、シフト回路１３２と可変長符号復号回路１３３
に指示を出す。さらに、復号制御回路１３１およびレジ
スタ１３４は、ＩＤＣＴユニット１４，動き補償ユニッ
ト１５，表示ユニット１６に対しても、画像の復号化に
必要な付加情報（ヘッダ情報および制御信号）を出力す
る。４８ビット分の符号化データを解析するごとに、復
号制御回路１３１は復号用バッファメモリ１２にデータ
リクエスト信号を出して、次の４８ビット分の符号化デ
ータを要求する。

【００４９】ところで、前後のピクチャとの差分を取ら
ずに１マクロブロック内だけで符号化を行う場合のよう
に、符号化の方法によっては、１マクロブロック当たり
のデータ量が局所的に大きい場合がある。ＭＰＥＧ２で
は１マクロブロック当たりのデータ量の最大値が規定さ
れているが、それでも例外的に１マクロブロックライン
当たり２回はその最大値をオーバーしてもよいことにな
っている。従って、そのようなデータ量の大きなマクロ
ブロックにおいては、処理中に復号用バッファメモリ１
２のデータを使い切ってしまう場合がある。すると、可
変長復号ユニット１３は、当該マクロブロックのタイム
スロットの途中で処理を休止しなければならないので、
そのままではＩＤＣＴユニット１４以降での復号化処理
に支障を来たす。

【００５０】本発明においては、次に述べる処理を行っ
て上記の問題を回避している。すなわち、データ量の大
きなマクロブロックにおいて復号用バッファメモリ１２
のデータを使い切ると、データエンプティ信号が返って
くる。それに応じて復号制御回路１３１は、ＩＤＣＴユ
ニット１４，動き補償ユニット１５，表示ユニット１６
に対し、該マクロブロックにおける復号化処理を次のタ
イムスロットまで延期するよう指示を出す。以上のよう
な場合が発生する回数の最大値は、２×（１フレームの
マクロブロックライン数）で求められる。例えば７２０
×４８０画素の画像の場合、最大でも２×３０＝６０回
であり、標準的な画像のマクロブロック数１３５０と合
計しても１４１０なので、１フレームの復号化のために
設けたタイムスロット総数１４５７より少なく、復号化
が次のフレームにずれ込むことはない。

【００５１】このように本発明によれば、上記のように
比較的例外的な、データ量が局所的に大きい部分を復号
化するためだけに、復号用バッファメモリ１２の容量を
大容量化する必要がなく、通常の場合に規定された１マ
クロブロック当たりのデータ量の最大値に合わせた必要
最小限の容量でよく、かつ、そのような局所的に大きな
データ量をもつマクロブロックの復号処理をも可能にす
るという効果が得られる。

【００５２】図６はメモリコントローラ１７のブロック
図であり、同図において、１７１は直列化回路、１７２
は並列化回路、１７３はメモリ空き容量演算回路、１７
４は符号化データ書き込みアドレス発生ユニット、１７
５は符号化データ読み出しアドレス発生ユニット、１７
６は動き補償用参照画像データ読み出しアドレス発生ユ
ニット、１７７は復号化画像データ書き込みアドレス発
生ユニット、１７８は表示画像データ読み出しアドレス
発生ユニットである。

【００５３】復号化装置のデータバスとメモリ２のデー
タバスとはバス幅が異なるので、バス幅変換が必要であ
る。メモリ２への書き込み時には、直列化回路１７１で
データを並び換えて４８ビットから１６ビットへ変換を
行う。メモリ２からの読み込み時には、並列化回路１７
２で１６ビットから４８ビットへ変換する。

【００５４】メモリコントローラ１７は、メモリ２上の
アクセスすべきアドレスの計算も行う。図６中の各アド
レス発生ユニット１７４〜１７８に付した模様は、前記
図２のタイムスロット中に付した模様と対応している。
メモリ２内に割り当てた符号化データ用バッファについ
ては、符号化データ書き込みアドレス発生ユニット１７
４および符号化データ読み出しアドレス発生ユニット１
７５で、それぞれのアドレスを管理する。メモリ空き容
量演算回路１７３では、上記の両アドレスの差から符号
化データ用バッファの空き容量を算出し、空きがある場
合は、データリクエストの信号を入力バッファメモリ１
１に出力する。動き補償用参照画像データ読み出しアド
レス発生ユニット１７６では、動き補償ユニット１５か
ら受け取った動きベクトルに基づいて、メモリ２内に割
り当てたフレームメモリにおける参照画像データのアド
レスを計算する。

【００５５】上記各アドレス発生ユニット１７４〜１７
８は、前記図２のタイムスロットにしたがって切り替え
られる。

【００５６】図７は、メモリ２の内部における符号化デ
ータ用バッファとフレームメモリの割り付けを示す。同
図に示すように、フレームメモリを３面とり、残りを符
号化データ用バッファ領域に割り当てている。

【００５７】図８はタイミングユニット１８のブロック
図であり、同図において、１８１はＨタイミング生成回
路、１８２はＶタイミング生成回路、１８３は論理ゲー
ト回路である。

【００５８】表示用画素クロック（ｐｅｌＣＬＫ）を入
力され、Ｈタイミング生成回路１８１で水平走査期間の
タイミングを生成する。外部からｈＳｙｎｃが入力され
た場合には、それに同期する。Ｖタイミング生成回路１
８２では、垂直走査期間のタイミングを生成する。外部
からｖＳｙｎｃが入力された場合には、それに同期す
る。論理ゲート回路１８３では、前記図２のタイムスロ
ットに基づいた各処理ブロックの動作基準信号を生成
し、出力する。

【００５９】次に、本発明の第２の実施例について説明
する。各ブロックの動作のうち、第１の実施例と異なる
点についてのみ述べる。図９は、本発明の第２の実施例
に係る符号化映像信号の復号装置における、入力バッフ
ァメモリ１１のブロック図である。図９における構成要
素１１１〜１２０は、前記図３のものと同等のものであ
り、本実施例が図３の構成と相違するのは、ＦＩＦＯメ
モリ１１６と並列化回路１１５の並び方が入れ替わって
いる点にある。

【００６０】図９において、８ビットで並列に入力され
る符号化データは、レジスタ１１１からレジスタ１１
２、レジスタ１１２からレジスタ１１３、レジスタ１１
３からレジスタ１１４、レジスタ１１４からレジスタ１
１５へと順番に転送された後、ＦＩＦＯメモリ１１８に
入る。このＦＩＦＯメモリ１１８の出力は、並列化回路
１１７にて８ビット幅から４８ビット幅へ変換される。

【００６１】ａｌｌ ｚｅｒｏ判定回路１１６はレジス
タ１１１〜１１５の内容から、連続する５バイトがゼロ
かどうかを判定し、ＦＩＦＯコントローラ１１９へその
結果を渡す。符号化データの連続する５バイトがゼロの
場合には、ＦＩＦＯコントローラ１１９は、ＦＩＦＯメ
モリ１１８への書き込みを１バイトだけ停止することに
より、上記連続する５バイト分のゼロデータのうち、レ
ジスタ１１５に蓄積されている１バイト分を符号化デー
タから除去する。これを繰り返すことにより、連続する
６バイト以上がゼロデータである場合も、そこに含まれ
るアンダーフロー防止のために挿入されているゼロデー
タを殆ど除去することができる。このようにして、本実
施例においても前記第１の実施例と同様の効果が得られ
る。

【００６２】次に、本発明の第３の実施例について説明
する。各ブロックの動作のうち、第１の実施例と異なる
点についてのみ述べる。図１０は、本発明の第３の実施
例に係る符号化映像信号の復号装置における、入力バッ
ファメモリ１１のブロック図である。図１０における構
成要素１１１〜１１６および１１８〜１２０は、前記図
３のものと同等のものであり、本実施例が図３の構成と
相違するのは、並列化回路１１７を除去した点にある。

【００６３】図１０において、８ビットで並列に入力さ
れる符号化データは、レジスタ１１１からレジスタ１１
２、レジスタ１１２からレジスタ１１３、レジスタ１１
３からレジスタ１１４、レジスタ１１４からレジスタ１
１５へと順番に転送された後、ＦＩＦＯメモリ１１８に
入り、ＦＩＦＯメモリ１１８から８ビット幅で、データ
バス１９’へ出力される。

【００６４】ａｌｌ ｚｅｒｏ判定回路１１６はレジス
タ１１１〜１１５の内容から、連続する５バイトがゼロ
かどうかを判定し、ＦＩＦＯコントローラ１１９へその
結果を渡す。符号化データの連続する５バイトがゼロの
場合には、ＦＩＦＯコントローラ１１９は、ＦＩＦＯメ
モリ１１８への書き込みを１バイトだけ停止することに
より、上記連続する５バイト分のゼロデータのうち、レ
ジスタ１１５に蓄積されている１バイト分を符号化デー
タから除去する。これを繰り返すことにより、連続する
６バイト以上がゼロデータである場合も、そこに含まれ
るアンダーフロー防止のために挿入されているゼロデー
タを殆ど除去することができる。このようにして、本実
施例においても、前記第１，第２の実施例と同様の効果
が得られる。

【００６５】次に、本発明の第４の実施例について説明
する。各ブロックの動作のうち、第１の実施例と異なる
点についてのみ述べる。図１２は、ＭＰＥＧ２の符号化
映像信号を示す図である。符号化映像信号の開始を意味
するシーケンススタートコードから終了を意味するシー
ケンスエンドコードまでの一連の符号化映像信号を、シ
ーケンスと呼ぶ。

【００６６】シーケンスエンドコード直後は、次のシー
ケンスが連続している場合もあるが、次のシーケンスと
の間にゼロバイトデータが挿入されている場合もある。
それを、図１２中において（ｂ）で示す。このシーケン
ス間に挿入されたゼロバイトデータを、入力バッファメ
モリ１１において削除すると、以下に述べるように、シ
ーケンスの一番最後のピクチャが正常に復号化できず、
問題となることがある。

【００６７】すなわち、第１の実施例で図１を用いて説
明したように、外部から入力された符号化データは、入
力バッファメモリ１１→メモリ２内に設けた符号化デー
タ用バッファ領域→復号用バッファメモリ１２を経由し
て、可変長復号ユニット１３に入力される。このうち入
力バッファメモリ１１では、並列化回路１１７を用い
て、８ビット並列で入力された符号化データを内部で４
８ビットの並列データに変換している関係で、少なくと
も符号化データが６バイト分入力されて、初めて４８ビ
ットに並列化された符号化データをメモリ２に１回出力
することが可能である。換言するなら、並列化回路１１
７内のレジスタ１１７３〜１１７８に６バイト分の符号
化データが蓄積されないと、符号化データはメモリ２以
降に転送されない。

【００６８】いま、シーケンスエンドコードと、その直
後に引き続いて複数バイトのゼロバイトデータが符号化
データとして、入力バッファメモリ１１に入力された場
合を考える。

【００６９】シーケンスエンドコードは、レジスタ１１
７３〜１１７８のいずれかに一旦蓄積されるが、このと
き仮りに第１の実施例で述べたゼロバイトデータの削除
処理を行ったとすると、シーケンスエンドコードに引き
続くゼロバイトデータは破棄され、レジスタ１１７３〜
１１７８には蓄積されない。

【００７０】レジスタ１１７３〜１１７８にデータが６
バイト分蓄積されない限り、それらの内容はメモリ２以
降に転送されないので、シーケンスエンドコードに引き
続くゼロバイトデータが削除されると、該シーケンスエ
ンドコードをメモリ２以降へ転送することができない場
合がある。その場合、シーケンスエンドコードが可変長
復号ユニット１３に到達しないので、シーケンスの最後
のピクチャのデコードが完了できない。

【００７１】上記の状況は、ゼロバイトデータ以外のデ
ータ、すなわち次のシーケンススタートコードが入力さ
れるまで続く。上記ゼロバイトデータの長さは一般に不
定なので、仮りに該ゼロバイトデータが多量に挿入され
ていた場合には、シーケンスの最後のピクチャのデコー
ドが長時間完了せず、正常な復号を妨げることもある。

【００７２】上記の問題を回避するため、本実施例で
は、シーケンスとシーケンスの間に挿入されたゼロバイ
トデータを、入力バッファメモリ１１で削除するかどう
かを選択できるようにした。すなわち、図１２に示すよ
うに、「ｚｅｒｏｂｙｔｅ削除モード１」の場合は、同
図のシーケンス中のゼロバイトデータ（ａ）およびシー
ケンス間のゼロバイトデータ（ｂ）の両方を削除する。
また、「ｚｅｒｏｂｙｔｅ削除モード２」の場合は、シ
ーケンス中のゼロバイトデータ（ａ）のみ削除し、シー
ケンス間のゼロバイトデータ（ｂ）は削除しない。した
がって、後者のモードを選択することにより、上述した
問題を回避することが可能となる。

【００７３】図１１は、本発明の第５の実施例に係る符
号化映像信号の復号装置における、入力バッファメモリ
１１のブロック図である。図１１における構成要素１１
１〜１２０は、前記図３のものと同等のものであり、本
実施例が図３の構成と相違するのは、シーケンスエンド
コード検出部１１４１と、シーケンススタートコード検
出部１１４２と、判定出力切替部１１４３とを新たに付
加した点にある。

【００７４】シーケンスエンドコード検出部１１４１
は、並列化回路１１７に入力される直前の符号化データ
の内容を監視し、シーケンスエンドコードを検出すると
それを判定出力切替部１１４３に伝える。同様に、シー
ケンススタートコード検出部１１４２は、シーケンスス
タートコードを検出してそれを判定出力切替部１１４３
に伝える。

【００７５】また、シーケンス間に挿入されたゼロバイ
トデータ（図１２中の（ｂ））を削除するかどうかを指
定するｚｅｒｏｂｙｔｅ削除モード選択信号が、判定出
力切替部１１４３に入力される。

【００７６】判定出力切替部１１４３では、上記の入力
された情報に基づき、ａｌｌ ｚｅｒｏ判定回路１１６
の判定出力を、並列化回路１１７に伝達するか否かを決
定する。すなわち、前記の「ｚｅｒｏｂｙｔｅ削除モー
ド１」の場合は、ａｌｌ ｚｅｒｏ判定回路１１６の判
定出力を常に並列化回路１１７に伝達する。また、前記
の「ｚｅｒｏｂｙｔｅ削除モード２」の場合は、シーケ
ンスエンドコード検出以後、ａｌｌ ｚｅｒｏ判定回路
１１６の判定出力を並列化回路１１７に伝達するのを中
止し、シーケンススタートコード検出によって伝達を再
開する。

【００７７】以上のようにして本実施例では、シーケン
ス間のゼロバイトデータについては削除しないようにす
ることができ、シーケンスの一番最後のピクチャも正常
に復号化させることが可能となる。

【００７８】次に、本発明の第５の実施例について説明
する。各ブロックの動作のうち、第１の実施例と異なる
点についてのみ述べる。図１３は、本発明の第５の実施
例に係る符号化映像信号の復号装置における、入力バッ
ファメモリ１１のブロック図である。図１３における構
成要素１１１〜１１３および１１６〜１２０は、前記図
３のものと同等のものであり、本実施例が図３の構成と
相違するのは、入力段のレジスタの数である。すなわ
ち、本実施例においては、レジスタ１１４，１１５を除
去して、計３つのレジスタが直列に接続されたシフトレ
ジスタとされている。

【００７９】本実施例は、入力された符号化データの連
続する３バイトがゼロの場合には、アンダーフロー防止
のために挿入されているゼロデータが少なくとも１バイ
ト含まれているいると見なせる符号化方式への適用例で
ある。

【００８０】ａｌｌ ｚｅｒｏ判定回路１１６は、レジ
スタ１１１〜１１３の内容から、連続する３バイトがゼ
ロかどうかを判定し、セレクタ制御回路１１７２へその
結果を渡す。符号化データの連続する３バイトがゼロの
場合は、セレクタ制御回路１１７２はセレクタ１１７１
を制御して、レジスタ１１７３〜１１７８のうちどのレ
ジスタをも選択しないようにすることにより、レジスタ
１１３に蓄積されている１バイト分のゼロデータを、符
号化データの中から除去する。このようにして、符号化
データ中でゼロが３バイト連続した箇所を発見すると、
そのうちの１バイトを除去することができ、さらにゼロ
が４バイト以上連続した箇所においても、上記の処理を
繰り返すことによりゼロデータを除去し、連続するゼロ
データが最終的に２バイト以下になるようにすることが
できる。そのようにして、符号化データ中に含まれるア
ンダーフロー防止のために挿入されているゼロデータを
殆ど除去することができる。このようにして、本実施例
においても、前記第１〜第４の実施例とほぼ同様の効果
が得られる。

【００８１】なお、本発明の入力として想定する符号化
データは、前記のＭＰＥＧ２だけに限定されるものでは
なく、同様の性質を備えた別の符号化方法で符号化され
たデータであってもよい。

【００８２】また、本発明の実施例では、符号化データ
が先頭から８ビットずつに区切られて並列に入力される
と仮定したが、これに限定されるものではなく、１ビッ
トあるいは他の任意のビット数で並列に入力されるもの
であってもよい。図示はしないが、これらの場合は、内
部でビット数の変換を行って８ビットの並列データに変
換すればよい。

【００８３】また、本発明の実施例では、メモリ２にア
クセスするクロック周波数を６５．２５ＭＨｚの例で示
したが、この周波数に限定されるものではない。

【００８４】また、本発明の実施例では、原画像がＮＴ
ＳＣ方式テレビジョン信号を想定したタイムスロットの
図を示したが、ＰＡＬなどの他のテレビジョン方式の場
合でも同様である。

【００８５】また、本発明の実施例では、メモリ２にダ
イナミックＲＡＭを用いる例を示したが、スタティック
ＲＡＭや、他の種類のメモリでもよい。その場合には、
タイムスロット中のリフレッシュは省略することもでき
る。

【００８６】また、本発明の実施例では、復号化装置内
部のデータバスのビット幅が４８ビットまたは８ビット
の場合を示したが、この値に限定されるものではない。
その他の値の場合は、例えば図３や図９の並列化回路の
ビット数を適当な値に変更すればよい。

【００８７】また、図２のタイムスロットの割り当て方
は、これに限定されるものではなく、処理の順番や割り
当てるクロック数は変えることができる。

【００８８】また、図５の可変長符号復号回路の入出力
のビット数は、この値に限定されるものではなく、他の
値でもよい。

【００８９】

【発明の効果】以上述べたように、本発明によれば、符
号化データの解析を行う以前にあらかじめゼロデータを
除去しておくことができるので、可変長復号ユニット１
３においてゼロデータの解析および除去に要する時間の
分だけ、ＩＤＣＴユニット１４以降の各処理ブロックに
おける処理時間が減少することを防ぐことができ、それ
によって、演算処理クロック周波数の増加とそれに伴う
消費電力の増大を防いだ符号化映像信号の復号装置を提
供することが可能となる。

【００９０】また本発明によれば、処理ブロック内部の
バッファメモリの容量を必要以上に増やすことなく、局
所的に大きなデータ量をもつマクロブロックの復号処理
が可能な符号化映像信号の復号装置を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る符号化映像信号の
復号装置の構成を示すブロックである。

【図２】本発明の第１の実施例に係る符号化映像信号の
復号装置における、処理のタイムスロットを表す説明図
である。

【図３】図１中の入力バッファメモリの構成を示すブロ
ック図である。

【図４】図１中の復号用バッファメモリの構成を示すブ
ロック図である。

【図５】図１中の可変長復号ユニットの構成を示すブロ
ック図である。

【図６】図１中のメモリコントローラの構成を示すブロ
ック図である。

【図７】本発明の第１の実施例に係る符号化映像信号の
復号装置に接続するメモリ内部の割り付けを示す説明図
である。

【図８】図１中のタイミングユニットの構成を示すブロ
ック図である。

【図９】本発明の第２の実施例に係る符号化映像信号の
復号装置における、入力バッファメモリの構成を示すブ
ロック図である。

【図１０】本発明の第３の実施例に係る符号化映像信号
の復号装置における、入力バッファメモリの構成を示す
ブロック図である。

【図１１】本発明の第４の実施例に係る符号化映像信号
の復号装置における、入力バッファメモリの構成を示す
ブロック図である。

【図１２】ＭＰＥＧ２の符号化映像信号の構成例などを
示す説明図である。

【図１３】本発明の第５の実施例に係る符号化映像信号
の復号装置における、入力バッファメモリの構成を示す
ブロック図である。

【図１４】本発明の実施例に係る符号化映像信号の復号
装置で取り扱うマクロブロックを示す説明図である。

【符号の説明】

１ 符号化映像信号の復号化装置 ２ メモリ ３ 入力端子 ４ 出力端子 １１ 入力バッファメモリ １２ 復号用バッファメモリ １３ 可変長復号ユニット １４ ＩＤＣＴユニット １５ 動き補償ユニット １６ 表示ユニット １７ メモリコントローラ １８ タイミングユニット １１１〜１１５ レジスタ １１６ ａｌｌ ｚｅｒｏ判定回路 １１７ 並列化回路 １１８ ＦＩＦＯメモリ １１９ ＦＩＦＯコントローラ １２０ メモリ空き容量演算回路 １１７１ セレクタ １１７２ セレクタ制御回路 １１７３〜１１７８ レジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 7/40 9382−5Ｋ (72)発明者 坪井 幸利 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マルチメディアシステム 開発本部内 (72)発明者 藤井 由紀夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マルチメディアシステム 開発本部内 (72)発明者 堀 仁一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 圧縮符号化によりそのデータ量を圧縮さ
   れた符号化映像信号を復号する符号化映像信号の復号装
   置において、 データを蓄える記憶手段を複数個直列に連続して配置
   し、データが該複数個の記憶手段を順次転送されるよう
   構成されたシフトレジスタと、 上記複数個の記憶手段に蓄えられている値がすべてゼロ
   であるかどうかを判定する判定手段と、 データの読み書きを行うバッファ手段と、 上記バッファ手段の書き込み番地および読み出し番地を
   制御し、かつ上記判定手段の判定結果に基づき、全てゼ
   ロならば上記バッファ手段への書き込みを停止する制御
   手段と、を具備することを特徴とする符号化映像信号の
   復号装置。
2. 【請求項２】 請求項１記載において、 符号化映像信号の終了を示す符号を検出する第１の符号
   検出手段と、 符号化映像信号の開始を示す符号を検出する第２の符号
   検出手段と、 切替制御手段と、を具備し、 上記第１の符号検出手段が上記符号化映像信号の終了を
   示す符号を検出した際には、上記切替制御手段を用い
   て、前記制御手段による、書き込みの停止動作を解除す
   ることを可能とし、 また、前記制御手段による、書き込みの停止動作を解除
   させた後に、上記第２の符号検出手段が上記符号化映像
   信号の開始を示す符号を検出した際には、上記切替制御
   手段を用いて、前記制御手段による、書き込みの停止動
   作を再開させるようにしたことを特徴とする符号化映像
   信号の復号装置。
3. 【請求項３】 圧縮符号化によりそのデータ量を圧縮さ
   れた符号化映像信号を復号する符号化映像信号の復号装
   置において、 上記符号化映像信号の復号装置に接続する外部記憶手段
   と、 上記外部記憶手段を利用して信号処理を行う複数の第１
   の信号処理手段と、 上記複数の第１の信号処理手段が上記外部記憶手段を利
   用するに当たり、その利用をあらかじめ決めた一定の順
   番で周期的に制御する第１の制御手段と、 データの読み書きを行うバッファ手段と、 上記バッファ手段からデータを読み出して信号処理を行
   う第２の信号処理手段と、 上記バッファ手段の書き込み番地および読み出し番地を
   制御する第２の制御手段と、 上記バッファ手段内部に蓄積されているデータ量を計算
   する演算手段と、 上記バッファ手段内部に蓄積されているデータ量が零の
   とき、上記第２の信号処理手段を含む装置内の複数の信
   号処理手段を制御して、動作を一時的に停止させる第３
   の制御手段と、を具備することを特徴とする符号化映像
   信号の復号装置。