JPH08115864A

JPH08115864A - 半導体集積回路装置の製造方法

Info

Publication number: JPH08115864A
Application number: JP24659694A
Authority: JP
Inventors: Yoshihiko Okamoto; 好彦岡本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-10-12
Filing date: 1994-10-12
Publication date: 1996-05-07
Anticipated expiration: 2018-08-04
Also published as: JP3433847B2

Abstract

(57)【要約】【目的】電子ビーム直接描画のスループットを向上さ
せる。【構成】半導体ウエハ上に形成された化学増幅系電子
ビームレジストに電子ビームを照射して得られるレジス
トパターンをマスクに用いて集積回路パターンを形成す
る際、前記電子ビームの断面が１本か２本か、およびビ
ーム露光面積比率の大小によって、ポジ型かネガ型かの
レジストを選択し、集積回路の製造工程に応じて化学増
幅系ポジ型電子ビームレジストと化学増幅系ネガ型電子
ビームレジストとを使い分けることにより、描画時間の
短縮を実現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、電子ビーム露光を用いた集積回
路パターンの微細加工に適用して有効な技術に関するも
のである。

【０００２】

【従来の技術】半導体集積回路装置の製造工程のうち、
半導体ウエハに所望の集積回路パターンを転写する露光
工程では、近年、紫外光を用いた露光技術に代えて電子
ビームによる露光技術が利用されている。なかでも、電
子ビームレジストを塗布した半導体ウエハに電子ビーム
を照射して集積回路パターンを直接描画する電子ビーム
直接描画方式は、フォトマスクに形成した集積回路パタ
ーンを半導体ウエハに転写する従来の光露光方式に比べ
て微細な集積回路パターンを形成できることから特に注
目されている。

【０００３】しかし、上記電子ビーム直接描画方式は、
フォトマスク上の集積回路パターンを半導体ウエハに一
括転写する光露光方式と異なり、所定の形状に絞った電
子ビームで半導体ウエハ上に集積回路パターンを描画す
るので、この描画スループットを如何にして向上させる
かが特に重要な課題となる。

【０００４】電子ビームによる描画のスループットを大
きく向上させる方法として、特開昭６２−２６０３２２
号公報に記載された方式がある。これは、例えば電子ビ
ームが透過するカラムの所定の位置に、繰返しパターン
のある単位図形の開口アパーチャ（以下、マスクと称す
る）を形成しておき、比較的口径の大きなビームを選択
的に透過させて図形形状のビームを成形し、これを一回
の照射でレジスト上に転写する方式である。この方式の
電子ビーム装置の光学系については、例えば米国特許第
４，２１３，０５３号などに記載がある。

【０００５】しかし、上記の方式においても、超高集積
回路ではビーム照射数が多くなるため、スループットを
決める要因としては、レジストを感光させるのに要する
照射時間も考慮する必要がある。

【０００６】現在、より高感度の電子ビームレジストの
開発が各分野で進められており、その一例として、電子
ビームの照射によりレジスト中に酸を遊離させ、露光後
の熱処理によってこの酸を触媒とする露光反応を促進さ
せるようにした、いわゆる化学増幅系レジストが提案さ
れている。この化学増幅系レジストについては、例えば
「ジャーナル・オブ・フォトポリマー・サイエンス・ア
ンド・テクノロジー(Journal of Photopolymer Science
and Technology), Volume 2, No.1 (1989) 」P115〜P1
22などに記載がある。

【０００７】

【発明が解決しようとする課題】前記特開昭６２−２６
０３２２号公報に記載された電子ビーム露光技術は、ス
ループットの向上を図る有力な手段として提案されたも
のであるが、この方式を半導体集積回路装置に適用する
場合には、半導体集積回路を形成する各工程毎に、複数
の図形開口からなるマスクを用意しておく必要がある。
また、図形開口からなるマスクでは形成できないパター
ン（例えば、メモリアレイ部の周囲に形成される周辺回
路部のパターンなど）については、別途、形状と寸法と
を変えた可変整形ビームを用いて形成する必要がある。

【０００８】さらに、この方式では、半導体ウエハ上に
塗布するレジストの特性、特にポジ型かネガ型かの制約
が生じるため、レジスト材料の選択についても配慮が必
要となる。

【０００９】他方、電子ビームの照射時にレジストから
発生する酸を触媒として露光反応を促進させる前記化学
増幅系電子ビームレジストの場合は、高い感度と解像度
が得られる反面、経時変化が大きく、その取り扱いが煩
雑であることから、実用性に乏しいという問題がある。

【００１０】本発明の目的は、複数の図形形状の電子ビ
ームを用いたパターン転写において、複数の図形開口の
マスクを選択して照射する描画方法とそれに用いるレジ
ストの特性に関する制約を明確にし、パターンを効率良
く形成することのできる技術を提供することにある。

【００１１】本発明の他の目的は、電子ビーム直接描画
方式と光露光方式とを組合せ、半導体ウエハ上に超微細
な集積回路パターンを高スループットで形成することの
できる技術を提供することにある。

【００１２】本発明の他の目的は、化学増幅系電子ビー
ムレジストを用いて高精度の電子ビーム直接描画を実現
することのできる技術を提供することにある。

【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１４】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。

【００１５】（１）本発明の半導体集積回路装置の製造
方法は、半導体ウエハ上に被着した化学増幅系電子ビー
ムレジストに電子ビームを照射し、照射部と未照射部の
現像液に対するレジスト溶解速度の差を利用してレジス
トパターンを形成する電子ビーム露光工程を複数工程備
え、前記複数の電子ビーム露光工程の一部の工程ではポ
ジ型電子ビームレジストを用い、他の一部の工程ではネ
ガ型電子ビームレジストを用いるものであって、前記ポ
ジ型電子ビームレジストとネガ型電子ビームレジストと
の選択は、半導体ウエハ上の全領域の露光の際に前記電
子ビームの断面を１本のみ用いる場合には、電子ビーム
露光面積比率を１／２以下とすることで決め、少なくと
も半導体ウエハ上の一部の領域の露光の際に電子ビーム
の断面を２本以上用いる場合には、単にビーム照射領域
のレジストを残すか削除するかで決めるようにするもの
である。

【００１６】（２）本発明の半導体集積回路装置の製造
方法は、前記（１）の製造方法において、前記電子ビー
ムの照射に先立って、前記化学増幅系電子ビームレジス
トの表面に導電性ポリマーを被着するものである。

【００１７】（３）本発明の半導体集積回路装置の製造
方法は、前記（１）の製造方法において、集積回路の実
パターンの内側に対応し、半導体ウエハ上の所定の領域
のパターン形状に成形した電子ビーム、または形状と寸
法とを変えた電子ビームを照射するものである。

【００１８】（４）本発明の半導体集積回路装置の製造
方法は、前記（１）の製造方法を特定用途向け半導体集
積回路装置に適用するものである。

【００１９】（５）本発明の半導体集積回路装置の製造
方法は、前記（２）の製造方法において、前記化学増幅
系電子ビームレジストに電子ビームを照射する際、前記
導電性ポリマーにアース端子を接触して、前記導電性ポ
リマーの表面電位をアース電位にするものである。

【００２０】（６）本発明の半導体集積回路装置の製造
方法は、半導体ウエハ上に被着したレジストを露光して
レジストパターンを形成する露光工程を複数工程備え、
前記複数の露光工程の一部の工程では化学増幅系電子ビ
ームレジストの表面に導電性ポリマーを被着して、電子
ビームを照射することによりレジストパターンを形成
し、他の一部の工程ではフォトマスクを用いた光投影露
光方式によりレジストパターンを形成するものである。

【００２１】（７）本発明の半導体集積回路装置の製造
方法は、前記（６）の製造方法において、集積回路素子
を形成する工程では、少なくともその一工程で前記光投
影露光方式によりレジストパターンを形成し、前記集積
回路素子の上に配線を形成する工程では、前記化学増幅
系電子ビームレジストを用いた電子ビーム露光方式によ
りレジストパターンを形成するものである。

【００２２】（８）本発明の半導体集積回路装置の製造
方法は、前記（６）の製造方法において、集積回路素子
を形成する工程の一部で化学増幅系ポジ型電子ビームレ
ジストを用い、他の一部で化学増幅系ネガ型電子ビーム
レジストを用い、前記化学増幅系ポジ型電子ビームレジ
ストと化学増幅系ネガ型電子ビームレジストとの選択
は、半導体ウエハ上の全領域の露光の際に前記電子ビー
ムの断面を１本のみ用いる場合には、電子ビーム露光面
積比率を１／２以下とすることで決め、少なくとも半導
体ウエハ上の一部の領域の露光の際に電子ビームの断面
を２本以上用いる場合には、単にビーム照射領域のレジ
ストを残すか削除するかで決めるようにするものであ
る。

【００２３】（９）本発明の半導体集積回路装置の製造
方法は、前記（６）の製造方法において、前記化学増幅
系電子ビームレジストに電子ビームを照射してレジスト
パターンを形成する電子ビーム露光工程を複数工程備
え、前記複数の電子ビーム露光工程の一部の工程ではポ
ジ型電子ビームレジストを用い、他の一部の工程ではネ
ガ型電子ビームレジストを用い、前記ポジ型電子ビーム
レジストとネガ型電子ビームレジストとの選択は、半導
体ウエハ上の全領域の露光の際に前記電子ビームの断面
を１本のみ用いる場合には、電子ビーム露光面積比率を
１／２以下とすることで決め、少なくとも半導体ウエハ
上の一部の領域の露光の際に電子ビームの断面を２本以
上用いる場合には、単にビーム照射領域のレジストを残
すか削除するかで決めるようにするものである。

【００２４】（10）本発明の半導体集積回路装置の製造
方法は、前記（６）の製造方法において、前記化学増幅
系電子ビームレジストに電子ビームを照射して形成され
るレジストパターンの最小寸法を、前記光投影露光方式
で用いる露光光の波長以下とするものである。

【００２５】（11）本発明の半導体集積回路装置の製造
方法は、前記（７）の製造方法において、前記集積回路
素子の上に配線を形成する工程の一部で化学増幅系ポジ
型電子ビームレジストを用い、他の一部で化学増幅系ネ
ガ型電子ビームレジストを用い、前記化学増幅系ポジ型
電子ビームレジストと化学増幅系ネガ型電子ビームレジ
ストとの選択は、半導体ウエハ上の全領域の露光の際に
前記電子ビームの断面を１本のみ用いる場合には、電子
ビーム露光面積比率を１／２以下とすることで決め、少
なくとも半導体ウエハ上の一部の領域の露光の際に電子
ビームの断面を２本以上用いる場合には、単にビーム照
射領域のレジストを残すか削除するかで決めるようにす
るものである。

【００２６】（12）本発明の半導体集積回路装置の製造
方法は、前記（８）の製造方法において、前記化学増幅
系ネガ型電子ビームレジストを用いてＭＩＳＦＥＴのゲ
ート電極を形成し、前記化学増幅系ポジ型電子ビームレ
ジストを用いて前記ＭＩＳＦＥＴとその上層に形成され
る配線とを接続するスルーホールを形成するものであ
る。

【００２７】（13）本発明の半導体集積回路装置の製造
方法は、半導体ウエハ上に被着した化学増幅系電子ビー
ムレジストに電子ビームを照射して得られたレジストパ
ターンをマスクに用いて配線接続用のコンタクトホール
を形成する際、以下の工程（ａ）〜（ｅ）を備えたもの
である。

【００２８】（ａ）集積回路素子を形成した半導体ウエ
ハ上に絶縁膜を堆積し、前記絶縁膜上に化学増幅系ポジ
型電子ビームレジストを塗布し、さらに前記化学増幅系
ポジ型電子ビームレジスト上に導電性ポリマーを被着す
る工程、（ｂ）コンタクトホールの実パターンの内側に
対応した電子ビーム描画パターンデータに基づいて前記
化学増幅系ポジ型電子ビームレジストに電子ビームを照
射する工程、（ｃ）前記化学増幅系ポジ型電子ビームレ
ジストをベークすることにより、前記電子ビームの照射
によって発生した酸を触媒とするレジスト溶解反応を促
進させる工程、（ｄ）前記化学増幅系ポジ型電子ビーム
レジストを現像して被照射部を除去することにより、レ
ジストパターンを形成する工程、（ｅ）前記レジストパ
ターンをマスクに用いて前記絶縁膜をエッチングするこ
とにより、配線接続用のコンタクトホールを形成する工
程。

【００２９】（14）本発明の半導体集積回路装置の製造
方法は、半導体ウエハ上に被着した化学増幅系電子ビー
ムレジストに電子ビームを照射して得られたレジストパ
ターンをマスクに用いて配線を形成する際、以下の工程
（ａ）〜（ｅ）を備えたものである。

【００３０】（ａ）集積回路素子を形成した半導体ウエ
ハ上に導電膜を堆積し、前記導電膜に化学増幅系ネガ型
電子ビームレジストを塗布し、さらに前記化学増幅系ネ
ガ型電子ビームレジスト上に導電性ポリマーを被着する
工程、（ｂ）配線の実パターンの内側に対応した電子ビ
ーム描画パターンデータに基づいて前記化学増幅系ネガ
型電子ビームレジストに電子ビームを照射する工程、
（ｃ）前記化学増幅系ネガ型電子ビームレジストをベー
クすることにより、前記電子ビームの照射によって発生
した酸を触媒とするレジスト架橋反応を促進させる工
程、（ｄ）前記化学増幅系ネガ型電子ビームレジストを
現像して未照射部を除去することにより、レジストパタ
ーンを形成する工程、（ｅ）前記レジストパターンをマ
スクに用いて前記導電膜をエッチングすることにより、
配線を形成する工程。

【００３１】（15）本発明の半導体集積回路装置の製造
方法は、半導体ウエハ上に被着した電子ビームレジスト
に電子ビームを照射し、照射部と未照射部の現像液に対
するレジスト溶解速度の差を利用してレジストパターン
を形成する電子ビーム露光工程を複数工程備え、前記複
数の電子ビーム露光工程の一部の工程ではポジ型電子ビ
ームレジストを用い、他の一部の工程ではネガ型電子ビ
ームレジストを用いるもであって、前記ポジ型電子ビー
ムレジストとネガ型電子ビームレジストとの選択は、半
導体ウエハ上の全領域の露光の際に前記電子ビームの断
面を１本のみ用いる場合には、電子ビーム露光面積比率
を１／２以下とすることで決め、少なくとも半導体ウエ
ハ上の一部の領域の露光の際に電子ビームの断面を２本
以上用いる場合には、単にビーム照射領域のレジストを
残すか削除するかで決めるようにするものである。

【００３２】（16）本発明の半導体集積回路装置の製造
方法は、前記（15）の製造方法において、前記電子ビー
ムの照射に先立って、前記電子ビームレジストの表面に
導電性ポリマーを被着するものである。

【００３３】（17）本発明の半導体集積回路装置の製造
方法は、前記（15）の製造方法において、集積回路の実
パターンの内側に対応し、半導体ウエハ上の所定の領域
のパターン形状に成形した電子ビーム、または形状と寸
法とを変えた電子ビームを照射するものである。

【００３４】

【作用】上記した手段によれば、半導体ウエハ上の全領
域の露光の際に前記電子ビームの断面を１本のみ用いる
場合と、少なくとも半導体ウエハ上の一部の領域の露光
の際に電子ビームの断面を２本以上用いる場合とでポジ
型電子ビームレジストとネガ型電子ビームレジストとを
使い分けることにより、描画時間を短縮することができ
る。

【００３５】上記した手段によれば、化学増幅系電子ビ
ームレジストの表面に導電性ポリマーを被着することに
より、電子ビーム描画時のレジストのチャージアップを
防止することができると共に化学増幅系電子ビームレジ
ストを安定化することができる。

【００３６】上記した手段によれば、集積回路素子の形
成工程の少なくとも一工程ではフォトマスクを用いた光
投影露光方式を用い、その後の配線形成工程では電子ビ
ーム露光方式を用いることにより、露光時間の短縮と描
画精度の向上を併せて実現することができる。

【００３７】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００３８】図１は、本発明の一実施例である半導体集
積回路装置の製造方法の一部を工程順に示すフロー図で
ある。

【００３９】まず、所定の集積回路が形成された半導体
ウエハ２の主面上に酸化シリコンなどからなる絶縁膜２
０を堆積し（ステップａ）、次に、この絶縁膜２０の上
に化学増幅系のポジ型電子ビームレジスト２１を塗布す
る（ステップｂ）。このポジ型電子ビームレジスト２１
は、例えばベース樹脂であるクレゾールノボラック樹
脂、溶解阻害剤であるテトラヒドロピラニル化ポリビニ
ルフェノール（水酸基にあたる部分をピラニル基で保護
し、耐アルカリ性を向上させたもの）、酸発生剤である
トリ（メタンスルホニルオキシ）ベンゼン、増感剤、酢
酸メチルセロソルブ（溶媒）などから構成される。な
お、このポジ型電子ビームレジスト２１を使用する際、
絶縁膜２０との密着性を良くするために、必要に応じて
露光の前後にベーク処理（プリベーク、ポストベーク）
を行うとよい。

【００４０】次に、上記ポジ型電子ビームレジスト２１
の上に導電性ポリマー２２を塗布する（ステップｃ）。
この導電性ポリマー２２は、一例として昭和電工製「エ
スペーサ 100」（登録商標）などを使用する。この導電
性ポリマー２２は、露光時の半導体ウエハ２のチャージ
アップ防止およびポジ型電子ビームレジスト２１の露光
後の経時変化の低減、安定化を目的として塗布される。
この導電性ポリマー２２を用いずにポジ型電子ビームレ
ジスト２１を露光後放置すると、電子ビームの照射によ
って発生した酸が次第に失活すると想定される現象が認
められており、その分、レジストパターンの寸法精度が
劣化する。

【００４１】次に、上記半導体ウエハ２を電子ビーム描
画装置のＸＹステージに搭載し、所望のパターンを描画
する（ステップｄ）。この電子ビーム描画装置とパター
ン描画方法については、後で詳細に説明する。半導体ウ
エハ２は、ＸＹステージ上に正確に位置決めされ、描画
データ（接続孔の実パターンの内側に対応した描画デー
タ）に従って半導体ウエハ２の表面に電子ビーム
（ｅ₁，ｅ₂）を照射する。この電子ビーム（ｅ₁，ｅ
₂）の照射により、ポジ型電子ビームレジスト２１中の
酸発生剤が加水分解され、酸が発生する。

【００４２】次に、ポジ型電子ビームレジスト２１をベ
ークする（ステップｅ）。すると、上記酸が触媒として
溶解阻害剤に作用し、脱保護（脱ピラニル化）反応が進
行する。そして、脱保護反応後の物質がポリビニルフェ
ノールに変化し、電子ビーム照射部のレジスト溶解速度
が増加する。なお、ポジ型電子ビームレジスト２１と導
電性ポリマー２２との組み合わせによっては、ベーク時
に両者の界面に不要な反応が生じる場合もあり得るが、
このような場合は、ベークに先立って導電性ポリマー２
２を水洗により除去し、その後にベークを行えばよい。

【００４３】次に、現像に先立って半導体ウエハ２を水
洗し、表面の導電性ポリマー２２を除去した後、有機溶
剤でポジ型電子ビームレジスト２１を現像することによ
り、レジストパターン２１Ａを形成する（ステップ
ｆ）。

【００４４】次に、このレジストパターン２１Ａをマス
クとして絶縁膜２０をエッチングし（ステップｇ）、集
積回路素子上に配線接続用の接続孔（コンタクトホー
ル）２３を形成した後、半導体ウエハ２の表面からレジ
ストパターン２１Ａを除去する（ステップｈ）。

【００４５】電子ビーム（ｅ₁，ｅ₂）を半導体ウエハ
上に照射する工程（ステップｄ）では、電子ビーム（ｅ
₁，ｅ₂）の断面形状が１本か２本かによって、使用す
るレジスト材料に制約が生じる。すなわち、断面形状が
１本の場合は、電子ビーム（ｅ₁，ｅ₂）は同時でなく
続けて照射することになり、上記のようにポジ型電子ビ
ームレジスト２１を用いることで、配線接続用の接続孔
２３の描画面積比率が１／１０以下となるため、描画ス
ループットを向上させることができる。逆に、ネガ型レ
ジストでは、描画面積比率が９／１０以上となるため、
描画時間が大幅に増加し、パターンの描画精度劣化の要
因となる。

【００４６】一方、電子ビーム（ｅ₁，ｅ₂）の断面形
状が２本となる露光方法を少なくとも一部で用いる場合
は、電子ビーム（ｅ₁，ｅ₂）は同時に照射することに
なり、電子ビーム（ｅ₁，ｅ₂）を照射した領域のレジ
ストを単に残すか削除するかによって、ポジ型レジスト
かネガ型レジストかを決めることになる。上記の場合
は、後で説明するが、電子ビーム（ｅ₁，ｅ₂）を所望
の領域に照射するための、照射領域が２箇所以上のパタ
ーン形状を持つビーム透過型のマスク（一括転写マス
ク）が作成できるので、ポジ型レジストを用いることが
可能となり、この一括転写マスクにより、さらに高速度
の描画ができる。逆に、ネガ型レジストを用いた場合
は、照射領域が２箇所以上のパターン形状を持つビーム
透過型のマスクが作成できなくなる。

【００４７】図２は、本発明の一実施例である電子ビー
ムを用いたパターン露光装置の全体構成図である。電子
ビーム描画装置１は、試料である半導体ウエハ２の移動
と、電子ビーム７の偏向走査と、この電子ビーム７のオ
ンオフとを組合わせ、ＸＹステージ１６を連続して移動
させながら半導体ウエハ２上の電子線レジストに所定の
集積回路パターンを描画する装置であり、大別してデー
タ保管部３、描画制御部４、制御Ｉ／Ｏ部５およびＥＢ
描画部６から構成される。

【００４８】描画制御部４は、電子ビーム描画装置１の
全体動作を制御するための構成部であり、例えば高速の
制御計算機が用いられる。

【００４９】制御Ｉ／Ｏ部５は、描画制御部４などから
伝送された制御信号をＥＢ描画部６へ入出力するための
構成部であり、バッファメモリ５ａ、演算部５ｂ、制御
信号発生部５ｃ、ブランキング電極制御部５ｄ、第１偏
向制御部５ｅ、第２偏向制御部５ｆ、移動制御部５ｇ、
第３偏向制御部５ｈ、信号検出部５ｊ、信号処理部５
ｉ、ステージ制御部５ｋ、ローダ制御部５ｌおよび真空
制御部５ｍを備えている。

【００５０】データ保管部３は、描画データを保管する
ための構成部であり、データ記憶部３ａとデータ転送部
３ｂとを備えている。データ記憶部３ａは、例えば磁気
ディスクなどからなり、その内部には描画処理を制御す
る制御データおよび集積回路パターン（接続孔の実パタ
ーンの内側に対応したパターンや、配線の実パターンの
内側に対応したパターンなど）の描画データなどが格納
されている。

【００５１】ＥＢ描画部６は、電子ビーム光学系６ａと
ＸＹステージ系６ｂから構成されている。ＥＢ描画部６
内には、試料である半導体ウエハ２が、水平面内におい
て移動自在なＸＹステージ１６に搭載されている。この
ＸＹステージ１６には、半導体ウエハ２を保持する手段
である静電チャック（図４参照）と、半導体ウエハ２に
形成された基準マーク（図５参照）の位置変動を計測す
る位置変動計測機構（図５参照）とが設けられている。
半導体ウエハ２に形成された基準マークの位置の検出
は、この基準マークに照射した光または電子ビーム７の
反射信号を検出する信号検出部５ｊとＸＹステージ１６
の位置の検出を行うレーザ測長部１７とによって行われ
る。ＸＹステージ１６の位置は、レーザ干渉測定によ
り、ＸＹ両方向測定されて、電子ビーム光学系６ａにフ
ィードバックされる。

【００５２】電子ビーム源８からＸＹステージ１６に到
る電子ビーム７の経路には、例えば矩形の開口パターン
が形成された第１マスク９、電子ビーム７の放射の有無
を制御するブランキング電極１０、電子ビーム７の収
束、電子ビーム７の光軸の回り方向における回転補正、
電子ビーム７の断面形状を縮小し、電子ビーム７の半導
体ウエハ２に対する焦点合わせなどを行う電子レンズ１
３、第１偏向器１１、第２偏向器１２、後述する複数の
所望の開口パターンが形成された第２マスク１４、電子
ビーム７の半導体ウエハ２における照射位置を制御する
第３偏向器１５などからなる電子ビーム光学系６ａが設
けられている。

【００５３】制御Ｉ／Ｏ部５の演算部５ｂは、バッファ
メモリ５ａから伝送されたデータ、例えば描画データや
基準マーク位置検出データあるいはＸＹステージ１６の
位置データなどに基づいて、電子ビーム７のオン／オフ
を制御するブランキング制御信号データを作成したり、
第２マスク１４に形成された所定のパターンを選択する
ための第１偏向制御信号データを作成したり、第２マス
ク１４の移動量を制御する制御信号データを作成した
り、半導体ウエハ２に対する電子ビーム７の照射領域お
よび照射位置を制御する第２偏向制御信号データを作成
したりする。電子ビーム７のオン／オフは、演算部５ｂ
からビーム照射制御データを取り出し、制御信号発生部
５ｃ、ブランキング電極制御部５ｄを介してブランキン
グ電極１０を制御して行う。

【００５４】ＥＢ描画部６の第１偏向器１１は、電子レ
ンズ１３を透過した電子ビーム７を第２マスク１４の所
定位置に照射するための構成部である。第２マスク１４
の所定のパターンの選択は、制御Ｉ／Ｏ部５の演算部５
ｂから制御信号発生部５ｃおよび第１偏向制御部５ｅを
介して第１偏向器１１に伝送された図形選択制御データ
などに基づいて制御される。同様に、電子ビーム７の断
面寸法の可変は、ビーム寸法制御データを取り出し、制
御信号発生部５ｃ、第２偏向制御部５ｆを介して第２偏
向器１２を制御し、第２マスク１４の矩形開口の一部と
切欠きするように照射し、透過ビームの寸法を変えて行
う。

【００５５】上記第１マスク９および第２マスク１４
は、移動可能に設けられたものであり、マスク移動ステ
ージ（図３参照）上に載置されている。第２マスク１４
の移動は、演算部５ｂから制御信号発生部５ｃおよび移
動制御部５ｇを介してステージ駆動部１８に伝送された
移動制御データなどに基づいて制御され、これにより、
第２マスク１４の所定のパターンが電子ビーム７の偏向
領域内に入るように設定される。また、第１マスク９の
移動も同様に制御される。

【００５６】ＥＢ描画部６の第３偏向器１５は、電子レ
ンズ１３を透過した電子ビーム７を半導体ウエハ２の所
定位置に照射するための構成部である。半導体ウエハ２
に対する電子ビーム７の照射位置は、演算部５ｂから制
御信号発生部５ｃおよび第３偏向制御部５ｈを介して第
３偏向器１５に伝送された照射情報データ（照射領域や
照射位置座標の記されたデータ）などに基づいて制御さ
れる。

【００５７】また、上記第３偏向器１５は、大角偏向用
の電極偏向器と２段の小角高速偏向用の静電偏向器とか
ら構成されている。すなわち、半導体ウエハ２に対する
電子ビーム７の照射位置は、例えば５mm平方程度の大角
度偏向用の電磁偏向器と、例えば５００μｍおよび８０
μｍ平方程度の２段高速偏向用の静電偏向器とによる偏
向量を合わせることによって制御され、これによって、
大角度、高速度の電子ビーム偏向を実現できるように構
成されている。

【００５８】半導体ウエハ２が載置されるＸＹステージ
１６は、ステージ制御部５ｋを介して制御計算機により
制御されている。ステージ制御部５ｋは、ＸＹステージ
１６の変位量を精密に測定するレーザ測長部１７からの
計測値に基づいて、制御計算機から指令された位置にＸ
Ｙステージ１６を移動させる動作を行う。

【００５９】また、ＸＹステージ１６の上側の近傍に
は、電子検出器が配置されており、半導体ウエハ２の所
望の部位に形成された位置合わせマークに電子ビーム７
を照射する時に発生する二次電子などを電子ビーム７の
走査と同期して検出することにより、位置合わせマーク
の位置を検出して特定する動作を行うようになってい
る。また、ＸＹステージ１６上には、電子ビーム検出用
検出器が搭載され、電子ビーム７の電流値などの検出が
行われる。位置合わせマークは、その位置データを基
に、信号処理部５ｉを介して半導体ウエハ２上の描画領
域を座標変換して所定の基準座標系における値に変換さ
れ、演算部５ｂの描画データの位置のパラメータとを加
えて第３偏向器１５の制御に用いられる。

【００６０】また、電子検出器の近傍には、高さ検出
（Ｚ検出）器が配置されている。この高さ検出（Ｚ検
出）器は、半導体ウエハ２の表面に対して所定の傾斜角
度で光ビームを照射し、半導体ウエハ２の表面で反射さ
れた光ビームの光路を光ポジションセンサなどによって
検出するものであり、光ビームの照射部位における半導
体ウエハ２の高さを精密に測定することができる。な
お、図示の都合上、光ビームの光源、投影レンズや受光
レンズなどの光学系の図示は省略してある。

【００６１】上記高さ検出（Ｚ検出）器を介して検出さ
れた、半導体ウエハ２における電子ビーム７の照射部位
の高さ情報は、信号処理部５ｉを介して所定の基準座標
系に変換され、演算部５ｂに送られる。そして、この高
さ情報を参照して、電子レンズ１３による電子ビーム７
の半導体ウエハ２に対する焦点合わせ動作の制御が行わ
れる。

【００６２】前記第２マスク１４は、第１偏向器１１に
よる電子ビーム７の偏向可能範囲内に収まる大きさの複
数の開口パターンが格子状に配列されており、個々の開
口パターンは、例えば独立な複数種の図形開口の一括転
写パターンと矩形開口とを含んでいる。この一括転写開
口は、複数の図形開口から構成され、例えば半導体集積
回路など複数の図形情報の繰返しパターンに対応したも
のである。この場合、一括転写パターンの一部には、例
えば対角線方向の両隅に、前記第１マスク９を通過した
電子ビーム７によって同時に選択可能な一対の孤立パタ
ーンが形成されている。

【００６３】そして、半導体ウエハ２に対する転写パタ
ーンの各々の一括転写に際して、これらの孤立パターン
を適宜用いることにより、第２マスク１４の位置ズレの
補正を行う。すなわち、電子ビーム７によって同時に選
択可能な二つの孤立パターンを用いて、第２マスク１４
以降の電子ビーム光学系６ａを構成する電子レンズ１３
の励磁電流と倍率との関係、回転補正レンズと回転角と
の関係を予め測定しておくことで補正が可能となる。第
２マスク１４は、前記第１マスク９と組合せ、電子ビー
ム７の偏向可能範囲内に形成された少なくとも一つの矩
形開口と複数の図形開口とから構成され、その移動によ
って、前記と異なる複数の一括転写ビームと可変矩形ビ
ームとを形成できるようにしたものである。

【００６４】図３は、上記電子ビーム露光装置１の要部
を取り出して示した説明図である。移動機構を持つ第１
マスク９、同様に移動機構を持つ第２マスク１４の複数
図形の一部を選択する第１偏向器１１、透過ビームの寸
法を可変する第２偏向器１２などが図のように配置され
ている。なお、第１マスク９の移動は、必ずしも自動的
に移動制御する機構を設けなくてもよい。

【００６５】次に、上記電子ビーム露光装置１を用いた
一括転写露光方法を説明する。まず、第２マスク１４の
移動機構によって、第２マスク１４における目的の開口
パターンを電子ビーム光学系６ａの光軸上に位置決めす
る。

【００６６】次に、第１マスク９を通過した電子ビーム
７を、第１偏向器１１によって、当該開口パターンに含
まれる転写パターンの一つに形成されている孤立パター
ンに導き、当該孤立パターンを通過させ、２本の電子ビ
ーム７としてＸＹステージ１６の側に照射する。そし
て、ＸＹステージ１６に設けられているファラデーカッ
プなどを走査させることにより、孤立パターンの光軸の
回りの回転ずれや倍率誤差などの転写誤差を計測し、記
憶する。

【００６７】その後、第１マスク９の開口パターンを通
過した電子ビーム７を、第１偏向器１１によって、開口
パターン１４の目的の転写パターンに導いて、当該電子
ビーム７の断面形状を成形し、成形された電子ビーム７
を、前述の測定によって得られた補正値によって動作が
補正されている電子レンズ１３，第３偏向器１５などを
介して制御することにより、ＸＹステージ１６に載置さ
れている半導体ウエハ２の所望の位置に所望の大きさで
転写パターンの形状に照射し、半導体ウエハ２上の表面
の電子線レジストを感光させる。

【００６８】図４は、電子ビーム描画装置１の静電チャ
ックによる半導体ウエハの保持方法の一例を示す説明
図、図５は、この電子ビーム描画装置の位置変動計測機
構の構成の一例を示す説明図である。

【００６９】図４（ａ），（ｂ）に示すように、半導体
ウエハ２は、静電チャックの静電パレット４２上に位置
決めローラ４５を介して固定される。半導体ウエハ２
は、製造プロセスの進行につれて平坦度が次第に低下す
るが、この静電チャックは、１００μｍ程度の反りが生
じているような半導体ウエハ２でも平坦に固定すること
ができる。

【００７０】静電チャックに固定された半導体ウエハ２
には、その側面に接触するナイフエッジコンタクトピン
４４を通じて通電が行われる。また、半導体ウエハ２の
表面に塗布された導電性ポリマー２２には、その表面電
位をアース電位とするために、アース端子であるソフト
コンタクトピン４３の先端がソフトコンタクト形式によ
って接触している。このソフトコンタクトピン４３は、
その先端の表面が導電性ポリマー２２を傷付けたり、貫
通したりしないように極めて軽く接触している。電子ビ
ームの照射によって生じた電荷は、その極く一部がこの
ソフトコンタクトピン４３を通じて外部にアースされ
る。このようにすることにより、電子ビームの照射位置
がチャージアップによってシフトすることを確実に防止
することができる。

【００７１】図５に示すように、電子ビーム描画装置１
の位置変動計測機構は大きく分けて、半導体ウエハ２上
の基準マーク５３を検出するマーク検出手段であるマー
ク検出系５１と、取り入れられた二つの情報を比較する
データ比較系５２とから構成される。

【００７２】マーク検出系５１は、光を発する光源５１
ａ（図１に示した電子ビーム源８から照射される電子ビ
ーム７であってもよい）と、この光源５１ａから発せら
れた光を収束または偏向させるレンズ５１ｂと、収束ま
たは偏向された光を検出するセンサ５１ｃとから構成さ
れる。また、データ比較系５２は、上記センサ５１ｃを
介して取り入れられた情報を記憶するパターンメモリ５
２ａと、後から取り入れられた情報を先に取り入れられ
た情報と比較する比較器５２ｂとから構成される。

【００７３】上記位置変動計測機構による試料の位置変
動計測方法について説明すると、まず、半導体ウエハ２
をＸＹステージ１６上に搭載し、その表面に形成された
基準マーク５３に光源５１ａから発せられた光を当て、
その反射光をセンサ５１ｃにより検出し、このパターン
情報をパターンメモリ５２ａ内に格納する。

【００７４】その後、ＸＹステージ１６を所定の速度
（望ましくは、描画時にＸＹステージ１６を移動させる
速度と同等の速度、またはそれ以上の速度）で仮移動さ
せ、再び元の位置に戻す。そして、同一の基準マーク５
３を再度検出し、仮移動前に取り入れられたパターンメ
モリ５２ａ内の情報と仮移動後に取り入れられた情報と
を比較器５２ｂにより比較することにより、ＸＹステー
ジ１６に対する半導体ウエハ２の相対位置の変動分が基
準値以下か否かを判別する。

【００７５】半導体ウエハ２に形成された基準マーク５
３の測定再現性が基準値以下の場合は、電子ビーム７を
用いて基準マーク５３の位置を検出する。これにより、
半導体ウエハ２に形成された集積回路パターンをチップ
毎に位置合せすることができる。他方、基準マーク５３
の測定再現性が基準値以上の場合は、エラー表示を行
い、半導体ウエハ２を静電チャックからアンロードする
か、または再度静電チャックを動作させ、基準マーク５
３の位置検出とＸＹステージ１６の移動とを行って、半
導体ウエハ２の相対位置の変動分について再度判別す
る。

【００７６】図６は、本発明の一実施例である半導体集
積回路装置の製造方法の他の一部を工程順に示すフロー
図である。

【００７７】まず、所定の集積回路が形成された半導体
ウエハ２の主面上にＡｌなどからなるメタル膜２４を堆
積し（ステップａ）、次に、このメタル膜２４の上に化
学増幅系のネガ型電子ビームレジスト２５を塗布する
（ステップｂ）。このネガ型電子ビームレジスト２５
は、例えばベース樹脂であるクレゾールノボラック樹
脂、架橋剤であるメラミン、酸発生剤であるトリス（ブ
ロモアセチル）ベンゼン、シクロヘキサノン（溶媒）な
どから構成される。なお、このネガ型電子ビームレジス
ト２５は、メタル膜２４との密着性を良くするため、必
要に応じて露光の前後にベーク処理（プリベーク、ポス
トベーク）を行う。

【００７８】次に、上記ネガ型電子ビームレジスト２５
の上に前述した導電性ポリマー２２を塗布する（ステッ
プｃ）。この導電性ポリマー２２は、露光時の半導体ウ
エハ２のチャージアップ防止およびネガ型電子ビームレ
ジスト２５の露光後の経時変化の低減、安定化を目的と
して塗布される。この導電性ポリマー２２を用いずにネ
ガ型電子ビームレジスト２５を露光後放置すると、電子
ビームの照射によって発生した酸が次第に失活すると想
定される現象が認められ、その分、レジストパターンの
寸法精度が劣化する。

【００７９】次に、上記半導体ウエハ２を前記図２に示
す電子ビーム描画装置１のＸＹステージ１６に位置決め
し、データ保管部３のデータ記憶部３ａに格納された描
画データ（配線の実パターンの内側に対応した描画デー
タ）に従って半導体ウエハ２の表面に電子ビーム
（ｅ₁，ｅ₂）を照射する（ステップｄ）。この電子ビ
ーム（ｅ₁，ｅ₂）の照射により、ネガ型電子ビームレ
ジスト２５中の酸発生剤が加水分解され、酸が発生す
る。

【００８０】次に、ネガ型電子ビームレジスト２５をベ
ークし（ステップｅ）、電子ビーム未照射部のレジスト
溶解速度を増加させた後、半導体ウエハ２を水洗し、表
面の導電性ポリマー２２を除去した後、有機溶剤でネガ
型電子ビームレジスト２５を現像することにより、レジ
ストパターン２５Ａを形成する（ステップｆ）。なお、
ネガ型電子ビームレジスト２５と導電性ポリマー２２と
の組み合わせによっては、ベーク時に両者の界面に不要
な反応が生じる場合もあり得るが、このような場合は、
ベークに先立って導電性ポリマー２２を水洗により除去
し、その後にベークを行えばよい。

【００８１】次に、このレジストパターン２５Ａをマス
クとしてメタル膜２４をエッチングすることにより配線
２４Ａを形成した後、半導体ウエハ２の表面からレジス
トパターン２５Ａを除去する。

【００８２】上記の電子ビーム（ｅ₁，ｅ₂）を半導体
ウエハ２上に照射する工程（ステップｄ）において、電
子ビーム（ｅ₁，ｅ₂）の断面形状が１本か２本かによ
って、使用するレジスト材料に制約が生じる。すなわ
ち、電子ビーム（ｅ₁，ｅ₂）の断面形状が１本の場合
は、電子ビーム（ｅ₁，ｅ₂）を同時でなく続けて照射
することになり、上記のようにネガ型電子ビームレジス
ト２５を用いることで、配線接続パターンの描画面積比
率が１／２以下となり、描画スループットを向上させる
ことができる。逆に、ポジ型レジストでは、描画面積比
率が１／２以上となるので、描画時間が増加し、パター
ンの描画精度劣化の要因となる。

【００８３】一方、電子ビームの断面形状が２本となる
露光方法を少なくとも一部で用いる場合は、電子ビーム
（ｅ₁，ｅ₂）を同時に照射することになり、電子ビー
ム（ｅ₁，ｅ₂）を照射した領域のレジストを残すか削
除するかによって、ポジ型かネガ型かを決めることにな
る。上記の場合は、後で説明するが、電子ビームを所望
の領域に照射するための、照射領域が２箇所以上のパタ
ーン形状を持つビーム透過型のマスク（一括転写マス
ク）が作成できるので、ネガ型レジストを用いることが
でき、この一括転写方式による高速度の描画ができる。
逆に、ポジ型レジストを用いた場合には、照射領域が２
箇所以上のパターン形状を持つビーム透過型のマスクを
作成することができなくなる。

【００８４】このように、本実施例では、接続孔２３の
形成工程と配線２４Ａの形成工程とでポジ型電子ビーム
レジスト２１とネガ型電子ビームレジスト２５とを使い
分けるので、電子ビーム描画時間を短縮することができ
る。

【００８５】また、ポジ型電子ビームレジスト２１やネ
ガ型電子ビームレジスト２５上に導電性ポリマー２２を
形成することにより、この導電性ポリマー２２が電子ビ
ーム描画時のレジストのチャージアップを防止すると共
に、レジストを安定化させるように機能するので、描画
精度を向上させることができる。

【００８６】次に、ＡＳＩＣ用バイポーラＬＳＩの製造
工程に適用した本実施例の製造方法を図７、図８を用い
て説明する。

【００８７】図７は、バイポーラＬＳＩの要部を示す半
導体基板の要部断面図、図８は、このバイポーラＬＳＩ
の第２層〜第４層メタル配線のレイアウトを示す概略平
面図である。なお、図８は半導体素子の図示を省略して
ある。

【００８８】図７に示すように、例えばｐ型の単結晶シ
リコンからなる半導体基板１００の一部には、ｎ型の埋
込み層１０１が設けられている。また、半導体基板１０
０上には、ｎ型のエピタキシャル層１０２が設けられて
いる。このエピタキシャル層１０２の一部には、酸化シ
リコン膜からなる素子分離用のフィールド絶縁膜１０３
が設けられ、これによって半導体素子間および半導体素
子内の各特性部に対する分離が行われている。

【００８９】フィールド絶縁膜１０３の下部には、半導
体基板１００に埋設するようにしてｐ型のチャネルスト
ッパ領域１０４が設けられている。また、フィールド絶
縁膜１０３で囲まれた部分のエピタキシャル層１０２内
には、ｐ型の真性ベース領域１０５、ｐ型のグラフトベ
ース領域１０６およびｎ型のコレクタ取出し領域１０８
が設けられている。さらに、真性ベース領域１０５内に
は、ｎ型のエミッタ領域１０７が設けられている。そし
て、これらエミッタ領域１０７、真性ベース領域１０
５、この真性ベース領域１０５の下方におけるエピタキ
シャル層１０２の各々と、埋込み層１０１からなるコレ
クタ領域とによって、ｎｐｎ型のバイポーラトランジス
タが構成されている。

【００９０】上記バイポーラトランジスタを形成するま
での各工程では、フォトマスクを用いた光投影露光方式
を利用する。その後、このバイポーラトランジスタの上
部に配線を形成する工程や、バイポーラトランジスタと
配線あるいは上下層の配線間を接続するための接続孔を
形成する工程では、本実施例の電子ビーム露光方式を利
用する。

【００９１】バイポーラトランジスタの形成をフォトマ
スクを用いた光投影露光方式で行うことにより、電子ビ
ーム露光方式で行う場合に比べて単位時間当りのウエハ
処理枚数を多くできるので、露光コストを低減すること
ができる。一方、その後の配線形成は、電子ビーム露光
方式を利用した方がユーザの要求に合わせた集積回路を
短期間に製造する用途に適している。

【００９２】図７に示すように、フィールド絶縁膜１０
３に連設された絶縁膜１０９にはグラフトベース領域１
０６、エミッタ領域１０７およびコレクタ取出し領域１
０８の各々に対応して接続孔１０９ａ，１０９ｂ，１０
９ｃが設けられている。また、グラフトベース領域１０
６には、接続孔１０９ａを通して多結晶シリコン膜から
なるベース引出し電極１１０が接続されている。さら
に、エミッタ領域１０７上には、多結晶シリコン膜から
なるエミッタ電極１１１が設けられている。

【００９３】フィールド絶縁膜１０３の上層には、酸化
シリコン膜からなる絶縁膜１１２，１１３が設けられて
いる。これらの絶縁膜１１２，１１３には、ベース引出
し電極１１０、エミッタ電極１１１、コレクタ取出し領
域１０８の各々に対応して接続孔１１４，１１６，１１
８が設けられている。これらの接続孔１１４，１１６，
１１８は、前記図１に示した方法、すなわちポジ型電子
ビームレジストをマスクにしたエッチングで開孔する。

【００９４】これらの接続孔１１４，１１６，１１８を
電子ビーム露光方式で開孔することにより、例えばＡＳ
ＩＣ向けの半導体集積回路のように、開孔箇所が品種間
で異なるような場合においても効率良く開孔することが
可能となる。なお、接続孔１１４，１１６，１１８を開
孔する箇所が品種間で同一であるような場合には、トラ
ンジスタ形成工程と同様にフォトマスクを用いた光投影
露光方式を利用してもよい。

【００９５】ベース引出し電極１１０には、接続孔１１
４を通じて、例えばＡｌ膜からなる第１層メタル配線１
１５が接続されている。また、エミッタ電極１１１に
は、接続孔１１６を通じて第１層メタル配線１１７が接
続されている。さらに、コレクタ取出し領域１０８に
は、接続孔１１８および前記接続孔１０９ｃを通じて第
１層メタル配線１１９が接続されている。

【００９６】上記第１層メタル配線１１５，１１７，１
１９は、前記図６に示した方法、すなわちネガ型電子ビ
ームレジスト２５をマスクにしたエッチングで形成され
る。この配線形成工程では、ネガ型電子ビームレジスト
２５の下層に第１層配線用のメタル膜が存在するため、
電子ビーム描画時のチャージアップの影響は少ない。従
って、ネガ型電子ビームレジスト上２５の導電性ポリマ
ー２２は、主としてこのネガ型電子ビームレジスト２５
の安定化膜として機能することになる。

【００９７】上記第１層メタル配線１１５，１１７，１
１９の上層には、窒化シリコン膜とＳＯＧ（スピンオン
グラス）膜と酸化シリコン膜とを積層した層間絶縁膜１
２０が設けられている。ＳＯＧ膜はスピン塗布法で堆積
され、窒化シリコン膜と酸化シリコン膜はプラズマＣＶ
Ｄ法で堆積される。

【００９８】上記層間絶縁膜１２０の上層には、例えば
Ａｌ膜からなる第２層メタル配線８２ａ（第２層メタル
配線群５７のうちの１本）が設けられている。図８に示
すように、第２層メタル配線群５７は、主に同図のＹ軸
方向に沿って延設されている。第２層メタル配線群５７
の配線８２ａ〜８２ｆは、例えば５μｍピッチで3.５μ
ｍ幅を有している。これらの配線８２ａ〜８２ｆは、前
記ネガ型電子ビームレジスト２５をマスクにしたエッチ
ングで形成される。

【００９９】第２層メタル配線８２ａは、層間絶縁膜１
２０に開孔された接続孔１２２を通じて前記第１層メタ
ル配線１１９に接続されている。この接続孔１２２は、
階段状の段差面を有しているので、この形状によって接
続孔１２２の内部における第２層メタル配線８２ａのス
テップカバレージを向上させることができる。この接続
孔１２２は、前記ポジ型電子ビームレジスト２１をマス
クにしたエッチングで開孔される。

【０１００】上記第２層メタル配線８２ａの上層には、
前記層間絶縁膜１２０と同じ構成の層間絶縁膜１２３が
設けられている。この層間絶縁膜１２３の上層には、例
えばＡｌ膜からなる第３層メタル配線８３ａ，８３ｂ，
８３ｃ（第３層メタル配線群５９の一部）が設けられて
いる。図７に示すように、第３層メタル配線群５９は、
主に同図のＸ軸方向に沿って延設されている。第３層メ
タル配線群５９の配線８３ａ〜８３ｈは、５μｍピッチ
で3.５μｍ幅を有し、相互接続の必要に応じて配置され
る。なお、配線８３Ｘは、５ピッチ毎に設けられた予備
配線である。これらの配線８３ａ〜８３ｆ，８３Ｘは、
前記ネガ型電子ビームレジスト２５をマスクにしたエッ
チングで形成される。第３層メタル配線８３ａは、層間
絶縁膜１２３に開孔された接続孔１２５を通じて前記第
２層メタル配線８２ａに接続されている。この接続孔１
２５は、前記ポジ型電子ビームレジスト２１をマスクに
したエッチングで開孔される。

【０１０１】第３層メタル配線８３ａ，８３ｂ，８３ｃ
の上層には、前記層間絶縁膜１２０、１２３と同様の層
間絶縁膜１２６が設けられている。この層間絶縁膜１２
６の上層には、例えばＡｌ膜からなる第４層メタル配線
８１ａ，８１ｂ，８１ｃ（第４層メタル配線群６１の一
部）が設けられている。図８に示すように、第４層メタ
ル配線群６１は、主に同図のＹ軸方向に沿って延設され
ている。第４層メタル配線群６１のうち、配線８１ａ〜
８１ｇは、それぞれ５０〜２００μｍ幅の電源配線また
は基準電圧配線（ＥＣＬ回路の場合は、ＶESL ＝−４
Ｖ，ＶEE＝−３Ｖ，ＶTT＝−２Ｖ，ＶCC1,ＶCC2,ＶCC3
＝０Ｖ）である。配線８１ａ〜８１ｇの膜厚は２μｍ、
それらの配線スペースは２μｍである。また、配線８４
Ｙは、それぞれが１０μｍ幅の予備配線である。これら
の配線８１ａ〜８１ｇ，８４Ｙは、前記ネガ型電子ビー
ムレジスト２５をマスクにしたエッチングで形成され
る。

【０１０２】第４層メタル配線８１ａ，８１ｂ，８１ｃ
の上層には、絶縁膜１２８が表面平坦化を目的として設
けられている。この絶縁膜１２８は、例えば酸化シリコ
ン膜のバイアススパッタ法、プラズマＣＶＤとスパッタ
エッチングとの組合せなどにより形成される。あるい
は、常圧ＣＶＤとスパッタエッチングの組合せにより形
成されるＰＳＧ（Phospho-Silicate Glass）膜、ＢＳＧ
（Boro-Silicate Glass)膜、ＢＰＳＧ（Boro-Phospho-S
ilicate Glass)膜などのシリケートガラス膜を用いるこ
とも可能である。この絶縁膜１２８によって第４層メタ
ル配線８１ａ，８１ｂ，８１ｃ間の溝が埋められ、絶縁
膜１２８の表面はほぼ平坦な状態になる。

【０１０３】絶縁膜１２８の上層には、プラズマＣＶＤ
法により堆積された窒化シリコン膜１２９が設けられ、
さらにその上層には、プラズマＣＶＤ法により堆積され
た酸化シリコン膜１３０が設けられている。そして、こ
れら窒化シリコン膜１２９、酸化シリコン膜１３０の積
層膜によって半導体基板１００の表面を保護するパッシ
ベーション膜１３１が構成されている。

【０１０４】上記のように、絶縁膜１２８の表面は平坦
化されているため、窒化シリコン膜１２９の膜厚および
膜質も比較的均一化されており、水分等の侵入し難い耐
湿性の高いパッシベーション膜１３１となっている。そ
のため、ＬＳＩのパッケージとして、気密性封止型のパ
ッケージのみならず、非気密性封止型のパッケージを用
いることもできる。

【０１０５】次に、ツイン・ウエル方式によるＣＭＯＳ
−スタティックＲＡＭ（ＳＲＡＭ）の製造工程に適用し
た本実施例の製造方法を図９〜図１５を用いて説明す
る。

【０１０６】図９は、ツイン・ウエルプロセスによるｎ
ウエルおよびｐウエル形成プロセスを示す。同図におい
て、２００はｎ⁺型のシリコン単結晶からなる半導体基
板、２６０ｎはｎ型ウエル、２６０ｐはｐ型ウエルであ
る。

【０１０７】図１０は、それに続くゲート形成プロセス
および形成されたゲートをマスクとしてセルフアライン
でイオン注入により各ＭＯＳＦＥＴのソース、ドレイン
を形成するプロセスを示す。同図において、２６１はフ
ィールド酸化膜、２６２ｎおよび２６２ｐはゲート酸化
膜、２６３ｎおよび２６３ｐは多結晶シリコンのゲート
電極、２６４ｎおよび２６４ｐはそれぞれｎ型およびｐ
型のソース、ドレインである。

【０１０８】図１１は、層間絶縁膜形成プロセスおよび
第２層多結晶シリコン配線ならびに高抵抗形成プロセス
を示す。同図において、２６５は層間絶縁膜、２６６は
多結晶シリコン配線、２６６ｒは、ＳＲＡＭメモリセル
の負荷抵抗となる多結晶シリコン高抵抗である。

【０１０９】図１２は、スピンオングラスによる平坦化
プロセスおよび接続孔形成プロセスを示す。同図におい
て、２６７はスピンオングラス膜、２６８ａは半導体基
板２００との接続孔、２６８ｂは、多結晶シリコン配線
２６６と上層との接続孔である。

【０１１０】図１３は、第１層Ａｌ配線形成プロセスを
示す。同図において、２６９は第１層Ａｌ配線である。

【０１１１】図１４は、第１層Ａｌ配線２６９上の層間
絶縁膜形成プロセスおよび第２層Ａｌ配線形成プロセス
を示す。同図において、２７０は第１層Ａｌ配線２６９
上の層間絶縁膜、２７１は、層間絶縁膜２７０に設けた
接続孔を介して第１層Ａｌ配線２６９と接続された第２
層Ａｌ配線である。

【０１１２】図１５は、第２層Ａｌ配線２７１上のファ
イナル・パッシベーション膜形成プロセスを示す。同図
において、２７２はファイナル・パッシベーション膜で
ある。

【０１１３】図１６は、上記ＳＲＡＭの製造プロセスの
フォトリソグラフィに関する工程、すなわち露光工程を
抽出し、フロー化して示した露光プロセス・フロー図で
ある。同図において、ｎウエル・フォト工程（ステップ
ａ）は、ｎ型ウエル２６０ｎとなるべき部分以外を被覆
するように、窒化シリコン膜（半導体基板上）にフォト
レジスト・パターンを形成する工程、フィールド・フォ
ト工程（ステップｂ）は、ｎチャネルおよびｐチャネル
のアクティブ領域上を被覆するように前記窒化シリコン
膜をパターニングするために、その上にフォトレジスト
膜を被着してパターニングする工程である。

【０１１４】ｐウエル・フォト工程（ステップｃ）は、
ｐ型ウエル２６０ｐのチャネル・ストッパ領域を形成す
るために、ｎ型ウエル２６０ｎ上を被覆するフォトレジ
スト膜をパターニングする工程、ゲート・フォト工程
（ステップｄ）は、ゲート電極２６３ｎ，２６３ｐをパ
ターニングするために全面に被着された多結晶シリコン
層上にフォトレジスト膜をパターニングする工程であ
る。

【０１１５】ｎチャネル・フォト工程（ステップｅ）
は、ｎチャネル側にゲート電極２６３ｎをマスクにして
ｎ型不純物をイオン注入するためにｐチャネル側にフォ
トレジスト膜をパターニングする工程、ｐチャネル・フ
ォト工程（ステップｆ）は、逆にｐチャネル側にゲート
電極２６３ｐをマスクにしてｐ型不純物をイオン注入す
るためにｎチャネル側にフォトレジスト膜をパターニン
グする工程である。

【０１１６】多結晶シリコン・フォト工程（ステップ
ｇ）は、多結晶シリコン配線２６６または多結晶シリコ
ン高抵抗２６６ｒ（図１１参照）となる第２層多結晶シ
リコン膜をパターニングするために全面に被着された多
結晶シリコン層上にフォトレジスト膜をパターニングす
る工程、Ｒ・フォト工程（ステップｈ）は、多結晶シリ
コン高抵抗２６６ｒ上をフォトレジスト膜で被覆した状
態でその他の部分に不純物イオンを注入するためにマス
クとなるフォトレジスト膜をネガ・プロセスによってパ
ターニングする工程である。

【０１１７】コンタクト・フォト工程（ステップｉ）
は、半導体基板２００、ソース、ドレイン２６４ｎ，２
６４ｐ、第１層多結晶シリコン層、第２層多結晶シリコ
ン層などと第１層Ａｌ配線（Ａｌ−１）２６９とのコン
タクトをとるための接続孔２６８ａ，２６８ｂ（図１２
参照）を形成するためのフォトレジスト・パターンをポ
ジ・プロセスにより被着、パターニングする工程、Ａｌ
−１・フォト工程（ステップｊ）は、第１層Ａｌ配線２
６９をパターニングするためのフォトレジスト・パター
ニング・プロセスである。

【０１１８】スルーホール・フォト工程（ステップｋ）
は、第１層Ａｌ配線２６９と第２層Ａｌ配線２７１との
接続をとるための接続孔を開孔するためのフォトレジス
ト・パターンを形成する工程、Ａｌ−２・フォト工程
（ステップｌ）は、第２層Ａｌ配線２７１のパターニン
グのフォトレジスト・パターニング・プロセス、ボンデ
ィングパッド・フォト工程（ステップｍ）は、ファイナ
ル・パッシベーション膜２７２にボンディングパッドに
対応する１００μｍ角程度の開孔を形成するために、パ
ッド以外のファイナル・パッシベーション膜２７２上に
フォトレジスト膜を被着する工程である。

【０１１９】これらの露光プロセスのうち、ｎウエル・
フォト工程（ステップａ）、ｎチャネル・フォト工程
（ステップｅ）、ｐチャネル・フォト工程（ステップ
ｆ）およびボンディングパッド・フォト工程（ステップ
ｍ）は、最小寸法が比較的大きいので、一般に電子ビー
ム露光を用いる必要はないが、その他のフォト工程では
本発明の電子ビーム露光を用いる。

【０１２０】特に、ゲート・フォト工程（ステップｄ）
に前述した化学増幅系のネガ型電子ビームレジスト２５
を用いてゲート電極２６３ｎ，２６３ｐを形成し、ポジ
型電子ビームレジスト２１を用いてソース、ドレイン２
６４ｎ，２６４ｐと第１層Ａｌ配線２６９とのコンタク
トをとるための接続孔２６８ａ，２６８ｂを形成するこ
とにより、ゲート電極２６３ｎ，２６３ｐのゲート長お
よび接続孔２６８ａ，２６８ｂの開孔径を光露光方式で
用いる露光光の波長以下（例えば0.３μｍ程度）に微細
化することができる。

【０１２１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は、前記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。

【０１２２】前記実施例では、配線形成工程および接続
孔形成工程に適用した場合について説明したが、これに
限定されるものではなく、集積回路素子の形成工程に適
用することもできる。

【０１２３】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【０１２４】半導体ウエハ上に形成された化学増幅系電
子ビームレジストに電子ビームを照射して得られるレジ
ストパターンをマスクに用いて集積回路パターンを形成
する際、前記電子ビームの断面が１本か２本か、および
ビーム露光面積比率の大小によって、ポジ型かネガ型か
のレジストを選択し、集積回路の製造工程に応じて化学
増幅系ポジ型電子ビームレジストと化学増幅系ネガ型電
子ビームレジストとを使い分けることにより、描画時間
を短縮することができるので、化学増幅系電子ビームレ
ジストを用いて高スループットの電子ビーム直接描画を
実現することができる。

【０１２５】また、上記化学増幅系電子ビームレジスト
上に導電性ポリマーを被着することにより、電子ビーム
描画時のレジストのチャージアップが防止される共に、
化学増幅系電子ビームレジストが安定化されるので、化
学増幅系電子ビームレジストを用いて高精度の電子ビー
ム直接描画を実現することができる。

【０１２６】さらに、集積回路素子の形成工程の少なく
とも一工程ではフォトマスクを用いた光投影露光方式を
用い、その後の配線形成工程では電子ビーム露光方式を
用いることにより、露光時間の短縮と描画精度の向上を
併せて実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体集積回路装置の
製造方法の一部を工程順に示すフロー図である。

【図２】本実施例で使用する電子ビーム描画装置の全体
構成図である。

【図３】本実施例で使用する電子ビーム描画装置の要部
構成図である。

【図４】図２に示す電子ビーム描画装置の静電チャック
による半導体ウエハの保持方法の一例を示す説明図であ
り、（ａ）は静電チャックの斜視図、（ｂ）は部分側面
図である。

【図５】図２に示す電子ビーム描画装置の位置変動計測
機構の構成の一例を示す説明図である。

【図６】本発明の一実施例である半導体集積回路装置の
製造方法の他の一部を工程順に示すフロー図である。

【図７】本発明の他の実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。

【図８】図７に示す半導体集積回路装置の第２層〜第４
層メタル配線のレイアウトを示す概略平面図である。

【図９】本発明の他の実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。

【図１０】本発明の他の実施例である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。

【図１１】本発明の他の実施例である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。

【図１２】本発明の他の実施例である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。

【図１３】本発明の他の実施例である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。

【図１４】本発明の他の実施例である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。

【図１５】本発明の他の実施例である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。

【図１６】本発明の他の実施例である半導体集積回路装
置の製造方法の一部（フォトレジスト工程）を工程順に
示すフロー図である。

【符号の説明】

１電子ビーム描画装置２半導体ウエハ３データ保管部３ａデータ記憶部３ｂデータ転送部４描画制御部５制御Ｉ／Ｏ部５ａバッファメモリ５ｂ演算部５ｃ制御信号発生部５ｄブランキング電極制御部５ｅ第１偏向制御部５ｆ第２偏向制御部５ｇ移動制御部５ｈ第３偏向制御部５ｊ信号検出部５ｉ信号処理部５ｋステージ制御部５ｌローダ制御部５ｍ真空制御部６ＥＢ描画部６ａ電子ビーム光学系６ｂＸＹステージ系７電子ビーム８電子ビーム源９第１マスク１０ブランキング電極１１第１偏向器１２第２偏向器１３電子レンズ１４第２マスク１５第３偏向器１６ＸＹステージ１７レーザ測長部１８ステージ駆動部２０絶縁膜２１ポジ型電子ビームレジスト２１Ａレジストパターン２２導電性ポリマー２３接続孔２４メタル膜２４Ａ配線２５ネガ型電子ビームレジスト２５Ａレジストパターン４２静電パレット４３ソフトコンタクトピン４４ナイフエッジコンタクトピン４５位置決めローラ５１マーク検出系５１ａ光源５１ｂレンズ５１ｃセンサ５２データ比較系５２ａパターンメモリ５２ｂ比較器５３基準マーク５７第２層メタル配線群５９第３層メタル配線群６１第４層メタル配線群８１ａ〜８１ｇ第４層メタル配線８２ａ〜８２ｆ第２層メタル配線８３ａ〜８３ｈ第３層メタル配線８３Ｘ配線８４Ｙ配線１００半導体基板１０１埋込み層１０２エピタキシャル層１０３フィールド絶縁膜１０４チャネルストッパ領域１０５真性ベース領域１０６グラフトベース領域１０７エミッタ領域１０８コレクタ取出し領域１０９絶縁膜１０９ａ〜１０９ｃ接続孔１１０ベース引出し電極１１１エミッタ電極１１２絶縁膜１１３絶縁膜１１４接続孔１１５第１層メタル配線１１６接続孔１１７第１層メタル配線１１８接続孔１１９第１層メタル配線１２０層間絶縁膜１２２接続孔１２３層間絶縁膜１２５接続孔１２６層間絶縁膜１２８絶縁膜１２９窒化シリコン膜１３０酸化シリコン膜１３１パッシベーション膜２００半導体基板２６０ｎｎ型ウエル２６０ｐｐ型ウエル２６１フィールド酸化膜２６２ｎゲート酸化膜２６２ｐゲート酸化膜２６３ｎゲート電極２６３ｐゲート電極２６４ｎソース、ドレイン２６４ｐソース、ドレイン２６５層間絶縁膜２６６多結晶シリコン配線２６６ｒ多結晶シリコン高抵抗２６７スピンオングラス膜２６８ａ接続孔２６８ｂ接続孔２６９第１層Ａｌ配線２７０層間絶縁膜２７１第２層Ａｌ配線２７２ファイナル・パッシベーション膜２７３接続孔ｅ₁，ｅ₂ 電子ビーム

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/30 ５４１Ｐ

Claims

【特許請求の範囲】

【請求項１】半導体ウエハ上に被着した化学増幅系電
子ビームレジストに電子ビームを照射し、照射部と未照
射部の現像液に対するレジスト溶解速度の差を利用して
レジストパターンを形成する電子ビーム露光工程を複数
工程備えた半導体集積回路装置の製造方法であって、前
記複数の電子ビーム露光工程の一部の工程でポジ型電子
ビームレジストを用い、他の一部の工程でネガ型電子ビ
ームレジストを用い、前記ポジ型電子ビームレジストと
前記ネガ型電子ビームレジストとの選択は、前記半導体
ウエハ上の全領域の露光の際に電子ビームの断面を１本
のみ用いる場合には、ビーム露光面積比率を１／２以下
とすることで決め、少なくとも前記半導体ウエハ上の一
部の領域の露光の際に電子ビームの断面を２本以上用い
る場合には、単にビーム照射領域のレジストを残すか削
除するかで決めることを特徴とする半導体集積回路装置
の製造方法。
【請求項２】請求項１記載の半導体集積回路装置の製
造方法であって、前記電子ビームの照射に先立って、前
記化学増幅系電子ビームレジストの表面に導電性ポリマ
ーを被着することを特徴とする半導体集積回路装置の製
造方法。
【請求項３】請求項１記載の半導体集積回路装置の製
造方法であって、集積回路の実パターンの内側に対応
し、前記半導体ウエハ上の所定の領域のパターン形状に
成形した電子ビーム、または形状と寸法とを変えた電子
ビームを照射することを特徴とする半導体集積回路装置
の製造方法。
【請求項４】請求項１記載の半導体集積回路装置の製
造方法であって、特定用途向け半導体集積回路装置に適
用することを特徴とする半導体集積回路装置の製造方
法。
【請求項５】請求項２記載の半導体集積回路装置の製
造方法であって、前記化学増幅系電子ビームレジストに
前記電子ビームを照射する際、前記導電性ポリマーにア
ース端子を接触して、前記導電性ポリマーの表面電位を
アース電位にすることを特徴とする半導体集積回路装置
の製造方法。
【請求項６】半導体ウエハ上に被着したレジストを露
光してレジストパターンを形成する露光工程を複数工程
備えた半導体集積回路装置の製造方法であって、前記複
数の露光工程の一部の工程では、化学増幅系電子ビーム
レジストの表面に導電性ポリマーを被着して電子ビーム
を照射することによりレジストパターンを形成し、他の
一部の工程では、フォトマスクを用いた光投影露光方式
によりレジストパターンを形成することを特徴とする半
導体集積回路装置の製造方法。
【請求項７】請求項６記載の半導体集積回路装置の製
造方法であって、集積回路素子を形成する工程では、少
なくともその一工程で前記光投影露光方式によりレジス
トパターンを形成し、前記集積回路素子の上に配線を形
成する工程では、前記化学増幅系電子ビームレジストを
用いた電子ビーム露光方式によりレジストパターンを形
成することを特徴とする半導体集積回路装置の製造方
法。
【請求項８】請求項６記載の半導体集積回路装置の製
造方法であって、集積回路素子を形成する工程の一部で
化学増幅系ポジ型電子ビームレジストを用い、他の一部
で化学増幅系ネガ型電子ビームレジストを用い、前記化
学増幅系ポジ型電子ビームレジストと前記化学増幅系ネ
ガ型電子ビームレジストとの選択は、前記半導体ウエハ
上の全領域の露光の際に前記電子ビームの断面を１本の
み用いる場合には、電子ビーム露光面積比率を１／２以
下とすることで決め、少なくとも半導体ウエハ上の一部
の領域の露光の際に電子ビームの断面を２本以上用いる
場合には、単にビーム照射領域のレジストを残すか削除
するかで決めることを特徴とする半導体集積回路装置の
製造方法。
【請求項９】請求項６記載の半導体集積回路装置の製
造方法であって、前記化学増幅系電子ビームレジストに
電子ビームを照射してレジストパターンを形成する電子
ビーム露光工程を複数工程備え、前記複数の電子ビーム
露光工程の一部の工程でポジ型電子ビームレジストを用
い、他の一部の工程でネガ型電子ビームレジストを用
い、前記ポジ型電子ビームレジストと前記ネガ型電子ビ
ームレジストとの選択は、前記半導体ウエハ上の全領域
の露光の際に前記電子ビームの断面を１本のみ用いる場
合には、電子ビーム露光面積比率を１／２以下とするこ
とで決め、少なくとも半導体ウエハ上の一部の領域の露
光の際に電子ビームの断面を２本以上用いる場合には、
単にビーム照射領域のレジストを残すか削除するかで決
めることを特徴とする半導体集積回路装置の製造方法。
【請求項１０】請求項６記載の半導体集積回路装置の
製造方法であって、前記化学増幅系電子ビームレジスト
に電子ビームを照射して形成されるレジストパターンの
最小寸法は、前記光投影露光方式で用いる露光光の波長
以下であることを特徴とする半導体集積回路装置の製造
方法。
【請求項１１】請求項７記載の半導体集積回路装置の
製造方法であって、前記集積回路素子の上に配線を形成
する工程の一部で化学増幅系ポジ型電子ビームレジスト
を用い、他の一部で化学増幅系ネガ型電子ビームレジス
トを用い、前記化学増幅系ポジ型電子ビームレジストと
前記化学増幅系ネガ型電子ビームレジストとの選択は、
前記半導体ウエハ上の全領域の露光の際に前記電子ビー
ムの断面を１本のみ用いる場合には、ビーム露光面積比
率を１／２以下とすることで決め、少なくとも前記半導
体ウエハ上の一部の領域の露光の際に前記電子ビームの
断面を２本以上用いる場合には、単にビーム照射領域の
レジストを残すか削除するかで決めることを特徴とする
半導体集積回路装置の製造方法。
【請求項１２】請求項８記載の半導体集積回路装置の
製造方法であって、前記化学増幅系ネガ型電子ビームレ
ジストを用いてＭＩＳＦＥＴのゲート電極を形成し、前
記化学増幅系ポジ型電子ビームレジストを用いて前記Ｍ
ＩＳＦＥＴとその上層に形成される配線とを接続するス
ルーホールを形成することを特徴とする半導体集積回路
装置の製造方法。
【請求項１３】半導体ウエハ上に被着した化学増幅系
電子ビームレジストに電子ビームを照射して得られたレ
ジストパターンをマスクに用いて配線接続用のコンタク
トホールを形成する際、次の工程（ａ）〜（ｅ）を備え
たことを特徴とする半導体集積回路装置の製造方法。（ａ）集積回路素子を形成した半導体ウエハ上に絶縁膜
を堆積し、前記絶縁膜上に化学増幅系ポジ型電子ビーム
レジストを塗布し、さらに前記化学増幅系ポジ型電子ビ
ームレジスト上に導電性ポリマーを被着する工程、
（ｂ）コンタクトホールの実パターンの内側に対応した
電子ビーム描画パターンデータに基づいて、前記化学増
幅系ポジ型電子ビームレジストに電子ビームを照射する
工程、（ｃ）前記化学増幅系ポジ型電子ビームレジスト
をベークすることにより、前記電子ビームの照射によっ
て発生した酸を触媒とするレジスト溶解反応を促進させ
る工程、（ｄ）前記化学増幅系ポジ型電子ビームレジス
トを現像して被照射部を除去することにより、レジスト
パターンを形成する工程、（ｅ）前記レジストパターン
をマスクに用いて前記絶縁膜をエッチングすることによ
り、配線接続用のコンタクトホールを形成する工程。
【請求項１４】半導体ウエハ上に被着した化学増幅系
電子ビームレジストに電子ビームを照射して得られたレ
ジストパターンをマスクに用いて配線を形成する際、次
の工程（ａ）〜（ｅ）を備えたことを特徴とする半導体
集積回路装置の製造方法。（ａ）集積回路素子を形成した半導体ウエハ上に導電膜
を堆積し、前記導電膜上に化学増幅系ネガ型電子ビーム
レジストを塗布し、さらに前記化学増幅系ネガ型電子ビ
ームレジスト上に導電性ポリマーを被着する工程、
（ｂ）配線の実パターンの内側に対応した電子ビーム描
画パターンデータに基づいて、前記化学増幅系ネガ型電
子ビームレジストに電子ビームを照射する工程、（ｃ）
前記化学増幅系ネガ型電子ビームレジストをベークする
ことにより、前記電子ビームの照射によって発生した酸
を触媒とするレジスト架橋反応を促進させる工程、
（ｄ）前記化学増幅系ネガ型電子ビームレジストを現像
して未照射部を除去することにより、レジストパターン
を形成する工程、（ｅ）前記レジストパターンをマスク
に用いて前記導電膜をエッチングすることにより、配線
を形成する工程。
【請求項１５】半導体ウエハ上に被着した電子ビーム
レジストに電子ビームを照射し、照射部と未照射部の現
像液に対するレジスト溶解速度の差を利用してレジスト
パターンを形成する電子ビーム露光工程を複数工程備え
た半導体集積回路装置の製造方法であって、前記複数の
電子ビーム露光工程の一部の工程でポジ型電子ビームレ
ジストを用い、他の一部の工程でネガ型電子ビームレジ
ストを用い、前記ポジ型電子ビームレジストと前記ネガ
型電子ビームレジストとの選択は、前記半導体ウエハ上
の全領域の露光の際に前記電子ビームの断面を１本のみ
用いる場合には、ビーム露光面積比率を１／２以下とす
ることで決め、少なくとも前記半導体ウエハ上の一部の
領域の露光の際に電子ビームの断面を２本以上用いる場
合には、単にビーム照射領域のレジストを残すか削除す
るかで決めることを特徴とする半導体集積回路装置の製
造方法。
【請求項１６】請求項１５記載の半導体集積回路装置
の製造方法であって、前記電子ビームの照射に先立っ
て、前記電子ビームレジストの表面に導電性ポリマーを
被着することを特徴とする半導体集積回路装置の製造方
法。
【請求項１７】請求項１５記載の半導体集積回路装置
の製造方法であって、集積回路の実パターンの内側に対
応し、前記半導体ウエハ上の所定の領域のパターン形状
に成形した電子ビーム、または形状と寸法とを変えた電
子ビームを照射することを特徴とする半導体集積回路装
置の製造方法。
【請求項１８】半導体ウエハ上に形成すべきパターン
またはその反転パターンに対応した少なくとも一つの開
口を有する電子線マスクに、前記開口を覆うように幅広
の電子線を照射し、前記電子線マスクを透過した電子線
で前記半導体ウエハ上の電子線レジストを露光する電子
線一括描画を行う際、次の工程（ａ）〜（ｆ）を備えた
ことを特徴とする半導体集積回路装置の製造方法。（ａ）半導体ウエハの主面上の第１の薄膜上にポジ型化
学増幅系電子線レジストを被着した後、前記半導体ウエ
ハを電子線描画装置の描画ステージに載置する工程、
（ｂ）単連結な開口のみからなる第１の電子線マスクに
より前記ポジ型化学増幅系電子線レジストを電子線露光
する工程、（ｃ）前記ポジ型化学増幅系電子線レジスト
を現像して得られたレジストパターンをマスクにして前
記第１の薄膜をエッチングする工程、（ｄ）前記ポジ型
化学増幅系電子線レジスト膜を除去した後、前記半導体
ウエハの主面上の第２の薄膜上にネガ型化学増幅系電子
線レジストを被着し、前記半導体ウエハを前記電子線描
画装置または他の電子線描画装置の描画ステージに載置
する工程、（ｅ）単連結な開口のみからなる第２の電子
線マスクにより前記ネガ型化学増幅系電子線レジスト膜
を電子線露光する工程、（ｆ）前記ネガ型化学増幅系電
子線レジスト膜を現像して得られたレジストパターンを
マスクとして前記記第２の薄膜をエッチングした後、前
記ネガ型化学増幅系電子線レジスト膜を除去する工程。