JPH0810873B2 - Data transmission method and data transmission system - Google Patents
Data transmission method and data transmission systemInfo
- Publication number
- JPH0810873B2 JPH0810873B2 JP27967992A JP27967992A JPH0810873B2 JP H0810873 B2 JPH0810873 B2 JP H0810873B2 JP 27967992 A JP27967992 A JP 27967992A JP 27967992 A JP27967992 A JP 27967992A JP H0810873 B2 JPH0810873 B2 JP H0810873B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- flag
- transmission
- round
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、タイムスロット伝送シ
ステムに係り特に、同一タイムスロットを各ステーショ
ンが使用して同報通信するのに好適なデータ伝送方法お
よびデータ伝送システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time slot transmission system, and more particularly to a data transmission method and a data transmission system suitable for broadcasting by using the same time slot by each station.
【０００２】[0002]
【従来の技術】従来の装置は、特開昭56−112158号公報
に記載のように、ループ通信システムにおいて、コント
ロールステーションが、伝送用フレームの使用可能なタ
イムスロットを各ステーションに周期的に割り付けてデ
ータを送信させる。そして、送信されたタイムスロット
内データには、宛先のアドレスとデータが有り、各ステ
ーションは自局のアドレスと、宛先のアドレスとを比較
して同一の時だけ受信する、１対１通信を行っていた。
しかし伝送効率が低下してしまうことがあり、同報通信
の点について配慮されていなかった。2. Description of the Related Art In a conventional apparatus, as described in JP-A-56-112158, in a loop communication system, a control station periodically allocates usable time slots of a transmission frame to each station. To send the data. Then, the transmitted data in the time slot has a destination address and data. Each station compares the address of its own station with the address of the destination and receives only when they are the same, and performs one-to-one communication. Was there.
However, since the transmission efficiency may be reduced, no consideration was given to the point of broadcast communication.
【０００３】[0003]
【発明が解決しようとする課題】上記従来技術は、同報
通信、即ち、全ステーションに同一データを送る場合に
も、各ステーションは１タイムスロットずつ使用して送
信しなければならず、伝送効率が低いという問題点があ
った。In the prior art described above, even in the case of broadcast communication, that is, the same data is sent to all stations, each station must use one time slot for transmission, which results in transmission efficiency. There was a problem that was low.
【０００４】本発明の目的は、タイムスロットにアドレ
ス設定の必要がなく、かつ、データ伝送の取りこぼしの
ない同報通信におけるデータ伝送方法およびデータ伝送
システムを提供することにある。An object of the present invention is to provide a data transmission method and data transmission in broadcast communication which does not require address setting in a time slot and has no omission of data transmission.
To provide a system .
【０００５】[0005]
【課題を解決するための手段】本発明は、ループ状に構
成された伝送路上にフレームを巡回し、前記フレームの
タイムスロットを使用した同報通信（ブロードキャス
ト）により複数の通信ステーション間で送受信を行うデ
ータ伝送方法において、前記フレームに、その１巡目と
２巡目を識別する巡回フラグ及び前記フレーム中のタイ
ムスロットの順番を表すアドレス対応データからなるフ
レームナンバーを設定し、当該フレームが伝送路を１周
する度に前記巡回フラグを切り替えるようになし、送信
要求のある通信ステーションは、前記伝送路を介して受
信されたフレーム中の巡回フラグが１巡目（フラグ０）
のときに送信データを、前記アドレス対応データに基づ
いて予め自局に割当てられているタイムスロットに設定
して送信し、前記巡回フラグが２巡目(フラグ１)のとき
に各通信ステーションは前記タイムスロット内のデータ
を受信し、前記巡回フラグが１巡目に切り替わった時点
で前記タイムスロット内のデータをクリアすることを特
徴とする。更に又、本発明はフレームを巡回するループ
状に構成された伝送路と、この伝送路に接続されデータ
の送受信を行う複数の通信ステーションと、通信の構成
制御を行うコントロールステーションを具備し、前記フ
レームのタイムスロットを使用した同報通信を行うデー
タ伝送システムにおいて、 前記コントロールステーショ
ンは、前記フレームに設定されその１巡目と２巡目を示
す巡回フラグを１周する度に切り替える巡回フラグ書替
え手段を備え、前記巡回フラグを２巡目から１巡目へ切
り替える時、タイムスロット内のデータをクリアし、 前
記通信ステーションは、前記フレーム中のタイムスロッ
トの順番を表すアドレス対応データに基づいて予め自局
に割当てられたタイムスロットを検出する手段と、前記
巡回フラグの１巡目と２巡目を識別する巡回フラグ検出
手段と、１巡目が検出されたときに送信データを自局に
割当てられているタイムスロットに送信する送信手段
と、２巡目が検出されたときに前記タイムスロットから
データを受信する受信手段と、前記送信データと前記受
信データを記憶する記憶手段を備えることを特徴とす
る。 According to the present invention, a frame is circulated on a loop-shaped transmission path, and transmission / reception is performed between a plurality of communication stations by broadcast communication (broadcast) using a time slot of the frame. in the data transmission method of performing, on the frame, tie cyclic flag and in the frame identify the second round eyes Part 1 round
Frame consisting of address-corresponding data indicating the order of
Set the frame number, the frame is no to switch the cyclic flag every time one revolution of the transmission path, transmission
The requesting communication station receives via the transmission line.
The cyclic flag in the received frame is the first cycle (flag 0)
, The transmission data is based on the address corresponding data.
Then , when the cyclic flag is set in the time slot previously assigned to the own station and transmitted, each communication station receives the data in the time slot when the cyclic flag is the second cycle (flag 1), and the cyclic flag is set. When switching to the first round
The data in the time slot is cleared by. Furthermore, the present invention provides a loop to cycle through frames.
-Like transmission line and data connected to this transmission line
Multiple communication stations for sending and receiving data, and communication configurations
It is equipped with a control station for controlling
The data that is broadcast using the time slot of Laem
In the data transmission system, the control station
Is set in the frame and indicates the first and second rounds.
Rewriting the patrol flag every time the patrol flag is rotated once
Means for switching the patrol flag from the second round to the first round.
When changing Ri, to clear the data in the time slot, before
The communication station uses the time slot in the frame.
Based on the address correspondence data indicating the order of
Means for detecting a time slot assigned to
Cycle flag detection that distinguishes between the first and second cycles of the cycle flag
Means and the transmission data to the local station when the first round is detected
Transmission means for transmitting to the allocated timeslot
And from the time slot when the second round is detected
Receiving means for receiving data, the transmission data and the receiving data
Characterized by comprising storage means for storing received data.
It
【０００６】[0006]
【作用】上記構成によれば、送信予定のある通信ステー
ションには、予めタイムスロットが割り当てられている
ので、送信に際しアドレス設定の必要が無く、更に、フ
レーム中に１巡目と２巡目を識別する巡回フラグが設け
られ、フレームが巡回する毎にこの巡回フラグが切り替
えられ、送信要求のある通信ステーションは、受信した
フレーム中の巡回フラグが１巡目を示すときに、データ
の送信を行うことが可能となるので、各局からの送信デ
ータを受信ステーションの位置によって取りこぼすこと
がなくなり、データ伝送の信頼性を向上でき、また、コ
ントロールステーションが、巡回フラグが２巡目から１
巡目に切り替わるときタイムスロット内のデータをクリ
アするので、他の通信ステーションにてデータをクリア
する必要がなくなり、システム構成の簡略化が可能とな
る。 According to the above configuration, the communication station having the transmission schedule in advance because the time slot is allocated, there is no need for address setting upon transmission, further, full
A patrol flag is provided in the frame to identify the first and second rounds.
This patrol flag switches each time the frame patrols.
The communication station that received the request for transmission received
When the cyclic flag in the frame indicates the first cycle, the data
Because the transmission it is possible to perform the, prevents the lose information by the position of the receiving station to transmit data from each station, it is possible to increase the reliability of data transmission, also co
The control station has a patrol flag from the second patrol to 1
When switching to the round, clear the data in the time slot.
Yes, so clear data at other communication stations
It becomes unnecessary to simplify the system configuration.
It
【０００７】[0007]
【実施例】以下、本発明の一実施例を図１から図１０に
より説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.
【０００８】図２から図９を使用して伝送システムの動
作を説明する。図２は、データ伝送装置のシステム構成
図を示す。ループ形伝送路５の上にコントロールステー
ション１と、各ステーション２−１〜２−５までが有
り、各ステーション２−１〜２−５と処理装置４−１〜
４−５の間には、２方向からアクセスできるデュアルポ
ートメモリ３−１〜３−５が有る。The operation of the transmission system will be described with reference to FIGS. 2 to 9. FIG. 2 shows a system configuration diagram of the data transmission device. A control station 1 and each station 2-1 to 2-5 are provided on the loop type transmission line 5, and each station 2-1 to 2-5 and processing device 4-1 to
Between 4-5, there are dual port memories 3-1 to 3-5 that can be accessed from two directions.
【０００９】コントロールステーション１は、伝送路５
の上に図３で示すような伝送フレーム６を１フレームだ
け巡回させる。フレーム６には、フレーム６の先頭を示
すフラグ７とフレーム６の識別をさせるフレームナンバ
ー８と、各ステーションがデータ伝送を行うエリアとし
てタイムスロット９−１〜９−５が有る。図４にフレー
ムナンバー構成図を示す。フレームナンバー８は、巡回
フラグ１０と、アドレス対応データ１１から構成され
る。図５にタイムスロット構成図を示す。タイムスロッ
ト９には、１６ビット１ワードとして考えると、ワード
単位でデータ数を設定しておく。フレームナンバー８を
３ビット、タイムスロット９を１タイムスロットとし、
１タイムスロット当りのデータ数を４ワードとすると図
６の（ａ）〜（ｃ）の伝送フレームフォーマットにな
る。The control station 1 has a transmission line 5
The transmission frame 6 as shown in FIG. The frame 6 has a flag 7 indicating the beginning of the frame 6, a frame number 8 for identifying the frame 6, and time slots 9-1 to 9-5 as areas in which each station transmits data. FIG. 4 shows a frame number configuration diagram. The frame number 8 is composed of a circulation flag 10 and address corresponding data 11. FIG. 5 shows a time slot configuration diagram. Considering 16 bits per word in the time slot 9, the number of data is set in word units. Frame number 8 is 3 bits, time slot 9 is 1 time slot,
When the number of data per time slot is 4 words , the transmission frame format shown in FIGS. 6A to 6C is obtained.
【００１０】（ａ）は簡易伝送フレームフォーマットで
（ｂ）は簡易フレームナンバーフォーマットで（ｃ）は
簡易タイムスロットフォーマットである。(A) is a simple transmission frame format, (b) is a simple frame number format, and (c) is a simple time slot format.
【００１１】前提条件として下記を定義する。The following is defined as a precondition.
【００１２】 コントロールステーション１は、フレ
ームナンバー８を、１ずつカウントアップする。The control station 1 counts up the frame number 8 by one.
【００１３】 コントロールステーション１は、フレ
ームナンバー８の巡回フラグ１０を“０”として出力す
る時タイムスロット９のデータを消去する。The control station 1 erases the data in the time slot 9 when outputting the cyclic flag 10 of the frame number 8 as “0”.
【００１４】 送信するステーション２は、フレーム
ナンバー８の巡回フラグ１０が“０”の時送信する。The transmitting station 2 transmits when the cyclic flag 10 of the frame number 8 is “0”.
【００１５】 受信するステーション２は、フレーム
ナンバー８の巡回フラグ１０が“１”の時受信する。[0015] Station 2 to receive the cyclic flag 10 of the frame number 8 is received at "1".
【００１６】メモリエリアの決定に対して、図７の伝送
路タイムチャートを考える。コントロールステーション
１がＣＳＴで、各ステーション２−１〜２−５がＳＴ１
からＳＴ５まで対応する。伝送フレーム６−０〜６−７
まで使用し、フレームナンバー８の“０”から“７”ま
でと対応している。フレームナンバー８が“０”の時ス
テーション２−１が送信、フレームナンバー８が“２”
の時ステーション２−４が送信、各ステーションもフレ
ームナンバー８の巡回に対応して送信するように動作す
る。又、受信時には、フレームナンバー８の２巡目にて
各ステーションが受けとるようにする。そこで、メモリ
のエリア分けをすると図８のようにエリア分けができ
る。これは、フレームナンバー８を“０”から“７”ま
での区分けを行う中で、送信用フレームと、受信用フレ
ームに２分割する為に、フレームナンバー８の中の巡回
フラグ１０を削除することで対応される。すなわち、送
信用フレームナンバー８と、受信用フレームナンバー８
との共通部を使用することになる。又、タイムスロット
９のデータの順番をフレーム６のフラグ７に近い順より
“０”〜“３”まで設定し、図８のアドレス２0 と２を
使用する。フレームナンバー８の送受信共通部のアドレ
ス対応データ１１をデータ順番データと重ならないよう
に、上位シフトした値を使用し、図８のアドレス２2と
２3の値を設定する。前記のようにメモリアドレスが、
４ビットで構成できる。又、フレームナンバー８のビッ
ト数が多くなった場合と、タイムスロット９のデータが
多くなった場合には、アドレス対応データ１１をシフト
する量を多くすることで対応できる。又、伝送路５の上
のフレーム数がこのべき乗で増加した場合には、フレー
ムナンバー８の巡回フラグ１０の位置を、図９のフレー
ムナンバーフォーマットのようにシフトして使用する。
図９（ａ）は、伝送路上２フレーム時、（ｂ）は伝送路
上４フレーム時を示す。図８中の送信部割り付けは、メ
モリのアドレスに対応したフラグを設けそのフラグが、
送信状態か、受信状態かを判定して送信状態の時に送信
するように制御する。この図中には、ＳＴ１からＳＴ４
まで書かれているが、各ステーションに個別のメモリが
有り、対応しているメモリエリアのフラグが送信状態で
あることを示している。たとえば、ステーション２−４
では、アドレス“０１００”から“０１１１"まで送信
すると考えると、アドレス“0000"から“００１１”
と、“１０００”から“１１１１”が受信状態で“０１
００”から“０１１１”が送信状態である。以上のよう
に、システムの動作ならびにメモリへのデータ設定が行
われる。Consider the transmission path time chart of FIG. 7 for determining the memory area. Control station 1 is CST, and each station 2-1 to 2-5 is ST1.
It corresponds to from ST5. Transmission frame 6-0 to 6-7
Up to 7 and correspond to frame numbers 8 "0" to "7". When the frame number 8 is “0”, the station 2-1 transmits, and the frame number 8 is “2”
At this time, the station 2-4 transmits, and each station operates so as to transmit in response to the circulation of the frame number 8. In addition, at the time of reception, each station is made to receive it in the second round of frame number 8. Therefore, if the memory is divided into areas, the areas can be divided as shown in FIG. This is to delete the cyclic flag 10 in the frame number 8 in order to divide the frame number 8 into “0” to “7” and divide it into a transmission frame and a reception frame. Will be dealt with. That is, the transmission frame number 8 and the reception frame number 8
The common part with and will be used. Further, by setting the order of data time slots 9 to "0" to "3" closer order flag 7 of the frame 6, using the address 2 0 and 2 in FIG. 8. The values corresponding to the addresses 2 2 and 2 3 in FIG. 8 are set by using the upper-shifted values so that the address-corresponding data 11 of the transmission / reception common part of the frame number 8 does not overlap with the data sequence data. As mentioned above, the memory address is
It can consist of 4 bits. In addition, when the number of bits of the frame number 8 is large and when the data of the time slot 9 is large, it is possible to deal with it by increasing the shift amount of the address corresponding data 11. When the number of frames on the transmission line 5 increases by this power, the position of the cyclic flag 10 of the frame number 8 is shifted and used as in the frame number format of FIG.
9A shows two frames on the transmission path, and FIG. 9B shows four frames on the transmission path. The transmitter allocation in FIG. 8 is provided with a flag corresponding to the memory address, and the flag is
The transmission state or the reception state is determined, and control is performed so that the transmission is performed in the transmission state. In this figure, ST1 to ST4
However, each station has its own memory, and the corresponding memory area flag indicates that it is in the transmission state. For example, stations 2-4
Then, considering that the addresses "0100" to "0111" are transmitted, the addresses "0000" to "0011" are sent.
And from "1000" to "1111" in the receiving state, "01"
The transmission state is "00" to "0111". As described above, the system operation and the data setting to the memory are performed.
【００１７】本発明を実施する手段として、図１のステ
ーションならびにメモリ部の構成図ならびに図１０にコ
ントロールステーションの構成図を示す。図１０におい
て、コントロールステーション１は伝送路５上のデータ
合わせのバッファレジスタ１２と、受信データよりクロ
ックを検出するクロック検出部１３と、送信クロックを
発生する送信クロック発生部１４と、受信データをパラ
レルデータに変えることと、伝送されたフレームを送信
クロックにて送信するシフトレジスタ１５と、受信した
データよりフラグを検出するフラグ検出部１６と、受信
されたフレームナンバーをカウントアップするフレーム
ナンバー書き換え部１７と伝送されるフレームの状態を
検出するフレームカウンタ１８と、フレームカウンタ１
８よりタイムスロット部を検出するタイムスロット検出
部１９と、１巡目フレームを送信する時にタイムスロッ
トのデータを“０”にすることと、フレームナンバーを
書き換えるデータ書き換え部２０から構成される。As means for carrying out the present invention, a block diagram of the station and the memory section of FIG. 1 and a block diagram of the control station are shown in FIG. In FIG. 10, the control station 1 includes a buffer register 12 for data matching on the transmission path 5, a clock detection unit 13 for detecting a clock from received data, a transmission clock generation unit 14 for generating a transmission clock, and a reception data in parallel. The data is converted into data, the shift register 15 that transmits the transmitted frame by the transmission clock, the flag detection unit 16 that detects a flag from the received data, and the frame number rewriting unit 17 that counts up the received frame number. A frame counter 18 for detecting the state of a frame transmitted with
8 includes a time slot detecting unit 19 for detecting a time slot unit, a data rewriting unit 20 for rewriting the frame number to “0” when transmitting the first round frame, and a frame rewriting unit.
【００１８】図１において、ステーション２とメモリ部
３は、シリアル受信データをパラレルデータに換えるシ
リアル−パラレルレジスタ２１と、フラグ検出部１６
と、受信フレームのフレームナンバー８を記憶するフレ
ームナンバーレジスタ２２と、クロック検出部１３と、
フレームカウンタ１８と、タイムスロット検出部１９
と、パラレル送信データをシリアルデータに換えるパラ
レル−シリアルレジスタ２３と、フレーム６のタイムス
ロット９−１〜９−５を使用時に、メモリエリアを取る
場合の基準となるアドレスを記憶している。タイムスロ
ット先頭アドレス部２４と、フレームナンバーレジスタ
２２に記憶しているフレームナンバー８のアドレス対応
データ１１とタイムスロット９のデータ順位データとを
加算するアドレスデータ加算器２５と、アドレスデータ
加算器２５から出力されるデータとタイムスロット先頭
アドレス部２４から出力される先頭アドレスとを加算す
るアドレス加算器２６と、フレームナンバー８から巡回
フラグ１０を検出し、送信状態の時データを送信するデ
ータ送信検出部２７とデータを送信するまでの時間合せ
のバッファレジスタ３２と、送信時にデータを切り換え
るマルチプレクサ３３からステーションは構成され、メ
モリ部３は、送受信データを記憶しているメモリ２８
と、送信，受信状態を記憶しているコントロールメモリ
２９と、メモリをデュアルポートメモリにするメモリコ
ントローラ３０と、処理装置４からメモリがすき間無く
見えるようにする。アドレス変換部３１からなる。[0018] In FIG 1, the station 2 and the memory unit 3, changing the serial reception data into parallel data sheet
Real-parallel register 21 and flag detector 16
A frame number register 22 for storing the frame number 8 of the received frame, a clock detector 13,
Frame counter 18 and time slot detector 19
And a parallel-serial register 23 for converting parallel transmission data into serial data, and an address serving as a reference for taking a memory area when the time slots 9-1 to 9-5 of the frame 6 are used. From the time slot start address part 24, the address data adder 25 for adding the address correspondence data 11 of the frame number 8 and the data rank data of the time slot 9 stored in the frame number register 22, and the address data adder 25 An address adder 26 for adding the output data and the start address output from the time slot start address section 24, and a data transmission detection section for detecting the cyclic flag 10 from the frame number 8 and transmitting the data when in the transmission state 27, a buffer register 32 for time adjustment until data transmission, and a multiplexer 33 for switching data at the time of transmission, the station is configured, and the memory unit 3 has a memory 28 for storing transmission / reception data.
Then, the control memory 29 that stores the transmission and reception states, the memory controller 30 that uses the memory as a dual port memory, and the memory can be seen from the processing device 4 without any gap. The address conversion unit 31 is included.
【００１９】ここで、コントロールステーション１は、
伝送路５から入った伝送フレーム６の受信データからク
ロック検出部１３で出力された受信クロックのタイミン
グでバッファレジスタ１２に受信データを入力する。バ
ッファレジスタ１２より送信クロック発生部１４から出
るクロックに同期させてシフトレジスタ１５に受信デー
タを入力し、シリアルパラレル変換し、パラレルデータ
を出力する。そのパラレルデータをフラグ検出部１６に
入れ伝送フレーム６の先頭を検出する。先頭が検出され
た後に、フレームカウンタ１８を動作させ、フレームナ
ンバー書き換え部に、フレームナンバー８のデータを入
力させて、フレームナンバー８の値を書き換える処理を
行う。フレームナンバー８の書き換えには、データ書き
換え部２０に書き換えデータを送りビット単位かワード
単位にて書き換える。又、フレームナンバー書き換え部
１７がフレーム１巡回信号を出力し、タイムスロット検
出部１９がデータ書き換え部２０を使用し、タイムスロ
ット９に“０”を書き込みクリアする。Here, the control station 1 is
The received data of the transmission frame 6 input from the transmission path 5 is input to the buffer register 12 at the timing of the reception clock output from the clock detection unit 13. Received data is input from the buffer register 12 to the shift register 15 in synchronism with the clock output from the transmission clock generator 14, serial-parallel converted, and parallel data is output. The parallel data is put into the flag detector 16 to detect the head of the transmission frame 6. After the head is detected, the frame counter 18 is operated, the data of the frame number 8 is input to the frame number rewriting unit, and the value of the frame number 8 is rewritten. To rewrite the frame number 8, the rewriting data is sent to the data rewriting unit 20 and rewritten in bit units or word units. Further, the frame number rewriting unit 17 outputs the frame 1 cyclic signal, and the time slot detection unit 19 uses the data rewriting unit 20 to write "0" in the time slot 9 to clear it.
【００２０】コントロールステーション１から出た伝送
フレーム６は、伝送路５を通り、ステーションに入る。
受信されたデータにより、クロック検出部１３によっ
て、受信クロックが出力され、ステーション２は、この
クロックに同期した動作をする。シリアルパラレルレジ
スタ２１から出力された受信データは、まずフラグ検出
部１６でフレーム６の先頭が検出されフレームカウンタ
１８を起動させる。フレームナンバー８のデータが入っ
て来ると、フレームカウンタ１８よりデータ書き込み信
号が出されフレームナンバーレジスタ２２に記憶され
る。それと同時にタイムスロット先頭アドレス部２４か
ら先頭アドレスが出力され、タイムスロット検出部１９
からもデータ順位データが出力され、アドレスデータ加
算器２５とアドレス加算器２６により、メモリアドレス
がメモリ２８ならびにコントロールメモリ２９に入り、
送信か受信かをデータ送信検出部２７にて検出され、送
信時には、メモリコントロール３０によりメモリ２８の
データがパラレル−シリアルレジスタ２３に入り、マル
チプレクサ３３の切り換えにより送信される。又、受信
時には、メモリコントローラ３０により、メモリ２８に
受信データを書き込む動作を繰り返す。The transmission frame 6 from the control station 1 enters the station through the transmission line 5.
Based on the received data, the clock detection unit 13 outputs a reception clock, and the station 2 operates in synchronization with this clock. Received data output from the serial-parallel register 21, the head of the frame 6 starts the frame counter 18 is detected first by the flag detecting section 16. When the data of the frame number 8 comes in, a data write signal is issued from the frame counter 18 and stored in the frame number register 22. At the same time, the head address is output from the time slot head address section 24, and the time slot detecting section 19
Also outputs the data rank data, and the address data adder 25 and the address adder 26 store the memory address in the memory 28 and the control memory 29.
Whether the data is transmitted or received is detected by the data transmission detector 27, and at the time of transmission, the data in the memory 28 enters the parallel-serial register 23 by the memory control 30 and is transmitted by switching the multiplexer 33. When receiving, the memory controller 30 repeats the operation of writing the received data in the memory 28.
【００２１】本実施例によれば、フレーム内に送り元ア
ドレス、ならびにメモリアドレスなどのムダなデータが
無くなるので伝送効率が向上する。処理装置どうしが同
一のメモリを使用するように見える為に処理装置の処理
時間にムダが無くなる。複雑な通信手順が無い為に、ス
テーションの回路が簡略化できるという効果がある。According to the present embodiment, since the useless data such as the sender address and the memory address are eliminated in the frame, the transmission efficiency is improved. Since the processing devices seem to use the same memory, the processing time of the processing devices is not wasted. Since there is no complicated communication procedure, there is an effect that the circuit of the station can be simplified.
【００２２】[0022]
【発明の効果】本発明によれば、送信予定のある通信ス
テーションには、予めタイムスロットが割り当てられて
いるので、送信に際しアドレス設定の必要が無く、更
に、フレーム中に１巡目と２巡目を識別する巡回フラグ
が設けられ、フレームが巡回する毎にこの巡回フラグが
切り替えられ、送信要求のある通信ステーションは、受
信したフレーム中の巡回フラグが１巡目を示すときに、
データの送信を行なうことが可能となるので、各局から
の送信データを受信ステーションの位置によって取りこ
ぼすことがなくなり、データ伝送の信頼性を向上でき、
また、コントロールステーションが、巡回フラグが２巡
目から１巡目に切り替わるときタイムスロット内のデー
タをクリアするので、他の通信ステーションにてデータ
をクリアする必要がなくなり、システム構成の簡略化が
可能となる。 According to the present invention, since a time slot is assigned in advance to a communication station that is scheduled to transmit, there is no need to set an address when transmitting, and the communication station can be further updated.
In the frame, a circulation flag that identifies the first and second rounds in the frame
Is provided, and this patrol flag is set every time the frame patrols.
Communication stations that have been switched and are requesting transmission
When the cyclic flag in the received frame indicates the first cycle,
Since it becomes possible to transmit data, the transmission data from each station will not be missed depending on the position of the receiving station, and the reliability of data transmission can be improved ,
In addition, the control station has two patrol flags.
When switching from the first round to the day in the time slot
Data will be cleared, so data will be
It is not necessary to clear the
It will be possible.
【図１】本発明の一実施例となる通信ステーションの構
成図。FIG. 1 is a configuration diagram of a communication station according to an embodiment of the present invention.
【図２】データ伝送システムの構成図。FIG. 2 is a configuration diagram of a data transmission system.
【図３】伝送フレームの構成図。FIG. 3 is a configuration diagram of a transmission frame.
【図４】フレームナンバーの構成図。FIG. 4 is a configuration diagram of frame numbers.
【図５】タイムスロットの構成図。FIG. 5 is a configuration diagram of time slots.
【図６】本実施例のフレームフォーマット図を示し
（ａ）はフレームフォーマット、（ｂ）はフレームナン
バーフォーマット、（ｃ）はタイムスロットフォーマッ
トである。6A and 6B are frame format diagrams of the present embodiment. FIG. 6A is a frame format, FIG. 6B is a frame number format, and FIG. 6C is a time slot format.
【図７】伝送路のタイムチャート。FIG. 7 is a time chart of a transmission line.
【図８】メモリエリアのマップ図。FIG. 8 is a map diagram of a memory area.
【図９】フレームナンバーフォーマット図を示し、
（ａ）は伝送路上２フレーム巡回時、（ｂ）は伝送路上
４フレーム巡回時である。FIG. 9 shows a frame number format diagram,
(A) is a case where two frames are circulated on the transmission path, and (b) is a case where four frames are circulated on the transmission path.
【図１０】コントロールステーションの構成図。FIG. 10 is a block diagram of a control station.
１…コントロールステーション、２…ステーション、３
…メモリ部、４…処理装置、６…伝送フレーム、８…フ
レームナンバー、９…タイムスロット、１０…巡回フラ
グ、１１…アドレス対応データ、１９…タイムスロット
検出部、２２…フレームナンバーレジスタ、２４…タイ
ムスロット先頭アドレス部、２５…アドレスデータ加算
器、２６…アドレス加算器、２７…データ送信検出部、
２８…メモリ、２９…コントロールメモリ、３１…アド
レス変換部。1 ... Control station, 2 ... Station, 3
... memory unit, 4 ... processing device, 6 ... transmission frame, 8 ... frame number, 9 ... time slot, 10 ... cyclic flag, 11 ... address corresponding data, 19 ... time slot detecting unit, 22 ... frame number register, 24 ... Time slot start address part, 25 ... Address data adder, 26 ... Address adder, 27 ... Data transmission detection part,
28 ... memory, 29 ... control memory, 31 ... address conversion unit.
Claims (2)
を巡回し、前記フレームのタイムスロットを使用した同
報通信（ブロードキャスト）により複数の通信ステーシ
ョン間で送受信を行うデータ伝送方法において、 前記フレームに、その１巡目と２巡目を識別する巡回フ
ラグ及び前記フレーム中のタイムスロットの順番を表す
アドレス対応データからなるフレームナンバーを設定
し、当該フレームが伝送路を１周する度に前記巡回フラ
グを切り替えるようになし、送信要求のある通信ステー
ションは、前記伝送路を介して受信されたフレーム中の
巡回フラグが１巡目（フラグ０）のときに送信データ
を、前記アドレス対応データに基づいて予め自局に割当
てられているタイムスロットに設定して送信し、前記巡
回フラグが２巡目(フラグ１)のときに各通信ステーショ
ンは前記タイムスロット内のデータを受信し、前記巡回
フラグが１巡目に切り替わった時点で前記タイムスロッ
ト内のデータをクリアすることを特徴とするデータ伝送
方法。1. A data transmission method in which a frame is circulated on a transmission path configured in a loop and is transmitted and received between a plurality of communication stations by broadcast communication using a time slot of the frame. to represent the order of the time slots of the cyclic flag and in the frame identify the second round eyes Part 1 round
Set the frame number of an address corresponding data, the frame is no to switch the cyclic flag every time one revolution of the transmission path, a transmission request message stays
In the frame received via the transmission path.
Transmission data when the patrol flag is the first round (flag 0)
To the station in advance based on the address correspondence data
Terra is transmitted by setting the time slot is, each communication station when the cyclic flag 2 round (flag 1) receives the data in the time slot, the cyclic
When the flag is changed to the first round, the time slot is changed.
A data transmission method characterized by clearing the data in the network.
伝送路と、この伝送路に接続されデータの送受信を行う
複数の通信ステーションと、通信の構成制御を行うコン
トロールステーションを具備し、前記フレームのタイム
スロットを使用した同報通信を行うデータ伝送システム
において、前記コントロールステーションは、前記フレームに設定
されその１巡目と２巡目を示す巡回フラグを１周する度
に切り替える巡回フラグ書替え手段を備え、前記巡回フ
ラグを２巡目から１巡目へ切り替える時、タイムスロッ
ト内のデータをクリアし、 前記通信ステーションは、前記フレーム中のタイムスロ
ットの順番を表すアドレス対応データに基づいて予め自
局に割当てられたタイムスロットを検出する手段と、前
記巡回フラグの１巡目と２巡目を識別する巡回フラグ検
出手段と、１巡目が検出されたときに送信データを自局
に割当てられているタイムスロットに送信する送信手段
と、２巡目が検出されたときに前記タイムスロットから
データを 受信する受信手段と、前記送信データと前記受
信データを記憶する記憶手段を備えることを特徴とする
データ伝送システム。 2. A loop-shaped structure for circulating a frame.
A transmission line and connected to this transmission line to send and receive data
A computer that controls the configuration of communication with multiple communication stations.
Equipped with a trawl station, the time of the frame
Data transmission system for broadcasting using slots
In, the control station is set to the frame
Every time the patrol flag indicating the first and second rounds is rotated once
The patrol flag rewriting means for switching to the patrol flag is provided.
When switching the lag from the second round to the first round,
Clears the data in the frame, and the communication station
Automatically based on the address correspondence data that indicates the order of
Means for detecting timeslots assigned to a station, and
A round flag detection that identifies the first round and the second round of the round flag.
Output means and send data when the first round is detected
Means for transmitting to the time slot assigned to the
And from the time slot when the second round is detected
Receiving means for receiving data, the transmission data and the receiving data
Characterized by comprising storage means for storing received data.
Data transmission system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27967992A JPH0810873B2 (en) | 1992-10-19 | 1992-10-19 | Data transmission method and data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27967992A JPH0810873B2 (en) | 1992-10-19 | 1992-10-19 | Data transmission method and data transmission system |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21166186A Division JPH07112202B2 (en) | 1986-09-10 | 1986-09-10 | Data transmission method and data transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05308371A JPH05308371A (en) | 1993-11-19 |
| JPH0810873B2 true JPH0810873B2 (en) | 1996-01-31 |
Family
ID=17614363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27967992A Expired - Fee Related JPH0810873B2 (en) | 1992-10-19 | 1992-10-19 | Data transmission method and data transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810873B2 (en) |
-
1992
- 1992-10-19 JP JP27967992A patent/JPH0810873B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05308371A (en) | 1993-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06209328A (en) | Recovery of correct cell sequence and output device thereof | |
| US5935214A (en) | Method for transmitting source data and control data in a communication system with a ring structure | |
| JPS6364436A (en) | Method and equipment for data transmission | |
| JPH0810873B2 (en) | Data transmission method and data transmission system | |
| US6671269B1 (en) | Radio communication method and radio communication apparatus | |
| JPS6142982B2 (en) | ||
| KR100226781B1 (en) | Method for recognizing node | |
| US5164940A (en) | Modular communication system with allocatable bandwidth | |
| JPH0220026B2 (en) | ||
| US5600647A (en) | Communication data switching apparatus and communication system with such switching apparatus | |
| JPH07112202B2 (en) | Data transmission method and data transmission system | |
| JP3074598B2 (en) | Data exchange device | |
| JP3043742B1 (en) | Bandwidth generation device for uplink transmission information | |
| JPH0343657B2 (en) | ||
| SU451076A1 (en) | Information sharing device | |
| SU1298760A1 (en) | Information exchange system | |
| JP4031002B2 (en) | ATM cell transfer system and address polling control method | |
| JP2865018B2 (en) | Slot Assignment Scheme for Satellite Communication System | |
| GB2286318A (en) | Modular communication system with allocatable bandwidth | |
| JPS609243A (en) | Loop type network | |
| JP2708052B2 (en) | Polling communication system | |
| JPH04196654A (en) | Data multiplex using time division multiplex bus | |
| JPH10215477A (en) | Communication equipment | |
| JP2000022720A (en) | Shared memory device for communication system | |
| JPH0567100B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |