JPH05308371A - Method and system for data transmission - Google Patents
Method and system for data transmissionInfo
- Publication number
- JPH05308371A JPH05308371A JP27967992A JP27967992A JPH05308371A JP H05308371 A JPH05308371 A JP H05308371A JP 27967992 A JP27967992 A JP 27967992A JP 27967992 A JP27967992 A JP 27967992A JP H05308371 A JPH05308371 A JP H05308371A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- flag
- frame
- round
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、タイムスロット伝送シ
ステムに係り特に、同一タイムスロットを各ステーショ
ンが使用して同報通信するのに好適なデータ伝送方法お
よびデータ伝送システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time slot transmission system, and more particularly to a data transmission method and a data transmission system suitable for broadcasting by using the same time slot by each station.
【０００２】[0002]
【従来の技術】従来の装置は、特開昭56−112158号公報
に記載のように、ループ通信システムにおいて、コント
ロールステーションが、伝送用フレームの使用可能なタ
イムスロットを各ステーションに周期的に割り付けてデ
ータを送信させる。そして、送信されたタイムスロット
内データには、宛先のアドレスとデータが有り、各ステ
ーションは自局のアドレスと、宛先のアドレスとを比較
して同一の時だけ受信する、１対１通信を行っていた。
しかし伝送効率が低下してしまうことがあり、同報通信
の点について配慮されていなかった。2. Description of the Related Art In a conventional device, as described in Japanese Patent Laid-Open No. 56-112158, in a loop communication system, a control station periodically allocates usable time slots of a transmission frame to each station. To send the data. Then, the transmitted data in the time slot has a destination address and data, and each station compares the address of its own station with the address of the destination and receives only when they are the same, and performs one-to-one communication. Was there.
However, the transmission efficiency may decrease, and no consideration was given to the point of broadcast communication.
【０００３】[0003]
【発明が解決しようとする課題】上記従来技術は、同報
通信、即ち、全ステーションに同一データを送る場合に
も、各ステーションは１タイムスロットずつ使用して送
信しなければならず、伝送効率が低いという問題点があ
った。In the prior art described above, even in the case of broadcast communication, that is, the same data is sent to all stations, each station must use one time slot for transmission, which results in a transmission efficiency. There was a problem that was low.
【０００４】本発明の目的は、タイムスロットにアドレ
ス設定の必要がなく、かつ、データ伝送の取りこぼしの
ない同法通信におけるデータ伝送方式を提供することに
ある。An object of the present invention is to provide a data transmission system in the same-mode communication which does not require address setting in a time slot and has no omission of data transmission.
【０００５】[0005]
【課題を解決するための手段】本発明は、ループ状に構
成された伝送路上にフレームを巡回し、前記フレームの
タイムスロットを使用した同報通信（ブロードキャス
ト）により複数の通信ステーション間で送受信を行うデ
ータ伝送方法において、前記タイムスロットに複数のデ
ータスロットを順番に設定し、該順番によって送信予定
の有る通信ステーションへ予め前記データスロットの割
当を行い、前記フレームにその１巡目と２巡目を識別す
る巡回フラグを設定して伝送路を１周する度に前記巡回
フラグを切り替えるようになし、前記巡回フラグが１巡
目（フラグ０）のときに送信要求のある通信ステーショ
ンは送信データを自局に割当てられているデータスロッ
トに設定して送信し、前記巡回フラグが２巡目(フラグ
１)のときに各通信ステーションは前記タイムスロット
内のデータを受信することを特徴とする。According to the present invention, a frame is circulated on a loop-shaped transmission path, and transmission / reception is performed between a plurality of communication stations by a broadcast communication (broadcast) using a time slot of the frame. In the data transmission method to be performed, a plurality of data slots are set in order in the time slot, the data slot is assigned in advance to a communication station scheduled to be transmitted according to the order, and the first and second rounds are added to the frame. Is set so that the cyclic flag is switched every time the circuit makes one round in the transmission path, and when the cyclic flag is the first cycle (flag 0), the communication station having the transmission request transmits the transmission data. It is set in the data slot assigned to the local station and transmitted, and when the cyclic flag is the second cycle (flag 1), each communication scan Shon is characterized by receiving data in the time slot.
【０００６】[0006]
【作用】上記構成によれば、システムに送信予定のある
通信ステーションには、予めデータスロットが割り当て
られているので、送信に際しアドレス設定の必要が無く
伝送効率が向上できる。また、送信タイミングと受信タ
イミングをフレームの巡回毎に切り換えているので、各
局からの送信データを受信ステーションの位置によって
取りこぼすことがなくなり、データ伝送の信頼性を向上
できる。According to the above construction, since the data slot is assigned in advance to the communication station scheduled to be transmitted to the system, it is not necessary to set the address at the time of transmission, and the transmission efficiency can be improved. Further, since the transmission timing and the reception timing are switched for each cycle of the frame, the transmission data from each station will not be missed depending on the position of the receiving station, and the reliability of data transmission can be improved.
【０００７】[0007]
【実施例】以下、本発明の一実施例を図１から図１０に
より説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described below with reference to FIGS.
【０００８】図２から図９を使用して伝送システムの動
作を説明する。図２は、データ伝送装置のシステム構成
図を示す。ループ形伝送路５の上にコントロールステー
ション１と、各ステーション２−１〜２−５までが有
り、各ステーション２−１〜２−５と処理装置４−１〜
４−５の間には、２方向からアクセスできるデュアルポ
ートメモリ３−１〜３−５が有る。The operation of the transmission system will be described with reference to FIGS. 2 to 9. FIG. 2 shows a system configuration diagram of the data transmission device. A control station 1 and each station 2-1 to 2-5 are provided on the loop type transmission line 5, and each station 2-1 to 2-5 and a processing device 4-1 to
Between 4-5, there are dual port memories 3-1 to 3-5 that can be accessed from two directions.
【０００９】コントロールステーション１は、伝送路５
の上に図３で示すような伝送フレーム６を１フレームだ
け巡回させる。フレーム６には、フレーム６の先頭を示
すフラグ７とフレーム６の識別をさせるフレームナンバ
ー８と、各ステーションがデータ伝送を行うエリアとし
てタイムスロット９−１〜９−５が有る。図４にフレー
ムナンバー構成図を示す。フレームナンバー８は、巡回
フラグ１０と、アドレス対応データ１１から構成され
る。図５にタイムスロット構成図を示す。タイムスロッ
ト９には、１６ビット１ワードとして考えると、ワード
単位でデータ数を設定しておく。フレームナンバー８を
３ビット、タイムスロット９のデータ数４ワードタイム
スロット数１タイムスロットとすると図６の（ａ）〜
（ｃ）の伝送フレームフォーマットになる。The control station 1 has a transmission line 5
The transmission frame 6 as shown in FIG. The frame 6 has a flag 7 indicating the beginning of the frame 6, a frame number 8 for identifying the frame 6, and time slots 9-1 to 9-5 as areas in which each station transmits data. FIG. 4 shows a frame number configuration diagram. The frame number 8 is composed of a circulation flag 10 and address corresponding data 11. FIG. 5 shows a time slot configuration diagram. Considering 16 bits per word in the time slot 9, the number of data is set in word units. When the frame number 8 is 3 bits and the data number of the time slot 9 is 4 words and the time slot number is 1 time slot, (a) to (a) of FIG.
It becomes the transmission frame format of (c).
【００１０】（ａ）は簡易伝送フレームフォーマットで
（ｂ）は簡易フレームナンバーフォーマットで（ｃ）は
簡易タイムスロットフォーマットである。(A) is a simple transmission frame format, (b) is a simple frame number format, and (c) is a simple time slot format.
【００１１】前提条件として下記を定義する。The following is defined as a precondition.
【００１２】 コントロールステーション１は、フレ
ームナンバー８を、１ずつカウントアップする。The control station 1 counts up the frame number 8 by one.
【００１３】 コントロールステーション１は、フレ
ームナンバー８の巡回フラグ１０を“０”として出力す
る時タイムスロット９のデータを消去する。The control station 1 erases the data in the time slot 9 when outputting the cyclic flag 10 of the frame number 8 as “0”.
【００１４】 送信するステーション２は、フレーム
ナンバー８の巡回フラグ１０が“０”の時送信する。The transmitting station 2 transmits when the cyclic flag 10 of the frame number 8 is “0”.
【００１５】 送信するステーション２は、フレーム
ナンバー８の巡回フラグ１０が“１”の時受信する。The transmitting station 2 receives when the cyclic flag 10 of the frame number 8 is “1”.
【００１６】メモリエリアの決定に対して、図７の伝送
路タイムチャートを考える。コントロールステーション
１がＣＳＴで、各ステーション２−１〜２−５がＳＴ１
からＳＴ５まで対応する。伝送フレーム６−０〜６−７
まで使用し、フレームナンバー８の“０”から“７”ま
でと対応している。フレームナンバー８が“０”の時ス
テーション２−１が送信、フレームナンバー８が“２”
の時ステーション２−４が送信、各ステーションもフレ
ームナンバー８の巡回に対応して送信するように動作す
る。又、受信時には、フレームナンバー８の２巡目にて
各ステーションが受けとるようにする。そこで、メモリ
のエリア分けをすると図８のようにエリア分けができ
る。これは、フレームナンバー８を“０”から“７”ま
での区分けを行う中で、送信用フレームと、受信用フレ
ームに２分割する為に、フレームナンバー８の中の巡回
フラグ１０を削除することで対応される。すなわち、送
信用フレームナンバー８と、受信用フレームナンバー８
との共通部を使用することになる。又、タイムスロット
９のデータの順番をフレーム６のフラグ７に近い順より
“０”〜“３”まで設定し、図８のアドレス２0 と２を
使用する。フレームナンバー８の送受信共通部のアドレ
ス対応データ１１をデータ順番データと重ならないよう
に、上位シフトした値を使用し、図８のアドレス２2と
２3の値を設定する。前記のようにメモリアドレスが、
４ビットで構成できる。又、フレームナンバー８のビッ
ト数が多くなった場合と、タイムスロット９のデータが
多くなった場合には、アドレス対応データ１１をシフト
する量を多くすることで対応できる。又、伝送路５の上
のフレーム数がこのべき乗で増加した場合には、フレー
ムナンバー８の巡回フラグ１０の位置を、図９のフレー
ムナンバーフォーマットのようにシフトして使用する。
図９（ａ）は、伝送路上２フレーム時、（ｂ）は伝送路
上４フレーム時を示す。図８中の送信部割り付けは、メ
モリのアドレスに対応したフラグを設けそのフラグが、
送信状態か、受信状態かを判定して送信状態の時に送信
するように制御する。この図中には、ＳＴ１からＳＴ４
まで書かれているが、各ステーションに個別のメモリが
有り、対応しているメモリエリアのフラグが送信状態で
あることを示している。たとえば、ステーション２−４
では、アドレス“０１００”から“０１１１"まで送信
すると考えると、アドレス“0000"から“００１１”
と、“１０００”から“１１１１”が受信状態で“０１
００”から“０１１１”が送信状態である。以上のよう
に、システムの動作ならびにメモリへのデータ設定が行
われる。Consider the transmission path time chart of FIG. 7 for determining the memory area. Control station 1 is CST, and each station 2-1 to 2-5 is ST1.
It corresponds to from ST5. Transmission frame 6-0 to 6-7
Up to 7 and correspond to frame numbers 8 "0" to "7". When the frame number 8 is "0", the station 2-1 transmits, and the frame number 8 is "2"
At this time, the station 2-4 transmits, and each station operates so as to transmit in response to the circulation of the frame number 8. In addition, at the time of reception, each station receives it in the second round of frame number 8. Therefore, if the memory is divided into areas, the areas can be divided as shown in FIG. This is to delete the cyclic flag 10 in the frame number 8 in order to divide the frame number 8 into “0” to “7” and divide it into a transmission frame and a reception frame. Will be dealt with. That is, the transmission frame number 8 and the reception frame number 8
Will be used in common with. Further, by setting the order of data time slots 9 to "0" to "3" closer order flag 7 of the frame 6, using the address 2 0 and 2 in FIG. 8. The values corresponding to the addresses 2 2 and 2 3 in FIG. 8 are set by using the upper-shifted values so that the address correspondence data 11 of the transmission / reception common part of the frame number 8 does not overlap with the data order data. As mentioned above, the memory address is
It can consist of 4 bits. Further, when the number of bits of the frame number 8 becomes large and when the data of the time slot 9 becomes large, it is possible to cope with the increase by shifting the address corresponding data 11. Further, when the number of frames on the transmission line 5 increases by this power, the position of the cyclic flag 10 of the frame number 8 is shifted and used as in the frame number format of FIG.
9A shows two frames on the transmission path, and FIG. 9B shows four frames on the transmission path. The transmitter allocation in FIG. 8 is provided with a flag corresponding to the memory address, and the flag is
It is determined whether the transmission state or the reception state, and the transmission is controlled when the transmission state. In this figure, ST1 to ST4
However, each station has its own memory, and the corresponding memory area flag indicates that it is in the transmission state. For example, stations 2-4
Then, considering that the addresses "0100" to "0111" are transmitted, the addresses "0000" to "0011" are sent.
And "1000" to "1111" are "01" in the receiving state.
The transmission state is "00" to "0111". As described above, the system operation and the data setting to the memory are performed.
【００１７】本発明を実施する手段として、図１のステ
ーションならびにメモリ部の構成図ならびに図１０にコ
ントロールステーションの構成図を示す。図１０におい
て、コントロールステーション１は伝送路５上のデータ
合わせのバッファレジスタ１２と、受信データよりクロ
ックを検出するクロック検出部１３と、送信クロックを
発生する送信クロック発生部１４と、受信データをパラ
レルデータに変えることと、伝送されたフレームを送信
クロックにて送信するシフトレジスタ１５と、受信した
データよりフラグを検出するフラグ検出部１６と、受信
されたフレームナンバーをカウントアップするフレーム
ナンバー書き換え部１７と伝送されるフレームの状態を
検出するフレームカウンタ１８と、フレームカウンタ１
８よりタイムスロット部を検出するタイムスロット検出
部１９と、１巡目フレームを送信する時にタイムスロッ
トのデータを“０”にすることと、フレームナンバーを
書き換えるデータ書き換え部２０から構成される。As means for carrying out the present invention, a block diagram of the station and the memory section of FIG. 1 and a block diagram of the control station are shown in FIG. In FIG. 10, the control station 1 includes a buffer register 12 for data alignment on the transmission path 5, a clock detection unit 13 for detecting a clock from received data, a transmission clock generation unit 14 for generating a transmission clock, and a reception data in parallel. A shift register 15 for converting the data into data, a transmitted frame with a transmission clock, a flag detection unit 16 for detecting a flag from the received data, and a frame number rewriting unit 17 for counting up the received frame number. A frame counter 18 for detecting the state of a frame transmitted with
8 includes a time slot detecting section 19 for detecting a time slot section, a data rewriting section 20 for rewriting a frame number to "0" when transmitting the first round frame, and a frame number.
【００１８】図１において、ステーション２とメモリ部
３は、シリアル受信データをパラレルデータに換えるシ
リアルレジスタ２１と、フラグ検出部１６と、受信フレ
ームのフレームナンバー８を記憶するフレームナンバー
レジスタ２２と、クロック検出部１３と、フレームカウ
ンタ１８と、タイムスロット検出部１９と、パラレル送
信データをシリアルデータに換えるパラレル−シリアル
レジスタ２３と、フレーム６のタイムスロット９−１〜
９−５を使用時に、メモリエリアを取る場合の基準とな
るアドレスを記憶している。タイムスロット先頭アドレ
ス部２４と、フレームナンバーレジスタ２２に記憶して
いるフレームナンバー８のアドレス対応データ１１とタ
イムスロット９のデータ順位データとを加算するアドレ
スデータ加算器２５と、アドレスデータ加算器２５から
出力されるデータとタイムスロット先頭アドレス部２４
から出力される先頭アドレスとを加算するアドレス加算
器２６と、フレームナンバー８から巡回フラグ１０を検
出し、送信状態の時データを送信するデータ送信検出部
２７とデータを送信するまでの時間合せのバッファレジ
スタ３２と、送信時にデータを切り換えるマルチプレク
サ３３からステーションは構成され、メモリ部３は、送
受信データを記憶しているメモリ２８と、送信，受信状
態を記憶しているコントロールメモリ２９と、メモリを
デュアルポートメモリにするメモリコントローラ３０
と、処理装置４からメモリがすき間無く見えるようにす
る。アドレス変換部３１からなる。In FIG. 1, the station 2 and the memory unit 3 include a serial register 21 for converting serial received data into parallel data, a flag detection unit 16, a frame number register 22 for storing the frame number 8 of a received frame, and a clock. The detection unit 13, the frame counter 18, the time slot detection unit 19, the parallel-serial register 23 for converting parallel transmission data into serial data, and the time slots 9-1 to 9-1 of the frame 6
When 9-5 is used, it stores a reference address when taking a memory area. From the time slot start address section 24, the address data adder 25 for adding the address correspondence data 11 of the frame number 8 and the data rank data of the time slot 9 stored in the frame number register 22, and the address data adder 25 Output data and time slot start address part 24
The address adder 26 for adding the start address output from the data, the data transmission detection unit 27 for detecting the cyclic flag 10 from the frame number 8 and transmitting the data in the transmission state, and the time adjustment for transmitting the data. The station is composed of a buffer register 32 and a multiplexer 33 that switches data at the time of transmission, and the memory unit 3 includes a memory 28 for storing transmission / reception data, a control memory 29 for storing transmission / reception states, and a memory. Memory controller 30 for dual port memory
Then, the memory is made visible to the processor 4 without any gap. The address conversion unit 31 is included.
【００１９】ここで、コントロールステーション１は、
伝送路５から入った伝送フレーム６の受信データからク
ロック検出部１３で出力された受信クロックのタイミン
グでバッファレジスタ１２に受信データを入力する。バ
ッファレジスタ１２より送信クロック発生部１４から出
るクロックに同期させてシフトレジスタ１５に受信デー
タを入力し、シリアルパラレル変換し、パラレルデータ
を出力する。そのパラレルデータをフラグ検出部１６に
入れ伝送フレーム６の先頭を検出する。先頭が検出され
た後に、フレームカウンタ１８を動作させ、フレームナ
ンバー書き換え部に、フレームナンバー８のデータを入
力させて、フレームナンバー８の値を書き換える処理を
行う。フレームナンバー８の書き換えには、データ書き
換え部２０に書き換えデータを送りビット単位かワード
単位にて書き換える。又、フレームナンバー書き換え部
１７がフレーム１巡回信号を出力し、タイムスロット検
出部１９がデータ書き換え部２０を使用し、タイムスロ
ット９に“０”を書き込みクリアする。Here, the control station 1 is
The received data of the transmission frame 6 entered from the transmission path 5 is input to the buffer register 12 at the timing of the reception clock output from the clock detection unit 13. The reception data is input from the buffer register 12 to the shift register 15 in synchronism with the clock output from the transmission clock generator 14, the serial data is converted into parallel data, and the parallel data is output. The parallel data is put into the flag detector 16 to detect the head of the transmission frame 6. After the head is detected, the frame counter 18 is operated, the data of the frame number 8 is input to the frame number rewriting unit, and the value of the frame number 8 is rewritten. To rewrite the frame number 8, the rewriting data is sent to the data rewriting unit 20 and rewritten in bit units or word units. Further, the frame number rewriting section 17 outputs the frame 1 cyclic signal, and the time slot detecting section 19 uses the data rewriting section 20 to write "0" in the time slot 9 to clear it.
【００２０】コントロールステーション１から出た伝送
フレーム６は、伝送路５を通り、ステーションに入る。
受信されたデータにより、クロック検出部１３によっ
て、受信クロックが出力され、ステーション２は、この
クロックに同期した動作をする。シリアルパラレルレジ
スタ２１から出力された受信データは、まずフラグ検出
部１６でフレーム６の先頭を検出されフレームカウンタ
１８を起動させる。フレームナンバー８のデータが入っ
て来ると、フレームカウンタ１８よりデータ書き込み信
号が出されフレームナンバーレジスタ２２に記憶され
る。それと同時にタイムスロット先頭アドレス部２４か
ら先頭アドレスが出力され、タイムスロット検出部１９
からもデータ順位データが出力され、アドレスデータ加
算器２５とアドレス加算器２６により、メモリアドレス
がメモリ２８ならびにコントロールメモリ２９に入り、
送信か受信かをデータ送信検出部２７にて検出され、送
信時には、メモリコントロール３０によりメモリ２８の
データがパラレル−シリアルレジスタ２３に入り、マル
チプレクサ３３の切り換えにより送信される。又、受信
時には、メモリコントローラ３０により、メモリ２８に
受信データを書き込む動作を繰り返す。The transmission frame 6 from the control station 1 passes through the transmission path 5 and enters the station.
Based on the received data, the clock detection unit 13 outputs a reception clock, and the station 2 operates in synchronization with this clock. In the received data output from the serial / parallel register 21, first, the flag detector 16 detects the beginning of the frame 6 and activates the frame counter 18. When the data of the frame number 8 comes in, a data write signal is issued from the frame counter 18 and stored in the frame number register 22. At the same time, the start address is output from the time slot start address section 24, and the time slot detecting section 19
Also outputs the data rank data, and the address data adder 25 and the address adder 26 store the memory address in the memory 28 and the control memory 29.
Whether the data is transmitted or received is detected by the data transmission detector 27, and at the time of transmission, the data in the memory 28 enters the parallel-serial register 23 by the memory control 30 and is transmitted by switching the multiplexer 33. When receiving, the memory controller 30 repeats the operation of writing the received data in the memory 28.
【００２１】本実施例によれば、フレーム内に送り元ア
ドレス、ならびにメモリアドレスなどのムダなデータが
無くなるので伝送効率が向上する。処理装置どうしが同
一のメモリを使用するように見える為に処理装置の処理
時間にムダが無くなる。複雑な通信手順が無い為に、ス
テーションの回路が簡略化できるという効果がある。According to this embodiment, since the useless data such as the sender address and the memory address are eliminated in the frame, the transmission efficiency is improved. Since the processing devices appear to use the same memory, the processing time of the processing devices is eliminated. Since there is no complicated communication procedure, the circuit of the station can be simplified.
【００２２】[0022]
【発明の効果】本発明によれば、システムに送信予定の
ある通信ステーションには、予めデータスロットが割り
当てられているので、送信に際しアドレス設定の必要が
無く伝送効率が向上できる。また、送信タイミングと受
信タイミングをフレームの巡回毎に切り換えているの
で、各局からの送信データを受信ステーションの位置に
よって取りこぼすことがなくなり、データ伝送の信頼性
を向上できる。As described above, according to the present invention, since the data slot is previously assigned to the communication station which is scheduled to be transmitted to the system, it is possible to improve the transmission efficiency without the need to set the address at the time of transmission. Further, since the transmission timing and the reception timing are switched for each cycle of the frame, the transmission data from each station will not be missed depending on the position of the receiving station, and the reliability of data transmission can be improved.
【図１】本発明の一実施例となる通信ステーションの構
成図。FIG. 1 is a configuration diagram of a communication station according to an embodiment of the present invention.
【図２】データ伝送システムの構成図。FIG. 2 is a configuration diagram of a data transmission system.
【図３】伝送フレームの構成図。FIG. 3 is a configuration diagram of a transmission frame.
【図４】フレームナンバーの構成図。FIG. 4 is a configuration diagram of frame numbers.
【図５】タイムスロットの構成図。FIG. 5 is a configuration diagram of time slots.
【図６】本実施例のフレームフォーマット図を示し
（ａ）はフレームフォーマット、（ｂ）はフレームナン
バーフォーマット、（ｃ）はタイムスロットフォーマッ
トである。6A and 6B show frame format diagrams of the present embodiment. FIG. 6A is a frame format, FIG. 6B is a frame number format, and FIG. 6C is a time slot format.
【図７】伝送路のタイムチャート。FIG. 7 is a time chart of a transmission line.
【図８】メモリエリアのマップ図。FIG. 8 is a map diagram of a memory area.
【図９】フレームナンバーフォーマット図を示し、
（ａ）は伝送路上２フレーム巡回時、（ｂ）は伝送路上
４フレーム巡回時である。FIG. 9 shows a frame number format diagram,
(A) is a case where two frames are circulated on the transmission path, and (b) is a case where four frames are circulated on the transmission path.
【図１０】コントロールステーションの構成図。FIG. 10 is a block diagram of a control station.
１…コントロールステーション、２…ステーション、３
…メモリ部、４…処理装置、６…伝送フレーム、８…フ
レームナンバー、９…タイムスロット、１０…巡回フラ
グ、１１…アドレス対応データ、１９…タイムスロット
検出部、２２…フレームナンバーレジスタ、２４…タイ
ムスロット先頭アドレス部、２５…アドレスデータ加算
器、２６…アドレス加算器、２７…データ送信検出部、
２８…メモリ、２９…コントロールメモリ、３１…アド
レス変換部。1 ... Control station, 2 ... Station, 3
... memory section, 4 ... processing unit, 6 ... transmission frame, 8 ... frame number, 9 ... time slot, 10 ... cyclic flag, 11 ... address corresponding data, 19 ... time slot detecting section, 22 ... frame number register, 24 ... Time slot start address part, 25 ... Address data adder, 26 ... Address adder, 27 ... Data transmission detection part,
28 ... memory, 29 ... control memory, 31 ... address conversion unit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 利幸 茨城県日立市大みか町５丁目２番１号 日 立プロセスコンピュータエンジニアリング 株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshiyuki Murakami 5-2-1 Omika-cho, Hitachi-shi, Ibaraki Hitachi Process Computer Engineering Co., Ltd.
Claims (3)
を巡回し、前記フレームのタイムスロットを使用した同
報通信（ブロードキャスト）により複数の通信ステーシ
ョン間で送受信を行うデータ伝送方法において、 前記タイムスロットに複数のデータスロットを順番に設
定し、該順番によって送信予定の有る通信ステーション
へ予め前記データスロットの割当を行い、前記フレーム
にその１巡目と２巡目を識別する巡回フラグを設定して
伝送路を１周する度に前記巡回フラグを切り替えるよう
になし、前記巡回フラグが１巡目（フラグ０）のときに
送信要求のある通信ステーションは送信データを自局に
割当てられているデータスロットに設定して送信し、前
記巡回フラグが２巡回(フラグ１)のときに各通信ステー
ションは前記タイムスロット内のデータを受信すること
を特徴とするデータ伝送方法。1. A data transmission method in which a frame is circulated on a transmission path configured in a loop, and transmission and reception are performed between a plurality of communication stations by broadcast communication using a time slot of the frame. A plurality of data slots are set to slots in order, the data slots are assigned in advance to a communication station that is scheduled to transmit in the order, and a cyclic flag for identifying the first and second cycles is set in the frame. The cyclic flag is not switched every time the circuit makes one round of the transmission line. When the cyclic flag is the first cycle (flag 0), the communication station having a transmission request transmits the transmission data to the data assigned to itself. When the patrol flag is set to 2 and the patrol flag is set to 2 (flag 1), each communication station sets the time slot. Data transmission method characterized by receiving data in the bets.
を巡回し、前記フレームのタイムスロットを使用した同
報通信（ブロードキャスト）により複数の通信ステーシ
ョン間で送受信を行うデータ伝送方法において、 前記タイムスロットに複数のデータスロットを順番に設
定し、該順番によって送信予定の有る通信ステーション
へ予め前記データスロットの割当を行い、前記フレーム
にその１巡目と２巡目を識別する巡回プラグを設定して
伝送路を１周する度に前記巡回フラグを切り替えるよう
になし、前記巡回フラグが１巡目（フラグ０）のときに
送信要求のある通信ステーションは送信データを自局に
割当てられているデータスロットに設定して送信し、前
記巡回フラグが２巡目(フラグ１)のときに各通信ステー
ションは前記タイムスロット内のデータを受信し、前記
巡回フラグが１巡目に切り替わった時点で前記タイムス
ロット内のデータをクリアすることを特徴とするデータ
伝送方法。2. A data transmission method in which a frame is circulated on a transmission path configured in a loop, and transmission and reception are performed between a plurality of communication stations by broadcast communication (broadcast) using a time slot of the frame. A plurality of data slots are sequentially set in slots, and the data slots are assigned in advance to a communication station that is scheduled to transmit in the order, and a cyclic plug that identifies the first round and the second round is set in the frame. The cyclic flag is not switched every time the circuit makes one round of the transmission line. When the cyclic flag is the first cycle (flag 0), the communication station having a transmission request transmits the transmission data to the data assigned to itself. When the cyclic flag is set to the second cycle (flag 1) and transmitted, each communication station sets the time slot. Data transmission method characterized by receiving data in the bets, it clears the data in the time slot when the cyclic flag is switched to the first round.
伝送路と、この伝送路に接続されデータの送受信を行う
複数の通信ステーションと通信の構成制御を行うコント
ロールステーションを具備し、前記フレームのタイムス
ロットを使用した同報通信を行うデータ伝送システムに
おいて、 前記コントロールステーションは、前記フレームに設定
されその１巡目と２巡目を示す巡回フラグを１周する度
に切り替える巡回フラグ書替え手段を備え、 前記通信ステーションは、前記タイムスロットを複数の
データスロットに区分しているデータ順番をカウントし
予め自局の送信データに割当てられている所定データ順
番のデータスロット検出するデータ順番検出手段と、前
記巡回フラグの１巡目と２巡目を識別する巡回フラグ検
出手段と、１巡目が検出されたときに送信データを自局
に割当てられているデータスロットに送信する送信手段
と、２巡目が検出されたときに前記タイムスロットから
データを受信する受信手段と、前記送信データと前記受
信データを記憶する記憶手段を備えることを特徴とする
データ伝送システム。3. A transmission path configured in a loop for circulating a frame, a plurality of communication stations connected to this transmission path for transmitting and receiving data, and a control station for controlling communication configuration, In a data transmission system for performing broadcast communication using time slots, the control station includes a circulation flag rewriting unit that switches a circulation flag set in the frame and indicating a first round and a second round every time the round flag is changed. The communication station counts the data order dividing the time slot into a plurality of data slots, and detects the data slot of a predetermined data order assigned to the transmission data of the own station in advance, and the data order detecting means, A round flag detecting means for identifying the first round and the second round of the round flag, and the first round Transmitting means for transmitting the transmission data to the data slot assigned to the own station when detected, receiving means for receiving data from the time slot when the second cycle is detected, the transmission data and the A data transmission system comprising storage means for storing received data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27967992A JPH0810873B2 (en) | 1992-10-19 | 1992-10-19 | Data transmission method and data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27967992A JPH0810873B2 (en) | 1992-10-19 | 1992-10-19 | Data transmission method and data transmission system |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21166186A Division JPH07112202B2 (en) | 1986-09-10 | 1986-09-10 | Data transmission method and data transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05308371A true JPH05308371A (en) | 1993-11-19 |
| JPH0810873B2 JPH0810873B2 (en) | 1996-01-31 |
Family
ID=17614363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27967992A Expired - Fee Related JPH0810873B2 (en) | 1992-10-19 | 1992-10-19 | Data transmission method and data transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810873B2 (en) |
-
1992
- 1992-10-19 JP JP27967992A patent/JPH0810873B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0810873B2 (en) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4644502A (en) | Semiconductor memory device typically used as a video ram | |
| US4366478A (en) | Signal transmitting and receiving apparatus | |
| JPH06188850A (en) | System and equipment for data transfer | |
| US4345325A (en) | Message-interchange circuitry for microprocessors linked by synchronous communication network | |
| JPH05265943A (en) | Serial data transfer equipment | |
| JPS6364436A (en) | Method and equipment for data transmission | |
| JPH05308371A (en) | Method and system for data transmission | |
| JPH07112202B2 (en) | Data transmission method and data transmission system | |
| JP3074598B2 (en) | Data exchange device | |
| KR0167169B1 (en) | Data receive/transmit apparatus | |
| JP2532732B2 (en) | Transmission control device | |
| SU769522A1 (en) | Multiplexor channel | |
| JP3095060B2 (en) | ATM switch device | |
| JPH0343657B2 (en) | ||
| KR960003973B1 (en) | Register device for electronic switching system | |
| JPS63177246A (en) | Control equipment for high-speed data transfer | |
| SU802957A1 (en) | Communication system for computing system | |
| JPH0210938A (en) | Data transmission system | |
| JP2001168939A (en) | Data transmission system | |
| JPH04307836A (en) | Multiplex system | |
| JPH11175708A (en) | Multiple image processor | |
| JPH04246744A (en) | Arbitration circuit | |
| JPS59135561A (en) | Detecting and transmitting circuit of circuit control signal | |
| JPS6129242A (en) | Communication control equipment | |
| JPH03228162A (en) | Unit number setting system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |