JPH08107176A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH08107176A
JPH08107176A JP6242709A JP24270994A JPH08107176A JP H08107176 A JPH08107176 A JP H08107176A JP 6242709 A JP6242709 A JP 6242709A JP 24270994 A JP24270994 A JP 24270994A JP H08107176 A JPH08107176 A JP H08107176A
Authority
JP
Japan
Prior art keywords
lead
pad
semiconductor chip
semiconductor device
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6242709A
Other languages
Japanese (ja)
Inventor
Masayoshi Tsugane
昌義 津金
Seiichi Tomihara
誠一 冨原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP6242709A priority Critical patent/JPH08107176A/en
Publication of JPH08107176A publication Critical patent/JPH08107176A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: To prevent tie leads from touching the end of a semiconductor chip by moving the leads due to a resin being charged. CONSTITUTION: A semiconductor device has a die pad 2 which mounts a semiconductor chip 1, tie lead supporting pad 4 coupled with the pad 2 and disposed around this pad at a higher position than it, TAB leads 9 supported with the pad 4 wherein one end of each lead 9 is connected to an electrode pad 11, and inner leads 6 connected to the other ends of the leads 9. Since the pad 4 is held higher than the pad 2, the leads 9 moves due to the charging of a resin so as to prevent them from touching the end 1A of the chip 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に関し、特
に、微細ピッチで電極パッドが形成された半導体チップ
を用いて製造される半導体装置に適用して有効な技術に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a technique effective when applied to a semiconductor device manufactured using a semiconductor chip having electrode pads formed at a fine pitch.

【0002】[0002]

【従来の技術】最近のLSIで代表される半導体装置
は、小型化、高集積化、多機能化の要求が益々強くなっ
てきているのに伴い、これに用いられる半導体チップの
電極パッドはより一層微細ピッチで形成されている。
又、このような半導体チップに対処して、半導体チップ
が搭載されるリードフレームもより一層微細ピッチで多
ピン化されたものが用いられる傾向にある。
2. Description of the Related Art In recent semiconductor devices represented by LSIs, the demands for miniaturization, high integration, and multi-functionality are increasing more and more. It is formed with a finer pitch.
Further, in response to such a semiconductor chip, a lead frame on which the semiconductor chip is mounted tends to have a multi-pin structure with a finer pitch.

【0003】このように微細ピッチで多ピン化されたリ
ードフレームは、例えば日経BP社発行、「VLSIパ
ッケージング技術(上)」、1993年5月31日発
行、P157に示されている。この文献で開示されてい
るリードフレームは、中央部に半導体チップを搭載する
ダイパッド(タブ)が設けられると共に、このダイパッ
ドの周囲には微細ピッチで多数のインナーリードが配置
された形状を有している。ここで、ダイパッドはタブ吊
りによってリードフレーム本体に支持されると共に、多
数のインナーリードはダムによってリードフレーム本体
に支持されている。
Such a lead frame having a fine pitch and a large number of pins is disclosed in, for example, "VLSI Packaging Technology (above)", published by Nikkei BP, May 31, 1993, P157. The lead frame disclosed in this document has a shape in which a die pad (tab) for mounting a semiconductor chip is provided in the central portion and a large number of inner leads are arranged at a fine pitch around the die pad. There is. Here, the die pad is supported by the lead frame main body by tab suspension, and the many inner leads are supported by the lead frame main body by the dam.

【0004】このようなリードフレームのダイパッドに
搭載された半導体チップの電極パッドと、対応したイン
ナーリードとの間は、金線等を用いたワイヤボンディン
グが行われた後、半導体チップが搭載されたダイパッ
ド、ボンディングワイヤ、インナーリードは、トランス
ファモールド法によって樹脂製のパッケージで封止され
る。そして、封止後に不要なリードフレーム本体は切断
され、又、インナーリードに接続されたアウターリード
は実装に適するように成形が行われる。
Between the electrode pad of the semiconductor chip mounted on the die pad of the lead frame and the corresponding inner lead, wire bonding using a gold wire or the like is performed, and then the semiconductor chip is mounted. The die pad, bonding wires, and inner leads are sealed in a resin package by the transfer molding method. Then, after sealing, the unnecessary lead frame body is cut, and the outer leads connected to the inner leads are molded to be suitable for mounting.

【0005】このような微細ピッチ化、多ピン化された
リードフレームに対応したパッケージ技術としては、Q
FP(Quad Flat Package)、あるい
はSOP(Small Outline Packag
e)が知られている。一例として、日経BP社発行、
「VLSIパッケージング技術(上)」、1993年5
月31日発行、P78には、そのようなリードフレーム
に対処したSOPの構造が示されている。
As a package technology corresponding to such a lead frame having a fine pitch and a large number of pins, Q
FP (Quad Flat Package) or SOP (Small Outline Package)
e) is known. As an example, issued by Nikkei BP,
"VLSI Packaging Technology (above)", May 1993.
Issued March 31st, P78 shows the structure of the SOP which copes with such a lead frame.

【0006】又、そのように微細ピッチで電極パッドが
形成された半導体チップを用いて製造された半導体装置
として、日経BP社発行、「VLSIパッケージング技
術(上)」、1993年5月31日発行、P79に記載
されたようにTAB(Tape Automated
Bonding)テープを用いたTCP(TapeCa
rrier Package)構造が知られている。前
記文献「VLSIパッケージング技術(下)」、199
3年5月31日発行、P167には、そのようなTAB
を用いて製造されたTAB−FP(Flat Pack
age)が示されている。このTAB−FPでは、TA
Bリードによって半導体チップの電極パッドとインナー
リード間を接続している。これら、TABリード及びボ
ンディングワイヤは、半導体チップの電極パッドとイン
ナーリード間を接続する連絡リードとして作用してい
る。
Further, as a semiconductor device manufactured by using a semiconductor chip in which electrode pads are formed with such a fine pitch, "VLSI Packaging Technology (above)", published by Nikkei BP, May 31, 1993. Issued, TAB (Tape Automated) as described in P79
TCP (TapeCa) using Bonding tape
The rrier package) structure is known. The above-mentioned document “VLSI packaging technology (bottom)”, 199.
Issued May 31, 2013, P167, such TAB
TAB-FP (Flat Pack) manufactured by using
age) is shown. In this TAB-FP, TA
The B lead connects the electrode pad of the semiconductor chip to the inner lead. These TAB lead and bonding wire act as a connecting lead that connects the electrode pad of the semiconductor chip and the inner lead.

【0007】[0007]

【発明が解決しようとする課題】前記のように微細ピッ
チ化、多ピン化されたリードフレームを用いて半導体装
置を製造する場合、あるいはTABテープを用いて半導
体装置を製造する場合、トランスファモールド法による
樹脂充填時に、半導体チップの電極パッドとインナーリ
ード間に接続したボンディングワイヤあるいはTABリ
ードが樹脂により変動して、半導体チップの端部に接触
してショート不良が発生するという問題がある。
When a semiconductor device is manufactured using a lead frame having a fine pitch and a large number of pins as described above, or a semiconductor device is manufactured using a TAB tape, the transfer molding method is used. There is a problem that when the resin is filled with the resin, the bonding wire or the TAB lead connected between the electrode pad of the semiconductor chip and the inner lead is changed by the resin and comes into contact with the end of the semiconductor chip to cause a short circuit defect.

【0008】すなわち、図9に示したように、ダイパッ
ド22に搭載された半導体チップ21の電極パッド31
とインナーリード25間にボンディングワイヤ33が接
続されている状態で、封止を行うために樹脂を矢印のよ
うに充填すると、この樹脂によってボンディングワイヤ
33が半導体チップ21の方向に押されて変動するよう
になるので、この半導体チップ21の端部21Aに接触
する場合が生ずる。あるいは、図10に示したように、
図9のボンディングワイヤ33と同様に、TABリード
39が半導体チップ21の方向に押されて変動するよう
になるので、この半導体チップ21の端部21Aに接触
する場合が生ずる。
That is, as shown in FIG. 9, the electrode pad 31 of the semiconductor chip 21 mounted on the die pad 22.
When the bonding wire 33 is connected between the inner lead 25 and the inner lead 25, if the resin is filled as shown by the arrow for sealing, the bonding wire 33 is pushed toward the semiconductor chip 21 by the resin and fluctuates. As a result, there is a case where the semiconductor chip 21 comes into contact with the end 21A. Alternatively, as shown in FIG.
Similar to the bonding wire 33 of FIG. 9, the TAB lead 39 is pushed in the direction of the semiconductor chip 21 and fluctuates, so that the end 21A of the semiconductor chip 21 may come into contact with the semiconductor chip 21.

【0009】本発明の目的は、樹脂充填時に連絡リード
が樹脂により変動して、半導体チップの端部に接触する
のを防止するようにした半導体装置を提供することにあ
る。
It is an object of the present invention to provide a semiconductor device which prevents contact leads from fluctuating due to the resin and coming into contact with the ends of the semiconductor chip when the resin is filled.

【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0011】[0011]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
Among the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

【0012】本発明の半導体装置は、半導体チップを搭
載するダイパッドと、このダイパッドの周囲にこれに結
合されてダイパッドより高い位置に配置された連絡リー
ド支持用パッドと、この連絡リード支持用パッドによっ
て支持された状態で一端が前記半導体チップの電極パッ
ドに接続された連絡リードと、この連絡リードの他端部
に接続されたインナーリードとを有している。
The semiconductor device of the present invention includes a die pad on which a semiconductor chip is mounted, a connecting lead supporting pad which is connected to the die pad and is arranged at a position higher than the die pad, and the connecting lead supporting pad. In a supported state, one end has a connecting lead connected to the electrode pad of the semiconductor chip, and an inner lead connected to the other end of the connecting lead.

【0013】[0013]

【作用】上述した手段によれば、本発明の半導体装置
は、半導体チップを搭載するダイパッドと、このダイパ
ッドの周囲にこれに結合されてダイパッドより高い位置
に配置された連絡リード支持用パッドと、この連絡リー
ド支持用パッドによって支持された状態で一端が前記半
導体チップの電極パッドに接続された連絡リードと、こ
の連絡リードの他端部に接続されたインナーリードとを
有しているので、連絡リード支持用パッドがダイパッド
より高く保持されていることにより、樹脂充填時に連絡
リードが樹脂により変動して、半導体チップの端部に接
触するのを防止することができる。
According to the above-mentioned means, the semiconductor device of the present invention includes a die pad on which a semiconductor chip is mounted, a connecting lead supporting pad which is arranged around the die pad and which is arranged at a position higher than the die pad. Since the contact lead has one end connected to the electrode pad of the semiconductor chip and the inner lead connected to the other end of the contact lead while being supported by the contact lead support pad, Since the lead support pad is held higher than the die pad, it is possible to prevent the contact lead from fluctuating due to the resin when the resin is filled and coming into contact with the end portion of the semiconductor chip.

【0014】[0014]

【実施例】以下図面を参照して本発明の実施例を説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

【0015】図1は本発明の実施例による半導体装置の
主要部を示す一部切欠斜視図で、QFPに適用した例で
説明している。又、図2は図1のA部を拡大して示す断
面図である。例えばFe−Ni合金材料からなる半導体
チップ1を搭載するダイパッド2の周囲には、このダイ
パッド2にタブ吊り3によって結合された連絡リード支
持用パッド4が、ダイパッド2より高い位置に配置され
ている。又、連絡リード支持用パッド4の周囲には、こ
の連絡リード支持用パッド4にタブ吊り5によって結合
されたインナーリード6が、ダイパッド2と連絡リード
支持用パッド4の中間の高さ位置に配置されている。こ
のインナーリード6の端部にはアウターリード7が接続
されている。
FIG. 1 is a partially cutaway perspective view showing a main part of a semiconductor device according to an embodiment of the present invention, and an example applied to a QFP has been described. FIG. 2 is an enlarged sectional view showing the portion A of FIG. For example, around the die pad 2 on which the semiconductor chip 1 made of an Fe—Ni alloy material is mounted, a connecting lead supporting pad 4 connected to the die pad 2 by a tab suspension 3 is arranged at a position higher than the die pad 2. . In addition, an inner lead 6 connected to the contact lead supporting pad 4 by a tab suspension 5 is arranged around the contact lead supporting pad 4 at an intermediate height position between the die pad 2 and the contact lead supporting pad 4. Has been done. Outer leads 7 are connected to the ends of the inner leads 6.

【0016】半導体チップ1とインナーリード6の中間
部にはTABテープ8が用いられて、このTABテープ
8のTABリード9が連絡リード支持用パッド4によっ
て支持された状態で、一端が半導体チップ1の電極パッ
ド11に接続されると共に、他端がインナーリード6に
接続されている。すなわち、このTABリード9は、半
導体チップ1の電極パッド11とインナーリード6との
連絡リードとして作用する。TABリード9はポリイミ
ドのような絶縁性フィルム10に固着されている。な
お、TABテープ8は連絡リード支持用パッド4に単に
支持されているだけで、接着はされていない。
A TAB tape 8 is used in an intermediate portion between the semiconductor chip 1 and the inner leads 6, and one end of the TAB tape 8 of the TAB tape 8 is supported by the connecting lead supporting pad 4 while the TAB tape 9 is supported by the connecting lead supporting pad 4. And the other end is connected to the inner lead 6. That is, the TAB lead 9 acts as a connecting lead between the electrode pad 11 of the semiconductor chip 1 and the inner lead 6. The TAB lead 9 is fixed to an insulating film 10 such as polyimide. The TAB tape 8 is merely supported by the connecting lead supporting pad 4, and is not adhered.

【0017】そして、半導体チップ1を搭載するダイパ
ッド2、連絡リード支持用パッド3、TABテープ8及
びインナーリード6は、トランスファモールド法によっ
て樹脂製のパッケージ12よって封止されている。な
お、インナーリード6に接続されたアウターリード7は
パッケージ12の外部に露出されて、各種配線基板に実
装する場合の端子として使用される。
The die pad 2 on which the semiconductor chip 1 is mounted, the connecting lead supporting pads 3, the TAB tape 8 and the inner leads 6 are sealed by a resin package 12 by a transfer molding method. The outer leads 7 connected to the inner leads 6 are exposed to the outside of the package 12 and are used as terminals for mounting on various wiring boards.

【0018】次に、本実施例の半導体装置の製造方法を
説明する。
Next, a method of manufacturing the semiconductor device of this embodiment will be described.

【0019】まず、図3に示したように、Fe−Ni合
金材料からなる板材を用いて、エッチング法、プレス法
等の加工手段で所望のパターンに成形したリードフレー
ム13を用意する。すなわち、中央部にダイパッド2、
このダイパッド2の周囲にタブ吊り3によって結合され
た連絡リード支持用パッド4、この連絡リード支持用パ
ッド4の周囲にタブ吊り5によって結合されたインナー
リード6、このインナーリード6に接続されたアウター
リード7を形成する。各インナーリード6はダム14に
よってリードフレーム本体15に結合されている。な
お、説明を簡単にするためインナーリード6の数は4本
の例で示している。
First, as shown in FIG. 3, a lead frame 13 formed into a desired pattern by a processing means such as an etching method or a pressing method is prepared using a plate material made of a Fe--Ni alloy material. That is, the die pad 2,
Connecting lead supporting pad 4 connected to the periphery of the die pad 2 by a tab suspension 3, inner leads 6 connected to the periphery of the connecting lead supporting pad 4 by a tab suspension 5, and an outer connected to the inner lead 6. The lead 7 is formed. Each inner lead 6 is connected to a lead frame body 15 by a dam 14. Note that the number of inner leads 6 is shown as an example of four in order to simplify the description.

【0020】次に、図4に示したように、リードフレー
ム13に、連絡リード支持用パッド4をダイパッド2よ
りも高い位置に形成すると共に、インナーリード5をダ
イパッド2と連絡リード支持用パッド4の中間の高さ位
置となるように成形する。この成形方法はプレス法によ
って容易に実現することができる。
Next, as shown in FIG. 4, the connecting lead supporting pad 4 is formed on the lead frame 13 at a position higher than the die pad 2, and the inner lead 5 is formed on the die pad 2 and the connecting lead supporting pad 4. Mold so that it will be at an intermediate height position. This molding method can be easily realized by the pressing method.

【0021】続いて、図5に示したように、半導体チッ
プ1をダイパッド2にダイボンディングを行って搭載す
る。これは、金−シリコン共晶合金、銀ろう等の適当な
ろう材を用いて行う。
Subsequently, as shown in FIG. 5, the semiconductor chip 1 is mounted on the die pad 2 by die bonding. This is done using a suitable braze material such as a gold-silicon eutectic alloy, silver braze.

【0022】一方、図6に示したように、所望のパター
ンに形成したTABテープ8を用意する。すなわち、ポ
リイミドのような絶縁性フィルム10に固着されたTA
Bリード9を所望のパターンに形成する。このTABリ
ード9は銅のような導電材料が用いられて、エッチング
法による加工手段によって、半導体チップの電極パッド
の微細ピッチに対応して微細ピッチに形成する。なお、
TABリード9の数は4本の例で示している。
On the other hand, as shown in FIG. 6, a TAB tape 8 having a desired pattern is prepared. That is, TA fixed to the insulating film 10 such as polyimide
The B lead 9 is formed into a desired pattern. The TAB lead 9 is made of a conductive material such as copper and is formed with a fine pitch corresponding to the fine pitch of the electrode pads of the semiconductor chip by a processing means by an etching method. In addition,
The number of TAB leads 9 is shown as an example of four.

【0023】次に、図7に示したように、図5のリード
フレーム13と図6のTABテープ8を用いて両者を一
体化して、TABテープ8のTABリード9の一端を半
導体チップ2の電極パッド11に接続すると共に、その
他端をインナーリード6に接続する。この接続方法は熱
圧着法等によって行うことができる。
Next, as shown in FIG. 7, the lead frame 13 of FIG. 5 and the TAB tape 8 of FIG. 6 are integrated with each other, and one end of the TAB lead 9 of the TAB tape 8 is connected to the semiconductor chip 2. The other end is connected to the inner lead 6 while being connected to the electrode pad 11. This connection method can be performed by a thermocompression bonding method or the like.

【0024】続いて、図8に示したように、TABテー
プ8が一体化されたリードフレーム13を、トランスフ
ァモールド装置の上型17と下型18間にセットして、
ゲート19からキャビティ20に対して樹脂を充填して
トランスファモールドを行う。これによって、図1に示
したように、半導体チップ1を搭載するダイパッド2、
連絡リード支持用パッド4、TABテープ8及びインナ
ーリード6が、樹脂製のパッケージ12よって封止され
た半導体装置が得られる。
Then, as shown in FIG. 8, the lead frame 13 in which the TAB tape 8 is integrated is set between the upper mold 17 and the lower mold 18 of the transfer molding apparatus,
Resin is filled into the cavity 20 from the gate 19 and transfer molding is performed. As a result, as shown in FIG. 1, the die pad 2 on which the semiconductor chip 1 is mounted,
A semiconductor device is obtained in which the connecting lead support pad 4, the TAB tape 8 and the inner lead 6 are sealed by the resin package 12.

【0025】このような実施例によれば次のような効果
が得られる。
According to such an embodiment, the following effects can be obtained.

【0026】連絡リード支持用パッド4がダイパッド2
より高く保持されているので、トランスファモールド法
による樹脂充填時に、半導体チップ1の電極パッド11
とインナーリード6間に接続したTABリード9が樹脂
によって変動することがないため、TABリード9が半
導体チップ1の端部1Aに接触するのを防止することが
できる。従って、ショート不良は発生しない。
The contact lead supporting pad 4 is the die pad 2
Since it is held higher, the electrode pad 11 of the semiconductor chip 1 is filled at the time of resin filling by the transfer molding method.
Since the TAB lead 9 connected between the inner lead 6 and the inner lead 6 does not change due to the resin, it is possible to prevent the TAB lead 9 from contacting the end portion 1A of the semiconductor chip 1. Therefore, a short circuit defect does not occur.

【0027】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
As described above, the invention made by the present inventor is
Although the present invention has been specifically described based on the above-mentioned embodiments, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention.

【0028】例えば、前記実施例では連絡リードとして
TABリードを用いる例で説明したが、連絡リードとし
てボンディングワイヤを用いる場合にも適用して、同様
な効果を得ることができる。
For example, in the above-described embodiment, the example in which the TAB lead is used as the connecting lead has been described, but the same effect can be obtained by applying the bonding wire as the connecting lead.

【0029】又、ダイパッド及び連絡リード支持用パッ
ドを構成する材料、あるいは連絡リードを構成する材料
は、実施例で示したものに限らずに任意の材料を選択す
ることができる。
Further, the material forming the die pad and the contact lead supporting pad or the material forming the contact lead is not limited to those shown in the embodiments, and any material can be selected.

【0030】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の製造技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は、少なくとも微
細ピッチで電極パッドが形成された半導体チップを用い
て半導体装置を製造する条件のものには適用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the manufacturing technology of the semiconductor device which is the field of application which is the background of the invention has been described, but the invention is not limited thereto. The present invention is applicable at least under the condition of manufacturing a semiconductor device using a semiconductor chip having electrode pads formed at a fine pitch.

【0031】[0031]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0032】樹脂充填時に連絡リードが樹脂により変動
して、半導体チップの端部に接触するのを防止すること
ができる。
It is possible to prevent the contact lead from changing due to the resin when it is filled with the resin and coming into contact with the end portion of the semiconductor chip.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例による半導体装置の主要部を示
す一部切欠斜視図である。
FIG. 1 is a partially cutaway perspective view showing a main part of a semiconductor device according to an embodiment of the present invention.

【図2】図1のA部を拡大して示す断面図である。FIG. 2 is a cross-sectional view showing an enlarged part A of FIG.

【図3】本発明の実施例による半導体装置の製造方法に
用いるリードフレームを示す平面図である。
FIG. 3 is a plan view showing a lead frame used in a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図4】本発明の実施例による半導体装置の製造方法の
一工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a step of the method of manufacturing the semiconductor device according to the embodiment of the present invention.

【図5】本発明の実施例による半導体装置の製造方法の
他の工程を示す断面図である。
FIG. 5 is a sectional view showing another step of the method for manufacturing the semiconductor device according to the embodiment of the present invention.

【図6】本発明の実施例による半導体装置の製造方法に
用いるTABテープを示す平面図である。
FIG. 6 is a plan view showing a TAB tape used in a method of manufacturing a semiconductor device according to an embodiment of the present invention.

【図7】本発明の実施例による半導体装置の製造方法の
その他の工程を示す断面図である。
FIG. 7 is a cross-sectional view showing another step of the method for manufacturing the semiconductor device according to the embodiment of the present invention.

【図8】本発明の実施例による半導体装置の製造方法の
その他の工程を示す断面図である。
FIG. 8 is a cross-sectional view showing another step of the method for manufacturing the semiconductor device according to the embodiment of the present invention.

【図9】従来の半導体装置の欠点を説明する断面図であ
る。
FIG. 9 is a sectional view illustrating a defect of a conventional semiconductor device.

【図10】従来の他の半導体装置の欠点を説明する断面
図である。
FIG. 10 is a sectional view illustrating a defect of another conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1…半導体チップ、1A…半導体チップの端部、2…ダ
イパッド、3、5…タブ吊り、4…連絡リード支持用パ
ッド、6…インナーリード、7…アウターリード、8…
TABテープ、9…TABリード、10…絶縁性フィル
ム、11…半導体チップの電極パッド、12…樹脂製パ
ッケージ、13…リードフレーム、14…ダム、15…
リードフレーム本体、17…上型、18…下型、19…
ゲート、20…キャビティ。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip, 1A ... End of semiconductor chip, 2 ... Die pad, 3, 5 ... Tab suspension, 4 ... Communication lead support pad, 6 ... Inner lead, 7 ... Outer lead, 8 ...
TAB tape, 9 ... TAB lead, 10 ... Insulating film, 11 ... Semiconductor chip electrode pad, 12 ... Resin package, 13 ... Lead frame, 14 ... Dam, 15 ...
Lead frame body, 17 ... upper mold, 18 ... lower mold, 19 ...
Gate, 20 ... cavity.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップを搭載するダイパッドと、
このダイパッドの周囲にこれに結合されてダイパッドよ
り高い位置に配置された連絡リード支持用パッドと、こ
の連絡リード支持用パッドによって支持された状態で一
端が前記半導体チップの電極パッドに接続された連絡リ
ードと、この連絡リードの他端部に接続されたインナー
リードとを有することを特徴とする半導体装置。
A die pad on which a semiconductor chip is mounted;
A contact lead supporting pad which is connected to the periphery of the die pad and is arranged at a higher position than the die pad, and a contact whose one end is connected to the electrode pad of the semiconductor chip while being supported by the contact lead supporting pad. A semiconductor device having a lead and an inner lead connected to the other end of the connecting lead.
【請求項2】 前記連絡リードは、絶縁性フィルムを介
して前記連絡リード支持用パッドによって支持されたこ
とを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the connecting lead is supported by the connecting lead supporting pad via an insulating film.
【請求項3】 前記連絡リードは、TABリードからな
ることを特徴とする請求項1又は請求項2記載の半導体
装置。
3. The semiconductor device according to claim 1, wherein the connecting lead is a TAB lead.
【請求項4】 前記ダイパッド及び連絡リード支持用パ
ッドは同一部材から分割されたものであることを特徴と
する請求項1乃至請求項3のいずれか1項に記載の半導
体装置。
4. The semiconductor device according to claim 1, wherein the die pad and the contact lead supporting pad are divided from the same member.
【請求項5】 前記半導体チップを搭載するダイパッ
ド、連絡リード支持用パッド、連絡リード及びインナー
リードが樹脂製パッケージによって封止されたことを特
徴とする請求項1乃至請求項4のいずれか1項に記載の
半導体装置。
5. The die pad on which the semiconductor chip is mounted, the connecting lead supporting pad, the connecting lead, and the inner lead are encapsulated by a resin package, according to any one of claims 1 to 4. The semiconductor device according to.
JP6242709A 1994-10-06 1994-10-06 Semiconductor device Pending JPH08107176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6242709A JPH08107176A (en) 1994-10-06 1994-10-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6242709A JPH08107176A (en) 1994-10-06 1994-10-06 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH08107176A true JPH08107176A (en) 1996-04-23

Family

ID=17093084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6242709A Pending JPH08107176A (en) 1994-10-06 1994-10-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH08107176A (en)

Similar Documents

Publication Publication Date Title
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US6590281B2 (en) Crack-preventive semiconductor package
US5757080A (en) Resin-sealed semiconductor device
US6084292A (en) Lead frame and semiconductor device using the lead frame
US6553657B2 (en) Semiconductor device
JPH0661406A (en) Semiconductor device, its manufacture, and tape carrier
JPH1012769A (en) Semiconductor device and its manufacture
JPH09312375A (en) Lead frame, semiconductor device and manufacture thereof
US6894904B2 (en) Tab package
JP2003174131A (en) Resin-sealed semiconductor device and method of manufacturing the same
JP3497775B2 (en) Semiconductor device
US6105245A (en) Method of manufacturing a resin-encapsulated semiconductor package
JPH0322544A (en) Semiconductor device
JPH0817870A (en) Semiconductor device
JPH08107176A (en) Semiconductor device
JPH08130286A (en) Semiconductor device
JP3104695B2 (en) BGA type resin encapsulated semiconductor device
JP2001267484A (en) Semiconductor device and manufacturing method thereof
KR100891649B1 (en) Method of manufacturing semiconductor package
JP2822990B2 (en) CSP type semiconductor device
JP2896223B2 (en) Resin-sealed semiconductor device
KR200172710Y1 (en) Chip size package
KR950010866B1 (en) Surface mounting type semiconductor package
JP3195515B2 (en) Semiconductor device and manufacturing method thereof
JPH03265148A (en) Semiconductor device and manufacture thereof