JPH08107050A - 半導体プロセス工程における断面形状のシミュレーション方法 - Google Patents

Abstract

(57)【要約】 【目的】 煩雑な工程及び多大な時間を要することな
く、容易に半導体プロセス工程における断面形状のシミ
ュレートを行うことができ、かつ、実工程の状況を加味
したシミュレートを可能とした半導体プロセス工程にお
ける断面形状のシミュレーション方法を提供する。 【構成】 半導体プロセス工程のある加工について、
下限条件における断面写真に関するデータと、上限条件
における断面写真に関するデータＩＩ，ＩＩＩとを順不
同に取り込み、下限条件におけるデータと上限条件にお
けるデータとから各条件の間の任意の条件に対する断面
形状の補間を行い、当該条件における断面形状をシミュ
レートＶする。半導体装置を構成する下地基板を加工
する際の任意のパラメータにおけるある条件により形成
した加工後の下地基板の断面形状を形状入力し、その読
み取りデータに基づいてシミュレーションを行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体プロセス工程に
おける断面形状のシミュレーション方法に関する。本発
明は、各種の半導体プロセス工程において、例えば任意
の条件（任意の時点等）での被加工デバイスの断面形状
をシミュレートする場合に利用することができる。

【０００２】

【従来の技術とその問題点】従来、半導体プロセス工程
における断面形状のシミュレーション方法については、
各半導体プロセスにおける実験結果の例えば断面ＳＥＭ
写真をもとに、紙と鉛筆による手作業により、多大な工
数と時間をかけて、経験と勘による試行錯誤を何回も何
回も繰り返して、でき上がり断面を予測していた。

【０００３】また、シミュレータを用いる場合も、各半
導体プロセス工程における断面形状のシミュレーション
を開始する下地形状の入力方法として、一般に知られて
いるシミュレータ（いわゆるＳＡＭＰＬＥ，ＤＥＰＩＣ
Ｔ等）では、座標値入力またはテーブル入力によるもの
しか扱えないとい欠点があった。例えば、ＣＶＤやエッ
チングの工程は扱えることがあっても、ＳＯＧ工程は扱
えないなどの実用上の隘路があった。また、実用上は、
実工程を加味したシミュレーションを行いたいという要
望が強いが、従来の技術ではこれに対応できなかった。

【０００４】本発明は、上記従来技術の問題点を解決し
て、煩雑な工程及び多大な時間を要することなく、容易
に半導体プロセス工程における断面形状のシミュレート
を行うことができ、かつ、実工程の状況を加味したシミ
ュレートを可能とした半導体プロセス工程における断面
形状のシミュレーション方法を提供することを目的とす
る。

【０００５】

【目的を達成するための手段】本出願の請求項１の発明
は、半導体プロセス工程における断面形状のシミュレー
ション方法において、半導体装置を構成する下地基板を
加工する際の任意のパラメータにおける下限条件により
形成した加工後の下地基板の断面形状を形状入力する工
程と、該下地基板を加工する際の任意のパラメータにお
ける上限条件により形成した加工後の下地基板の断面形
状を形状入力する工程と、該上限条件により形成した断
面形状データと、該下限条件により形成した断面形状デ
ータから、該下限条件と上限条件の中間の条件の形状に
対する断面形状の補間を行う工程とを含み、これによ
り、該下限条件と上限条件の間の任意の条件における断
面形状を求めることを特徴とする半導体プロセス工程に
おける断面形状のシミュレーション方法。

【０００６】本出願の請求項２の発明は、半導体プロセ
ス工程のある加工について、下限条件における断面写真
に関するデータと、上限条件における断面写真に関する
データとを順不同に取り込み、下限条件におけるデータ
と上限条件におけるデータとから各条件の間の任意の条
件に対する断面形状の補間を行い、当該条件における断
面形状をシミュレートすることを特徴とする請求項１に
記載の半導体プロセス工程における断面形状のシミュレ
ーション方法であって、これにより上記目的を達成する
ものである。

【０００７】本出願の請求項３の発明は、下限条件にお
ける断面写真に関するデータと、上限条件における断面
写真に関するデータとを取り込んだ後、両データの読み
取り法の倍率補正を行うことを特徴とする請求項２に記
載の半導体プロセス工程における断面形状のシミュレー
ション方法であって、これにより上記目的を達成するも
のである。

【０００８】本出願の請求項４の発明は、半導体プロセ
ス工程のある特定の工程について、請求項１ないし３に
記載のシミュレーションを行い、その他の工程について
適宜の他の手法によるシミュレーションを行う構成とし
たことを特徴とする半導体プロセス工程における断面図
のシミュレーション方法であって、これにより上記目的
を達成するものである。

【０００９】本出願の請求項５の発明は、半導体プロセ
ス工程における断面形状のシミュレーション方法におい
て、半導体装置を構成する下地基板を加工する際の任意
のパラメータにおけるある条件により形成した加工後の
下地基板の断面形状を形状入力し、その読み取りデータ
に基づいてシミュレーションを行う構成としたことを特
徴とする半導体プロセス工程における断面形状のシミュ
レーション方法であって、これにより上記目的を達成す
るものである。

【００１０】

【作用】本発明によれば、半導体プロセスのある下限条
件及び上限条件で実際に加工した後の断面形状を形状入
力する（例えば実際の断面写真あるいは断面写真から導
かれたデータを入力する）か、あるいは少なくともある
条件により形成した加工後の下地基板を形状入力して、
これをもとにシミュレーションを行うようにしたので、
実工程そのものの少なくとも途中迄の条件は入力される
ので、実工程をそのまま加味したシミュレートが行え
る。かつシミュレートするのは、該下限条件と上限条件
の間を補間することにより、あるいは実工程のデータに
基づいた形状により行うものであるので、実際の場合の
途中または実際の場合が連続した場面をシミュレートす
るわけであり、よって正確なシミュレートが行える。大
幅な時間の短縮化も可能であり、従来のような煩雑さは
ない。

【００１１】

【実施例】以下、本発明の実施例について、図面を参照
して説明する。但し当然のことではあるが、本発明は図
示の実施例により限定を受けるものではない。

【００１２】実施例１ この実施例は、半導体プロセスにおいて、ＣＶＤ，ＲＩ
Ｅ，ＳＯＧ等の各工程毎にＳＥＭ写真から、スキャナー
（またはイメージリーダー）により断面図の入力（ある
いはＳＥＭ写真から読み取った座標値入力）を行い、各
工程について、上記によって入力した図から、下限条件
工程図に対応する開始時の断面形状及び上限条件工程図
に対応する終了時の断面形状をマウス等で読み取ってデ
ータのテーブル化を行い、必要に応じて読み取りデータ
の倍率補正を行うことにより、下限条件断面形状と上限
条件断面形状から、それらの中間の所望の条件に対する
断面形状の補間を行って、これにより、任意の中間条件
の形状に対する断面形状の予測を可能としたものであ
る。

【００１３】本実施例においては、上記したステップを
任意のプロセス（ＣＶＤ，ＲＩＥ，ＳＯＧ等）または連
続プロセスへ適用することにより、それぞれの条件下で
の断面形状を得ることができる。

【００１４】以下に本発明の具体的実施例を示す。図１
及び図２ないし図４を参照する。

【００１５】図１に示すのは、本実施例に係る半導体プ
ロセス工程における断面形状のシミュレーションのフロ
ーチャートである。

【００１６】本実施例ではまず第１に、ＣＶＤ，ＲＩ
Ｅ，ＳＯＧ等のプロセス工程のいずれを選択するかの選
択Ｉを行う。

【００１７】各工程に対して、下限条件の成膜断面形状
図及び上限条件の成膜断面形状図を、ＳＥＭ写真からス
キャナー（イメージリーダー）による入力ＩＩをそれぞ
れ行う。なお形状そのものでなく、座標入力等を採用す
るのでもよい。

【００１８】次に、下限条件断面図と上限条件断面図を
マウス等で読み取り、形状データのテーブル化ＩＩＩを
行う。

【００１９】そして、それぞれの読み取り値に対して倍
率補正ＩＶを行う。下限条件断面図（本例では図２に示
すもの）と、上限条件断面図（本例では図３に示すも
の）とでは、違う写真がもとになっているので、一般に
倍率を合わせる補正を要するからである。倍率がもとも
と正しく一致していれば、補正の必要はない。

【００２０】そして、下限条件断面図と上限条件断面図
から、それらの間の所望の条件に対する断面形状の補間
を行い、断面形状の図を描く工程Ｖを行う。

【００２１】終了か否かの判断ＶＩを行い、終了でなけ
れば上記をくり返す。

【００２２】図２ないし図４に、本実施例について、プ
ロセス中の断面図を具体的に示して説明する。

【００２３】図２は、ある段差を有する下地１の上に、
ＳｉＯ₂ のデポジション２を１００ｎｍ行った時の断面
図である。これが、本実施例における上述の説明の中の
下限条件の成膜断面形状図に相当する。図３は同じ下地
の上にＳｉＯ₂ のデポジション３を６００ｎｍ行った時
の断面図である。これが本実施例における上述の説明の
中の上限条件の成膜断面形状図に相当する。

【００２４】この図２、図３をそれぞれスキャナーで読
み込み、下地形状１、及びこのＳｉＯ₂ のデポジション
２（１００ｎｍ）、ＳｉＯ₂ のデポジション３（６００
ｎｍ）の形状をマウス等で読み取る。前記したように読
み取り形状の倍率補正を行う（前記説明した工程Ｉ
Ｖ）。この補正は、各断面形状の読み取りが必ずしも同
一断面ＳＥＭ写真からのものと限らないために必要とな
るものである。

【００２５】下限条件断面形状及び上限条件断面形状及
び下地面を同一画面上にかいたものが図３の図で、これ
は符号２′で示すＳｉＯ₂ のデポジション１００ｎｍの
表示（点線形状）が入ったものである。

【００２６】次に図２、図３の下限条件断面図と上限条
件断面図の各工程形状から、それらの間の所望の条件に
対する断面形状（例えば、図４に示すようなＳｉＯ₂ の
デポジション３００ｎｍにおける断面形状４）の補間を
行い、その図をかかせる。

【００２７】次ステップとして、上記で得られた断面形
状を下地として、次プロセスの工程を行う。次プロセス
を行う時には、前プロセスの断面形状を下地として、そ
の上に、増減量分だけ増加または減少を行わせるように
すればよい。

【００２８】なお上記では、下限条件の断面図及び上限
条件の断面図を読み込んだ後、マウス等での読み取りを
行うように説明したが、下限条件の断面図を読み込んで
これについての読み取りを行い、次いで上限条件の断面
図を読み込んでこれについての読み取りを行うようにす
るなど、順序は任意でよい。

【００２９】本実施例を用いることにより、半導体プロ
セスにおけるＣＶＤ，ＲＩＥ，ＳＯＧ等のプロセス工程
における条件出しや、条件の最適化において、試作条件
数や試作回数の大幅な低減が可能になり、それに伴っ
て、プロセスの開発工数、費用、期間の大幅な短縮が可
能となる。

【００３０】実施例２ この実施例は、半導体プロセス工程のシミュレーション
において、シミュレーション開始時の下地形状として、
ＣＶＤ，ＲＩＥ，ＳＯＧ等のある工程後の断面ＳＥＭ写
真からスキャナー（またはイメージリーダー）により断
面図の形状の入力を行い、上記によって入力した断面図
から、断面形状をマウス等で読み取り、データのテーブ
ル化を行い、必要に応じて読み取りデータの倍率補正を
行い、上記データをもとに形状を描かせて、これを、次
ステップのＣＶＤ，ＲＩＥ，ＳＯＧ等の一般のシミュレ
ーション（ＳＡＭＰＬＥ，ＤＥＰＩＣＴ等）の下地形状
としてシミュレーションを行うものである。

【００３１】即ち本実施例は、半導体装置を構成する下
地基板を加工する際の任意のパラメータにおけるある条
件により形成した加工後の下地基板の断面形状を形状入
力し、その読み取りデータに基づいて従来の各種手法に
よってシミュレーションを行う構成としたものである。

【００３２】更に詳しく本実施例について説明すると、
次のとおりである。図５、図６、及び図７ないし図９を
参照する。

【００３３】図５に示すフローチャートが、下地形状
（最初の設定するある条件での形状）入力のフローを示
している。

【００３４】まず、シミュレーションを行おうとする下
地形状の選択Ｉａを行う。

【００３５】次に、上記にて選択された形状についての
断面ＳＥＭ写真からスキャナー（イメージリーダー）に
より断面形状図の入力ＩＩａを行う。

【００３６】この入力された断面図より、必要とする断
面形状をマウス等で読み取り、形状データのテーブル化
ＩＩＩａを行う。

【００３７】次にこの読み込まれた読み取り値の倍率補
正ＩＶａを行う。この倍率補正されたデータをもとに、
断面形状図を描かせる工程Ｖａを行って、これを次ステ
ップの形状シミュレーション用下地形状とする。

【００３８】図６に、図５の下地形状入力を使った形状
シミュレーションステップを示す。図５のフローより得
られた下地形状データをもとに下地形状入力ＶＩａを行
い、次ステップのプロセス工程のシミュレーションＶＩ
Ｉａ（例えば、エッチングのシミュレーション）を行
い、工程が終了かどうかの判断ＶＩＩＩａを行う。工程
がまだ終了でなければ、再度シミュレーションを行う
（例えばＣＶＤのシミュレーションを行う）。そのあと
工程が終了していなければ、終了するまで繰り返す。

【００３９】図７ないし図９に、本実施例によるシミュ
レーション工程のシミュレーション断面を示す。まずシ
ミュレーションの出発点となる断面形状が図７のようで
あるとする。即ち、下地１上において、ＳｉＯ₂ 膜５で
隔てられたＡｌ配線６ａ，６ｂ上に、ＳＯＧ膜７が塗布
されているとする。とりあえず、このＳＯＧ膜７の厚さ
を８００ｎｍ位とする。これをスキャナーによりコンピ
ュータに取り込み、この断面形状図の入力を行う。この
入力された断面図より、必要とする断面形状をマウス等
で読み取り、形状データの数値化を行って、テーブルデ
ータ化する。次にこの読み込まれたテーブルデータを長
さに対して、倍率補正を行う。

【００４０】この倍率補正された断面形状図を再度図７
のもとになる図とし、これを下地として、次ステップの
シミュレーション工程図である図８に進む。即ち、図７
に対して、エッチバックを行い、ＳＯＧ部分を削ったの
が、図８である。

【００４１】次にこの図７の工程の上に、図８に示され
るようにＰ−ＴＥＯＳ（プラズマ・テオス）８を成膜し
ていく。

【００４２】こうして、所望のプロセス工程が得られる
までシミュレーションを繰り返す。

【００４３】本実施例によれば、一般に入力できるシミ
ュレータ（ＳＡＭＰＬＥ，ＤＥＰＩＣＴ等）を使ったＣ
ＶＤ、エッチング等のプロセス工程のシミュレーション
について、その出発点である下地形状をある工程後の断
面ＳＥＭ写真からの断面形状図のものを用いることとし
たので、下地入力を正確に、かつ、簡単に行うことがで
きる。その結果、シミュレータをプロセス工程における
条件出しや、条件の最適化に、より活用しやすくなる。

【００４４】実施例３ この実施例は、半導体プロセスにおける断面形状のシミ
ュレーションにおいて、ＣＶＤ、ＲＩＥ等の工程のシミ
ュレーションは、一般に入手できるシミュレータ（ＳＡ
ＭＰＬＥ，ＤＥＰＩＣＴ等）を使い、ＳＯＧ工程は、断
面ＳＥＭ写真からのものを使用した場合である。即ちこ
の実施例は、ＳＯＧ工程についての実施例１の手法を採
用し、その他は従来の手法を用いて、具体的なシミュレ
ーションを行うようにしたものである。

【００４５】すなわち、本実施例では、ＣＶＤ、エッチ
ングの各工程は一般に入手できるシミュレータでシミュ
レーションを行っておく。

【００４６】ＳＯＧ工程については、次の手順でシミュ
レーションを行う。図１０を参照する。下限条件工程及
び上限条件工程の断面ＳＥＭ写真をスキャナー（ＳＥＭ
写真から読み取った座標値入力でも可）入力（工程Ｉ
ｂ）し、それらの下限条件断面図及び上限条件断面図を
マウス等でテーブル化（工程ＩＩｂ）し、必要に応じて
読み取りデータの倍率補正を行い（工程ＩＩＩｃ）、上
記で求めた下限条件断面図及び上限条件断面図より図１
１に示す手順によって、所望の中間条件の形状を出す。

【００４７】その後、同様にして、ＣＶＤ、エッチング
は一般のシミュレータを使い、ＳＯＧは断面ＳＥＭから
のものを使って、所望の形状を得る。なお、本方法はＳ
ＯＧだけでなく、他の工程にも適用できる。

【００４８】更に詳しくは、図１０に示してあるのが、
本実施例のＳＯＧ形状補間工程のフローチャートであ
る。まず、ＳＯＧ工程に対して、下限条件断面ＳＥＭ写
真と上限条件断面ＳＥＭ写真を用意し、スキャナー（イ
メージリーダー）によりその入力Ｉａを行う。座標値入
力等も可能である。上記入力された断面図より、必要と
する断面形状をマウス等で読み取り、形状データのテー
ブル化ＩＩｂを行う。その後、読み取った形状データの
倍率補正ＩＩＩｂを行い、例えば長さに対して、標準化
を行う。そして、こうして得られた下限条件断面形状図
と上限条件断面形状図のデータをメモリーにセーブして
おく（工程ＩＶｂ）。

【００４９】図１１に、本実施例におけるＳＯＧ工程を
含んだ形状シミュレーションのフローチャートを示す。
まず、シミュレーションの工程を選択する（工程Ｉ
ｃ）。次に、ＳＯＧ工程か、それ以外の工程かを判断す
る。ＳＯＧ工程ＩＩｃであれば、図１０のフローでセー
ブされた下限条件断面図と上限条件断面図の間の所望の
条件に対する断面形状の補間を行い、所望の断面形状を
得る（工程ＩＩＩｃ）。次ステップとして、シミュレー
ション工程が終了か否かの判断ＩＶｃを行い、終了でな
ければ、次工程の選択を行う。ここで再度、選んだ工程
がＳＯＧか他の工程かの区別を行う。選択された工程が
ＣＶＤとかエッチングであれば（ＩＩ′ｃ）、通常のシ
ミュレーション工程ＩＩＩ′ｃを経て、その工程の断面
形状を得る。

【００５０】このプロセスを所望とする形状シミュレー
ションの工程が終了するまで継続する。

【００５１】本シミュレーションの実際の適用例を図１
２ないし図１４に示す。

【００５２】図１２に示してあるのが、ＳＯＧ工程の下
限条件断面図の一例（ＳＯＧ５００ｎｍ）であり、図１
３は、上限条件断面図の一例（ＳＯＧ８００ｎｍ）を示
す。なお、図１２の構造は、ＳｉＯ₂ ５によりへだてら
れたＡｌ配線６ａ，６ｂの上にＳＯＧ７が塗布されたも
のである。図１２の下限条件工程図と図１３の上限条件
工程図をスキャナー入力等によってコンピュータへ取り
込む（座標値入力等も可能である）。この取り込まれた
断面図より、必要とする断面形状をマウス等で読み取
り、形状データの数値化を行い、テーブルデータ化す
る。この下限条件形状データと上限条件形状データよ
り、例えばＳＯＧ７００ｎｍの条件のものを補間して、
図１４の形状データを得る。さらに、この工程のあと、
エッチング、ＣＶＤ等の工程を行って、所望の形状を得
る。

【００５３】なお、本方法による補間方法は、ＳＯＧだ
けでなく他の方法にも適用できるのは、前記したとおり
である。

【００５４】本実施例によれば、ＣＶＤ、エッチング、
ＳＯＧ等からなる半導体プロセス工程を全体を通して扱
えるようになり、プロセス工程における条件出しや、条
件の最適化において、試作条件数や試作回数の大幅な低
減が可能になる。それに伴って、プロセスの開発工数、
費用、期間の大幅な短縮が可能となる。

【００５５】実施例４ この実施例を、図１５に示す。この実施例は、ＲＩＥ工
程について、実施例２と同じ手法をとったものである。

【００５６】図１５は、最初の条件での形状入力断面図
として、５００ｎｍ厚のＳｉＯ₂ ９が、ＳｉＯ₂ ５によ
りへだてられたＡｌ配線６ａ，６ｂ上に堆積された状態
を示す。このＳｉＯ₂ ９を、例えば図示したように２０
０ｎｍエッチングするという場合のシミュレーション
に、実施例２の手法を採用した。ここで、エッチング時
のガス系は、ＣＨＦ₃ とＯ₂ との混合ガスを用いる場合
として、実施した。

【００５７】本実施例も、実施例２と同様の効果を有す
る。

【００５８】実施例５ この実施例を、図１６に示す。この実施例は、アルミニ
ウムのスパッタデポジションの場合（温度条件は約４８
０℃に設定）について、実施例１と同様の手法を用いた
ものである。

【００５９】図１６の下地１について、アルミニウムが
２００ｎｍ形成されている場合を下限条件とし（図中符
号６ｃで示す）、８００ｎｍ形成されている場合を上限
条件とした（図中号６ｄで示す）。

【００６０】これに基づいて、例えば図示６ｅで示すよ
うに、３５０ｎｍのアルミニウム形成の場合を、シミュ
レートしたものである。

【００６１】本実施例も、実施例１と同様の効果を有す
る。

【００６２】

【発明の効果】上記詳述したように、本発明によれば、
煩雑な工程及び多大な時間を要することなく、容易に半
導体プロセス工程における断面形状のシミュレートを行
うことができ、かつ、実工程の状況を加味したシミュレ
ートを可能とした半導体プロセス工程における断面形状
のシミュレーション方法を提供することができた。

【図面の簡単な説明】

【図１】 実施例１のフローチャートを示す図である。

【図２】 実施例１のシミュレーション工程の説明図で
ある（１）。

【図３】 実施例１のシミュレーション工程の説明図で
ある（２）。

【図４】 実施例１のシミュレーション工程の説明図で
ある（３）。

【図５】 実施例２の下地形状入力のフローチャートを
示す図である。

【図６】 実施例２の形状シミュレーションのフローチ
ャートを示す図である。

【図７】 実施例２のシミュレーション工程の説明図で
ある（１）。

【図８】 実施例２のシミュレーション工程の説明図で
ある（２）。

【図９】 実施例２のシミュレーション工程の説明図で
ある（３）。

【図１０】 実施例３のＳＯＧを含んだ形状補間工程の
フローチャートを示す図である。

【図１１】 実施例３のＳＯＧを含んだ形状シミュレー
ションのフローチャートを示す図である。

【図１２】 実施例３のシミュレーションの説明図であ
る（１）。

【図１３】 実施例３のシミュレーションの説明図であ
る（２）。

【図１４】 実施例３のシミュレーションの説明図であ
る（３）。

【図１５】 実施例４の説明図である。

【図１６】 実施例５の説明図である。

【符号の説明】

Ｉ 工程の選択 ＩＩ 断面形状の入力 ＩＩＩ テーブル化 ＩＶ 倍率補正 Ｖ 補間によるシミュレーションの描写 Ｉａ 下地形状の選択 ＩＩａ 断面形状の入力 ＩＩＩａ テーブル化 ＩＶａ 倍率補正 Ｖａ シミュレーションの描写

Claims (5)

【特許請求の範囲】
1. 【請求項１】半導体プロセス工程における断面形状のシ
   ミュレーション方法において、 半導体装置を構成する下地基板を加工する際の任意のパ
   ラメータにおける下限条件により形成した加工後の下地
   基板の断面形状を形状入力する工程と、 該下地基板を加工する際の任意のパラメータにおける上
   限条件により形成した加工後の下地基板の断面形状を形
   状入力する工程と、 該上限条件により形成した断面形状データと、該下限条
   件により形成した断面形状データから、該下限条件と上
   限条件の中間の条件の形状に対する断面形状の補間を行
   う工程とを含み、 これにより、該下限条件と上限条件の間の任意の条件に
   おける断面形状を求めることを特徴とする半導体プロセ
   ス工程における断面形状のシミュレーション方法。
2. 【請求項２】半導体プロセス工程のある加工について、 下限条件における断面写真に関するデータと、上限条件
   における断面写真に関するデータとを順不同に取り込
   み、 下限条件におけるデータと上限条件におけるデータとか
   ら各条件の間の任意の条件に対する断面形状の補間を行
   い、当該条件における断面形状をシミュレートすること
   を特徴とする請求項１に記載の半導体プロセス工程にお
   ける断面形状のシミュレーション方法。
3. 【請求項３】下限条件における断面写真に関するデータ
   と、上限条件における断面写真に関するデータとを取り
   込んだ後、両データの読み取り値の倍率補正を行うこと
   を特徴とする請求項２に記載の半導体プロセス工程にお
   ける断面形状のシミュレーション方法。
4. 【請求項４】半導体プロセス工程のある特定の工程につ
   いて、請求項１ないし３に記載のシミュレーションを行
   い、その他の工程について適宜の他の手法におけるシミ
   ュレーションを行う構成としたことを特徴とする半導体
   プロセス工程における断面図のシミュレーション方法。
5. 【請求項５】半導体プロセス工程における断面形状のシ
   ミュレーション方法において、 半導体装置を構成する下地基板を加工する際の任意のパ
   ラメータにおけるある条件により形成した加工後の下地
   基板の断面形状を形状入力し、その読み取りデータに基
   づいてシミュレーションを行う構成としたことを特徴と
   する半導体プロセス工程における断面形状のシミュレー
   ション方法。