JPH08105841A - パーティクル検査方法及び装置 - Google Patents

パーティクル検査方法及び装置

Info

Publication number
JPH08105841A
JPH08105841A JP24288994A JP24288994A JPH08105841A JP H08105841 A JPH08105841 A JP H08105841A JP 24288994 A JP24288994 A JP 24288994A JP 24288994 A JP24288994 A JP 24288994A JP H08105841 A JPH08105841 A JP H08105841A
Authority
JP
Japan
Prior art keywords
measurement
substrate
area
temporary
particle inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24288994A
Other languages
English (en)
Inventor
Hirozane Komada
寛実 駒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24288994A priority Critical patent/JPH08105841A/ja
Publication of JPH08105841A publication Critical patent/JPH08105841A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 基板面内、基板間において、均一、高感度、
高精度な測定ができるパーティクル検査方法及び装置を
提供する。 【構成】 基板表面に光を入射し、入射した光の散乱光
により基板上のパーティクルを検査するパーティクル検
査方法において、基板の主表面を、基板に光を入射した
際の散乱光強度の異なる領域に分割する領域分割工程
と、分割したそれぞれの領域において、パーティクルが
感度よく検出できる測定条件を仮決定する仮測定条件設
定工程と、記仮測定条件を用いて領域ごとに仮測定を行
い、散乱光の検出感度を確認する仮測定工程と、仮測定
の結果から、分割した領域ごとに測定条件を決定する測
定条件決定工程と、測定条件を用いて測定を行い、分割
した領域ごとにパーティクル検査を行うパーティクル検
査工程とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基板表面に光を入射
し、入射した光の散乱光により基板上のパーティクルを
検査するパーティクル検査方法及び装置に関する。
【0002】
【従来の技術】近年、半導体装置の製造工程において、
パーティクルの管理を行うことが製品歩留り向上のため
に重要となっている。このため、設計設備によるパーテ
ィクル管理、及び製品ウェーハ上に付着したパーティク
ル測定が数多く行われている。そのために用いられてい
るパーティクル測定装置には、半導体装置の高集積化及
び微細化に対応した、より高感度な測定が要求されてい
る。
【0003】現在、製品ウェーハ上のパーティクル検査
には、光散乱検出、又は画像比較によるパーティクル検
査装置が使用されている。特に、光散乱を検出するパー
ティクル検査装置は、測定時間が短く、高スループット
が得られるので、製造工程で数多くの製品ウェーハを測
定することが必要な、製品ウェーハのパーティクル管理
に数多く用いられている。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の光散乱検出を用いたパーティクル検査装置では、チ
ップ領域又はウェーハ面内に入射した検査光の反射強度
が、素子の形成されている領域、周辺回路が形成されて
いる領域、又は何も形成されていない領域など、レイア
ウトの違いに伴う差により、或いは、成膜プロセス等に
おける膜厚のばらつきなど、製造プロセスに起因する差
等により異なるため、パーティクルからの散乱光とチッ
プ領域又はウェーハからの散乱光とを分離することが非
常に困難であるといった問題があった。
【0005】本発明の目的は、検査光の反射強度によら
ず、ウェーハ面内、ウェーハ間において均一、高感度、
高精度な測定ができるパーティクル検査装置及びパーテ
ィクル検査方法を提供することにある。
【0006】
【課題を解決するための手段】上記目的は、基板表面に
光を入射し、入射した前記光の散乱光により前記基板上
のパーティクルを検査するパーティクル検査方法におい
て、前記基板の主表面を、前記基板に光を入射した際の
散乱光強度の異なる領域に分割する領域分割工程と、分
割したそれぞれの前記領域において、前記パーティクル
が検出できる測定条件を仮決定する仮測定条件設定工程
と、前記仮測定条件を用いて前記領域ごとに仮測定を行
い、散乱光の検出感度を確認する仮測定工程と、前記仮
測定の結果から、前記分割した領域ごとに測定条件を決
定する測定条件決定工程と、前記測定条件を用いて測定
を行い、前記分割した領域ごとにパーティクル検査を行
うパーティクル検査工程とを有することを特徴とするパ
ーティクル検査方法により達成される。
【0007】また、上記のパーティクル検査方法におい
て、前記仮測定工程において前記検出感度が低い領域が
あった際に、前記領域を再分割する領域再分割工程を更
に有し、前記測定条件決定工程は、再分割により発生し
た新たな領域に対しても測定条件を決定することが望ま
しい。また、基板表面に光を入射し、入射した前記光の
散乱光により前記基板上のパーティクルを検査するパー
ティクル検査方法において、前記基板の主表面に形成さ
れたチップ領域を、入射した際の散乱光強度の異なる領
域に分割する領域分割工程と、分割した前記領域ごと
に、前記パーティクルが感度よく検出でき、検査の基準
となる既存測定条件を決定する既存測定条件決定工程
と、前記既存測定条件を用いて前記基板上の全ての前記
チップ領域を仮測定し、それぞれの前記チップ領域にお
ける散乱光の検出感度を確認する仮測定工程と、前記仮
測定の結果から、それぞれの前記チップ領域における分
割した前記領域ごとに測定条件を決定する測定条件決定
工程と、前記測定条件を用い、それぞれのチップ領域に
おける分割した前記領域ごとにパーティクル検査を行う
パーティクル検査工程とを有することを特徴とするパー
ティクル検査方法により達成される。
【0008】また、上記のパーティクル検査方法により
基板上のパーティクルを検査することを特徴とするパー
ティクル検査装置により達成される。
【0009】
【作用】本発明によれば、基板面内を複数の領域に分割
し、それぞれの領域において測定条件を最適化したの
で、基板上のパターン密度や形状の差異による光散乱強
度が異なった場合にも、基板面内で測定感度の差を少な
くすることができる。また、予め分割した領域を用いて
測定した結果、製造プロセス上のばらつき等により部分
的に測定感度が低下した場合には、再度領域を分割して
測定条件を際設定するので、製造プロセス上のばらつき
等により基板面内で光散乱強度に差があった場合にも、
測定感度が劣化することなくパーティクルの検査を行う
ことができる。
【0010】また、チップ領域内を複数の領域に分割
し、それぞれの領域において測定条件を最適化したの
で、パターン密度や形状の差異による光散乱強度が異な
った場合にも、基板面内で測定感度の差を少なくするこ
とができる。また、それぞれのチップ領域の領域ごとに
測定条件を設定するので、製造プロセス上のばらつき等
により基板面内で光散乱強度に差があった場合にも、測
定感度が劣化することなくパーティクルの検査を行うこ
とができる。また、基板間の感度の差も少なくすること
ができる。
【0011】
【実施例】本発明の第1の実施例によるパーティクル検
査装置及びパーティクル検査方法を、図1乃至図3を用
いて説明する。図1は本実施例によるパーティクル検査
装置の概略図、図2は本実施例によるパーティクル検査
方法における工程図、図3は本実施例によるパーティク
ル検査方法を説明する図である。
【0012】本実施例によるパーティクル検査装置の構
造を、図1を用いて説明する。検査対象であるウェーハ
10が、ステージ12上に配置されている。ウェーハ1
0の近傍にはレーザ光を発するレーザ光源14が設置さ
れ、パーティクル検査のためのレーザ光がウェーハ10
上に所定の角度をもって入射できるようになっている。
ウェーハ10に入射し、ウェーハ10により反射される
レーザ光の光軸上には、反射したレーザ光を検出するた
めの光電子増倍管(PMT)からなる検出器16が配置
されている。
【0013】検出器16には、検出された信号を処理す
るデータ処理装置18が接続されている。データ処理装
置18には、データ処理装置18により処理されたデー
タをもとにして、測定条件の補正を行う測定条件補正装
置20が接続されている。更に、測定条件補正装置20
は制御装置22に接続されており、測定条件補正装置2
0の出力をもとにしてレーザ光源14及び検出器16を
制御できるようになっている。
【0014】次に、本実施例によるパーティクル検査方
法を図2及び図3を用いて説明する。まず、チップ領域
のレイアウトをもとに領域を分割する。分割は、パター
ンの密度やパターン形状を判断基準とする。例えば、メ
モリセル領域、周辺回路領域、パターンの存在しない領
域等、反射率の異なるであろう領域ごとに分割する(ス
テップS11)。なお、本願明細書でいうチップ領域と
は、ウェーハ10をダイシングした後にチップとなる領
域をいう。
【0015】次に、分割した各領域について、個々に仮
測定条件を決定する。条件を決定するために、まず、測
定すべきウェーハと同一パターンをもつ任意のウェーハ
上に、粒径が明らかな粒子、例えばポリスチレンラテッ
クス粒子を塗布したウェーハを作成し、これを標準サン
プルとする。次いで、この標準サンプルを用いて条件設
定のための測定を行い、塗布した粒子からの信号が、素
子の固有パターンからくるバックグラウンドの信号に対
して十分なS/N比を得られるように測定系の感度を設
定する。感度を調整する際には、レーザ光源14の出
力、検出器16のゲイン、レーザ光の入射角度を変化す
ることにより行うことができる。このようにして、分割
した全ての領域において、仮測定の際の感度設定を行う
(ステップS12)。
【0016】次に、設定した仮測定条件を用いて測定を
行う。例えば、図3(a)に示すように、チップ領域内
を第1の領域24、第2の領域26、第3の領域28
と、3分割したウェーハ10を測定することとする。ま
ず、分割した第1の領域24の仮測定条件に測定環境を
設定し、第1の領域についてウェーハ10全面の測定を
行う。次いで、第2の領域26の仮測定条件に測定環境
を設定し、第2の領域についてウェーハ10全面の測定
を行う。同様に、第3の領域28の仮測定条件に測定環
境を設定し、第3の領域についてウェーハ10全面の測
定を行う。このように、分割した領域ごとに仮測定条件
を設定し、その領域についてウェーハ全面を測定するこ
とにより、ウェーハ全面の全領域を仮測定する(ステッ
プS13)。
【0017】このようにして仮測定する際に、ウェーハ
10において、膜厚の偏りなどの製造プロセス上の面内
ばらつきがある場合、チップ領域ごとに反射強度が異な
る可能性がある。例えば、図3(b)に示すように、あ
るチップ領域においては、第2の領域の一部で、感度が
高すぎたり又は低すぎる第4の領域30が存在する可能
性がある。
【0018】このような第4の領域30内では、パーテ
ィクルのない領域において疑似欠陥として検知したり、
検出感度が低くなる恐れがある。そこで、それぞれの領
域における感度をデータ処理装置18により解析した結
果、最初に分割した領域ではウェーハ10全面で測定感
度が最適化できないような場合には、データ処理装置1
8により処理されたデータをもとにして更に領域を分割
し、測定条件補正装置20により測定の補正条件を算出
し、別途測定条件を設定し直す。上記の例では、第4の
領域30を新たな領域として規定し、仮測定のデータを
もとにして測定条件補正装置20により測定条件を設定
する(ステップS14)。
【0019】このようにして、ウェーハ10全面におい
て測定感度がほぼ一定になるように分割領域と測定条件
を設定する(ステップS15)。このようにして設定さ
れた領域と測定条件を制御部22にフィードバックし、
パーティクル検査を行う。例えば、上記の例では、分割
した第1の領域の測定条件に測定環境を設定し、第1の
領域についてウェーハ10全面の測定を行う。次いで、
第2の領域の測定条件に測定環境を設定し、第2の領域
についてウェーハ10全面の測定を行う。次いで、第3
の領域の測定条件に測定環境を設定し、第3の領域につ
いてウェーハ10全面の測定を行う。最後に、第4の領
域の測定条件に測定環境を設定し、第4の領域について
ウェーハ10全面の測定を行う(ステップS16)。
【0020】この後、それぞれの領域における測定結果
を併せれば、ウェーハ面内のパーティクル数を算出する
ことができる。なお、このようにして測定を行えば、製
造プロセス上のばらつき等があった場合にも、正確にパ
ーティクル数を算出することができる(ステップS1
7)。このように、本実施例によれば、ウェーハ面内を
複数の領域に分割し、それぞれの領域において測定条件
を最適化したので、ウェーハ上のパターン密度や形状の
差異による光散乱強度が異なった場合にも、ウェーハ面
内で測定感度の差を少なくすることができる。
【0021】また、予め分割した領域を用いて測定した
結果、製造プロセス上のばらつき等により部分的に測定
感度が低下した場合には、再度領域を分割して測定条件
を際設定するので、製造プロセス上のばらつき等により
ウェーハ面内で光散乱強度に差があった場合にも、測定
感度が劣化することなくパーティクルの検査を行うこと
ができる。
【0022】なお、本実施例では、領域を4分割するパ
ーティクル検査方法を示したが、分割する領域数は上記
実施例に限定されるものではない。次に、本発明の第2
の実施例によるパーティクル検査方法を、図4及び図5
を用いて説明する。図4は本実施例によるパーティクル
検査方法における工程図、図5は本実施例によるパーテ
ィクル検査方法を示す図である。
【0023】本実施例では、図1に示した第1の実施例
によるパーティクル検査装置を用いた、他のパーティク
ル検査方法を提供する。まず、チップ領域のレイアウト
をもとに領域を分割する。分割は、パターンの密度やパ
ターン形状を判断基準とする。例えば、メモリセル領
域、周辺回路領域、パターンの存在しない領域等、反射
率の異なるであろう領域ごとに分割する(ステップS2
1)。
【0024】次に、分割した各領域について、基準とな
る測定条件を決定する。条件を決定するために、まず、
測定すべきウェーハと同一パターンをもつ任意のウェー
ハ上に、粒径が明らかな粒子、例えばポリスチレンラテ
ックス粒子を塗布したウェーハを作成し、これを標準サ
ンプルとする。次いで、この標準サンプルを用いて条件
設定のための測定を行い、塗布した粒子からの信号が、
素子の固有パターンからくるバックグラウンドの信号に
対して十分なS/N比を得られるように測定系の感度を
設定する。感度を調整する際には、レーザ光源14の出
力、検出器16のゲイン、レーザ光の入射角度を変化す
ることにより行うことができる。このようにして、分割
した全ての領域において、仮測定の際の感度設定を行
う。なお、以下の説明では、このようにして設定した測
定条件を既存測定条件と呼ぶこととする(ステップS2
2)。
【0025】次に、設定した既存測定条件を用いて仮測
定を行う。例えば、図5(b)に示すように、チップ領
域内を第1の領域24、第2の領域26、第3の領域2
8と、3分割したウェーハ10を測定することとする
(ステップS23)。このとき、ウェーハ10におい
て、膜厚の偏りなどの製造プロセス上の面内ばらつき等
により、チップ領域ごとに反射強度が異なる可能性があ
る。例えば、それぞれのチップ領域上を、図5(a)に
示す方向にレーザ光でスキャンした際に、光散乱強度が
既存測定条件よりも高いチップ領域Aや、既存測定条件
よりも低いチップ領域Bが存在する場合が考えられる
(図5(b))。
【0026】既存測定条件よりも散乱光強度の高いチッ
プ領域Aがあると、既存測定条件に対してバックグラウ
ンドレベルの閾値を設定した場合に、パーティクルのな
い領域においても疑似欠陥として検出される恐れがあ
る。一方、既存測定条件よりも散乱光強度の低いチップ
領域Bがある場合には、検出感度が低下する恐れがあ
る。そこで、上記仮測定の結果をもとに、それぞれのチ
ップ領域ごとに測定条件の再設定を行う。
【0027】再設定では、まず、それぞれのチップ領域
における光散乱強度をデータ処理装置18により個々に
解析する。即ち、それぞれのチップ領域において、分割
した領域ごとに既存測定条件の光散乱強度と比較し、既
存測定条件との感度差を出力する。次いで、データ処理
装置18により処理されたデータをもとにして、測定条
件補正装置20により測定の補正条件を算出する。即
ち、光散乱強度が既存測定条件と同一になるように、レ
ーザ光源14の出力、検出器16のゲイン、レーザ光の
入射角度等の測定条件の補正情報を算出する。補正情報
の算出は、例えば、既存測定条件よりも散乱光強度の高
いチップ領域Aでは、それぞれのパラメータを光散乱強
度が低下する方向に調整すればよいし、既存測定条件よ
りも散乱光強度の低いチップ領域Bでは、それぞれのパ
ラメータを光散乱強度が増加する方向に調整すればよい
(ステップS24)。
【0028】次いで、算出した測定条件の補正情報を制
御装置22に伝え、測定条件にフィードバックし、再度
測定を行う。上記の測定を繰り返すことにより、既存測
定条件とほぼ等しい光散乱強度を得られる測定条件を見
つけることができる。このようにして設定された領域と
測定条件を用いて、パーティクル検査を行う。例えば、
上記の例では、分割した第1の領域の測定条件に測定環
境を設定し、第1の領域についてウェーハ10全面の測
定を行う。次いで、第2の領域の測定条件に測定環境を
設定し、第2の領域についてウェーハ10全面の測定を
行う。更に、第3の領域の測定条件に測定環境を設定
し、第3の領域についてウェーハ10全面の測定を行う
(ステップS25)。
【0029】次いで、それぞれの領域における測定結果
を併せることにより、ウェーハ面内のパーティクル数を
算出することができる。なお、このようにして測定を行
えば、製造プロセス上のばらつき等があった場合にも、
正確にパーティクル数を算出することができる(ステッ
プS26)。なお、このようにして測定を行えば、製造
プロセス上のばらつき等があった場合にも、個々の領域
で正確にパーティクル数を算出することができる。ま
た、異なるウェーハ間においても均一な測定を行うこと
ができる。
【0030】このように、本実施例によれば、チップ領
域内を複数の領域に分割し、それぞれの領域において測
定条件を最適化したので、パターン密度や形状の差異に
よる光散乱強度が異なった場合にも、ウェーハ面内で測
定感度の差を少なくすることができる。また、それぞれ
のチップ領域の領域ごとに測定条件を設定するので、製
造プロセス上のばらつき等によりウェーハ面内で光散乱
強度に差があった場合にも、測定感度が劣化することな
くパーティクルの検査を行うことができる。
【0031】なお、本実施例では、領域を3分割するパ
ーティクル検査方法を示したが、分割する領域数は上記
実施例に限定されるものではない。また、上記の方法よ
っても測定感度が劣化する領域がある場合には、第1の
実施例に示したように領域の再分割を行うか、若しくは
最初の領域の分割数を増加すればよい。
【0032】また、第1の実施例及び第2の実施例で
は、ウェーハ面内におけるパーティクル検査について説
明したが、フォトマスクやレチクル等のガラス基板の検
査についても同様に行うことができる。即ち、本願明細
書でいう基板とは、半導体ウェーハの他に、フォトマス
クやレチクル等のガラス基板をも含むものである。
【0033】
【発明の効果】以上の通り、本発明によれば、基板面内
を複数の領域に分割し、それぞれの領域において測定条
件を最適化したので、基板上のパターン密度や形状の差
異による光散乱強度が異なった場合にも、基板面内で測
定感度の差を少なくすることができる。
【0034】また、予め分割した領域を用いて測定した
結果、製造プロセス上のばらつき等により部分的に測定
感度が低下した場合には、再度領域を分割して測定条件
を際設定するので、製造プロセス上のばらつき等により
基板面内で光散乱強度に差があった場合にも、測定感度
が劣化することなくパーティクルの検査を行うことがで
きる。
【0035】また、チップ領域内を複数の領域に分割
し、それぞれの領域において測定条件を最適化したの
で、パターン密度や形状の差異による光散乱強度が異な
った場合にも、基板面内で測定感度の差を少なくするこ
とができる。また、それぞれのチップ領域の領域ごとに
測定条件を設定するので、製造プロセス上のばらつき等
により基板面内で光散乱強度に差があった場合にも、測
定感度が劣化することなくパーティクルの検査を行うこ
とができる。また、基板間の感度の差も少なくすること
ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例によるパーティクル検査
装置の概略図である。
【図2】本発明の第1の実施例によるパーティクル検査
方法における工程図である。
【図3】本発明の第1の実施例によるパーティクル検査
方法を説明する図である。
【図4】本発明の第2の実施例によるパーティクル検査
方法における工程図である。
【図5】本発明の第2の実施例によるパーティクル検査
方法を説明する図である。
【符号の説明】 10…ウェーハ 12…ステージ 14…レーザ光源 16…検出器 18…データ処理装置 20…測定条件補正装置 22…制御装置 24…第1の領域 26…第2の領域 28…第3の領域 30…第4の領域 32…チップ領域

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板表面に光を入射し、入射した前記光
    の散乱光により前記基板上のパーティクルを検査するパ
    ーティクル検査方法において、 前記基板の主表面を、前記基板に光を入射した際の散乱
    光強度の異なる領域に分割する領域分割工程と、 分割したそれぞれの前記領域において、前記パーティク
    ルが検出できる測定条件を仮決定する仮測定条件設定工
    程と、 前記仮測定条件を用いて前記領域ごとに仮測定を行い、
    散乱光の検出感度を確認する仮測定工程と、 前記仮測定の結果から、前記分割した領域ごとに測定条
    件を決定する測定条件決定工程と、 前記測定条件を用いて測定を行い、前記分割した領域ご
    とにパーティクル検査を行うパーティクル検査工程とを
    有することを特徴とするパーティクル検査方法。
  2. 【請求項2】 請求項1記載のパーティクル検査方法に
    おいて、 前記仮測定工程において前記検出感度が低い領域があっ
    た際に、前記領域を再分割する領域再分割工程を更に有
    し、 前記測定条件決定工程は、再分割により発生した新たな
    領域に対しても測定条件を決定することを特徴とするパ
    ーティクル検査装置。
  3. 【請求項3】 基板表面に光を入射し、入射した前記光
    の散乱光により前記基板上のパーティクルを検査するパ
    ーティクル検査方法において、 前記基板の主表面に形成されたチップ領域を、入射した
    際の散乱光強度の異なる領域に分割する領域分割工程
    と、 分割した前記領域ごとに、前記パーティクルが感度よく
    検出でき、検査の基準となる既存測定条件を決定する既
    存測定条件決定工程と、 前記既存測定条件を用いて前記基板上の全ての前記チッ
    プ領域を仮測定し、それぞれの前記チップ領域における
    散乱光の検出感度を確認する仮測定工程と、 前記仮測定の結果から、それぞれの前記チップ領域にお
    ける分割した前記領域ごとに測定条件を決定する測定条
    件決定工程と、 前記測定条件を用い、それぞれのチップ領域における分
    割した前記領域ごとにパーティクル検査を行うパーティ
    クル検査工程とを有することを特徴とするパーティクル
    検査方法。
  4. 【請求項4】 請求項1乃至3のいずれかに記載のパー
    ティクル検査方法により基板上のパーティクルを検査す
    ることを特徴とするパーティクル検査装置。
JP24288994A 1994-10-06 1994-10-06 パーティクル検査方法及び装置 Withdrawn JPH08105841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24288994A JPH08105841A (ja) 1994-10-06 1994-10-06 パーティクル検査方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24288994A JPH08105841A (ja) 1994-10-06 1994-10-06 パーティクル検査方法及び装置

Publications (1)

Publication Number Publication Date
JPH08105841A true JPH08105841A (ja) 1996-04-23

Family

ID=17095741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24288994A Withdrawn JPH08105841A (ja) 1994-10-06 1994-10-06 パーティクル検査方法及び装置

Country Status (1)

Country Link
JP (1) JPH08105841A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007078356A (ja) * 2005-09-09 2007-03-29 Horiba Ltd 欠陥検査装置
JP2011009554A (ja) * 2009-06-26 2011-01-13 Fujitsu Semiconductor Ltd 欠陥検査方法及び欠陥検査装置
WO2012035852A1 (ja) * 2010-09-15 2012-03-22 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007078356A (ja) * 2005-09-09 2007-03-29 Horiba Ltd 欠陥検査装置
JP4594833B2 (ja) * 2005-09-09 2010-12-08 株式会社堀場製作所 欠陥検査装置
JP2011009554A (ja) * 2009-06-26 2011-01-13 Fujitsu Semiconductor Ltd 欠陥検査方法及び欠陥検査装置
WO2012035852A1 (ja) * 2010-09-15 2012-03-22 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置

Similar Documents

Publication Publication Date Title
US8411264B2 (en) Method and apparatus for inspecting defects
US7486814B2 (en) Local bias map using line width measurements
US8319959B2 (en) System and method for quality assurance for reticles used in manufacturing of integrated circuits
US7738119B2 (en) Optical inspection system for a wafer
US7719671B2 (en) Foreign matter inspection method and foreign matter inspection apparatus
TWI829958B (zh) 用於檢驗半導體裝置之系統及方法
JPH0792096A (ja) 異物検査装置並びにこれを備えた露光装置及びデバイ スの製造方法
US11004712B2 (en) Method of inspecting semiconductor wafer, inspection system for performing the same, and method of fabricating semiconductor device using the same
JPH08105841A (ja) パーティクル検査方法及び装置
JP2004079593A (ja) 異物検査方法及び異物検査装置
JP2004144610A (ja) ウェハ欠陥検査装置
JP3466730B2 (ja) パターン評価装置およびパターン評価方法
JP2003240723A (ja) 欠陥検査方法及び欠陥検査装置
JPH05215696A (ja) 欠陥検査方法および装置
JPH0511257B2 (ja)
JPH11118677A (ja) 校正用被検査物およびその製造方法ならびに検査装置の校正方法および検査装置
JP2007078356A (ja) 欠陥検査装置
JPH09210919A (ja) 欠陥検査方法
JP2002236907A (ja) 欠陥検査装置及び該装置を用いた半導体デバイス製造方法
US6122064A (en) Method for measuring thickness of films
JPH0210819A (ja) パターン欠陥の検査方法
US20050112853A1 (en) System and method for non-destructive implantation characterization of quiescent material
US7573568B2 (en) Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
US6656647B2 (en) Method for examining structures on a wafer
JPH07128250A (ja) 半導体装置製造用フォトマスクの異物検査装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115