JPH08102580A - Ceramic printed wiring board and its manufacture - Google Patents

Ceramic printed wiring board and its manufacture

Info

Publication number
JPH08102580A
JPH08102580A JP23581394A JP23581394A JPH08102580A JP H08102580 A JPH08102580 A JP H08102580A JP 23581394 A JP23581394 A JP 23581394A JP 23581394 A JP23581394 A JP 23581394A JP H08102580 A JPH08102580 A JP H08102580A
Authority
JP
Japan
Prior art keywords
layer
wiring board
printed wiring
ceramic
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23581394A
Other languages
Japanese (ja)
Inventor
Naohito Fukuya
直仁 福家
Shinichi Iketani
晋一 池谷
Kazunobu Morioka
一信 盛岡
Daisuke Kanetani
大介 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP23581394A priority Critical patent/JPH08102580A/en
Publication of JPH08102580A publication Critical patent/JPH08102580A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Abstract

PURPOSE: To provide a ceramic printed wiring board and a method of manufacturing the same which can prevent the fall of capability for close contactness of a conductive circuit due to diffusion of the tin element of solder without deteriorating die-bonding and wire-bonding capability. CONSTITUTION: In a ceramic printed wiring board 5 where a conductive circuit portion is formed on a ceramic substrate 1 with inclusion of an under layer 2 of copper layer 2c, an intermediate layer 3 of paradium layer 3p and a surface layer 4 of a gold layer 4a, a metal layer 6 including cobalt or nickel is formed in the area between the ceramic substrate 1 and copper layer 2c in the part where parts are soldered with a solder 7. Thickness of metal layer 6 is 0.3 to 1.5μm. A metal layer 6 is formed by coating the ceramic substrate 1 with a paste including cobalt or nickel and then baking the surface at 600 to 950 deg.C under the nitrogen atmosphere.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば、携帯電話やテ
ープレコーダー等の電子機器等に用いられるセラミック
プリント配線板及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic printed wiring board used in electronic equipment such as mobile phones and tape recorders, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】セラミック基板上に形成されている導体
回路部に半導体チップをダイボンドにより実装する場
合、半導体チップと表面が金層である導体回路部の間に
金シリコン共晶板を介在させて、加熱して接合すること
が行なわれている。金層は加熱により金シリコン共晶合
金化するので、導体回路部の表面を金層とすることはこ
のようなボンディングにおいては強固な接合強度を得る
有効な手段である。そして、このようなボンディングは
通常450℃程度の温度条件で行なわれるので、使用す
るセラミック配線板は450℃程度の加熱に耐えること
が要求される。
When a semiconductor chip is mounted on a conductor circuit portion formed on a ceramic substrate by die bonding, a gold silicon eutectic plate is interposed between the semiconductor chip and the conductor circuit portion whose surface is a gold layer. , Heating and joining are performed. Since the gold layer is made into a gold-silicon eutectic alloy by heating, forming the surface of the conductor circuit portion as a gold layer is an effective means for obtaining a strong bonding strength in such bonding. Since such bonding is usually performed under a temperature condition of about 450 ° C., the ceramic wiring board used is required to withstand heating at about 450 ° C.

【0003】一方、セラミック基板上に微細な導体回路
部を形成する方法として、下地層として薄い銅層をセラ
ミック基板に無電解メッキ法により形成した後、メッキ
レジストにより所望のパターンを形成し、次いで電解メ
ッキによりメッキレジストで被覆されていない銅層の上
に金属層を形成した後、メッキレジストを剥離し、さら
に非導体回路部分の銅層をエッチングにより除去して導
体回路部を形成する、いわゆるセミアディティブ法によ
る導体回路部形成法が知られている。
On the other hand, as a method for forming a fine conductor circuit portion on a ceramic substrate, a thin copper layer as an underlayer is formed on the ceramic substrate by electroless plating, and then a desired pattern is formed by a plating resist, and then a desired pattern is formed. After forming a metal layer on the copper layer not covered by the plating resist by electrolytic plating, the plating resist is peeled off, and the copper layer in the non-conductor circuit part is removed by etching to form a conductor circuit part, so-called A method of forming a conductor circuit portion by a semi-additive method is known.

【0004】微細な導体回路部を形成することのできる
セミアミディティブ法によるセラミック配線板であっ
て、導体回路部の表面が金層であるセラミック配線板に
ついては、下地層の銅層の上に直接金層を配置した場
合、450℃付近の加熱によって、下地層の銅が金層表
面に拡散するため、半導体チップをダイボンドにより強
固に接合できなくなるという問題があった。そこで、こ
の問題の解決のために、銅層と金層との間に中間金属層
としてニッケル層を配置する構成が知られている。しか
し、この場合、金層が薄い場合にはニッケルが金層表面
に拡散し、またニッケル層が薄い場合にはニッケル層が
銅拡散のバリヤーとして機能せずに銅が金層表面にまで
拡散してボンディング性が損なわれるという問題が残
り、また、金層及びニッケル層を共に厚くすると銅また
はニッケルの金層表面への拡散は防止されるが、450
℃付近の加熱によって導体回路部にフクレが生じやすい
という新たな問題が生じるため、これらの問題の改善が
望まれていた。
A ceramic wiring board which is capable of forming a fine conductor circuit portion by a semi-amidative method, and has a conductor circuit portion whose surface is a gold layer. When the gold layer is directly placed on the gold layer, the copper of the underlayer diffuses to the surface of the gold layer by heating at around 450 ° C., so that there is a problem that the semiconductor chip cannot be firmly bonded by die bonding. Therefore, in order to solve this problem, there is known a configuration in which a nickel layer is arranged as an intermediate metal layer between the copper layer and the gold layer. However, in this case, when the gold layer is thin, nickel diffuses to the surface of the gold layer, and when the nickel layer is thin, the nickel layer does not function as a barrier for copper diffusion and copper diffuses to the surface of the gold layer. However, if the gold layer and the nickel layer are both thickened, the diffusion of copper or nickel to the surface of the gold layer is prevented.
Since a new problem that blisters are likely to occur in the conductor circuit section due to heating at around ℃, improvement of these problems has been desired.

【0005】[0005]

【発明が解決しようとする課題】そこで発明者等は、図
2に示すように、下地層20が銅層20cであり、表面
層40が金層40aであるセラミックプリント配線板5
0を450℃付近で加熱した場合に生じる、下地層20
の金属が金層40a表面に拡散してダイボンドやワイヤ
ーボンド時のボンディング性が損なわれる問題及び45
0℃付近での加熱により導体回路部にフクレが生じると
いう問題を共に解決するため、セラミック基板上の導体
回路部に、半導体チップを実装するダイボンディングを
した後に、ワイヤーボンディングが行える導体回路部構
成として、セラミック基板上に、下地層20が銅層20
c、中間層30がパラジウム層30p、表面層40が金
層40aで導体回路部が形成されたセラミックプリント
配線板50を特願平6−7382で提案した。しかしな
がら、前記の三層で構成された導体回路部上にスズ、鉛
よりなる半田70を用いて部品を実装した場合に、実装
後の導体回路部の使用温度が高い場合に、スズ、鉛が導
体回路部層と相互に拡散をおこし、被膜強度の脆い銅ス
ズの金属間化合物が形成されることにより密着強度が低
下し、実装部品が欠落するという欠点があった。
Therefore, the inventors of the present invention, as shown in FIG. 2, have a ceramic printed wiring board 5 in which the underlayer 20 is a copper layer 20c and the surface layer 40 is a gold layer 40a.
0 which is generated when 0 is heated near 450 ° C.
And the problem that the bondability at the time of die bonding or wire bonding is impaired by the diffusion of the metal of 50 to the surface of the gold layer 40a.
In order to solve the problem of blistering in the conductor circuit portion due to heating at around 0 ° C., the conductor circuit portion can be wire-bonded after die bonding for mounting a semiconductor chip on the conductor circuit portion on the ceramic substrate. As the base layer 20, the copper layer 20 is formed on the ceramic substrate.
Japanese Patent Application No. 6-7382 proposes a ceramic printed wiring board 50 in which the conductor circuit portion is formed of the intermediate layer 30 of the palladium layer 30p and the surface layer 40 of the gold layer 40a. However, when a component is mounted on the conductor circuit portion formed of the three layers by using the solder 70 made of tin and lead, when the operating temperature of the conductor circuit portion after mounting is high, tin and lead are There is a drawback that the adhesive strength is reduced due to the mutual diffusion with the conductor circuit layer and the formation of an intermetallic compound of copper tin having a brittle film strength, resulting in the loss of mounted components.

【0006】本発明は前記の事情に鑑みてなされたもの
で、その目的とするところは、下地層が銅層であり、中
間層がパラジウム層であり、表面層が金層からなる構成
で、導体回路部が形成されるセラミックプリント配線板
において、ダイボンディング性、ワイヤーボンディング
性を損なうことなく、半田のスズ成分の拡散による導体
回路部の密着力の低下を防ぐことができるセラミックプ
リント配線板及びその製造方法を提供することにある。
The present invention has been made in view of the above circumstances. An object of the present invention is to form a base layer with a copper layer, an intermediate layer with a palladium layer, and a surface layer with a gold layer. In a ceramic printed wiring board on which a conductor circuit portion is formed, a ceramic printed wiring board capable of preventing a decrease in adhesion of the conductor circuit portion due to diffusion of tin components of solder without impairing die bonding property and wire bonding property, and It is to provide the manufacturing method.

【0007】[0007]

【課題を解決するための手段】本発明の請求項1に係る
セラミックプリント配線板は、セラミック基板1上に下
地層2が銅層2c、中間層3がパラジウム層3p、表面
層4が金層4aによって導体回路部が構成されるセラミ
ックプリント配線板5において、コバルト又はニッケル
を含む金属層6が、部品を半田7により半田付けをする
部分の、セラミック基板1と銅層2cとの間に形成され
ることを特徴とする。
In a ceramic printed wiring board according to a first aspect of the present invention, a base layer 2 is a copper layer 2c, an intermediate layer 3 is a palladium layer 3p, and a surface layer 4 is a gold layer on a ceramic substrate 1. In the ceramic printed wiring board 5 in which the conductor circuit portion is composed of 4a, the metal layer 6 containing cobalt or nickel is formed between the ceramic substrate 1 and the copper layer 2c in the portion where the component is soldered with the solder 7. It is characterized by being done.

【0008】本発明の請求項2に係るセラミックプリン
ト配線板は、前記金属層6の膜厚が、0.3〜1.5μ
mであることを特徴とする。
In the ceramic printed wiring board according to claim 2 of the present invention, the thickness of the metal layer 6 is 0.3 to 1.5 μm.
It is characterized by being m.

【0009】本発明の請求項3に係るセラミックプリン
ト配線板の製造方法は、前記金属層6がコバルト又はニ
ッケルを含有するペーストをセラミック基板1に塗布
し、窒素雰囲気で600〜950℃で焼成することによ
り形成されることを特徴とする。
In the method for manufacturing a ceramic printed wiring board according to a third aspect of the present invention, a paste in which the metal layer 6 contains cobalt or nickel is applied to the ceramic substrate 1 and fired at 600 to 950 ° C. in a nitrogen atmosphere. It is characterized by being formed by.

【0010】以下、本発明を詳細に説明する。本発明で
用いる図1に示すセラミック基板1としては、アルミナ
系基板、窒化アルミニウム系基板、炭化ケイ素系基板、
ガラス系基板等が用いられる。これらのセラミック基板
1上には、そのまま導体回路部形成を行うことも可能で
はあるが、好ましくはメッキ導体の密着力を上げるため
に、セラミック基板1の表面を粗面化したセラミック基
板1が適しており、さらに好ましくは、アルミナ系基板
をリン酸処理によって化学的に粗化したセラミック基板
1が最適である。本発明における金属層6とは、コバル
ト又はニッケルを含む導電性微粉末と耐薬品性のガラス
質フリット及び有機ビヒクルからなる材料を使用し、例
えば、スクリーン印刷等により印刷後、焼成し形成され
たものである。
Hereinafter, the present invention will be described in detail. As the ceramic substrate 1 shown in FIG. 1 used in the present invention, an alumina substrate, an aluminum nitride substrate, a silicon carbide substrate,
A glass substrate or the like is used. Although it is possible to directly form the conductor circuit portion on these ceramic substrates 1, it is preferable to use a ceramic substrate 1 having a roughened surface in order to increase the adhesion of the plated conductors. More preferably, the ceramic substrate 1 in which an alumina-based substrate is chemically roughened by phosphoric acid treatment is most suitable. The metal layer 6 in the present invention is formed by using a material composed of conductive fine powder containing cobalt or nickel, a chemically resistant glassy frit and an organic vehicle, for example, by printing by screen printing and then firing. It is a thing.

【0011】本発明に係るセラミックプリント配線板
は、図1に示すように、セラミック基板1上に下地層2
が無電解メッキ法等により形成された銅層2c、中間層
3にパラジウム層3p、表面層4に金層4aからなる構
成で導体回路部が形成されているセラミックプリント配
線板5で、半田7付けを行う部分のセラミックプリント
配線板5と下地層2である銅層2cとの間に、コバルト
又はニッケルを含む金属層6が形成されている。この金
属層6を形成させることは、半田7中のスズ成分とコバ
ルト又はニッケルとの金属間化合物の生成速度はスズ成
分と銅との金属間化合物の生成速度よりも極めて遅いた
め、セラミック基板1とコバルト又はニッケルの金属層
6の界面にまで金属間化合物が達する時間を大幅に長引
かせる作用がある。その結果、密着力の低下することを
極端に遅れさせ、大幅にエージング特性を改善すること
ができる。
As shown in FIG. 1, a ceramic printed wiring board according to the present invention has a base layer 2 on a ceramic substrate 1.
Is a ceramic printed wiring board 5 having a conductor circuit portion formed by a copper layer 2c formed by electroless plating, a palladium layer 3p on the intermediate layer 3, and a gold layer 4a on the surface layer 4, and solder 7 A metal layer 6 containing cobalt or nickel is formed between the ceramic printed wiring board 5 of the portion to be attached and the copper layer 2c which is the underlayer 2. The formation of this metal layer 6 is because the formation rate of the intermetallic compound of the tin component in the solder 7 and cobalt or nickel in the solder 7 is extremely slower than the production rate of the intermetallic compound of the tin component and copper. And has an effect of prolonging the time required for the intermetallic compound to reach the interface between the metal layer 6 of cobalt or nickel. As a result, it is possible to significantly delay the deterioration of the adhesive force and significantly improve the aging characteristics.

【0012】前記金属層6の膜厚は、0.3〜1.5μ
mであることが好ましい。すなわち、金属層6の膜厚が
0.3μm未満の場合には、スズ成分の拡散を遅らせる
効果が十分に発揮できず、スクリーン印刷等で簡易に金
属層6を形成できる膜厚が1.5μmであるため、1.
5μmを越える場合には、金属層6を形成するのに手間
が多くかかることになる。
The thickness of the metal layer 6 is 0.3 to 1.5 μm.
It is preferably m. That is, when the film thickness of the metal layer 6 is less than 0.3 μm, the effect of delaying the diffusion of the tin component cannot be sufficiently exerted, and the film thickness at which the metal layer 6 can be easily formed by screen printing is 1.5 μm. Therefore, 1.
If it exceeds 5 μm, it takes a lot of time and effort to form the metal layer 6.

【0013】本発明に係るセラミックプリント配線板の
製造方法は、コバルト又はニッケルを含有するペースト
を例えば、スクリーン印刷により、セラミック基板1に
塗布し、窒素雰囲気で600〜950℃で焼成すること
により前記金属層6が形成されるものである。すなわ
ち、600℃未満の焼成条件で金属層6の形成が行われ
ない場合には、得られた金属層6の皮膜状態がポーラス
になり、スズ成分の拡散を十分に防ぐことができなくな
り、950℃を越える焼成条件で金属層6の形成が行わ
れない場合には、導体回路部にクラック等が生じ易く、
導体回路部の密着力が低下する傾向にある。本発明にお
ける銅層2c、パラジウム層3p、金層4aは通常の薄
膜手法によって形成され、例えば、無電解メッキ法、真
空蒸着法、スパッタリング法等があり、特に下地層2で
ある銅層2c以外の形成には電気メッキ法を用いること
も可能であり、特に限定するものではない。また、これ
らの膜厚についても、本発明の半田成分の拡散による密
着強度低下の防止という意味では、何ら制約を加える必
要はない。
In the method for manufacturing a ceramic printed wiring board according to the present invention, a paste containing cobalt or nickel is applied to the ceramic substrate 1 by, for example, screen printing, and the paste is baked at 600 to 950 ° C. in a nitrogen atmosphere. The metal layer 6 is formed. That is, when the metal layer 6 is not formed under the firing condition of less than 600 ° C., the film state of the obtained metal layer 6 becomes porous, and it becomes impossible to sufficiently prevent the diffusion of the tin component. If the metal layer 6 is not formed under a firing condition of higher than 0 ° C., cracks are likely to occur in the conductor circuit portion,
The adhesion of the conductor circuit portion tends to decrease. The copper layer 2c, the palladium layer 3p, and the gold layer 4a in the present invention are formed by an ordinary thin film method, and include, for example, an electroless plating method, a vacuum vapor deposition method, a sputtering method, and the like. It is possible to use an electroplating method for the formation of, and there is no particular limitation. Further, these film thicknesses do not need to be limited in the sense that the adhesion strength is prevented from lowering due to the diffusion of the solder component of the present invention.

【0014】[0014]

【作用】本発明の請求項1に係るセラミックプリント配
線板で、コバルト又はニッケルを含む金属層6が、部品
を半田7により半田付けをする部分の、セラミック基板
1と銅層2cとの間に形成されることは、スズ成分とコ
バルト又はニッケルとの金属間化合物の生成速度はスズ
成分と銅との金属間化合物の生成速度よりも極めて遅い
ため、セラミック基板1とコバルト又はニッケルの金属
層6の界面にまで金属間化合物が達する時間を大幅に長
引かせる作用があり、スズ成分の拡散を遅らせる効果が
あり、スズ成分がセラミック基板1との界面に到達し難
い。
In the ceramic printed wiring board according to the first aspect of the present invention, the metal layer 6 containing cobalt or nickel is provided between the ceramic substrate 1 and the copper layer 2c at the portion where the component is soldered with the solder 7. Since the formation rate of the intermetallic compound of the tin component and cobalt or nickel is extremely slower than that of the intermetallic compound of the tin component and copper, the ceramic substrate 1 and the metal layer 6 of cobalt or nickel are formed. It has an effect of prolonging the time for the intermetallic compound to reach the interface, and has the effect of delaying the diffusion of the tin component, and it is difficult for the tin component to reach the interface with the ceramic substrate 1.

【0015】本発明の請求項2に係るセラミックプリン
ト配線板では、前記金属層6の膜厚が、0.3〜1.5
μmであるので、スズ成分の拡散を遅らせる効果があ
り、スズ成分がセラミック基板1との界面に到達し難
く、スクリーン印刷等で簡易に金属層6を形成すること
ができる。
In the ceramic printed wiring board according to claim 2 of the present invention, the film thickness of the metal layer 6 is 0.3 to 1.5.
Since it is μm, it has an effect of delaying the diffusion of the tin component, the tin component hardly reaches the interface with the ceramic substrate 1, and the metal layer 6 can be easily formed by screen printing or the like.

【0016】本発明の請求項3に係るセラミックプリン
ト配線板の製造方法では、前記金属層6がコバルト又は
ニッケルを含有するペーストをセラミック基板1に塗布
し、窒素雰囲気で600〜950℃で焼成することによ
り形成されるので、得られる金属層6の皮膜状態がポー
ラスにならず、導体回路部にクラック等が生じ難く、導
体回路部の密着力の低下を防止する。
In the method for manufacturing a ceramic printed wiring board according to the third aspect of the present invention, the paste in which the metal layer 6 contains cobalt or nickel is applied to the ceramic substrate 1 and fired at 600 to 950 ° C. in a nitrogen atmosphere. Since the metal layer 6 is formed by such a method, the film state of the obtained metal layer 6 does not become porous, cracks and the like are less likely to occur in the conductor circuit portion, and a decrease in the adhesive force of the conductor circuit portion is prevented.

【0017】[0017]

【実施例】以下、本発明を実施例及び比較例によって、
具体的に説明する。
EXAMPLES Hereinafter, the present invention will be described with reference to Examples and Comparative Examples.
This will be specifically described.

【0018】(実施例1〜実施例8)300℃に加熱し
た、リン酸に浸漬することにより、図1に示すように、
表面を粗化した96%アルミナ白色のセラミック基板1
(100mm×100mm×0.635mm:松下電工
社製)上に、市販の導体ペースト(コバルト A−11
00又はニッケル A−3207:エンゲルハード・イ
ンダウトリー社製)をスクリーン印刷法により所望の膜
厚で印刷して、10分間、窒素雰囲気下で焼成すること
により、金属層6を形成した。実施例1〜実施例4で
は、コバルト(A−1100)を使用し、実施例5〜実
施例8では、ニッケル(A−3207)を使用した。こ
の金属層6の膜厚と焼成温度については表1に示した。
その後、アルカリキャタリスト法による核付け工程(O
PCプロセスAC:奥野製薬工業社製)を経た後、無電
解銅メッキにより全面に下地層2の銅層2cとして1μ
m程度の銅皮膜を形成した。ただし、無電解銅メッキ浴
組成は、CuSO4 ・5H2O;10g/リットル、E
DTA・2Na;30g/リットル、ホルマリン;0.
3g/リットル、ポリエチレングリコール(PEG#1
000:ナカライテスク社製);5ミリリットル/リッ
トルであり、NaOHによりpH調整をしてpH12.
4で温度60℃の条件で無電解銅メッキを行った。
(Examples 1 to 8) By immersing in phosphoric acid heated to 300 ° C., as shown in FIG.
96% alumina white ceramic substrate with roughened surface 1
(100 mm x 100 mm x 0.635 mm: manufactured by Matsushita Electric Works, Ltd.), and a commercially available conductor paste (Cobalt A-11).
00 or nickel A-3207: manufactured by Engelhard Indowtry Co., Ltd.) was printed by a screen printing method to a desired film thickness and baked for 10 minutes in a nitrogen atmosphere to form a metal layer 6. In Examples 1 to 4, cobalt (A-1100) was used, and in Examples 5 to 8, nickel (A-3207) was used. The film thickness of the metal layer 6 and the firing temperature are shown in Table 1.
After that, the nucleation step (O
PC process AC: manufactured by Okuno Seiyaku Kogyo Co., Ltd., and then electroless copper plating is applied to the entire surface to form 1 μm of the copper layer 2c of the underlayer 2.
A copper film of about m was formed. However, the electroless copper plating bath composition is CuSO 4 .5H 2 O; 10 g / liter, E
DTA · 2Na; 30 g / liter, formalin;
3 g / liter, polyethylene glycol (PEG # 1
000: manufactured by Nacalai Tesque, Inc.); 5 ml / liter, pH adjusted to 12 with NaOH.
No. 4 electroless copper plating was performed at a temperature of 60 ° C.

【0019】次いで、ドライフィルム(リストン462
0:デュポンジャパンリミテッド社製)をラミネート
し、非導体回路部が透光するマスクを用いて、レジスト
パタ−ンの形成を行い、導体回路部を市販の電気メッキ
浴(パラデックスストライク:EEJA社製)、及び二
次電気メッキ浴(パラデックス110:EEJA社製)
により中間層3であるパラジウム層3pを形成し、その
後、市販の電気金メッキ浴(オ−ロボンドTN:EEJ
A社製)、及び二次電気メッキ浴(テンプレックス40
1:EEJA社製)により電気メッキを行うことにより
表面層4の金層4aを形成した。その後、3%水酸化ナ
トリウムの水溶液に浸漬することにより、レジスト剥離
した後、銅メッキ部分を過硫酸ナトリウム、硫酸(12
5g、40ミリリットル/リットル)の水溶液でエッチ
ングを行い、非導体回路部の銅を除去し、水洗、乾燥を
行い、セラミックプリント配線板5を得た。このセラミ
ックプリント配線板5に半田7付けをして、この半田7
を引っ張ることにより、各層の密着強度として、2mm
×2mmのパターンでの、エージング前後のL字型のピ
ール強度を測定し、これらの値を表1に示した。エージ
ングは、150℃、250時間の条件で行った。ピール
強度が、1kgf/4mm2 以上を合格とした。
Next, a dry film (Liston 462)
0: DuPont Japan Limited) is laminated, a resist pattern is formed using a mask through which the non-conductor circuit part transmits light, and the conductor circuit part is commercially available electroplating bath (Paradex Strike: EEJA company). ), And a secondary electroplating bath (Paradex 110: manufactured by EEJA)
To form a palladium layer 3p, which is an intermediate layer 3, and then a commercially available electro-gold plating bath (Orobond TN: EEJ).
Company A) and secondary electroplating bath (Templex 40)
The gold layer 4a of the surface layer 4 was formed by electroplating (1: manufactured by EEJA). After that, the resist is stripped by immersing it in an aqueous solution of 3% sodium hydroxide, and then the copper-plated portion is treated with sodium persulfate and sulfuric acid (12
Etching was performed with an aqueous solution of 5 g, 40 ml / liter) to remove copper in the non-conductor circuit portion, followed by washing with water and drying to obtain a ceramic printed wiring board 5. Solder 7 to this ceramic printed wiring board 5
The adhesive strength of each layer by pulling 2 mm
The L-shaped peel strength before and after aging in a pattern of × 2 mm was measured, and these values are shown in Table 1. Aging was performed under the conditions of 150 ° C. and 250 hours. A peel strength of 1 kgf / 4 mm 2 or more was regarded as acceptable.

【0020】[0020]

【表1】 [Table 1]

【0021】(比較例1〜比較例5)実施例1と同様に
して、表1に示した金属層6の膜厚と焼成温度でセラミ
ックプリント配線板5を得た。ただし、比較例1につい
ては、金属層6を形成しない従来の方式で行い、比較例
2及び比較例3では、コバルト(A−1100)を使用
し、比較例4及び比較例5では、ニッケル(A−320
7)を使用し、実施例1と同様にして、エージング前後
のL字型のピール強度の値を表1に示した。
Comparative Examples 1 to 5 In the same manner as in Example 1, a ceramic printed wiring board 5 was obtained with the film thickness of the metal layer 6 and the firing temperature shown in Table 1. However, Comparative Example 1 was performed by a conventional method in which the metal layer 6 was not formed, Comparative Example 2 and Comparative Example 3 used cobalt (A-1100), and Comparative Example 4 and Comparative Example 5 used nickel ( A-320
The values of L-shaped peel strength before and after aging are shown in Table 1 in the same manner as in Example 1 using 7).

【0022】表1の結果、実施例は比較例に比べて導体
回路部の密着力が大きいことが確認できた。
From the results shown in Table 1, it was confirmed that the examples had a larger adhesion to the conductor circuit portion than the comparative examples.

【0023】[0023]

【発明の効果】本発明の請求項1及び請求項2に係るセ
ラミックプリント配線板は、前記のように構成されてい
るので、本発明の請求項1及び請求項2に係るセラミッ
クプリント配線板によると、半田のスズ成分の拡散によ
る導体回路部の密着力の低下を防ぐことができる。
Since the ceramic printed wiring board according to the first and second aspects of the present invention is configured as described above, the ceramic printed wiring board according to the first and second aspects of the present invention is used. With this, it is possible to prevent the adhesion force of the conductor circuit portion from being lowered due to the diffusion of the tin component of the solder.

【0024】本発明の請求項3に係るセラミックプリン
ト配線板の製造方法は、前記のように構成されているの
で、本発明の請求項3に係るセラミックプリント配線板
の製造方法によると、半田のスズ成分の拡散による導体
回路部の密着力の低下を防いだセラミックプリント配線
板が得られる。
Since the method for manufacturing a ceramic printed wiring board according to claim 3 of the present invention is configured as described above, according to the method for manufacturing a ceramic printed wiring board according to claim 3 of the present invention, solder It is possible to obtain a ceramic printed wiring board in which a decrease in the adhesion of the conductor circuit portion due to the diffusion of tin components is prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係るセラミックプリント配線
板の製造方法の説明断面図である。
FIG. 1 is an explanatory cross-sectional view of a method for manufacturing a ceramic printed wiring board according to an example of the present invention.

【図2】従来例に係るセラミックプリント配線板の製造
方法の説明断面図である。
FIG. 2 is an explanatory cross-sectional view of a method for manufacturing a ceramic printed wiring board according to a conventional example.

【符号の説明】[Explanation of symbols]

1 セラミック基板 2 下地層 2c 銅層 3 中間層 3p パラジウム層 4 表面層 4a 金層 5 セラミックプリント配線板 6 金属層 7 半田 1 Ceramic Substrate 2 Underlayer 2c Copper Layer 3 Intermediate Layer 3p Palladium Layer 4 Surface Layer 4a Gold Layer 5 Ceramic Printed Wiring Board 6 Metal Layer 7 Solder

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金谷 大介 大阪府門真市大字門真1048番地松下電工株 式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Daisuke Kanaya 1048, Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 セラミック基板(1)上に下地層(2)
が銅層(2c)、中間層(3)がパラジウム層(3
p)、表面層(4)が金層(4a)によって導体回路部
が構成されるセラミックプリント配線板(5)におい
て、コバルト又はニッケルを含む金属層(6)が、部品
を半田(7)により半田付けをする部分の、セラミック
基板(1)と銅層(2c)との間に形成されることを特
徴とするセラミックプリント配線板。
1. An underlayer (2) on a ceramic substrate (1).
Is the copper layer (2c), the intermediate layer (3) is the palladium layer (3
p), in the ceramic printed wiring board (5) in which the surface layer (4) is composed of the conductor layer by the gold layer (4a), the metal layer (6) containing cobalt or nickel causes the component to be soldered (7). A ceramic printed wiring board, which is formed between a ceramic substrate (1) and a copper layer (2c) in a portion to be soldered.
【請求項2】 前記金属層(6)の膜厚が、0.3〜
1.5μmであることを特徴とする請求項1記載のセラ
ミックプリント配線板。
2. The metal layer (6) has a thickness of 0.3 to
The ceramic printed wiring board according to claim 1, wherein the thickness is 1.5 μm.
【請求項3】 前記金属層(6)がコバルト又はニッケ
ルを含有するペーストをセラミック基板(1)に塗布
し、窒素雰囲気で600〜950℃で焼成することによ
り形成されることを特徴とする請求項1又は請求項2記
載のセラミックプリント配線板の製造方法。
3. The metal layer (6) is formed by applying a paste containing cobalt or nickel to the ceramic substrate (1) and firing the paste at 600 to 950 ° C. in a nitrogen atmosphere. A method for manufacturing a ceramic printed wiring board according to claim 1 or 2.
JP23581394A 1994-09-30 1994-09-30 Ceramic printed wiring board and its manufacture Withdrawn JPH08102580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23581394A JPH08102580A (en) 1994-09-30 1994-09-30 Ceramic printed wiring board and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23581394A JPH08102580A (en) 1994-09-30 1994-09-30 Ceramic printed wiring board and its manufacture

Publications (1)

Publication Number Publication Date
JPH08102580A true JPH08102580A (en) 1996-04-16

Family

ID=16991642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23581394A Withdrawn JPH08102580A (en) 1994-09-30 1994-09-30 Ceramic printed wiring board and its manufacture

Country Status (1)

Country Link
JP (1) JPH08102580A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103249256A (en) * 2012-02-14 2013-08-14 景硕科技股份有限公司 Surface treatment structure for circuit patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103249256A (en) * 2012-02-14 2013-08-14 景硕科技股份有限公司 Surface treatment structure for circuit patterns

Similar Documents

Publication Publication Date Title
JPH0525199B2 (en)
JP2007201346A (en) Ceramics circuit board and its manufacturing method
JPH0463838B2 (en)
JPH0679989B2 (en) Method for forming copper electrode on aluminum nitride
JPH08102580A (en) Ceramic printed wiring board and its manufacture
JPH01257356A (en) Lead frame for semiconductor
JPH08306816A (en) Electrode pad
JPH08102579A (en) Ceramic printed wiring board and its manufacture
JP3349166B2 (en) Circuit board
JPH08102578A (en) Ceramic printed wiring board and its manufacture
EP0219122B1 (en) Metallized ceramic substrate and method of manufacturing the same
KR20010076196A (en) Semiconductor device and method of producing the same, lead frame and method of producing the same
JP3385752B2 (en) Ceramic printed wiring board and method of manufacturing the same
JP3066201B2 (en) Circuit board and method of manufacturing the same
JPH05191038A (en) Ceramic board with metallic layer and manufacturing method thereof
JP2000154081A (en) Ceramic parts and their production
JPH1065294A (en) Ceramic wiring board and manufacture thereof
JP2002016176A (en) Wiring board and connection structure therefor
JP3801334B2 (en) Semiconductor device mounting substrate and manufacturing method thereof
JP3089961B2 (en) Copper metallization of ceramic substrates
JPH06244307A (en) Manufacture of low temperature firing multilayered ceramic circuit board
JP3284868B2 (en) Copper metallization of ceramic substrates
JPH0891969A (en) Nickel metalizing method for ceramic base material
JPH0555750A (en) Multilayer printed circuit board and manufacture of the same
JPS60198761A (en) Soldering method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115