JPH0799940B2 - Inverter control method - Google Patents
Inverter control methodInfo
- Publication number
- JPH0799940B2 JPH0799940B2 JP63173353A JP17335388A JPH0799940B2 JP H0799940 B2 JPH0799940 B2 JP H0799940B2 JP 63173353 A JP63173353 A JP 63173353A JP 17335388 A JP17335388 A JP 17335388A JP H0799940 B2 JPH0799940 B2 JP H0799940B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- type inverter
- proportional
- integral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高調波電流抑制装置や無効電力補償装置に
用いる電圧型インバータにおいて、直流エネルギ蓄積用
の直流コンデンサの電圧を一定に制御するためのインバ
ータ制御方法に関するものである。The present invention relates to a voltage type inverter used in a harmonic current suppressing device or a reactive power compensating device for controlling the voltage of a DC capacitor for storing DC energy to be constant. The present invention relates to the inverter control method.
例えば従来の高調波電流抑制装置は、第４図に示すよう
に、系統電圧VSの電力系統１にインピーダンスjXSを有
する連系リアクトル２および連系スイッチ３を直列に介
して電圧型インバータ４の交流側端子4aを接続するとと
もに、電圧型インバータ４の直流側端子4bに直流コンデ
ンサ５を接続し、この直流コンデンサ５を整流器７およ
びスイッチ８を介して電力系統１に接続している。For example, as shown in FIG. 4, a conventional harmonic current suppressing device includes a voltage type inverter 4 via a grid-connected reactor 2 and a grid-connected switch 3 that have an impedance jX S in a power system 1 having a grid voltage V S in series. Is connected to the AC side terminal 4a, the DC side terminal 4b of the voltage type inverter 4 is connected to the DC capacitor 5, and the DC capacitor 5 is connected to the power system 1 via the rectifier 7 and the switch 8.
この高調波電流抑制装置は、予めスイッチ８をオンにし
て直流コンデンサ５を初期充電して電圧EDを設定値EDR
の90％程度にしておき、スイッチ８をオフにした後、連
系スイッチ３をオンにすることにより、電圧型インバー
タ４と電力系統１とを連系させる。In this harmonic current suppressing device, the switch 8 is turned on in advance to initially charge the DC capacitor 5 and set the voltage E D to the set value E DR.
After turning off the switch 8 and then turning on the interconnection switch 3, the voltage type inverter 4 and the power system 1 are interconnected.
そして、この連系した状態で制御回路（図示せず）が例
えば負荷６に流れる電流の高調波成分に基づいて電圧型
インバータ４のスイッチ素子をオンオフ制御することに
より、負荷６から電力系統１へ流入する高調波電流をキ
ャンセルする補償電流を電力系統１に注入して高調波電
流の電力系統１への流出を防止する。Then, in this connected state, a control circuit (not shown) controls the switching element of the voltage-type inverter 4 to be turned on / off based on, for example, a harmonic component of the current flowing through the load 6, so that the load 6 transfers to the power system 1. A compensating current for canceling the inflowing harmonic current is injected into the power system 1 to prevent the harmonic current from flowing out to the power system 1.
このような高調波電流抑制装置の場合、系統電力VSと電
圧型インバータ４の出力電圧V1（系統電圧VSと同じ周波
数の成分）との位相差がφ〔rad〕とすると、電力系統
１から電圧型インバータ４へ流入する有効電力Ｐは、 Ｐ＝（VS 2／XS）・φ で与えられ、この有効電力Ｐによって直流コンデンサ５
の電圧EDが変動（例えば上昇）し、この変動が高調波抑
制動作に悪影響を与えるので、制御回路で、直流コンデ
ンサ５の電圧EDに基づいて電圧型インバータ４のスイッ
チ素子をオンオフ制御することにより、直流コンデンサ
５の電圧EDを一定の設定値EDRに制御する必要がある。In the case of such a harmonic current suppressing device, if the phase difference between the system power V S and the output voltage V 1 of the voltage-type inverter 4 (component of the same frequency as the system voltage V S ) is φ [rad], the power system The active power P flowing into the voltage type inverter 4 from 1 is given by P = (V S 2 / X S ) φ
Voltage E D fluctuates (for example, rises), and this fluctuation adversely affects the harmonic suppression operation. Therefore, the control circuit controls the switching element of the voltage-type inverter 4 to be turned on / off based on the voltage E D of the DC capacitor 5. Therefore, it is necessary to control the voltage E D of the DC capacitor 5 to a constant set value E DR .
このため、上記の制御回路は、具体的には第５図のよう
な構成になっている。すなわち、この制御回路は、前記
した一定の設定値EDRに対応する設定値eDRと直流コンデ
ンサ５の電圧EDを検出する電圧検出回路（図示せず）か
ら出力されるコンデンサ電圧検出電圧eDとの偏差eXを減
算回路11で求め、減算回路11から出力される偏差eXを比
例積分微分要素（PID要素）12に通し、比例積分微分要
素12の出力VXと高調波検出回路（図示せず）の出力VHと
を加算回路13で加算し、加算回路13の出力VAをパルス幅
変調回路14で方形波電圧VQに変換し、この方形波電圧VQ
でもって電圧型インバータ４のスイッチ素子をオンオフ
制御することにより、上記したように直流コンデンサ５
の電圧EDを一定の設定値EDRに制御し、かつ負荷６から
電力系統１へ流入する高調波電流をキャンセルする補償
電流を電力系統１に注入して高調波電流の電力系統１へ
の流出を防止するようになっている。For this reason, the above control circuit is specifically configured as shown in FIG. That is, the control circuit is configured to detect the set value e DR corresponding to the above-mentioned constant set value E DR and the voltage detection circuit (not shown) for detecting the voltage E D of the DC capacitor 5 from the capacitor voltage detection voltage e The deviation e X from D is obtained by the subtraction circuit 11, the deviation e X output from the subtraction circuit 11 is passed through the proportional-integral-derivative element (PID element) 12, and the output V X of the proportional-integral-derivative element 12 and the harmonic detection circuit. adds the output V H (not shown) by the addition circuit 13 converts the output V a of the adder circuit 13 by a pulse width modulation circuit 14 into a square-wave voltage V Q, the square-wave voltage V Q
Therefore, by controlling the switching element of the voltage type inverter 4 to be turned on and off, the DC capacitor 5
Of the harmonic current to the power system 1 by injecting into the power system 1 a compensating current for controlling the voltage E D of the power supply to a constant set value E DR and canceling the harmonic current flowing from the load 6 to the power system 1. It is designed to prevent outflow.
この従来例では、電圧型インバータ４を電力系統１と連
系させるときに、直流コンデンサ５の電圧EDの制御に関
してステップ応答を行わせているので、時刻t0で連系さ
せると、連系直後にステップ応答によって電圧EDが第６
図において実線で示すように初期値ED1から設定値EDRに
向かって上昇するが、この際にステップ応答による電圧
EDRの上昇分（破線で示す）に、連系直後における系統
電圧VSと電圧型インバータ４の出力電圧V1との位相差に
基づいて電力系統１から電圧型インバータ４へ流入する
有効電力Ｐによる電圧EDの上昇分が加算されることにな
り、電圧EDが実線で示すように定常値EDRを超えて大き
く上昇することになる。この結果、電圧型インバータ４
の保護のために直流側端子4bに設けたブレーカ等が過電
圧トリップして補償動作が行われなくなるという問題が
あった。In this conventional example, when the voltage-type inverter 4 is connected to the power system 1, a step response is performed with respect to the control of the voltage E D of the DC capacitor 5. Therefore, when the voltage-type inverter 4 is connected at time t 0 , the system is connected. Immediately after the step response, the voltage E D
As shown by the solid line in the figure, it rises from the initial value E D1 toward the set value E DR , but at this time, the voltage due to the step response is increased.
Based on the phase difference between the system voltage V S and the output voltage V 1 of the voltage-type inverter 4 immediately after the interconnection, the active power flowing from the power system 1 to the voltage-type inverter 4 due to the increase in E DR (shown by the broken line). The increase in the voltage E D due to P is added, and the voltage E D greatly exceeds the steady value E DR as shown by the solid line. As a result, the voltage-type inverter 4
There is a problem that a breaker or the like provided on the DC side terminal 4b for protection of the above condition trips overvoltage and the compensation operation is not performed.
以上のような過電圧トリップの問題を解消するには、直
流コンデンサ５の容量を大きくることにより、系統電圧
VSと電圧型インバータ４の出力電圧V1との位相差φに伴
う有効電力Ｐの流入・流出による電圧EDの変動を小さく
抑えて、過電圧トリップを防止する方法も考えられる。
ところが、この方法では、直流コンデンサ５の個数が増
加したり、形状が大きくなることから、設置スペースが
増加するという問題があり、直流コンデンサ５の容量を
大きくすることは好ましくない。To solve the problem of overvoltage trip as described above, increase the capacity of the DC capacitor 5
A method of preventing an overvoltage trip by suppressing the fluctuation of the voltage E D due to the inflow / outflow of the active power P due to the phase difference φ between the V S and the output voltage V 1 of the voltage-type inverter 4 can be considered.
However, this method has a problem that the installation space increases because the number of DC capacitors 5 increases and the size thereof increases, and it is not preferable to increase the capacity of the DC capacitors 5.
したがって、この発明の目的は、直流コンデンサの容量
を大きくすることなく、電圧型インバータの電力系統へ
の連系時における直流コンデンサの電圧の異常上昇を防
止することができるインバータ制御方法を提供すること
である。Therefore, an object of the present invention is to provide an inverter control method capable of preventing an abnormal rise in the voltage of a DC capacitor when the voltage type inverter is connected to the power system without increasing the capacity of the DC capacitor. Is.
この発明のインバータ制御方法は、連系直後において、
直流コンデンサの電圧に対応したコンデンサ電圧検出電
圧を一次遅れ要素に通して得た第１の信号電圧とコンデ
ンサ電圧検出電圧との偏差を比例積分微分要素に通し、
この比例積分微分要素から出力される第２の信号電圧に
従って電圧型インバータをスイッチングし、 所定時間経過して系統電圧と電圧型インバータの出力電
圧との位相差がなくなった後において、設定値または設
定値を一次遅れ要素に通して得た第３の信号電圧とコン
デンサ電圧検出電圧との偏差を比例積分微分要素に通
し、比例積分微分要素から出力される第４の信号電圧に
従って電圧型インバータをスイッチングすることを特徴
とする。The inverter control method of the present invention is
The difference between the first signal voltage obtained by passing the capacitor voltage detection voltage corresponding to the voltage of the DC capacitor through the first-order lag element and the capacitor voltage detection voltage is passed through the proportional-integral-derivative element,
The voltage-type inverter is switched according to the second signal voltage output from the proportional-plus-integral-derivative element, and after a lapse of a predetermined time, the phase difference between the system voltage and the output voltage of the voltage-type inverter disappears. The deviation between the third signal voltage obtained by passing the value through the first-order lag element and the capacitor voltage detection voltage is passed through the proportional-integral-derivative element, and the voltage-type inverter is switched according to the fourth signal voltage output from the proportional-integral-derivative element. It is characterized by doing.
この発明の構成によれば、連系直後において、直流コン
デンサの電圧に対応したコンデンサ電圧検出電圧を一次
遅れ要素に通して得た第１の信号電圧とコンデンサ電圧
検出電圧との偏差を比例積分微分要素に通し、この比例
積分微分要素から出力される第２の信号電圧に従って電
圧型インバータをスイッチングするので、連系直後は、
第１の信号電圧とコンデンサ電圧検出電圧との偏差が負
となって直流コンデンサの電圧を下げる方向に作用す
る。このため、系統電圧に対して電圧型インバータの出
力電圧の位相が遅れ電力系統から電圧型インバータへ有
効電力が流入して直流コンデンサの電圧が異常上昇しよ
うとしても、それが抑えられることになる。しかも、こ
のときは、まだステップ応答が始まっていないので、ス
テップ応答による直流コンデンサの電圧の上昇はなく、
連系直後の直流コンデンサの電圧の異常上昇は十分に抑
えられることになる。According to the configuration of the present invention, immediately after the interconnection, the deviation between the first signal voltage obtained by passing the capacitor voltage detection voltage corresponding to the voltage of the DC capacitor through the first-order lag element and the capacitor voltage detection voltage is proportional-integral-derivative. Since the voltage type inverter is switched through the element according to the second signal voltage output from the proportional-plus-integral-derivative element, immediately after the interconnection,
The deviation between the first signal voltage and the capacitor voltage detection voltage becomes negative, which acts to lower the voltage of the DC capacitor. Therefore, even if the phase of the output voltage of the voltage type inverter is delayed with respect to the system voltage and active power flows into the voltage type inverter from the power system and the voltage of the DC capacitor is about to rise abnormally, it will be suppressed. Moreover, at this time, since the step response has not yet started, there is no rise in the voltage of the DC capacitor due to the step response,
An abnormal rise in the voltage of the DC capacitor immediately after the interconnection will be sufficiently suppressed.
そして、所定時間経過して系統電圧と電圧型インバータ
の出力電圧との位相差がなくなった後において、設定値
または設定値を一次遅れ要素に通して得た第３の信号電
圧とコンデンサ電圧検出電圧との偏差を比例積分微分要
素に通し、比例積分微分要素から出力される第４の信号
電圧に従って電圧型インバータをスイッチングするの
で、連系直後に発生する電圧型インバータの出力電圧と
系統電圧との過渡的な位相差が解消されて位相差に基づ
く直流コンデンサの電圧の上昇がなくなった状態で、直
流コンデンサの電圧が設定値に近づくことになる。した
がって、このときにも直流コンデンサの電圧の異常上昇
が抑えられることになる。Then, after the predetermined time has passed and the phase difference between the system voltage and the output voltage of the voltage-type inverter disappears, the third signal voltage obtained by passing the set value or the set value through the first-order lag element and the capacitor voltage detection voltage The deviation between and is passed through the proportional-integral-derivative element, and the voltage-type inverter is switched according to the fourth signal voltage output from the proportional-integral-derivative element. Therefore, the output voltage of the voltage-type inverter generated immediately after the interconnection and the system voltage The voltage of the DC capacitor approaches the set value in the state where the transient phase difference is eliminated and the voltage of the DC capacitor based on the phase difference does not rise. Therefore, also at this time, the abnormal increase in the voltage of the DC capacitor can be suppressed.
この発明の第１の実施例を第１図，第２図および第４図
に基づいて説明する。このインバータ制御方法は、第４
図に示したように、電力系統１に対し連系リアクトル２
を介して交流側端子4aを接続するとともに、初期充電さ
れた直流コンデンサ５に直流側端子4bを接続した電圧型
インバータ４を制御する制御方法である。すなわち、こ
のインバータ制御方法は、第１図に示すように、連系直
後においては、切替スイッチ21をｂ側に切り替えること
により、直流コンデンサ５の電圧EDに対応したコンデン
サ電圧検出電圧eDを一次遅れ要素22に通して得た第１の
信号電圧eY1とコンデンサ電圧検出電圧eDとの偏差eZ1を
減算器24で求め、この偏差eZ1を比例積分微分要素23に
通し、この比例積分微分要素23から出力される第２の信
号電圧eU1に従って電圧型インバータ４をスイッチング
し、 所定時間経過して系統電圧VSと電圧型インバータ４の出
力電圧V1との位相差φがなくなった後において、切替ス
イッチ21をａ側に切り替えることにより、設定値eDRを
一次遅れ要素22に通して得た第３の信号電圧eY2とコン
デンサ電圧検出電圧eDとの偏差eZ2を比例積分微分要素2
3に通し、比例積分微分要素23から出力される第４の信
号電圧eU2に従って電圧型インバータ４をスイッチング
する。A first embodiment of the present invention will be described with reference to FIGS. 1, 2 and 4. This inverter control method is the fourth
As shown in the figure, the interconnection reactor 2 is connected to the power system 1.
This is a control method for controlling the voltage type inverter 4 in which the AC side terminal 4a is connected via the DC voltage side terminal 4b and the DC side terminal 4b is connected to the initially charged DC capacitor 5. That is, in this inverter control method, as shown in FIG. 1, immediately after the interconnection, the changeover switch 21 is switched to the b side so that the capacitor voltage detection voltage e D corresponding to the voltage E D of the DC capacitor 5 is changed. the deviation e Z1 of the first signal voltage e Y1 and capacitor voltage detection voltage e D obtained through a first-order lag element 22 determined by the subtracter 24, through the deviation e Z1 proportional integral differential element 23, the proportional The voltage-type inverter 4 is switched according to the second signal voltage e U1 output from the integral-differential element 23, and after a lapse of a predetermined time, the phase difference φ between the system voltage V S and the output voltage V 1 of the voltage-type inverter 4 disappears. After that, by switching the changeover switch 21 to the side a, the deviation e Z2 between the third signal voltage e Y2 obtained by passing the set value e DR through the primary delay element 22 and the capacitor voltage detection voltage e D is proportional. Integral derivative element 2
The voltage-type inverter 4 is switched in accordance with the fourth signal voltage e U2 output from the proportional-plus-integral-derivative element 23.
このインバータ制御方法においては、連系直後におい
て、直流コンデンサ５の電圧EDに対応したコンデンサ電
圧検出電圧eDを一次遅れ要素22に通して得た第１の信号
電圧eY1とコンデンサ電圧検出電圧eDとの偏差eZ1を減算
器24で求め、この減算器24から出力される偏差eZ1を比
例積分微分要素23に通し、この比例積分微分要素23から
出力される第２の信号電圧eU1に従って電圧型インバー
タ４をスイッチングするので、連系直後は、第１の信号
電圧eY1とコンデンサ電圧検出電圧eDとの偏差eZ1が負と
なって直流コンデンサ５の電圧EDを下げる方向に作用す
る。このため、系統電圧VSに対して電圧型インバータ４
の出力電圧V1の位相が遅れ電力系統１から電圧型インバ
ータ４へ有効電力Ｐが流入して直流コンデンサ５の電圧
EDが異常上昇しようとしても、それが抑えられることに
なる。しかも、このときは、まだステップ応答が始まっ
ていないので、ステップ応答による直流コンデンサ５の
電圧EDの上昇はなく、連系直後の直流コンデンサ５の電
圧EDの異常上昇は十分に抑えられることになる。In this inverter control method, immediately after the interconnection, the first signal voltage e Y1 obtained by passing the capacitor voltage detection voltage e D corresponding to the voltage E D of the DC capacitor 5 through the first-order delay element 22 and the capacitor voltage detection voltage The deviation e Z1 from e D is obtained by the subtracter 24, the deviation e Z1 output from the subtractor 24 is passed through the proportional-plus-integral-derivative element 23, and the second signal voltage e output from the proportional-integral-derivative element 23 Since the voltage type inverter 4 is switched according to U1 , immediately after the interconnection, the deviation e Z1 between the first signal voltage e Y1 and the capacitor voltage detection voltage e D becomes negative and the voltage E D of the DC capacitor 5 is lowered. Act on. Therefore, the voltage-type inverter 4 against the system voltage V S
Output voltage V 1 is delayed in phase, and active power P flows into the voltage type inverter 4 from the power system 1 to cause the voltage of the DC capacitor 5 to rise.
E D who attempts abnormally increases, so that it is suppressed. Moreover, at this time, since the step response has not started yet, the voltage E D of the DC capacitor 5 does not rise due to the step response, and the abnormal rise of the voltage E D of the DC capacitor 5 immediately after the interconnection is sufficiently suppressed. become.
そして、所定時間経過して系統電圧VSと電圧型インバー
タ４の出力電圧V1との位相差φがなくなった後におい
て、設定値eDRを一次遅れ要素22に通して得た第３の信
号電圧eY2とコンデンサ電圧検出電圧eDとの偏差eZ2を減
算器24で求め、この減算器24で求めた偏差eZ2を比例積
分微分要素23に通し、比例積分微分要素23から出力され
る信号電圧eU2に従って電圧型インバータ４をスイッチ
ングするので、連系直後に発生する電圧型インバータ４
の出力電圧V1と系統電圧VSとの過渡的な位相差φが解消
されて位相差φに基づく直流コンデンサ５の電圧EDの上
昇がなくなった状態で、直流コンデンサ５の電圧EDが設
定値EDRに近づくことになる。したがって、このときに
も直流コンデンサ５の電圧EDの異常上昇が抑えられるこ
とになる。この場合において、設定値eDRも一次遅れ要
素22に通して減算器24に供給するようにしているので、
切替スイッチ22をｂ側からａ側に切り替えた時にコンデ
ンサ電圧検出電圧eDと設定値eDRとの間に差があって一
次遅れ要素22への入力がステプ状に変化しても、一次遅
れ要素22の出力側の電圧は緩やかに変化するため、切替
スイッチ22の切替時におけるステップ応答に伴う電圧ED
のオーバーシュートをも抑えることができる。Then, after the lapse of the phase difference φ between the system voltage V S and the output voltage V 1 of the voltage-type inverter 4 after a lapse of a predetermined time, the third signal obtained by passing the set value e DR through the first-order lag element 22. a deviation e Z2 between the voltage e Y2 and capacitor voltage detection voltage e D by the subtracter 24, through the deviation e Z2 calculated in the subtracter 24 to the proportional-integral-derivative element 23, is outputted from the proportional-integral-derivative component 23 Since the voltage type inverter 4 is switched according to the signal voltage e U2 , the voltage type inverter 4 generated immediately after the interconnection is connected.
In a state in which increase in lost of the output voltage V 1 and the system voltage V S transient phase difference phi is eliminated and the voltage E D of the DC capacitor 5 based on the phase difference phi, the voltage E D of the DC capacitor 5 It approaches the set value E DR . Therefore, also at this time, the abnormal increase in the voltage E D of the DC capacitor 5 can be suppressed. In this case, since the set value e DR is also supplied to the subtractor 24 through the first-order lag element 22,
Even if the input to the primary delay element 22 changes stepwise due to a difference between the capacitor voltage detection voltage e D and the set value e DR when the changeover switch 22 is switched from the b side to the a side, the primary delay Since the voltage on the output side of element 22 changes gently, the voltage E D
The overshoot of can be suppressed.
なお、比例積分微分要素23から出力される信号電圧
eU1，eU2は加算器25において、高調波検出電圧VHと加算
され、加算器25の出力がパルス幅変調回路27で方形波電
圧VPに変換され、この方形波電圧VPでもって従来例と同
様に電圧型インバータ４のスイッチ素子のオンオフが制
御されることになる。The signal voltage output from the proportional-integral-derivative element 23
e U1 and e U2 are added to the harmonic detection voltage V H in the adder 25, the output of the adder 25 is converted into a square wave voltage V P by the pulse width modulation circuit 27, and this square wave voltage V P On / off of the switch element of the voltage type inverter 4 is controlled as in the conventional example.
第２図は、実施例における電圧eD，eY1，eY2の時間変化
を示すタイムチャートである。第２図では、時刻t1で連
系し、時刻t2で切替スイッチ22をｂ側からａ側に切り替
えている。なお、一点鎖線は従来例の場合の電圧eDの変
化を示している。FIG. 2 is a time chart showing changes over time in the voltages e D , e Y1 , and e Y2 in the example. In FIG. 2, the connection is established at time t 1 , and the changeover switch 22 is changed over from the side b to the side a at time t 2 . The alternate long and short dash line shows the change in the voltage e D in the case of the conventional example.
この発明の第２の実施例を第３図に基づいて説明する。
この電圧型インバータの制御方法は、設定値eDRを一次
遅れ要素22に通した信号電圧eY2を減算器24に入力する
のに代えて、設定値eDRを直流減算器24に入力するよう
にしたものである。A second embodiment of the present invention will be described with reference to FIG.
The control method of this voltage type inverter is such that the set value e DR is input to the DC subtractor 24, instead of inputting the signal voltage e Y2 that passes the set value e DR to the subtractor 24. It is the one.
この実施例によれば、切替スイッチ22の切替時における
ステップ応答に伴う電圧EDのオーバーシュートを抑える
ことができるという第１の実施例の効果は望めないが、
その他の効果は第１の実施例と同様である。According to this embodiment, the effect of the first embodiment that the overshoot of the voltage E D due to the step response at the time of switching the changeover switch 22 can be suppressed is not expected, but
Other effects are similar to those of the first embodiment.
この発明のインバータ制御方法によれば、連系直後にお
いて、直流コンデンサの電圧に対応したコンデンサ電圧
検出電圧を一次遅れ要素に通して得た第１の信号電圧と
コンデンサ電圧検出電圧との偏差を比例積分微分要素に
通し、この比例積分微分要素から出力される第２の信号
電圧に従って電圧型インバータをスイッチングし、 所定時間経過して系統電圧と電圧型インバータの出力電
圧との位相差がなくなった後において、設定値または設
定値を一次遅れ要素に通して得た第３の信号電圧とコン
デンサ電圧検出電圧との偏差を比例積分微分要素に通
し、比例積分微分要素から出力される第４の信号電圧に
従って電圧型インバータをスイッチングするので、直流
コンデンサの容量を大きくすることなく、電圧型インバ
ータの電力系統への連系時における直流コンデンサの電
圧の異常上昇を防止することができる。According to the inverter control method of the present invention, immediately after the interconnection, the deviation between the first signal voltage obtained by passing the capacitor voltage detection voltage corresponding to the voltage of the DC capacitor through the first-order lag element and the capacitor voltage detection voltage is proportional. After passing through the integral-differential element and switching the voltage-type inverter according to the second signal voltage output from the proportional-integral-differential element, after a lapse of a predetermined time, the phase difference between the system voltage and the output voltage of the voltage-type inverter disappears. In, the fourth signal voltage output from the proportional-integral-derivative element is passed through the proportional-integral-derivative element, and the deviation between the third signal voltage obtained by passing the set-value or the set-value through the first-order lag element and the capacitor voltage detection voltage is passed through the proportional-integral-derivative element. Since the voltage-type inverter is switched according to the above, the voltage-type inverter can be connected to the power system without increasing the capacity of the DC capacitor. It is possible to prevent the voltage of the DC capacitor from rising abnormally during operation.
第１図はこの発明の第１の実施例の構成を示すブロック
図、第２図は第１図の各部の電圧の変化を示すタイムチ
ャート、第３図はこの発明の第２の実施例の構成を示す
ブロック図、第４図は高調波電流抑制装置のブロック
図、第５図はその制御回路のブロック図、第６図は第５
図の各部の電圧の変化を示すタイムチャートである。 １……電力系統、２……連系リアクトル、５……直流コ
ンデンサ、４……電圧型インバータ、22……一次遅れ要
素、23……比例積分微分要素FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention, FIG. 2 is a time chart showing changes in the voltage of each part of FIG. 1, and FIG. 3 is a second embodiment of the present invention. FIG. 4 is a block diagram showing the configuration, FIG. 4 is a block diagram of a harmonic current suppressing device, FIG. 5 is a block diagram of its control circuit, and FIG.
6 is a time chart showing changes in voltage of each part in the figure. 1 ... Power system, 2 ... Interconnection reactor, 5 ... DC capacitor, 4 ... Voltage type inverter, 22 ... First-order lag element, 23 ... Proportional-integral-derivative element
Claims (1)
流側端子を接続するとともに、初期充電された直流コン
デンサに直流側端子を接続した電圧型インバータを制御
するインバータ制御方法であって、 連系直後において、前記直流コンデンサの電圧に対応し
たコンデンサ電圧検出電圧を一次遅れ要素に通して得た
第１の信号電圧と前記コンデンサ電圧検出電圧との偏差
を比例積分微分要素に通し、この比例積分微分要素から
出力される第２の信号電圧に従って前記電圧型インバー
タをスイッチングし、 所定時間経過後において、設定値または前記設定値を一
次遅れ要素に通して得た第３の信号電圧と前記コンデン
サ電圧検出電圧との偏差を前記比例積分微分要素に通
し、前記比例積分微分要素から出力される第４の信号電
圧に従って前記電圧型インバータをスイッチングするイ
ンバータ制御方法。1. An inverter control method for controlling a voltage-type inverter in which an AC side terminal is connected to a power system via an interconnection reactor and a DC capacitor is connected to an initially charged DC capacitor. Immediately after the system, the deviation between the first signal voltage obtained by passing the capacitor voltage detection voltage corresponding to the voltage of the DC capacitor through the first-order lag element and the capacitor voltage detection voltage is passed through the proportional-integral-derivative element. The voltage-type inverter is switched according to the second signal voltage output from the differentiating element, and after a lapse of a predetermined time, a set value or a third signal voltage obtained by passing the set value through a first-order lag element and the capacitor voltage. The deviation from the detected voltage is passed through the proportional-plus-integral-derivative element, and the deviation is detected according to a fourth signal voltage output from the proportional-integral-derivative element. Inverter control method for switching a pressure type inverter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173353A JPH0799940B2 (en) | 1988-07-11 | 1988-07-11 | Inverter control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173353A JPH0799940B2 (en) | 1988-07-11 | 1988-07-11 | Inverter control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0223066A JPH0223066A (en) | 1990-01-25 |
| JPH0799940B2 true JPH0799940B2 (en) | 1995-10-25 |
Family
ID=15958839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63173353A Expired - Lifetime JPH0799940B2 (en) | 1988-07-11 | 1988-07-11 | Inverter control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799940B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4942266B2 (en) * | 2001-09-26 | 2012-05-30 | 日機装株式会社 | Submerged motor pump |
| CN106549593A (en) * | 2016-12-06 | 2017-03-29 | 上海纳信实业有限公司 | A kind of double-closed-loop control method of single-phase inverter |
-
1988
- 1988-07-11 JP JP63173353A patent/JPH0799940B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0223066A (en) | 1990-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641042A (en) | Power supply system and a control method thereof | |
| EP0310048B1 (en) | Inverter apparatus for system interconnection | |
| JP4859932B2 (en) | Control device and control method for power conversion system having instantaneous voltage drop / power failure countermeasure function | |
| JPH1169631A (en) | Power generation system and control method for power generation system | |
| JPH0556682A (en) | Power converting system and control method therefor | |
| JP3302875B2 (en) | Reactive power compensator for grid connection protection | |
| JPH06175741A (en) | Static reactive power generating device | |
| JPH0799940B2 (en) | Inverter control method | |
| JP4777914B2 (en) | Three-phase voltage type AC / DC converter | |
| JPH1014251A (en) | Control circuit for uninterruptible power supply | |
| JPH0919065A (en) | Circuit for synchronization changeover of inverter | |
| JPH07264873A (en) | Power converter | |
| JPH11206021A (en) | Distributed power generation system | |
| JP3367737B2 (en) | Control device for grid-connected inverter | |
| JP3857167B2 (en) | Voltage fluctuation compensation device | |
| JP2000276243A (en) | Controller for semiconductor switch | |
| JP4877092B2 (en) | Distributed power system | |
| JPH11196531A (en) | Operating method of distributed power source | |
| JPS61106031A (en) | Method of starting power converter | |
| JPH0731301Y2 (en) | Controller for reactive power compensator | |
| JPH0833199A (en) | Capacitor protective device | |
| JPH11313449A (en) | Single conversion type ups | |
| JPH07236230A (en) | Controller for voltage fluctuation suppresser | |
| JP2792085B2 (en) | Control method of reactive power compensator | |
| JP4017933B2 (en) | AC excitation type generator motor |