JPH0799765B2 - 半導体素子収納用パツケ−ジの製造法 - Google Patents
半導体素子収納用パツケ−ジの製造法Info
- Publication number
- JPH0799765B2 JPH0799765B2 JP61134154A JP13415486A JPH0799765B2 JP H0799765 B2 JPH0799765 B2 JP H0799765B2 JP 61134154 A JP61134154 A JP 61134154A JP 13415486 A JP13415486 A JP 13415486A JP H0799765 B2 JPH0799765 B2 JP H0799765B2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- semiconductor element
- lead frame
- metal layer
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子を収納するための半導体素子収納用
パッケージの製造法に関するものである。
パッケージの製造法に関するものである。
従来、半導体素子、特に半導体集積回路素子を収納する
ための半導体素子収納用パッケージは、第３図に示すよ
うにアルミナセラミックス等の電気絶縁材料から成り、
その上面にモリブデン（Mo）、マンガン（Mn）、タング
ステン（Ｗ）等の高融点金属粉末から成る金属層12を有
する絶縁基体11と、半導体素子を外部回路に電気的に接
続するために前記金属層12にロウ付けされた外部リード
端子13と蓋体14とから構成されており、絶縁基体11と蓋
体14とから成る絶縁容器内部に半導体素子15が収納さ
れ、気密封止されて半導体装置となる。
ための半導体素子収納用パッケージは、第３図に示すよ
うにアルミナセラミックス等の電気絶縁材料から成り、
その上面にモリブデン（Mo）、マンガン（Mn）、タング
ステン（Ｗ）等の高融点金属粉末から成る金属層12を有
する絶縁基体11と、半導体素子を外部回路に電気的に接
続するために前記金属層12にロウ付けされた外部リード
端子13と蓋体14とから構成されており、絶縁基体11と蓋
体14とから成る絶縁容器内部に半導体素子15が収納さ
れ、気密封止されて半導体装置となる。
かかる従来の半導体素子収納用パッケージは通常、以下
に述べる方法によって製作される。
に述べる方法によって製作される。
即ち、第４図に示すように、まず、表面に金属ペースト
を印刷塗布した複数枚の未焼成セラミックシートを積層
し、これを還元雰囲気中で焼成して金属層12を有する絶
縁基体11を得るとともに複数の外部リード端子13を有す
るリードフレーム16を準備し、次にカーボンから成る治
具内に絶縁基体11及びリードフレーム16をセットし、各
金属層12に外部リード端子13がロウ材を介して載置され
るよう位置決めを行い、しかる後、これを約900℃の温
度に加熱し、ロウ材を溶融させて金属層12と外部リード
端子13とをロウ付けするとともに外部リード端子13をリ
ードフレーム16により切断分離することによって製作さ
れる。
を印刷塗布した複数枚の未焼成セラミックシートを積層
し、これを還元雰囲気中で焼成して金属層12を有する絶
縁基体11を得るとともに複数の外部リード端子13を有す
るリードフレーム16を準備し、次にカーボンから成る治
具内に絶縁基体11及びリードフレーム16をセットし、各
金属層12に外部リード端子13がロウ材を介して載置され
るよう位置決めを行い、しかる後、これを約900℃の温
度に加熱し、ロウ材を溶融させて金属層12と外部リード
端子13とをロウ付けするとともに外部リード端子13をリ
ードフレーム16により切断分離することによって製作さ
れる。
しかし乍ら、この従来の半導体素子収納用パッケージの
製造法によれば、カーボン治具内に絶縁基体11とリード
フレーム16をセットし、金属層12に外部リード端子13を
載置させる作業が目視によって行われており、金属層12
が同一形状で、かつ狭い間隔で複数個並列に並んでいる
半導体素子収納用パッケージにおいては金属層12と外部
リード端子13との間にミスマッチが生じやすく、金属層
12に所定の外部リード端子13をロウ付けできないという
欠点を有していた。
製造法によれば、カーボン治具内に絶縁基体11とリード
フレーム16をセットし、金属層12に外部リード端子13を
載置させる作業が目視によって行われており、金属層12
が同一形状で、かつ狭い間隔で複数個並列に並んでいる
半導体素子収納用パッケージにおいては金属層12と外部
リード端子13との間にミスマッチが生じやすく、金属層
12に所定の外部リード端子13をロウ付けできないという
欠点を有していた。
本発明は上記欠点に鑑み案出されたもので、その目的は
絶縁容器に設けた金属層に所定の外部リード端子を正
確、かつ確実に固着することができる半導体素子収納用
パッケージを提供することにある。
絶縁容器に設けた金属層に所定の外部リード端子を正
確、かつ確実に固着することができる半導体素子収納用
パッケージを提供することにある。
本発明の半導体素子収納パッケージの製造法は、内部に
半導体素子を収納するための空所を有し、かつ該半導体
素子の各電極が接続される複数個の金属層と標識用のマ
ークが形成された絶縁容器を準備し、 複数個の外部リード端子及びダミーリードを備えたリー
ドフレームを前記絶縁容器上に載置し、該リードフレー
ムに設けたダミーリードを絶縁容器の標識用マークに対
応させ、これにより各外部リード端子とそれに対応する
各金属層とを位置合わせし、 次いで、前記各外部リード端子を、それに対応する各金
属層上に固着し、その後、前記各外部リード端子をリー
ドフレームより切断し、該リードフレームを除去するこ
とを特徴とするものである。
半導体素子を収納するための空所を有し、かつ該半導体
素子の各電極が接続される複数個の金属層と標識用のマ
ークが形成された絶縁容器を準備し、 複数個の外部リード端子及びダミーリードを備えたリー
ドフレームを前記絶縁容器上に載置し、該リードフレー
ムに設けたダミーリードを絶縁容器の標識用マークに対
応させ、これにより各外部リード端子とそれに対応する
各金属層とを位置合わせし、 次いで、前記各外部リード端子を、それに対応する各金
属層上に固着し、その後、前記各外部リード端子をリー
ドフレームより切断し、該リードフレームを除去するこ
とを特徴とするものである。
次に本発明を第１図及び第２図に示す実施例に基づき詳
細に説明する。
細に説明する。
本発明の半導体素子収納用パッケージの製造に当たり、
まず第１図に示すような半導体素子を収納するための絶
縁容器を構成する絶縁基体１が準備される。
まず第１図に示すような半導体素子を収納するための絶
縁容器を構成する絶縁基体１が準備される。
前記絶縁基体１はその上面中央部に半導体素子を収納す
るための凹部Ａが形成されており、該凹部Ａ内には半導
体素子（不図示）が取着固定される。
るための凹部Ａが形成されており、該凹部Ａ内には半導
体素子（不図示）が取着固定される。
また前記絶縁基体１の凹部周辺から外周部にかけて複数
個の金属層４が形成されており、該金属層４の凹部周辺
部には内部に収納する半導体素子の各電極が金属細線
（ボンディングワイヤ）を介し接続される。
個の金属層４が形成されており、該金属層４の凹部周辺
部には内部に収納する半導体素子の各電極が金属細線
（ボンディングワイヤ）を介し接続される。
前記絶縁基体１及び金属層４は表面に金属ペーストを印
刷塗布した未焼成セラミックシート（グリーンシート）
を複数枚積層するとともに還元雰囲気中（H2−N2ガス
中）、約1400〜1600℃の高温で焼成することによって形
成される。
刷塗布した未焼成セラミックシート（グリーンシート）
を複数枚積層するとともに還元雰囲気中（H2−N2ガス
中）、約1400〜1600℃の高温で焼成することによって形
成される。
尚、前記未焼成セラミックシートはアルミナ（Al
2O3）、シリカ（SiO2）等のセラミック原料粉末に適当
な溶剤、溶媒を添加混合して泥漿物を作り、これを従来
周知のドクターブレード法によりシート状と成すことに
よって形成される。
2O3）、シリカ（SiO2）等のセラミック原料粉末に適当
な溶剤、溶媒を添加混合して泥漿物を作り、これを従来
周知のドクターブレード法によりシート状と成すことに
よって形成される。
また金属ペーストはタングステン（Ｗ）、モリブデン
（Mo）、マンガン（Mn）等の高融点金属粉末に適当な溶
剤、溶媒を添加混合することによって作成され、未焼成
セラミックシート表面に従来周知のスクリーン印刷等の
厚膜手法によって印刷塗布される。
（Mo）、マンガン（Mn）等の高融点金属粉末に適当な溶
剤、溶媒を添加混合することによって作成され、未焼成
セラミックシート表面に従来周知のスクリーン印刷等の
厚膜手法によって印刷塗布される。
前記絶縁基体１の表面には後述するリードフレーム２に
設けるダミーリードが当接される標識用のマーク５が設
けてあり、該標識用マーク５は絶縁基体１に金属層４を
設けるのと同じ方法あるいは絶縁基体１表面にペイント
をスクリーン印刷により印刷塗布する方法等によって絶
縁基体１表面に形成される。この標識用のマーク５は絶
縁基体１の金属層４にリードフレーム２に設けられた外
部リード端子３を載置対応させる際、リードフレーム２
の位置決めを行うための標識として使用される。
設けるダミーリードが当接される標識用のマーク５が設
けてあり、該標識用マーク５は絶縁基体１に金属層４を
設けるのと同じ方法あるいは絶縁基体１表面にペイント
をスクリーン印刷により印刷塗布する方法等によって絶
縁基体１表面に形成される。この標識用のマーク５は絶
縁基体１の金属層４にリードフレーム２に設けられた外
部リード端子３を載置対応させる際、リードフレーム２
の位置決めを行うための標識として使用される。
次に、第１図に示すような複数個の外部リード端子３を
有するリードフレーム２が準備される。この複数個の外
部リード端子３及びリードフレーム２はコバール（Fe−
Ni−Co）や42 Alloy（Fe−Ni）等の金属から成り、コバ
ール等の金属板を従来周知の金属打抜き加工法によって
打ち抜くことにより形成される。
有するリードフレーム２が準備される。この複数個の外
部リード端子３及びリードフレーム２はコバール（Fe−
Ni−Co）や42 Alloy（Fe−Ni）等の金属から成り、コバ
ール等の金属板を従来周知の金属打抜き加工法によって
打ち抜くことにより形成される。
前記複数個の外部リード端子３を有するリードフレーム
２は各外部リード端子３の位置をリードフレーム２によ
って規制しており、各外部リード端子３のそれぞれは絶
縁基体１の上面に設けた金属層４の外周部に銀ロウ等の
接着材を介し取着される。
２は各外部リード端子３の位置をリードフレーム２によ
って規制しており、各外部リード端子３のそれぞれは絶
縁基体１の上面に設けた金属層４の外周部に銀ロウ等の
接着材を介し取着される。
前記外部リード端子３は内部に収納する半導体素子の各
電極を外部回路に電気的に接続する作用を為す。
電極を外部回路に電気的に接続する作用を為す。
また前記リードフレーム２にはその四隅にダミーリード
６が設けてあり、該ダミーリード６はその先端を絶縁基
体１に設けた標識用マーク５の一辺に当接させる、ある
いは標識用マーク５上に載置させること等によってリー
ドフレーム２の位置決めを行い、すべての外部リード端
子３を所定の金属層４に対応させる作用を為す。
６が設けてあり、該ダミーリード６はその先端を絶縁基
体１に設けた標識用マーク５の一辺に当接させる、ある
いは標識用マーク５上に載置させること等によってリー
ドフレーム２の位置決めを行い、すべての外部リード端
子３を所定の金属層４に対応させる作用を為す。
尚、前記ダミーリード６は金属板より従来周知の金属打
抜き加工法によって外部リード端子３及びリードフレー
ム２を形成する際に同時に打抜き形成される。
抜き加工法によって外部リード端子３及びリードフレー
ム２を形成する際に同時に打抜き形成される。
次に、第２図に示すように、絶縁基体１及びリードフレ
ーム２をカーボンから成る治具（不図示）内に装填し、
絶縁基体１上にリードフレーム２を載置するとともに、
絶縁基体１に形成した各金属層４にリードフレーム２に
設けた各外部リード端子３がロウ材、例えば銀ロウを介
して正確に対応するようリードフレーム２の位置決めを
行う。この場合、リードフレーム２に設けたダミーリー
ド６を絶縁基体に設けた標識用マーク５の一辺に当接あ
るいは標識用マーク５上に載置させて対応させることに
より同一形状で、かつ狭い間隔で複数個並列に並んだ各
金属層４に所定の外部リード端子３を正確に対応させる
ことができる。
ーム２をカーボンから成る治具（不図示）内に装填し、
絶縁基体１上にリードフレーム２を載置するとともに、
絶縁基体１に形成した各金属層４にリードフレーム２に
設けた各外部リード端子３がロウ材、例えば銀ロウを介
して正確に対応するようリードフレーム２の位置決めを
行う。この場合、リードフレーム２に設けたダミーリー
ド６を絶縁基体に設けた標識用マーク５の一辺に当接あ
るいは標識用マーク５上に載置させて対応させることに
より同一形状で、かつ狭い間隔で複数個並列に並んだ各
金属層４に所定の外部リード端子３を正確に対応させる
ことができる。
かかる位置決めされた絶縁基体１及びリードフレーム２
は次に、約900℃に加熱された炉中に通され、絶縁基体
１の各金属層４とリードフレーム２に設けた各外部リー
ド端子３とをその間に配したロウ材を溶融させることに
よってロウ付け固着する。
は次に、約900℃に加熱された炉中に通され、絶縁基体
１の各金属層４とリードフレーム２に設けた各外部リー
ド端子３とをその間に配したロウ材を溶融させることに
よってロウ付け固着する。
そして最後に、絶縁基体１の各金属層４にロウ付けされ
た各外部リード端子３を第２図に示す切断線Ｂに沿って
切断し、リードフレーム２を分離除去することによって
半導体素子収納用パッケージが製作される。尚、この時
ダミーリード６もリードフレーム２と同様に除去され
る。
た各外部リード端子３を第２図に示す切断線Ｂに沿って
切断し、リードフレーム２を分離除去することによって
半導体素子収納用パッケージが製作される。尚、この時
ダミーリード６もリードフレーム２と同様に除去され
る。
本発明の半導体素子収納用パッケージの製造法によれ
ば、絶縁容器を構成する絶縁基体に標識用のマークを、
また複数個の外部リード端子を有するリードフレームに
ダミーリードを設け、該ダミーリードを標識用マークの
一辺に当接あるいは標識マーク上に載置させて対応させ
ることによって各外部リード端子を絶縁基体の各金属層
に対応させるようになしたことから絶縁基体とリードフ
レームの位置合わせを極めて正確となすことができ、同
一形状で、かつ狭い間隔で多数個並列に並べられている
各金属層に所定の外部リード端子を正確かつ確実に固着
することが可能となる。
ば、絶縁容器を構成する絶縁基体に標識用のマークを、
また複数個の外部リード端子を有するリードフレームに
ダミーリードを設け、該ダミーリードを標識用マークの
一辺に当接あるいは標識マーク上に載置させて対応させ
ることによって各外部リード端子を絶縁基体の各金属層
に対応させるようになしたことから絶縁基体とリードフ
レームの位置合わせを極めて正確となすことができ、同
一形状で、かつ狭い間隔で多数個並列に並べられている
各金属層に所定の外部リード端子を正確かつ確実に固着
することが可能となる。
第１図は本発明の半導体素子収納用パッケージの製造方
法を説明するための分解斜視図、第２図は第１図の半導
体素子収納用パッケージの組立て状態を示す平面図、第
３図は従来の半導体素子収納用パッケージの断面図、第
４図は第３図のパッケージの製造法を説明するための分
解斜視図である。 1:絶縁基体、2:リードフレーム 3:外部リード端子、4:金属層 5:標識用マーク、6:ダミーリード B:切断線
法を説明するための分解斜視図、第２図は第１図の半導
体素子収納用パッケージの組立て状態を示す平面図、第
３図は従来の半導体素子収納用パッケージの断面図、第
４図は第３図のパッケージの製造法を説明するための分
解斜視図である。 1:絶縁基体、2:リードフレーム 3:外部リード端子、4:金属層 5:標識用マーク、6:ダミーリード B:切断線
Claims (1)
- 【請求項１】内部に半導体素子を収納するための空所を
有し、かつ一主面側に半導体素子の各電極が接続される
複数個の金属層と、該金属層に対して異形もしくは異色
の標識用マークを形成した絶縁容器を準備し、 複数個の外部リード端子及び該外部リード端子に対して
異形のダミーリードを備えたリードフレームを前記絶縁
容器上に載置し、該リードフレームに設けたダミーリー
ドを絶縁容器の標識用マークに対応させ、これにより各
外部リード端子とそれに対応する各金属層とを位置合わ
せし、 次いで、前記各外部リード端子を、それに対応する各金
属層上に固着し、その後、前記各外部リード端子をリー
ドフレームより切断し、該リードフレームを除去する ことを特徴とする半導体素子収納用パッケージの製造
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61134154A JPH0799765B2 (ja) | 1986-06-09 | 1986-06-09 | 半導体素子収納用パツケ−ジの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61134154A JPH0799765B2 (ja) | 1986-06-09 | 1986-06-09 | 半導体素子収納用パツケ−ジの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62290156A JPS62290156A (ja) | 1987-12-17 |
| JPH0799765B2 true JPH0799765B2 (ja) | 1995-10-25 |
Family
ID=15121731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61134154A Expired - Fee Related JPH0799765B2 (ja) | 1986-06-09 | 1986-06-09 | 半導体素子収納用パツケ−ジの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799765B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101380385B1 (ko) * | 2007-06-29 | 2014-04-10 | 서울반도체 주식회사 | 일괄 봉지 기술을 이용하는 ｌｅｄ 패키지 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5678462U (ja) * | 1979-11-19 | 1981-06-25 | ||
| JPS5814555A (ja) * | 1981-07-17 | 1983-01-27 | Nec Corp | 硝子ケ−スの製造方法 |
| JPS58188142A (ja) * | 1982-04-28 | 1983-11-02 | Hitachi Ltd | セラミック基板のリードろう接方法 |
-
1986
- 1986-06-09 JP JP61134154A patent/JPH0799765B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62290156A (ja) | 1987-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2202479A (en) | Ceramic lid hermetic seal package structure and process | |
| JPH0799765B2 (ja) | 半導体素子収納用パツケ−ジの製造法 | |
| JP3488826B2 (ja) | 配線基板用多数個取り基板 | |
| JPH0789577B2 (ja) | 半導体素子収納用パツケ−ジの製造法 | |
| JP3085622B2 (ja) | 電子素子搭載用基板の製造方法 | |
| JPH03196664A (ja) | 半導体素子収納用パッケージ | |
| JP2678489B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH0645468A (ja) | 電子部品収納用パッケージ | |
| JPH11340350A (ja) | 電子装置用容器およびその封止方法 | |
| JP2549787Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2690666B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH06163788A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3297577B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JP2550493Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2703482B2 (ja) | 配線基板 | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP3020743B2 (ja) | リードフレーム | |
| JP3250941B2 (ja) | 配線基板 | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JPH06181275A (ja) | リードフレーム | |
| JP3297603B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0713229Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH051248U (ja) | 半導体素子収納用パツケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |