JPH0799510B2 - 二次記憶制御装置 - Google Patents
二次記憶制御装置Info
- Publication number
- JPH0799510B2 JPH0799510B2 JP5009723A JP972393A JPH0799510B2 JP H0799510 B2 JPH0799510 B2 JP H0799510B2 JP 5009723 A JP5009723 A JP 5009723A JP 972393 A JP972393 A JP 972393A JP H0799510 B2 JPH0799510 B2 JP H0799510B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- secondary storage
- storage device
- access
- access request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は二次記憶制御装置に係
り、特にバッファ記憶を用いた二次記憶装置の制御装置
に関するものである。
り、特にバッファ記憶を用いた二次記憶装置の制御装置
に関するものである。
【０００２】
【従来の技術】磁気ディスク記憶装置のように、比較的
遅いアクセス機構をもつ二次記憶装置では、従来、アク
セスアームを効率良く動作させることにより、性能の実
質的な向上を図っている。一方、主記憶装置と同様に、
二次記憶装置でもバッファ記憶装置を利用すると、以後
にアクセスされる領域のデータを高速のバッファ記憶に
予め読み出しておくことにより、その領域に対して実際
にアクセス要求が出された場合は高速なサービスが可能
である。この種の従来技術としては、例えば特開昭５５
−１５７０５６号公報に記載のディスクキャッシュ制御
方式が挙げられる。
遅いアクセス機構をもつ二次記憶装置では、従来、アク
セスアームを効率良く動作させることにより、性能の実
質的な向上を図っている。一方、主記憶装置と同様に、
二次記憶装置でもバッファ記憶装置を利用すると、以後
にアクセスされる領域のデータを高速のバッファ記憶に
予め読み出しておくことにより、その領域に対して実際
にアクセス要求が出された場合は高速なサービスが可能
である。この種の従来技術としては、例えば特開昭５５
−１５７０５６号公報に記載のディスクキャッシュ制御
方式が挙げられる。
【０００３】
【発明が解決しようとする課題】バッファ記憶装置を有
効に用いて平均アクセス時間を短縮するには、バッファ
のヒット率を上げる必要がある。このためには、アクセ
スされる確率の高い領域をできるだけ適確に予測して、
使用直前に二次記憶装置からバッファ記憶に読み出し、
使用可能性のなくなった領域を二次記憶装置に戻して、
そのバッファを解放することが必要である。
効に用いて平均アクセス時間を短縮するには、バッファ
のヒット率を上げる必要がある。このためには、アクセ
スされる確率の高い領域をできるだけ適確に予測して、
使用直前に二次記憶装置からバッファ記憶に読み出し、
使用可能性のなくなった領域を二次記憶装置に戻して、
そのバッファを解放することが必要である。
【０００４】本発明の目的は、動作の遅いアクセス機構
をもつ二次記憶装置に対して、物理的に近いアドレスに
対する要求の行われることを自動的に予測する手段を設
け、アクセスの予測される連続するアドレスに対する別
個の要求を単一の要求として発行し、入出力のオーバヘ
ッドを減少させると同時にバッファ記憶も有効に使用す
ることを可能にした二次記憶制御装置を提供することに
ある。
をもつ二次記憶装置に対して、物理的に近いアドレスに
対する要求の行われることを自動的に予測する手段を設
け、アクセスの予測される連続するアドレスに対する別
個の要求を単一の要求として発行し、入出力のオーバヘ
ッドを減少させると同時にバッファ記憶も有効に使用す
ることを可能にした二次記憶制御装置を提供することに
ある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、磁気ディスク等の二次記憶装置に対する
アクセス要求を処理、実行する二次記憶制御装置におい
て、上記二次記憶装置の一部のデータを格納しておくた
めのバッファメモリと、アクセス要求のデータが上記バ
ッファメモリに格納されていると、該バッファメモリに
対してアクセスを行うバッファ制御手段と、上記二次記
憶装置のデータを先読みして、上記バッファメモリに格
納する先読み制御手段と、現アクセス要求に対し、最近
受付けた複数のアクセス要求を調べて、現アクセス要求
のアドレス以降のデータが引き続いてアクセスされるか
どうか予測し、アクセスされる可能性があると判断する
と上記先読み制御手段を起動する順アクセス検出手段と
を有することを特徴とする。
に、本発明は、磁気ディスク等の二次記憶装置に対する
アクセス要求を処理、実行する二次記憶制御装置におい
て、上記二次記憶装置の一部のデータを格納しておくた
めのバッファメモリと、アクセス要求のデータが上記バ
ッファメモリに格納されていると、該バッファメモリに
対してアクセスを行うバッファ制御手段と、上記二次記
憶装置のデータを先読みして、上記バッファメモリに格
納する先読み制御手段と、現アクセス要求に対し、最近
受付けた複数のアクセス要求を調べて、現アクセス要求
のアドレス以降のデータが引き続いてアクセスされるか
どうか予測し、アクセスされる可能性があると判断する
と上記先読み制御手段を起動する順アクセス検出手段と
を有することを特徴とする。
【０００６】また、上記順アクセス検出手段は、現アク
セス要求のアドレスに隣合うものが上記最近受付けた複
数のアクセス要求の中に含まれているかどうかチェック
することにより上記予測を行うことを特徴とする。
セス要求のアドレスに隣合うものが上記最近受付けた複
数のアクセス要求の中に含まれているかどうかチェック
することにより上記予測を行うことを特徴とする。
【０００７】
【作用】二次記憶装置内には多くのファイルが記憶され
ており、それぞれ連続した領域にあることが多く、それ
らのファイルがアドレス順にアクセスされる順アクセス
ならば、使用順序を予測することが可能である。この順
アクセスが開始されたことを検出し、それ以後順アクセ
スされると予測される領域をバッファへ先読みしておく
ことにより、以後の順アクセス要求にはバッファからサ
ービスすることができる。特に、最近受付けた複数のア
クセス要求に基づいて順アクセスを予測することによ
り、例えば、二次記憶装置が複数の処理装置に共有さ
れ、各処理装置からのアクセスが混在しているような場
合であって、ある処理装置からのアクセス要求が連続し
たアドレスに対するものであるような場合（この場合、
二次記憶装置側からは、連続するアドレスが飛び飛びに
来るように見える）にも、その連続するデータを効率的
に予測でき、バッファの利用効率を高めることが可能と
なる。
ており、それぞれ連続した領域にあることが多く、それ
らのファイルがアドレス順にアクセスされる順アクセス
ならば、使用順序を予測することが可能である。この順
アクセスが開始されたことを検出し、それ以後順アクセ
スされると予測される領域をバッファへ先読みしておく
ことにより、以後の順アクセス要求にはバッファからサ
ービスすることができる。特に、最近受付けた複数のア
クセス要求に基づいて順アクセスを予測することによ
り、例えば、二次記憶装置が複数の処理装置に共有さ
れ、各処理装置からのアクセスが混在しているような場
合であって、ある処理装置からのアクセス要求が連続し
たアドレスに対するものであるような場合（この場合、
二次記憶装置側からは、連続するアドレスが飛び飛びに
来るように見える）にも、その連続するデータを効率的
に予測でき、バッファの利用効率を高めることが可能と
なる。
【０００８】
【実施例】以下、本発明を図示の一実施例を用いて詳細
に説明する。
に説明する。
【０００９】図１は本発明の一実施例のブロック図であ
る。図において、７０と７１は磁気ディスク記憶装置の
ような二次記憶装置であり、４０は二次記憶装置中の一
部のデータブロックを予め記憶しておく高速のバッファ
記憶装置である。この二次記憶装置７０，７１とバッフ
ァ記憶装置４０間のブロック転送制御を、先読み制御回
路５０とバッファ制御回路６０が司どる。バッファ記憶
装置４０は基本サイズのｎ個のバッファ１〜ｎで構成さ
れている。バッファ管理テーブル３０は、バッファ記憶
装置４０に読み出されたブロックを管理するもので、そ
の各エントリはバッファ記憶装置４０の各基本バッファ
１〜ｎに対応している。バッファ管理テーブル３０の１
エントリは、該当バッファに読み出された二次記憶アド
レス（ディスク・アドレス）ＤＡ、先読みフラグＬＡ、
使用未完了フラグＵおよび空きエントリの表示ビットＦ
よりなる。順アクセス検出回路１０は二次記憶装置のア
クセス要求に対し、そのアドレス以降が順アクセス可能
か否かを予測する回路であり、これには最近受付けたｍ
個のアクセス要求をスタックしておくレジスタ等が具備
されている。バッファ使用完了検出回路１１はアクセス
要求を監視して、個々のバッファの使用が完了したこと
を検出する回路である。個々のバッファの使用が完了し
たことは、各バッファ中の最終ブロックがアクセスされ
たことを検出することで認識できる。
る。図において、７０と７１は磁気ディスク記憶装置の
ような二次記憶装置であり、４０は二次記憶装置中の一
部のデータブロックを予め記憶しておく高速のバッファ
記憶装置である。この二次記憶装置７０，７１とバッフ
ァ記憶装置４０間のブロック転送制御を、先読み制御回
路５０とバッファ制御回路６０が司どる。バッファ記憶
装置４０は基本サイズのｎ個のバッファ１〜ｎで構成さ
れている。バッファ管理テーブル３０は、バッファ記憶
装置４０に読み出されたブロックを管理するもので、そ
の各エントリはバッファ記憶装置４０の各基本バッファ
１〜ｎに対応している。バッファ管理テーブル３０の１
エントリは、該当バッファに読み出された二次記憶アド
レス（ディスク・アドレス）ＤＡ、先読みフラグＬＡ、
使用未完了フラグＵおよび空きエントリの表示ビットＦ
よりなる。順アクセス検出回路１０は二次記憶装置のア
クセス要求に対し、そのアドレス以降が順アクセス可能
か否かを予測する回路であり、これには最近受付けたｍ
個のアクセス要求をスタックしておくレジスタ等が具備
されている。バッファ使用完了検出回路１１はアクセス
要求を監視して、個々のバッファの使用が完了したこと
を検出する回路である。個々のバッファの使用が完了し
たことは、各バッファ中の最終ブロックがアクセスされ
たことを検出することで認識できる。
【００１０】先読み制御テーブル１２は、順アクセスが
予想される領域毎に、二次記憶装置７０，７１からバッ
ファ記憶装置４０へ所望のデータブロックを先読みする
のに必要な情報を登録しておくメモリである。この先読
み制御テーブル１２の１エントリはＤＡ、ＢＴ、ＩＯＴ
およびＳＺよりなる。ＤＡは順アクセスが行われると予
測される先頭の二次記憶アドレスで、入出力要求（アク
セス要求）があった時、順アクセス検出回路１０により
検索されて登録される。ＢＴはバッファ記憶装置４０内
の先読みデータの滞留時間を表わす。言い換えると、該
当バッファに含まれるデータが先読みされてから利用完
了するまでの時間であり、該データがバッファへ読み込
まれてから先読み制御回路５０により一定時間間隔毎に
使用時間が加算されて更新される。ＩＯＴは二次記憶装
置からバッファへデータを読み出すまでの入力時間を示
し、先読み制御回路５０によってこの時間を監視してお
き登録される。ＳＺは先読みのバッファ・サイズであ
り、先読みサイズ決定回路２０により作られ、信号線１
０２を介してセットされる。信号線１０１は先読みサイ
ズ決定回路２０が先読み制御テーブル１２からＢＴ、Ｉ
ＯＴを入力するための線である。先読みサイズ決定回路
２０は先読みのバッファ・サイズを決定する回路で、は
じめは予め定められたサイズで初期値をセットするが、
その後はＢＴ、ＩＯＴ等に従って次に読むべき最適バッ
ファ・サイズを決めてセットする。
予想される領域毎に、二次記憶装置７０，７１からバッ
ファ記憶装置４０へ所望のデータブロックを先読みする
のに必要な情報を登録しておくメモリである。この先読
み制御テーブル１２の１エントリはＤＡ、ＢＴ、ＩＯＴ
およびＳＺよりなる。ＤＡは順アクセスが行われると予
測される先頭の二次記憶アドレスで、入出力要求（アク
セス要求）があった時、順アクセス検出回路１０により
検索されて登録される。ＢＴはバッファ記憶装置４０内
の先読みデータの滞留時間を表わす。言い換えると、該
当バッファに含まれるデータが先読みされてから利用完
了するまでの時間であり、該データがバッファへ読み込
まれてから先読み制御回路５０により一定時間間隔毎に
使用時間が加算されて更新される。ＩＯＴは二次記憶装
置からバッファへデータを読み出すまでの入力時間を示
し、先読み制御回路５０によってこの時間を監視してお
き登録される。ＳＺは先読みのバッファ・サイズであ
り、先読みサイズ決定回路２０により作られ、信号線１
０２を介してセットされる。信号線１０１は先読みサイ
ズ決定回路２０が先読み制御テーブル１２からＢＴ、Ｉ
ＯＴを入力するための線である。先読みサイズ決定回路
２０は先読みのバッファ・サイズを決定する回路で、は
じめは予め定められたサイズで初期値をセットするが、
その後はＢＴ、ＩＯＴ等に従って次に読むべき最適バッ
ファ・サイズを決めてセットする。
【００１１】次に、図１の動作を説明する。いま、中央
処理装置より二次記憶装置へのアクセス要求が信号線１
に出されたとする。バッファ制御回路６０は、この二次
記憶装置へのアクセス要求を入力すると、バッファ管理
テーブル３０のＤＡフィールドを検索して、アクセスす
るブロックがバッファ記憶装置４０に読み出されている
かどうか調べ、すでにバッファ上にあれば、それを用い
て中央処理装置とデータ線２を介してサービスを行う。
又、アクセスするブロックがバッファ記憶装置４０に読
み出されていないときは、バッファ制御回路６０は実際
に二次記憶装置７０，７１に対してアクセス要求を実行
し、読み出したデータのバッファ記憶装置４０への格
納、その二次記憶アドレス等のバッファ管理テーブル３
０への登録を行うと共に、バッファへ読み出したデータ
を用いて、あらためて中央処理装置とサービスを行う。
なお、バッファ制御回路６０は二次記憶装置７０，７１
から読み出したデータをバッファ記憶装置４０へ新しく
登録する際、バッファ記憶装置内の出来るだけ使用され
そうにないバッファを選択し、その内容を二次記憶装置
７０，７１に書き出すことにより空きバッファを作り、
新しいバッファ・エントリとして使用する。これに関す
るアルゴリズムはすでに種々提案されているので、これ
以上の詳細な説明は省略する。
処理装置より二次記憶装置へのアクセス要求が信号線１
に出されたとする。バッファ制御回路６０は、この二次
記憶装置へのアクセス要求を入力すると、バッファ管理
テーブル３０のＤＡフィールドを検索して、アクセスす
るブロックがバッファ記憶装置４０に読み出されている
かどうか調べ、すでにバッファ上にあれば、それを用い
て中央処理装置とデータ線２を介してサービスを行う。
又、アクセスするブロックがバッファ記憶装置４０に読
み出されていないときは、バッファ制御回路６０は実際
に二次記憶装置７０，７１に対してアクセス要求を実行
し、読み出したデータのバッファ記憶装置４０への格
納、その二次記憶アドレス等のバッファ管理テーブル３
０への登録を行うと共に、バッファへ読み出したデータ
を用いて、あらためて中央処理装置とサービスを行う。
なお、バッファ制御回路６０は二次記憶装置７０，７１
から読み出したデータをバッファ記憶装置４０へ新しく
登録する際、バッファ記憶装置内の出来るだけ使用され
そうにないバッファを選択し、その内容を二次記憶装置
７０，７１に書き出すことにより空きバッファを作り、
新しいバッファ・エントリとして使用する。これに関す
るアルゴリズムはすでに種々提案されているので、これ
以上の詳細な説明は省略する。
【００１２】一方、二次記憶アクセス要求が信号線１に
出されると、順アクセス検出回路１０は、そのアクセス
要求に対して、最近受付けたアクセス要求のうちに入出
力アドレスが隣り合ったものがあるかどうかをチェック
し、もしあれば、当該アクセス要求のアドレス以降も引
き続いて順アクセスが行われると予測する。そして、順
アクセス検出回路１０は、順アクセスが行われると予測
される先頭の二次記憶アドレスを先読み制御テーブル１
２のＡＤフィールドに登録し、先読みサイズ決定回路２
０および先読み制御回路５０に起動をかける。これによ
り、先読みサイズ決定回路２０は、信号線２１を通して
与えられる入出力負荷の状態により初めの先読みサイズ
を決定して先読み制御テーブル１２のＳＺフィールドに
登録する。先読み制御回路５０は、この先読み制御テー
ブル１２に新しく登録されたＤＡフィールド、ＳＺフィ
ールドの内容を入力して二次記憶装置７０，７１をアク
セスし、そのＤＡフィールドで示されるアドレスからＳ
Ｚフィールドのバッファサイズに等しいデータを読み出
してバッファ記憶装置４０に格納する。同時に、先読み
制御回路５０はバッファ管理テーブル３０上の該当エン
トリ（データが格納されたバッファに対応するエント
リ）のＤＡフィールドに二次記憶アドレスを登録し、先
読みフラグＬＡ、使用未完了フラグＵもあわせてセット
する。更に先読み制御回路５０は、バッファ記憶装置４
０に読み出された領域に対し、その使用開始時刻と入力
所要時間を先読み制御テーブル１２のＢＴフィールドと
ＩＯＴフィールドに登録する。以後、ＢＴフィールドの
内容は先読み制御回路５０により一定時間毎に更新さ
れ、バッファの滞留時間を示すことになる。
出されると、順アクセス検出回路１０は、そのアクセス
要求に対して、最近受付けたアクセス要求のうちに入出
力アドレスが隣り合ったものがあるかどうかをチェック
し、もしあれば、当該アクセス要求のアドレス以降も引
き続いて順アクセスが行われると予測する。そして、順
アクセス検出回路１０は、順アクセスが行われると予測
される先頭の二次記憶アドレスを先読み制御テーブル１
２のＡＤフィールドに登録し、先読みサイズ決定回路２
０および先読み制御回路５０に起動をかける。これによ
り、先読みサイズ決定回路２０は、信号線２１を通して
与えられる入出力負荷の状態により初めの先読みサイズ
を決定して先読み制御テーブル１２のＳＺフィールドに
登録する。先読み制御回路５０は、この先読み制御テー
ブル１２に新しく登録されたＤＡフィールド、ＳＺフィ
ールドの内容を入力して二次記憶装置７０，７１をアク
セスし、そのＤＡフィールドで示されるアドレスからＳ
Ｚフィールドのバッファサイズに等しいデータを読み出
してバッファ記憶装置４０に格納する。同時に、先読み
制御回路５０はバッファ管理テーブル３０上の該当エン
トリ（データが格納されたバッファに対応するエント
リ）のＤＡフィールドに二次記憶アドレスを登録し、先
読みフラグＬＡ、使用未完了フラグＵもあわせてセット
する。更に先読み制御回路５０は、バッファ記憶装置４
０に読み出された領域に対し、その使用開始時刻と入力
所要時間を先読み制御テーブル１２のＢＴフィールドと
ＩＯＴフィールドに登録する。以後、ＢＴフィールドの
内容は先読み制御回路５０により一定時間毎に更新さ
れ、バッファの滞留時間を示すことになる。
【００１３】バッファ制御回路６０はすでに説明した様
に、信号線１にアクセス要求が出されると、バッファ管
理テーブル３０を検索するが、その結果、アクセスする
ブロックが先読み制御回路５０によりバッファ記憶装置
４０に先読みされていると、それを用いて中央処理装置
と直ちにサービスを行うことができる。なお、アクセス
するブロックがバッファ上にない場合、バッファ制御回
路６０は要求のあったブロックを二次記憶装置７０，７
１からバッファに読み出すことになるが、この実際に要
求された領域と前記先読み制御回路５０による先読み領
域とが重複することが考えられる。これは、バッファ制
御回路６０に実際に要求のあったブロックを優先させ、
先読みブロックと重複しないようにする手段を持たせる
ことで解決される。
に、信号線１にアクセス要求が出されると、バッファ管
理テーブル３０を検索するが、その結果、アクセスする
ブロックが先読み制御回路５０によりバッファ記憶装置
４０に先読みされていると、それを用いて中央処理装置
と直ちにサービスを行うことができる。なお、アクセス
するブロックがバッファ上にない場合、バッファ制御回
路６０は要求のあったブロックを二次記憶装置７０，７
１からバッファに読み出すことになるが、この実際に要
求された領域と前記先読み制御回路５０による先読み領
域とが重複することが考えられる。これは、バッファ制
御回路６０に実際に要求のあったブロックを優先させ、
先読みブロックと重複しないようにする手段を持たせる
ことで解決される。
【００１４】信号線１に出された二次記憶アクセス要求
はバッファ使用完了検出回路１１にも入力される。バッ
ファ使用完了検出回路１１は該アクセス要求を監視して
いて、該当バッファ中の最後のブロックに対する入出力
要求を検出すると、バッファ管理テーブル３０の該当バ
ッファ・エントリ中の使用未完了フラグＵをリセット
し、バッファ制御回路６０に報告する。アクセス要求が
該当バッファ中の最終ブロックに対するものであるかど
うかは、次のようにして検出することができる。即ち、
まずバッファ管理テーブル３０を検索して、アクセス要
求のあったブロックがバッファ記憶装置４０のどのバッ
ファにあるか調べ、次にＤＡフィールドの内容に一定数
を加算してそのブロックを含んだバッファの最後のブロ
ックアドレスを求め、この最終ブロックアドレスとアク
セス要求アドレスを比較する。
はバッファ使用完了検出回路１１にも入力される。バッ
ファ使用完了検出回路１１は該アクセス要求を監視して
いて、該当バッファ中の最後のブロックに対する入出力
要求を検出すると、バッファ管理テーブル３０の該当バ
ッファ・エントリ中の使用未完了フラグＵをリセット
し、バッファ制御回路６０に報告する。アクセス要求が
該当バッファ中の最終ブロックに対するものであるかど
うかは、次のようにして検出することができる。即ち、
まずバッファ管理テーブル３０を検索して、アクセス要
求のあったブロックがバッファ記憶装置４０のどのバッ
ファにあるか調べ、次にＤＡフィールドの内容に一定数
を加算してそのブロックを含んだバッファの最後のブロ
ックアドレスを求め、この最終ブロックアドレスとアク
セス要求アドレスを比較する。
【００１５】バッファ制御回路６０では、バッファの使
用完了の報告を受けると、該当バッファが変更されてい
れば、二次記憶装置７０，７１に書き出し処理を行い、
空きバッファとして利用できるようにバッファ管理テー
ブル３０の中の該当エントリをクリアし、そのＦビット
を空きエントリとしてセットしておく。なお、二次記憶
装置への書き出し処理は、先読みした他のバッファとま
とめて１回の出力処理として書き出してもよい。変更の
なかったバッファは改めて書き戻さないようにする。こ
の結果、入出力のための時間がさらに短縮できる。
用完了の報告を受けると、該当バッファが変更されてい
れば、二次記憶装置７０，７１に書き出し処理を行い、
空きバッファとして利用できるようにバッファ管理テー
ブル３０の中の該当エントリをクリアし、そのＦビット
を空きエントリとしてセットしておく。なお、二次記憶
装置への書き出し処理は、先読みした他のバッファとま
とめて１回の出力処理として書き出してもよい。変更の
なかったバッファは改めて書き戻さないようにする。こ
の結果、入出力のための時間がさらに短縮できる。
【００１６】上記バッファの使用完了の検出により、該
当バッファでのデータの滞留時間が決定される。先読み
サイズ決定回路２０では、順アクセス検出回路１０によ
り当該アクセス要求のアドレス以降も引き続いて順アク
セスが行われると予測される旨の報告を受けると、先読
み制御テーブル１２の該当エントリのＢＴフィールド、
ＩＯＴフィールド、ＳＺフィールドの内容を信号線１０
１を通し入力して、そのＢＴ、ＳＺより単一バッファ当
りのバッファ滞留時間を求め、該バッファ滞留時間と単
一バッファ当りの入出力時間と、信号線２１より与えら
れる負荷モードに従って、次に読み出すべき最適バッフ
ァ・サイズを決め、信号線１０２を通して先読み制御テ
ーブル１２の該当ＳＺフィールドにセットする。即ち、
実際のアクセス要求のアドレス以降も引き続いて順アク
セスが行われると予測された時、先読みサイズ決定回路
２０は、初めは負荷状態等にもとづいて所定のバッファ
・サイズを決めるが、それ以後は、先読みバッファの使
用完了時点毎に動的に先読みバッファ・サイズを調整
し、次に読むべき最適バッファ・サイズを決める。先読
み制御回路５０は、この新しく設定されたバッファ・サ
イズだけ先読みを実行していく。
当バッファでのデータの滞留時間が決定される。先読み
サイズ決定回路２０では、順アクセス検出回路１０によ
り当該アクセス要求のアドレス以降も引き続いて順アク
セスが行われると予測される旨の報告を受けると、先読
み制御テーブル１２の該当エントリのＢＴフィールド、
ＩＯＴフィールド、ＳＺフィールドの内容を信号線１０
１を通し入力して、そのＢＴ、ＳＺより単一バッファ当
りのバッファ滞留時間を求め、該バッファ滞留時間と単
一バッファ当りの入出力時間と、信号線２１より与えら
れる負荷モードに従って、次に読み出すべき最適バッフ
ァ・サイズを決め、信号線１０２を通して先読み制御テ
ーブル１２の該当ＳＺフィールドにセットする。即ち、
実際のアクセス要求のアドレス以降も引き続いて順アク
セスが行われると予測された時、先読みサイズ決定回路
２０は、初めは負荷状態等にもとづいて所定のバッファ
・サイズを決めるが、それ以後は、先読みバッファの使
用完了時点毎に動的に先読みバッファ・サイズを調整
し、次に読むべき最適バッファ・サイズを決める。先読
み制御回路５０は、この新しく設定されたバッファ・サ
イズだけ先読みを実行していく。
【００１７】なお、順アクセスの予測違いを防いだり、
順アクセスが完了した場合、該当領域に関して先読み制
御を取り止める必要がある。これは次のようにして行え
ばよい。先読み制御テーブル１２のＢＴフィールドのバ
ッファ滞留時間は先読み制御回路５０により記録更新さ
れており、後続のアクセスが無くなった場合、その値は
増大する一方である。そこで、先読み制御回路５０で先
読み制御テーブル１２の各ＢＴフィールドの値をチェッ
クし、それが一定値を越えた場合、該当エントリを先読
み制御テーブル１２より削除する。
順アクセスが完了した場合、該当領域に関して先読み制
御を取り止める必要がある。これは次のようにして行え
ばよい。先読み制御テーブル１２のＢＴフィールドのバ
ッファ滞留時間は先読み制御回路５０により記録更新さ
れており、後続のアクセスが無くなった場合、その値は
増大する一方である。そこで、先読み制御回路５０で先
読み制御テーブル１２の各ＢＴフィールドの値をチェッ
クし、それが一定値を越えた場合、該当エントリを先読
み制御テーブル１２より削除する。
【００１８】次に先読みバッファ・サイズの決定方法に
ついて、少し詳細に説明する。いまバッファ・サイズの
最大、最小をそれぞれｂmax，ｂminとする。単一バッフ
ァ当りのバッファ滞留時間Ｌ、入出力時間Ｉは先読みバ
ッファ・サイズｂに依存して図２のような傾向を示す。
どのバッファ・サイズが最適であるかは、二次記憶装置
への負荷（使用率）により異なる。そこで、二次記憶装
置への負荷が高いときはバッファ・サイズを大きくし、
バッファへの負荷が大きいときはバッファ・サイズを小
さくしてやればよい。又、二次記憶装置とバッファへの
負荷がバランスしている場合は、両方への負荷が最小に
なるようなバッファ・サイズを選べばよい。負荷の状態
は中央処理装置からの命令でセット、リセットされる負
荷モード信号線２１により先読みサイズ決定回路２０に
与えられ、これにより、現在の状態が、入出力負荷が高
い状態か、ＣＰＵ負荷が高い状態か、双方がバランスし
ている状態かを知ることができる。
ついて、少し詳細に説明する。いまバッファ・サイズの
最大、最小をそれぞれｂmax，ｂminとする。単一バッフ
ァ当りのバッファ滞留時間Ｌ、入出力時間Ｉは先読みバ
ッファ・サイズｂに依存して図２のような傾向を示す。
どのバッファ・サイズが最適であるかは、二次記憶装置
への負荷（使用率）により異なる。そこで、二次記憶装
置への負荷が高いときはバッファ・サイズを大きくし、
バッファへの負荷が大きいときはバッファ・サイズを小
さくしてやればよい。又、二次記憶装置とバッファへの
負荷がバランスしている場合は、両方への負荷が最小に
なるようなバッファ・サイズを選べばよい。負荷の状態
は中央処理装置からの命令でセット、リセットされる負
荷モード信号線２１により先読みサイズ決定回路２０に
与えられ、これにより、現在の状態が、入出力負荷が高
い状態か、ＣＰＵ負荷が高い状態か、双方がバランスし
ている状態かを知ることができる。
【００１９】以上、本発明の一実施例として、図１のよ
うに各種の制御回路等をそれぞれハードウェアで構成し
た場合を示したが、これらの回路ないし装置の一部また
は全部をマイクロコンピュータ等により等価的に構成す
ることも可能であり、本発明が図１のような構成に限定
されるものでないことは云うまでもない。
うに各種の制御回路等をそれぞれハードウェアで構成し
た場合を示したが、これらの回路ないし装置の一部また
は全部をマイクロコンピュータ等により等価的に構成す
ることも可能であり、本発明が図１のような構成に限定
されるものでないことは云うまでもない。
【００２０】
【発明の効果】以上の説明から明らかな如く、本発明に
よれば、バッファ記憶を用いた二次記憶装置において、
現アクセス要求に対し、そのアドレス以降のデータが引
き続いてアクセスされる可能性があるか予測し、アクセ
スされる可能性がある場合、二次記憶装置のデータを先
読みしてバッファに格納することにより、バッファ記憶
のヒット率を高め、バッファ記憶を有効に使用すること
が可能になる。特に、最近受付けた複数のアクセス要求
に基づいて順アクセスを予測することにより、例えば、
二次記憶装置が複数の処理装置に共有され、各処理装置
からのアクセスが混在しているような場合であって、あ
る処理装置からのアクセス要求が連続したアドレスに対
するものであるような場合（この場合、二次記憶装置側
からは、連続するアドレスが飛び飛びに来るように見え
る）にも、その連続するデータを効率的に予測でき、バ
ッファの利用効率を高めることが可能となる。
よれば、バッファ記憶を用いた二次記憶装置において、
現アクセス要求に対し、そのアドレス以降のデータが引
き続いてアクセスされる可能性があるか予測し、アクセ
スされる可能性がある場合、二次記憶装置のデータを先
読みしてバッファに格納することにより、バッファ記憶
のヒット率を高め、バッファ記憶を有効に使用すること
が可能になる。特に、最近受付けた複数のアクセス要求
に基づいて順アクセスを予測することにより、例えば、
二次記憶装置が複数の処理装置に共有され、各処理装置
からのアクセスが混在しているような場合であって、あ
る処理装置からのアクセス要求が連続したアドレスに対
するものであるような場合（この場合、二次記憶装置側
からは、連続するアドレスが飛び飛びに来るように見え
る）にも、その連続するデータを効率的に予測でき、バ
ッファの利用効率を高めることが可能となる。
【図１】本発明の一実施例のブロック図である。
【図２】先読みサイズ決定方法の説明図である。
１ 二次記憶アクセス要求線 ２ データ線 １０ 順アクセス検出回路 １１ バッファ使用完了検出回路 １２ 先読み制御テーブル ２０ 先読みサイズ決定回路 ３０ バッファ管理テーブル ４０ バッファ記憶装置 ５０ 先読み制御回路 ６０ バッファ制御回路 ７０，７１ 二次記憶装置
Claims (2)
- 【請求項１】 磁気ディスク等の二次記憶装置に対する
アクセス要求を処理、実行する二次記憶制御装置におい
て、 上記二次記憶装置の一部のデータを格納しておくための
バッファメモリと、 アクセス要求のデータが上記バッファメモリに格納され
ていると、該バッファメモリに対してアクセスを行うバ
ッファ制御手段と、 上記二次記憶装置のデータを先読みして、上記バッファ
メモリに格納する先読み制御手段と、 現アクセス要求に対し、最近受付けた複数のアクセス要
求を調べて、現アクセス要求のアドレス以降のデータが
引き続いてアクセスされるかどうか予測し、アクセスさ
れる可能性があると判断すると上記先読み制御手段を起
動する順アクセス検出手段とを有することを特徴とする
二次記憶制御装置。 - 【請求項２】 上記順アクセス検出手段は、現アクセス
要求のアドレスに隣合うものが上記最近受付けた複数の
アクセス要求の中に含まれているかどうかチェックする
ことにより上記予測を行うことを特徴とする請求項１記
載の二次記憶制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5009723A JPH0799510B2 (ja) | 1993-01-25 | 1993-01-25 | 二次記憶制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5009723A JPH0799510B2 (ja) | 1993-01-25 | 1993-01-25 | 二次記憶制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56058075A Division JPS57172457A (en) | 1981-04-17 | 1981-04-17 | Secondary storage controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342401A JPH06342401A (ja) | 1994-12-13 |
| JPH0799510B2 true JPH0799510B2 (ja) | 1995-10-25 |
Family
ID=11728225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5009723A Expired - Lifetime JPH0799510B2 (ja) | 1993-01-25 | 1993-01-25 | 二次記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799510B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3071752B2 (ja) | 1998-03-24 | 2000-07-31 | 三菱電機株式会社 | ブリッジ方法、バスブリッジ及びマルチプロセッサシステム |
| JP2003122702A (ja) * | 2001-10-10 | 2003-04-25 | Hitachi Communication Technologies Ltd | 記憶装置 |
| JP4643667B2 (ja) | 2008-03-01 | 2011-03-02 | 株式会社東芝 | メモリシステム |
| JP2013008094A (ja) * | 2011-06-22 | 2013-01-10 | Sony Corp | メモリ管理装置、メモリ管理方法、制御プログラム、および、記録媒体 |
-
1993
- 1993-01-25 JP JP5009723A patent/JPH0799510B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06342401A (ja) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3522527B2 (ja) | 入出力制御装置および入出力制御方法 | |
| US6324599B1 (en) | Computer system and method for tracking DMA transferred data within a read-ahead local buffer without interrupting the host processor | |
| EP0301211B1 (en) | Cache management for a peripheral data storage subsystem | |
| US6012106A (en) | Prefetch management for DMA read transactions depending upon past history of actual transfer lengths | |
| US5664148A (en) | Cache arrangement including coalescing buffer queue for non-cacheable data | |
| US6782454B1 (en) | System and method for pre-fetching for pointer linked data structures | |
| JP4067887B2 (ja) | プリフェッチを行う演算処理装置、情報処理装置及びそれらの制御方法 | |
| JP4298800B2 (ja) | キャッシュメモリにおけるプリフェッチ管理 | |
| JP4060506B2 (ja) | ディスク制御装置 | |
| JPH0628180A (ja) | プリフェッチバッファ | |
| US6216208B1 (en) | Prefetch queue responsive to read request sequences | |
| EP0602808A2 (en) | Cache systems | |
| JPH0799510B2 (ja) | 二次記憶制御装置 | |
| JPH08263380A (ja) | ディスクキャッシュ制御方式 | |
| JPH11506238A (ja) | キャッシュ管理システムにおける順次性検出用のシステムと方法 | |
| US20010032297A1 (en) | Cache memory apparatus and data processing system | |
| US7543113B2 (en) | Cache memory system and method capable of adaptively accommodating various memory line sizes | |
| JPH0415493B2 (ja) | ||
| JPH09128325A (ja) | 階層バス制御方式及びバスブリッジ | |
| JP3516326B2 (ja) | 共有キャッシュメモリを有するメモリコントローラ及びこれを備えたコンピュータシステム | |
| JPH06103169A (ja) | 中央演算処理装置のリードデータプリフェッチ機構 | |
| JP2002182978A (ja) | 記憶サブシステム及び情報処理システム | |
| JPH0728677A (ja) | 記憶装置のファイル管理方式 | |
| JP2000047942A (ja) | キャッシュメモリ制御装置及びその制御方法 | |
| JP3284508B2 (ja) | データ先読み制御装置 |