JPH0798575A

JPH0798575A - 画像表示装置

Info

Publication number: JPH0798575A
Application number: JP5242259A
Authority: JP
Inventors: Shigeto Yoshida; 茂人吉田; Yutaka Yoneda; 裕米田; Kenichi Kato; 憲一加藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-09-29
Filing date: 1993-09-29
Publication date: 1995-04-11
Anticipated expiration: 2018-10-27
Also published as: JP3460847B2

Abstract

(57)【要約】【構成】画像表示部を駆動するための駆動回路が、面
状に広がる画像表示部に沿って設けられ、ドライバ回路
１の出力信号がアクティブ素子を介して画像表示部の画
素部に入力される。応答性改善回路２は、少なくとも２
値をとる基本信号成分、および波形なまり対応信号成分
を有する波形改善信号を生成し、この信号をドライバ回
路１に供給する。上記波形改善信号は、基本信号成分の
最大振幅をｖ、波形なまり対応信号成分を含む部位の最
大振幅Ｖとしたとき、｜ｖ｜＜｜Ｖ｜となり、かつ基本
信号成分の周波数をｆ、波形なまり対応信号成分の周波
数をＦとしたとき、ｆ≦Ｆとなる。【効果】基本信号の波形なまりを抑制し、良好な画像
表示を行える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置等の画像
表示装置に関するものである。

【０００２】

【従来の技術】従来の液晶表示装置に代表される、マト
リクス状に画素を配した画像表示装置の多くは、この表
示装置を駆動するためのドライバ回路、このドライバ回
路を制御するコントローラ回路等、所定の機能を有する
種々の回路を備えている。これらの回路の構成、および
規模等は、画像表示装置の形態により様々であるが、Ｔ
Ｖ映像など各種メディアに応じた情報を画像化する上
で、前記の回路群は必要不可欠なものである。ここで、
液晶表示装置、中でもアクティブマトリクス方式の液晶
表示装置のドライバ回路について、その回路構成を説明
する。

【０００３】アクティブマトリクス方式の液晶表示装置
のドライバ回路としては、ソースドライバとも称され、
映像信号を受け取り、この信号をサンプリングして水平
走査期間分、即ち横１ライン分のサンプリングされた画
像データを随時画素部に出力するデータドライバと、ゲ
ートドライバとも称され、画素部に転送された画像デー
タの格納画素を指定する走査ドライバとの２種類があ
る。これら各ドライバの構成は液晶パネルの仕様により
回路構成が異なるものの、データドライバは、例えばシ
フトレジスタ、サンプリング回路、トランスファ回路お
よび出力バッファ等から構成され、走査ドライバは、例
えばシフトレジスタ、レベルシフタ、出力バッファ等か
ら構成されている。

【０００４】ここで、データドライバを例にとり、その
構成と動作とを図１６ないし図２１に基づいて説明す
る。尚、図１６はアクティブマトリクス方式の液晶表示
装置に使用される代表的な所謂、線順次走査方式のデー
タドライバのブロック図、図１７は図１６における各部
のタイミングチャート例、図１８は点順次走査方式のデ
ータドライバのブロック図、図１９は図１８における各
部のタイミングチャート例である。

【０００５】線順次走査方式のデータドライバでは、図
１６に示すように、データドライバ内のシフトレジスタ
１０１に、クロック信号（以下、ＣＬＰと称する）と、
スタートパルス（以下、ＳＴＰと称する）とが入力され
る。例えば、同ドライバの出力本数をＮとすると、１水
平走査分のデータのサンプリングを開始するＳＴＰが入
力されることで、シフトレジスタ１０１の各出力部から
は、ＣＬＰのタイミングに準じてサンプリングパルスＣ
₁〜Ｃ_Nが出力される。映像信号は、サンプリング回路
１０２において、シフトレジスタ１０１から出力される
サンプリングパルスＣ₁〜Ｃ_Nによりサンプリングさ
れ、サンプリングされた信号データＺ₁〜Ｚ_Nがサンプ
リングコンデンサに順次書き込まれる。サンプリングコ
ンデンサに書き込まれた１水平走査分の信号データは、
転送信号（以下、ＴＲＦと称する）に基づいて、トラン
スファ回路１０３から出力バッファ１０４を介してデー
タバスラインに出力される。このデータバスラインへの
データ転送タイミングに合わせて、走査ドライバから走
査信号線に走査パルスを印加することにより、１水平走
査分のデータが液晶パネルにおける所定の画素に格納さ
れる。

【０００６】また、信号データが液晶パネルに転送され
ている間に、次の水平走査分の映像信号のサンプリング
が行われる。そして、この新たにサンプリングされたデ
ータを出力バッファ１０４に転送するＴＲＦ信号がトラ
ンスファ回路１０３へ入力される前に、放電信号（以
下、ＤＩＳと称する）が出力バッファ１０４に印加さ
れ、前の信号データがデータ信号線から消去される。

【０００７】一方、点順次走査方式のデータドライバで
は、図１８に示すように、映像信号が、上述の線順次走
査方式の場合と同様、シフトレジスタ１０１から出力さ
れるサンプリングパルスＣ₁〜Ｃ_Nによりサンプリング
される。しかしながら、このサンプリングされた信号
は、サンプリングコンデンサに書き込まれることなく、
直ちにデータバスラインに転送される。このデータバス
ラインへのデータ転送タイミングに合わせて、前記の場
合と同様、走査ドライバから走査信号線に走査パルスを
印加することにより、１水平走査分のデータが液晶パネ
ルにおける所定の画素に格納される。

【０００８】尚、点順次走査方式の場合、１水平期間
中、サンプリングが最も遅いタイミングの信号データが
格納される画素に対しては、データバスラインに信号デ
ータが出力されてから走査パルスがＯＦＦするまでの時
間が短いため、画素のスイッチング素子、即ちアクティ
ブ素子の電子移動度が低い場合、画素への充電時間が足
りず、信号データを十分に書き込むことができなくな
る。従って、点順次走査方式の場合、必然的に電子移動
度が高い素子を使用する必要がある。

【０００９】液晶表示装置における上記アクティブ素子
として、線順次走査方式では、アモルファスシリコン薄
膜トランジスタ（以下、ａ−ＳｉＴＦＴと称する）を使
用し、点順次走査方式では、多結晶シリコン薄膜トラン
ジスタ（以下、ｐ−ＳｉＴＦＴと称する）を使用するの
が一般的である。ａ−ＳｉＴＦＴの場合、通常、前記ド
ライバ回路には外付けのドライバＬＳＩが使用される。
一方、ｐ−ＳｉＴＦＴの場合、電子移動度μが、μ≧５
cm/V・sec であり、ａ−ＳｉＴＦＴのそれと比較して１
０〜１０００倍も高いので、画面を形成するガラス基板
上に前述のようなドライバ回路をモノリシックに形成す
ることが可能である。

【００１０】

【発明が解決しようとする課題】ところで、上記のよう
にドライバを表示画面のガラス基板上に設けた場合に
は、従来のａ−ＳｉＴＦＴ液晶表示装置（以下、ａ−Ｓ
ｉＴＦＴＬＣＤと称する）のように、必然的に走査信号
線およびデータ信号線のみならず、図１６および図１８
に示した電源線、クロック信号線および映像信号線等
も、上記ガラス基板等の絶縁基板上、あるいは単結晶シ
リコン基板等の半導体基板上に配線する必要がある。こ
の配線材として、ａ−ＳｉＴＦＴＬＣＤに使用されてい
る例えばＴａあるいはＴａＮｘは、比抵抗ρが２５〜３
０μΩ・ｃｍであり、この配線材により配線した場合の
配線抵抗は、例えば、配線パターンにおける配線幅を１
００μｍ、膜厚を３０００Åとすると、１ｃｍの配線で
１００Ω程度となる。

【００１１】従って、対角２５ｃｍクラスの表示装置の
場合、この装置の横方向、即ち水平方向の端から端まで
信号線を設けると、信号線長が約２０ｃｍとなり、この
信号線の配線抵抗は２ｋΩ程度となり、対角１３ｃｍク
ラスの表示装置の場合でも、１ｋΩ程度となる。このよ
うな信号線においては、例えば図２０に示すように、信
号入力端側でＡのような広い帯域を有する信号も、信号
線を通過するに従ってＡ→Ｂ→Ｃと帯域特性が悪化し、
信号線の終端ではＤのような帯域特性を示すことにな
る。この状態は、液晶パネルの左端と右端とで信号の過
渡特性が大きく異なることを意味する。

【００１２】上記の現象を例えば図１６および図１８に
示したサンプリング回路１０２およびシフトレジスタ１
０１に当てはめると、例えば、初段では図２１（ａ）に
示したような出力サンプリング信号の波形は、段数を経
るにつれて立ち上がり部および立ち下がり部が鈍化して
初期の形状から変化し、いわゆる波形なまりを生じる。
即ち、Ｃ_M（１＜Ｍ＜Ｎ）段では、本来ｂであるべきも
のがｂ´となり、さらに段を経たＣ段では、本来ｃであ
るべきものがｃ´になる。このため、サンプリングの位
相が正規の位置からずれる、あるいはサンプリング信号
そのものが発生しないといった事態を生じ、これにより
良好な表示を行うことができないという問題点を招来す
る。

【００１３】尚、特開平４−３４８３８５号には、表示
パネルに流れる電流を検出し、この電流量に応じて表示
パネルへの印加電圧を制御することにより、信号データ
の波形なまりを補正する技術が開示されている。しかし
ながら、上記公報に開示されている技術では、単純マト
リクス駆動方式の画像表示装置のみに有効であり、アク
ティブ素子を備えた例えばアクティブマトリクス駆動方
式の画像表示装置におけるドライバのモノリシック化、
あるいはＣＯＧ(chip on glass) 化等に起因する波形な
まりには対応することができないという問題点を有して
いる。

【００１４】従って、本発明は、アクティブ素子を備え
たドライバ回路におけるモノリシック化、あるいはＣＯ
Ｇ化等に起因する波形なまりに対応することができ、良
好な表示を行うことができる画像表示装置の提供を目的
としている。

【００１５】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１の発明の画像表示装置は、面状に広がる
画像表示部、例えば液晶パネルを有し、この画像表示部
と同一基板上に、複数のアクティブ素子を含む回路手段
が設けられている画像表示装置において、少なくとも２
値をとる基本信号成分、および波形なまり対応信号成分
を有する波形改善信号を生成し、この信号を上記回路手
段に供給する波形改善信号生成回路を備え、上記の波形
改善信号が、基本信号成分の最大振幅をｖ、波形なまり
対応信号成分を含む部位の最大振幅をＶとしたとき、｜
ｖ｜＜｜Ｖ｜の関係を有するとともに、基本信号成分の
周波数をｆ、波形なまり対応信号成分の周波数をＦとし
たとき、ｆ≦Ｆの関係を有することを特徴としている。

【００１６】また、請求項２の発明の画像表示装置は、
請求項１の発明の画像表示装置において、上記の波形改
善信号生成回路が、外部から入力された基本信号を微分
して波形改善信号を生成する微分回路であることを特徴
としている。

【００１７】また、請求項３の発明の画像表示装置は、
請求項１の発明の画像表示装置において、上記の波形改
善信号生成回路が、外部から入力された基本信号と、生
成した波形なまり対応信号とを加算して波形改善信号を
生成するものであることを特徴としている。

【００１８】また、請求項４の発明の画像表示装置は、
面状に広がる画像表示部を有し、この画像表示部と同一
基板上に、複数のアクティブ素子を含む回路手段が設け
られている画像表示装置において、上記の回路手段は、
入力信号に対して、回路の動作の指標となる、波形なま
りにより劣化した信号成分における位相特性の補償動作
を行う位相特性改善回路を備えていることを特徴として
いる。

【００１９】また、請求項５の発明の画像表示装置は、
請求項４の発明の画像表示装置において、上記の位相特
性改善回路が、微分回路からなることを特徴としてい
る。

【００２０】また、請求項６の発明の画像表示装置は、
面状に広がる画像表示部を有し、この画像表示部と同一
基板上に、複数のアクティブ素子を含む回路手段が設け
られている画像表示装置において、上記回路手段の動作
周波数を決定する基本信号に対し、この信号における動
作タイミングを指定する部位に波形なまり対応信号成分
を付与する波形改善回路を備え、上記基本信号による回
路手段の動作周波数をｆ、上記波形なまり対応信号成分
の最少パルス幅をＴとしたとき、Ｔ＜１／ｆの関係が成
り立つことを特徴としている。

【００２１】また、請求項７の発明の画像表示装置は、
請求項６の発明の画像表示装置において、上記の波形改
善回路が、微分回路からなることを特徴としている。

【００２２】また、請求項８の発明の画像表示装置は、
請求項６の発明の画像表示装置において、上記の波形改
善回路が、正弦波発生回路、およびこの回路により発生
された正弦波と上記基本信号とを加算する加算回路から
なることを特徴としている。

【００２３】また、請求項９の発明の画像表示装置は、
請求項６、請求項７または請求項８の発明の画像表示装
置において、上記波形なまり対応信号成分の波高値をＶ
_T、上記基本信号成分の波高値をＶ_fとしたとき、｜Ｖ
_T｜＞｜Ｖ_f｜の関係が成り立つことを特徴としてい
る。

【００２４】また、請求項１０の発明の画像表示装置
は、面状に広がる画像表示部を有し、この画像表示部と
同一基板上に、複数のアクティブ素子を含む回路手段が
設けられている画像表示装置において、上記回路手段の
最高電源電圧をＶ_DD、最低電源電圧をＶ_EE、この回路手
段へ入力する信号の振幅をＶ_PP（ピーク・ピーク値）と
したとき、Ｖ_PP＞｜Ｖ_DD−Ｖ_EE｜であることを特徴とし
ている。

【００２５】

【作用】請求項１の構成によれば、波形改善信号におけ
る基本信号成分の最大振幅をｖ、波形なまり対応信号成
分を含む部位の最大振幅をＶとしたとき、これらの関係
を｜ｖ｜＜｜Ｖ｜とすることにより、基本信号成分に対
して波形なまり対応信号成分を検出可能な成分とするこ
とができる。また、基本信号成分の周波数をｆ、波形な
まり対応信号成分の周波数をＦとしたとき、これらの関
係をｆ≦Ｆとすることにより、基本信号成分に対し、波
形なまり信号成分を適切に設定することができる。

【００２６】そして、予め上記のように形成した波形改
善信号を回路手段、例えば駆動回路に供給することによ
り、例えば画像表示部と同一の基板上に駆動回路をモノ
リシックに形成し、あるいはＣＯＧ実装を行ったとして
も、基本信号となる例えばクロック信号等の立ち上がり
部もしくは立ち下がり部、またはこれら両者の波形なま
りを抑制し、これらの急峻性を維持して、位相ずれを防
止することができる。これにより、例えば、サンプリン
グパルスのタイミング遅延が生じず、正規のタイミング
によって所望の映像信号のサンプリングが可能となり、
良好な画像表示を行うことができる。

【００２７】請求項２の構成によれば、波形改善信号生
成回路が、外部から入力された基本信号を微分して波形
改善信号を生成する微分回路であるので、構成を簡素化
することができる。

【００２８】請求項３の構成によれば、波形改善信号生
成回路が、外部から入力された基本信号と、生成した波
形なまり対応信号とを加算して波形改善信号を生成する
ものであるから、波形なまり対応信号を独立した状態で
適切に形成することができ、所望の波形改善信号を良好
に形成することができる。これにより、例えば画像信号
のさらに良好なサンプリングを行うことができ、さらに
良好な画像表示が可能となる。

【００２９】請求項４の構成によれば、回路手段、例え
ば駆動回路が備える位相特性改善回路は、入力信号にお
ける駆動回路の動作の指標となる信号成分、即ちこの劣
化した信号成分における位相特性の補償動作を行うの
で、波形なまりによる劣化を防止する波形なまり対応信
号成分を予め入力信号に設定する場合と比較して、上記
入力信号の劣化防止に対応し易くなる。

【００３０】請求項５の構成によれば、位相特性改善回
路が微分回路からなるので、構成を簡素化することがで
きる。

【００３１】請求項６の構成によれば、上記基本信号に
よる回路手段、例えば駆動回路の動作周波数をｆ、上記
波形なまり対応信号成分の最少パルス幅をＴとしたと
き、Ｔ＜１／ｆとすることにより、基本信号に対して波
形なまり対応信号成分を適切に設定することができる。

【００３２】そして、上記のように基本信号に対して波
形なまり対応信号成分が付与されることにより、例えば
画像表示部と同一の基板上に駆動回路をモノリシックに
形成し、あるいはＣＯＧ実装を行った場合であっても、
基本信号となる例えばクロック信号等の立ち上がり部も
しくは立ち下がり部、またはこれら両者の波形なまりを
抑制し、これらの急峻性を維持して、位相ずれを防止す
ることができる。これにより、例えば、サンプリングパ
ルスのタイミング遅延が生じず、正規のタイミングによ
って所望の映像信号のサンプリングが可能となり、良好
な画像表示を行うことができる。

【００３３】請求項７の構成によれば、波形改善回路が
微分回路からなるので、構成を簡素化することができ
る。

【００３４】請求項８の構成によれば、波形改善回路
が、正弦波発生回路、およびこの回路により発生された
正弦波と上記基本信号とを加算する加算回路からなるの
で、正弦波を使用しての波形なまり防止動作が可能とな
る。

【００３５】請求項９の構成によれば、波形なまり対応
信号成分の波高値をＶ_T、基本信号成分の波高値をＶ_f
としたとき、｜Ｖ_T｜＞｜Ｖ_f｜とすると、基本信号成
分に対して波形なまり対応信号成分を検出可能な成分と
することができ、別に、波形なまり対応信号成分の増幅
手段等のレベル調整手段を設けることが不要となる。

【００３６】請求項１０の構成によれば、回路手段へ入
力する信号を例えば増幅して、その振幅Ｖ_PP（ピーク・
ピーク値）と回路手段の最高電源電圧Ｖ_DDおよび最低電
源電圧Ｖ_EEとの関係を、Ｖ_PP＞｜Ｖ_DD−Ｖ_EE｜とするこ
とにより、簡便な構成にて、上記入力信号における波形
なまりを抑制し、波形改善の効果を得ることができる。

【００３７】

【実施例】

〔実施例１〕本発明の一実施例を図１ないし図８に基づ
いて以下に説明する。本実施例の画像表示装置としての
液晶表示装置は、アクティブマトリクス型点順次走査方
式となっており、さらにはアクティブ素子を含み、画像
表示部と同一基板上に設けられた回路手段が画像表示部
を駆動するための駆動回路となっている。この本液晶表
示装置は、図１に示すように、図示しない液晶パネルを
駆動するドライバ回路１の前段に、応答性改善回路２を
備えている。この応答性改善回路２は、原クロック信号
（以下、原ＣＬＰと称する）を発生する図示しないクロ
ック信号発生回路と共に波形改善信号生成回路を構成し
ている。

【００３８】上記応答性改善回路２は、図２の（ａ）に
示す方形パルス状の基本信号成分としての原ＣＬＰか
ら、同図（ｂ）に示す波形なまり対応信号成分としての
応答性改善信号を生成する微分回路３と、上記原ＣＬＰ
に上記応答性改善信号を加算し、即ちミキシングし、同
図（ｃ）に示す波形改善信号としての改善クロック信号
（以下、改善ＣＬＰと称する）を生成する加算器４とを
備えている。上記微分回路３は、例えば図３に示す抵抗
Ｒ₁、コンデンサＣ₁からなる。この微分回路３から出
力される上記応答性改善信号の同図（ｂ）に示すパルス
幅ｔは、周知のようにＲ₁とＣ₁との積（ｔ＝Ｒ₁・Ｃ
₁）にて、即ち微分回路３の時定数にて決定される。

【００３９】上記応答性改善回路２の配設位置は、ドラ
イバ回路１に近接している方が改善ＣＬＰ信号の波形な
まり防止の点において良好であるものの、クロック信号
発生回路とドライバ回路１との間であれば特に限定され
ない。

【００４０】上記加算器４は、例えば図４に示すよう
に、１個の演算増幅器ＯＰ₁と４個の抵抗Ｒ₂と１個の
抵抗Ｒ₃とから構成されている。尚、抵抗Ｒ₃は、Ｒ₃
＝Ｒ₂／２となっている。同回路において、演算増幅器
ＯＰ₁の反転入力端子の入力電圧をＶ^-、非反転入力端
子の入力電圧をＶ⁺、入力端子ａ、入力端子ｂの入力電
圧をそれぞれＶａ、Ｖｂ、出力端子ｃの出力電圧をＶｃ
とすると、Ｖ⁺＝（Ｒ₂／３）（Ｖａ／Ｒ₂＋Ｖｂ／Ｒ₂）＝（Ｖ
ａ＋Ｖｂ）／３Ｖ^-＝｛Ｖｃ／（Ｒ₂／２＋Ｒ₂）｝Ｒ₂／２＝Ｖｃ／
３Ｖ⁺＝Ｖ^-より、Ｖｃ＝Ｖａ＋Ｖｂとなる。

【００４１】上記の改善クロック信号は、図５に太い線
で示すＨｉｇｈ／Ｌｏｗ、即ちＨ／Ｌ、もしくは１／０
の値をとる基本信号成分Ｓｓと、原ＣＬＰの立ち上がり
部、立ち下がり部にそれぞれ付与された細い線で示すオ
ーバーシュート成分Ｓｏ、アンダーシュート成分Ｓｕと
を有している。

【００４２】ドライバ回路１は、例えば図６に示す構成
のデータドライバであり、シフトレジスタ１１とサンプ
リング回路１２とを備え、液晶パネルにおける画素部と
同一のガラス基板上に設けられている。シフトレジスタ
１１には、上記の改善ＣＬＰと、スタートパルス（以
下、ＳＴＰと称する）とが入力される。

【００４３】シフトレジスタ１１は、通常、ＣＬＰの立
ち上がりもしくは立ち下がりのタイミングでＳＴＰをシ
フトさせていく。ここでは、シフトレジスタ１１が改善
ＣＬＰの立ち上がりで上記シフト動作を行うものとす
る。

【００４４】シフトレジスタ１１に入力された図２
（ｃ）に示す改善ＣＬＰは、先述のように、ドライバ回
路１内の配線における配線抵抗、および寄生容量によ
り、立ち上がり部が鈍化する方向に変形する。しかしな
がら、改善ＣＬＰには、予めオーバーシュート成分Ｓｏ
が付与されているので、改善ＣＬＰの波形なまりが防止
され、立ち上がりの遅延は殆ど生じない。また、寄生容
量の影響が大きければ、それに応じてオーバーシュート
成分Ｓｏの割合を大きくすることで立ち上がり部の遅延
を確実に解消することができる。

【００４５】上記ドライバの出力本数をＮとすると、１
水平走査分のデータのサンプリングを開始するＳＴＰが
入力されることで、シフトレジスタ１１の各出力部から
は、改善ＣＬＰのタイミングに準じてサンプリングパル
スＣ₁〜Ｃ_Nが出力される。映像信号は、サンプリング
回路１２において、シフトレジスタ１１から出力される
サンプリングパルスＣ₁〜Ｃ_Nによりサンプリングさ
れ、このサンプリングされた信号は、直ちにデータバス
ラインに転送される。

【００４６】上記のデータバスラインへのデータ転送タ
イミングに合わせて、走査ドライバから走査信号線に走
査パルスを印加することにより、１水平走査分のデータ
が液晶パネルにおける所定の画素に格納される。これに
より、液晶表示装置は表示を良好に行うことができる。

【００４７】尚、本実施例において、改善ＣＬＰは、立
ち上がり部にオーバーシュート成分Ｓｏを有し、立ち下
がり部にアンダーシュート成分Ｓｕを有しているもの
の、シフトレジスタ１１は、改善ＣＬＰの立ち上がりの
みにより上記シフト動作を行うものであるから、立ち下
がり部のアンダーシュート成分Ｓｕはなくてもよい。逆
に、仮にシフトレジスタ１１が改善ＣＬＰの立ち下がり
により上記シフト動作を行うものであれば、立ち下がり
部のアンダーシュート成分Ｓｕのみでよい。

【００４８】また、本実施例においては、クロック信号
発生回路から出力された原ＣＬＰに対し応答性改善回路
２にて応答性改善信号を付与しているが、上記クロック
信号発生回路から応答性改善信号が付与された改善ＣＬ
Ｐを出力する構成、即ちクロック信号発生回路が応答性
改善回路２を備えている構成であってもよい。

【００４９】また、改善ＣＬＰは、図７に示すように、
微分により改善ＣＬＰとなるような原ＣＬＰをクロック
信号発生回路６にて生成し、この原ＣＬＰを微分回路３
にて処理することにより、得るようにしてもよい。

【００５０】また、改善ＣＬＰは、原ＣＬＰの立ち上が
り部と立ち下がり部とに応答性改善信号としての微分信
号を付与しているものとなっているが、その他、原ＣＬ
Ｐと同期関係にある他の応答性改善信号を付与したも
の、例えば図８（ａ）に示すように、正弦波からなる応
答性改善信号を付与したもの、同図（ｂ）に示すよう
に、パルス状の応答性改善信号を付与したものであって
もよい。また、上記の応答性改善信号としては、三角波
状のもの、あるいは台形状のものであってもよい。ま
た、応答性改善信号は、原ＣＬＰの立ち上がり部と立ち
下がり部とに設けられるばかりでなく、同図（ｃ）に示
すように、例えばこれらの位置からずれた位置に設けら
れていてもよい。さらに改善ＣＬＰは、同図（ｄ）に示
すように、原ＣＬＰの立ち上がり部から立ち下がり部ま
での間に、２個の応答性改善信号が設けられたものであ
ってもよい。尚、立ち上がり特性の改善が立ち下がり特
性に、逆に立ち下がり特性の改善が立ち上がり特性に、
それぞれ、影響を及ぼして弊害が発生する場合には、応
答性改善信号の挿入位置を、原ＣＬＰ信号の立ち上がり
部と立ち下がり部の中間、即ち１／２の点よりも前側と
することが望ましい。

【００５１】以上のことから、波形改善信号、例えば上
記の改善ＣＬＰにおいて、図５に示すように、原ＣＬ
Ｐ、即ち基本信号に対応する成分の最大振幅をｖ、この
基本信号の特性を改善する部位の最大振幅をＶとしたと
き、｜ｖ｜＜｜Ｖ｜の関係が成立すること、並びに基本信号成分の周波数を
ｆとし、応答性改善信号の周波数をＦとしたとき、ｆ≦Ｆが成立すること、という条件を満たしていればよい。
尚、ここで言う応答性改善信号の周波数Ｆとは、図２に
示すｔにより算出される周波数であり、Ｆ＝１／２ｔを
指すものである。

【００５２】即ち、｜ｖ｜＜｜Ｖ｜とすることにより、
原ＣＬＰに対して応答性改善信号を検出可能な成分とす
ることができる。また、ｆ≦Ｆとすることにより、原Ｃ
ＬＰに対して応答性改善信号を適切に設けることができ
る。

【００５３】また、微分回路３は構成が簡単であるか
ら、これを使用することにより回路の構成を簡素化する
ことができる。また、図１に示した構成は、図７に示し
た構成と比較して若干複雑であるものの、微分回路３に
よって応答性改善信号を生成し、これを原ＣＬＰに加算
して改善ＣＬＰを生成しているので、応答性改善信号を
より適切に形成することができる。

【００５４】また、液晶表示装置に電子移動度の高い複
数のアクティブ素子が使用され、このアクティブ素子と
して、電子移動度μが、μ≧５cm/V・seｃの多結晶シリ
コン薄膜トランジスタ（以下、ｐ−ＳｉＴＦＴと称す
る）が使用されること、ドライバ回路１が液晶パネルの
画面を形成するガラス基板上にモノリシックに形成され
ていることについては、先述の通りである。

【００５５】また、本実施例の構成は、原ＣＬＰに応答
性改善信号を付与し、改善ＣＬＰを得るものとなってい
るが、このような構成は、上記の改善ＣＬＰと同様、Ｈ
／Ｌもしくは１／０の２値をとる例えばスタートパル
ス、およびその他のデータ信号、並びに多階調、即ち多
数値をとる映像信号に対しても同様に適用可能である。
これらは、後述の他の実施例においても同様に適用可能
である。

【００５６】〔実施例２〕本発明の他の実施例を図９な
いし図１２に基づいて以下に説明する。尚、説明の便宜
上、前記の実施例に示した手段と同一の機能を有する手
段には同一の符号を付記し、その説明を省略する。

【００５７】本実施例の液晶表示装置では、図９に示す
ように、液晶パネルの画面を形成するガラス基板上にデ
ータドライバであるドライバ回路１が設けられ、このド
ライバ回路１が位相特性改善回路としての微分回路３を
備えている。微分回路３は、Ｎ段のシフトレジスタ１１
全ての前段に設けられている。

【００５８】上記の構成において、図示しないクロック
信号発生回路から出力された原ＣＬＰは、ドライバ回路
１内における配線抵抗や寄生容量により、図１０（ａ）
に示す波形が同図（ｂ）に示すように、立ち上がり部お
よび立ち下がり部が鈍化して変形した波形となって、即
ち波形なまりを生じて微分回路３に入力される。この原
ＣＬＰは、微分回路３にて処理されることにより、同図
（ｃ）に示すように、上記立ち上がり部および立ち下が
り部が急峻な波形となる。これにより、立ち上がり部お
よび立ち下がり部の遅延を補償することができ、液晶表
示装置は良好な表示を行うことができる。

【００５９】尚、上記の実施例では、微分回路３をＮ段
のシフトレジスタ１１の前段全てに設けているが、図１
１に示すように、ＣＬＰの供給線がＮ段のシフトレジス
タ１１に応じて分岐される前段に１個の微分回路３を設
けてもよい。さらには、図１２に示すように、シフトレ
ジスタ１１の途中、即ち後段への伝達パルスそのものを
微分回路３にて処理することにより応答性の改善を図る
ようにしてもよい。

【００６０】〔実施例３〕本発明のさらに他の実施例を
図１３ないし図１５に基づいて以下に説明する。尚、説
明の便宜上、前記の実施例に示した手段と同一の機能を
有する手段には同一の符号を付記し、その説明を省略す
る。

【００６１】本実施例の液晶表示装置は、図１３に示す
ように、データドライバであるドライバ回路１における
Ｎ段のシフトレジスタ１１全ての前段にそれぞれ改善信
号挿入回路３１を備えている。この改善信号挿入回路３
１には、改善信号発生回路３２から出力される図１４
（ｃ）に示す波形なまり対応信号成分としての応答性改
善信号と、図示しないクロック信号発生回路から出力さ
れた原ＣＬＰとが入力されている。改善信号発生回路３
２は改善信号挿入回路３１と共に波形改善回路を構成し
ている。上記改善信号挿入回路３１は、例えば図４に示
した加算器４からなり、上記原ＣＬＰに応答性改善信号
を加算し、シフトレジスタ１１に出力するようになって
いる。

【００６２】上記の構成において、図示しないクロック
信号発生回路から出力された原ＣＬＰは、ドライバ回路
１内における配線抵抗や寄生容量により、図１４（ａ）
に示す波形が同図（ｂ）に示すように、立ち上がり部お
よび立ち下がり部に波形なまりを生じて、改善信号挿入
回路３１に入力される。改善信号挿入回路３２は、改善
信号発生回路３２から入力された図１４（ｃ）に示す応
答性改善信号を上記入力信号に加算して、同図（ｄ）に
示す改善ＣＬＰを生成し、シフトレジスタ１１に出力す
る。上記改善ＣＬＰは、立ち上がり部および立ち下がり
部が急峻となっており、これにより、シフトレジスタ１
１での応答性が改善される。

【００６３】ここで、上記応答性改善信号におけるパル
ス幅Ｔは、前記ガラス基板上に形成されたドライバ回路
１の動作周波数をｆとすると、Ｔ＜１／ｆに設定する必要がある。従って、上記の応答性改善信号
としては、例えば図１４（ｅ）に示す原ＣＬＰの微分信
号も使用することができる。即ち、応答性改善信号は、
改善ＣＬＰにおける立ち上がり部および立ち下がり部の
急峻性を高めることができるものであればよく、例えば
正弦波であってもよい。

【００６４】尚、上記の改善信号発生回路３２は、図１
４（ｃ）に示す応答性改善信号を発生する場合、周知の
パルス信号発生回路からなり、同図（ｅ）に示す応答性
改善信号を発生する場合、周知の微分回路あるいはマル
チバイブレータから構成される。さらに、改善信号発生
回路３２は、応答性改善信号が正弦波である場合、周知
の正弦波信号発生回路あるいは発振回路により構成され
る。

【００６５】また、上記応答性改善信号の振幅をＶ
_Tと、原ＣＬＰの振幅をＶ_fとの関係を、｜Ｖ_T｜＞｜Ｖ_f｜に設定すると、応答性改善信号を増幅する手段等のレベ
ル調整手段が不要となる。

【００６６】また、改善信号挿入回路３１は、図１５に
示すように、シフトレジスタ１１への原ＣＬＰの供給線
がＮ段のシフトレジスタ１１に応じて分岐される前段に
設けてもよい。

【００６７】以上に述べた各実施例では、回路手段とし
て点順次走査方式のデータドライバを例にして説明した
が、本発明の構成は、点順次走査方式の走査ドライバ、
線順次走査方式のデータドライバと走査ドライバ、その
他、立ち上がりもしくは立ち下がりのタイミングが要求
される信号の処理に、例えば所謂スタイラスペンの処理
機能、あるいは二次元イメージセンサの処理機能等の全
て、あるいは一部を画像処理表示部と同一基板に形成し
た場合にも適用可能である。さらに、液晶表示装置から
なる画像表示装置に限定されることなく、その他の画像
表示装置、例えばエレクトロルミネッセンス表示装置、
あるいはプラズマディスプレイ等にも適用可能である。

【００６８】また、上記のドライバ回路１、および応答
性改善回路２等の各回路は、ガラス基板等の絶縁性基
板、あるいは表面に絶縁膜を形成した半導体基板上に形
成された電子移動度μ≧５cm²/V ・sec なるアクティブ
素子、あるいは上記基板上に実装されたＣＯＧ等により
実現することができる。

【００６９】また、以上の各実施例では、一つには回路
構成素子の耐圧等を考慮して、波形改善信号が例えばパ
ルス状の信号成分を有するものとして取り扱ったが、耐
圧に問題がなければ、単に波形改善信号を基本信号を増
幅したものとして取り扱うことも可能である。即ち、回
路手段の最高電源電圧をＶ_DD、例えばグランド側の電圧
である最低電源電圧をＶ_EE、この回路手段へ入力する信
号の振幅をＶ_PP（ピーク・ピーク値）としたとき、Ｖ_PP＞｜Ｖ_DD−Ｖ_EE｜の関係を有することにより、簡便な構成で上記入力信号
における波形なまりを抑制し、波形改善の効果を得るこ
とができる。尚、クリスタルシリコン基板上に構成され
たＣＭＯＳ半導体では、一般に電源電圧よりも高い電圧
の信号を入力することができないものの、例えば、ガラ
ス基板上に構成されたＴＦＴ（薄膜トランジスタ）で
は、電子移動度が小さく、電源電圧よりも高い電圧の信
号を入力した場合にも破壊され難いので、上記の動作が
可能となる。

【００７０】

【発明の効果】以上のように、請求項１の発明の画像表
示装置は、少なくとも２値をとる基本信号成分、および
波形なまり対応信号成分を有する波形改善信号を生成
し、この信号を回路手段、例えば駆動回路に供給する波
形改善信号生成回路を備え、上記の波形改善信号が、基
本信号成分の最大振幅をｖ、波形なまり対応信号成分を
含む部位の最大振幅をＶとしたとき、｜ｖ｜＜｜Ｖ｜の
関係を有するとともに、基本信号成分の周波数をｆ、波
形なまり対応信号成分の周波数をＦとしたとき、ｆ≦Ｆ
の関係を有する構成である。

【００７１】これにより、予め上記のように形成した波
形改善信号が回路手段、例えば駆動回路に供給されるの
で、例えば画像表示部と同一の基板上に駆動回路をモノ
リシックに形成し、あるいはＣＯＧ実装を行った場合で
あっても、基本信号となる例えばクロック信号等の立ち
上がり部もしくは立ち下がり部、またはこれら両者の波
形なまりを抑制し、これらの急峻性を維持して、位相ず
れを防止することができる。これにより、例えば、サン
プリングパルスのタイミング遅延が生じず、正規のタイ
ミングによって所望の映像信号のサンプリングが可能と
なり、良好な画像表示を行うことができるという効果を
奏する。

【００７２】また、請求項２の発明の画像表示装置は、
請求項１の発明の画像表示装置において、上記の波形改
善信号生成回路が、外部から入力された基本信号を微分
して波形改善信号を生成する微分回路からなる構成であ
る。

【００７３】これにより、請求項１の発明の効果に加え
て、構成を簡素化することができるという効果を奏す
る。

【００７４】また、請求項３の発明の画像表示装置は、
請求項１の発明の画像表示装置において、上記の波形改
善信号生成回路が、外部から入力された基本信号と、生
成した波形なまり対応信号とを加算して波形改善信号を
生成する構成である。

【００７５】これにより、請求項１の発明の効果に加え
て、波形なまり対応信号を独立した状態で適切に形成す
ることができ、所望の波形改善信号を良好に形成するこ
とができる。従って、例えば画像信号のさらに良好なサ
ンプリングを行うことができ、さらに良好な画像表示が
可能であるという効果を奏する。

【００７６】また、請求項４の発明の画像表示装置は、
回路手段、例えば駆動回路が、入力信号に対して、駆動
回路の動作の指標となる、波形なまりにより劣化した信
号成分における位相特性の補償動作を行う位相特性改善
回路を備えている構成である。

【００７７】これにより、請求項１の発明の効果に加え
て、波形なまりによる劣化を防止する波形なまり対応信
号成分を予め入力信号に設定する場合と比較して、上記
入力信号の劣化防止に対応し易くなるという効果を奏す
る。

【００７８】また、請求項５の発明の画像表示装置は、
請求項４の発明の画像表示装置において、上記の位相特
性改善回路が、微分回路からなる構成である。

【００７９】これにより、請求項４の発明の効果に加え
て、構成を簡素化することができるという効果を奏す
る。

【００８０】また、請求項６の発明の画像表示装置は、
回路手段、例えば駆動回路の動作周波数を決定する基本
信号に対し、この信号における動作タイミングを指定す
る部位に波形なまり対応信号成分を付与する波形改善回
路を備え、上記基本信号による駆動回路の動作周波数を
ｆ、上記波形なまり対応信号成分の最少パルス幅をＴと
したとき、Ｔ＜１／ｆの関係が成り立つ構成である。

【００８１】これにより、請求項１の発明の効果と同
様、良好な画像表示を行うことができるという効果を奏
する。

【００８２】また、請求項７の発明の画像表示装置は、
請求項６の発明の画像表示装置において、上記の波形改
善回路が、微分回路からなる構成である。

【００８３】これにより、請求項６の発明の効果に加え
て、構成を簡素化することができるという効果を奏す
る。

【００８４】また、請求項８の発明の画像表示装置は、
請求項６の発明の画像表示装置において、上記の波形改
善回路が、正弦波発生回路、およびこの回路により発生
された正弦波と上記基本信号とを加算する加算回路から
なる構成である。

【００８５】これにより、請求項６の発明の効果に加え
て、正弦波を使用しての波形なまり防止動作が可能であ
るという効果を奏する。

【００８６】また、請求項９の発明の画像表示装置は、
請求項６、請求項７または請求項８の発明の画像表示装
置において、上記波形なまり対応信号成分の波高値をＶ
_T、上記基本信号成分の波高値をＶ_fとしたとき、｜Ｖ
_T｜＞｜Ｖ_f｜の関係が成り立つことを特徴としてい
る。

【００８７】これにより、請求項６、請求項７または請
求項８の発明の効果に加えて、別に、波形なまり対応信
号成分の増幅手段等のレベル調整手段が不要であるとい
う効果を奏する。

【００８８】また、請求項１０の発明の画像表示装置
は、回路手段の最高電源電圧をＶ_DD、最低電源電圧をＶ
_EE、この回路手段へ入力する信号の振幅をＶ_PP（ピーク
・ピーク値）としたとき、Ｖ_PP＞｜Ｖ_DD−Ｖ_EE｜とした構成である。

【００８９】これにより、簡便な構成にて波形なまりを
抑制し、波形改善の効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例における液晶表示装置の要部
の構成を示すブロック図である。

【図２】図１に示した各部の信号のタイミングチャート
である。

【図３】図１に示した微分回路の回路図である。

【図４】図１に示した加算器の回路図である。

【図５】上記加算器の出力信号波形の拡大図である。

【図６】図１に示したドライバ回路の構成を示すブロッ
ク図である。

【図７】図１に示した応答性改善回路に代わる構成を示
すブロック図である。

【図８】上記加算器から出力される改善クロック信号の
他の例を示すものであって、同図（ａ）は、原クロック
信号に応答性改善信号としての正弦波を重畳したもの、
同図（ｂ）は、原クロック信号にパルス波を重畳したも
の、同図（ｃ）は、原クロック信号の立ち上がり部と立
ち下がり部とからずれた位置に応答性改善信号を重畳し
たもの、同図（ｄ）は原クロック信号の１個のパルスに
２個の応答性改善信号を重畳したものを示す波形図であ
る。

【図９】本発明の他の実施例における液晶表示装置の要
部の構成を示すブロック図である。

【図１０】図９に示した各部の信号のタイミングチャー
トである。

【図１１】図９に示した構成の他の例を示すブロック図
である。

【図１２】図９に示した構成のさらに他の例を示すブロ
ック図である。

【図１３】本発明のさらに他の実施例における液晶表示
装置の要部の構成を示すブロック図である。

【図１４】図１３に示した各部の信号のタイミングチャ
ートである。

【図１５】図１３に示した構成の他の例を示すブロック
図である。

【図１６】従来の線順次走査方式のデータドライバの構
成を示すブロック図である。

【図１７】図１６に示した各信号のタイミングチャート
である。

【図１８】従来の点順次走査方式のデータドライバの構
成を示すブロック図である。

【図１９】図１８に示した各信号のタイミングチャート
である。

【図２０】従来の液晶表示装置におけるドライバ回路で
の信号の通過距離に対応する帯域特性の変化を示すグラ
フである。

【図２１】図２０に示した帯域特性の変化に対応する信
号波形の変化を示すものであって、同図（ａ）は、原信
号、同図（ｂ）は波形なまりが生じた状態、同図（ｃ）
は波形なまりがさらに進行した状態の各波形図である。

【符号の説明】

１ドライバ回路（駆動回路）２応答性改善回路（波形改善信号形成回路）３微分回路（位相特性改善回路）４加算器６クロック信号発生回路１１シフトレジスタ１２サンプリング回路３１改善信号挿入回路（波形改善回路）３２改善信号発生回路（波形改善回路）

Claims

【特許請求の範囲】

【請求項１】面状に広がる画像表示部を有し、この画像
表示部と同一基板上に、複数のアクティブ素子を含む回
路手段が設けられている画像表示装置において、少なくとも２値をとる基本信号成分、および波形なまり
対応信号成分を有する波形改善信号を生成し、この信号
を上記回路手段に供給する波形改善信号生成回路を備
え、上記の波形改善信号が、基本信号成分の最大振幅を
ｖ、波形なまり対応信号成分を含む部位の最大振幅をＶ
としたとき、｜ｖ｜＜｜Ｖ｜の関係を有するとともに、基本信号成分の周波数をｆ、
波形なまり対応信号成分の周波数をＦとしたとき、ｆ≦Ｆの関係を有することを特徴とする画像表示装置。
【請求項２】上記の波形改善信号生成回路が、外部から
入力された基本信号を微分して波形改善信号を生成する
微分回路であることを特徴とする請求項１に記載の画像
表示装置。
【請求項３】上記の波形改善信号生成回路が、外部から
入力された基本信号と、生成した波形なまり対応信号と
を加算して波形改善信号を生成するものであることを特
徴とする請求項１に記載の画像表示装置。
【請求項４】面状に広がる画像表示部を有し、この画像
表示部と同一基板上に、複数のアクティブ素子を含む回
路手段が設けられている画像表示装置において、上記の回路手段は、入力信号に対して、回路の動作の指
標となる、波形なまりにより劣化した信号成分における
位相特性の補償動作を行う位相特性改善回路を備えてい
ることを特徴とする画像表示装置。
【請求項５】上記の位相特性改善回路が、微分回路から
なることを特徴とする請求項４に記載の画像表示装置。
【請求項６】面状に広がる画像表示部を有し、この画像
表示部と同一基板上に、複数のアクティブ素子を含む回
路手段が設けられている画像表示装置において、上記回路手段の動作周波数を決定する基本信号に対し、
この信号における動作タイミングを指定する部位に波形
なまり対応信号成分を付与する波形改善回路を備え、上
記基本信号による回路手段の動作周波数をｆ、上記波形
なまり対応信号成分の最少パルス幅をＴとしたとき、Ｔ＜１／ｆの関係が成り立つことを特徴とする画像表示装置。
【請求項７】上記の波形改善回路が、微分回路からなる
ことを特徴とする請求項６に記載の画像表示装置。
【請求項８】上記の波形改善回路が、正弦波発生回路、
およびこの回路により発生された正弦波と上記基本信号
とを加算する加算回路からなることを特徴とする請求項
６に記載の画像表示装置。
【請求項９】上記波形なまり対応信号成分の波高値をＶ
_T、上記基本信号成分の波高値をＶ_fとしたとき、｜Ｖ_T｜＞｜Ｖ_f｜の関係が成り立つことを特徴とする請求項６、請求項７
または請求項８に記載の画像表示装置。
【請求項１０】面状に広がる画像表示部を有し、この画
像表示部と同一基板上に、複数のアクティブ素子を含む
回路手段が設けられている画像表示装置において、上記回路手段の最高電源電圧をＶ_DD、最低電源電圧をＶ
_EE、この回路手段へ入力する信号の振幅をＶ_PP（ピーク
・ピーク値）としたとき、Ｖ_PP＞｜Ｖ_DD−Ｖ_EE｜であることを特徴とする画像表示装置。