JPH0797906B2 - インバ−タのパルス幅変調信号発生装置 - Google Patents
インバ−タのパルス幅変調信号発生装置Info
- Publication number
- JPH0797906B2 JPH0797906B2 JP60243338A JP24333885A JPH0797906B2 JP H0797906 B2 JPH0797906 B2 JP H0797906B2 JP 60243338 A JP60243338 A JP 60243338A JP 24333885 A JP24333885 A JP 24333885A JP H0797906 B2 JPH0797906 B2 JP H0797906B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pulse width
- processing
- modulation signal
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、インバータの制御装置に係り、特にマイク
ロコンピユータにより制御するインバータのパルス幅変
調信号発生装置に関するものである。
ロコンピユータにより制御するインバータのパルス幅変
調信号発生装置に関するものである。
第８図はインバータの基本構成を示すブロツク図であ
り、図中、１は商用交流電源、２はその交流を直流に変
換するコンバータ、３は負荷である三相モータ、４はコ
ンバータ２によつて得られる直流をスイツチング制御す
るパワートランジスタ、５はパワートランジスタ４をド
ライブするアンプ、６はマイクロコンピユータ（以下マ
イコンという）７からの出力をアンプ５に伝えるバツフ
アで、この出力によりパワートランジスタ４が制御され
る。
り、図中、１は商用交流電源、２はその交流を直流に変
換するコンバータ、３は負荷である三相モータ、４はコ
ンバータ２によつて得られる直流をスイツチング制御す
るパワートランジスタ、５はパワートランジスタ４をド
ライブするアンプ、６はマイクロコンピユータ（以下マ
イコンという）７からの出力をアンプ５に伝えるバツフ
アで、この出力によりパワートランジスタ４が制御され
る。
上記マイコン７は、CPU（central processing unit）
８、RAM（random access memory）９、ROM（read only
memcry）10、タイマ11及びポート12等によつて構成され
ており、インバータ制御用のPWM（パルス幅変調）信号
を発生する。
８、RAM（random access memory）９、ROM（read only
memcry）10、タイマ11及びポート12等によつて構成され
ており、インバータ制御用のPWM（パルス幅変調）信号
を発生する。
第９図はマイコン７のROM10に格納されているデータの
構成図である（総合電子出版社発行、「ACサーボモータ
とマイコン制御」の第６章参照）。このデータは、モー
タ３の駆動電源の各相のスイツチ状態を示すデータ13と
時間を示すデータ14のセツトになつており、各相（U,V,
W,，，）はそのデータが論理回路の“1"でONとな
る。又、第10図にROM10のデータの内容を示してある。
構成図である（総合電子出版社発行、「ACサーボモータ
とマイコン制御」の第６章参照）。このデータは、モー
タ３の駆動電源の各相のスイツチ状態を示すデータ13と
時間を示すデータ14のセツトになつており、各相（U,V,
W,，，）はそのデータが論理回路の“1"でONとな
る。又、第10図にROM10のデータの内容を示してある。
インバータの基本動作としては、マイコン７によつて成
形されたPWM信号によりコンバータ２で直流化された電
源を、バツフア６及びアンプ５を介してパワートランジ
スタ４をスイツチングすることにより制御し、これで三
相モータ３駆動用の擬似交流を得ることができる。その
際、スイツチングの切換はROM10内のデータ13,14を参照
することによつて行われ、上記擬似正弦波交流を得てい
る。
形されたPWM信号によりコンバータ２で直流化された電
源を、バツフア６及びアンプ５を介してパワートランジ
スタ４をスイツチングすることにより制御し、これで三
相モータ３駆動用の擬似交流を得ることができる。その
際、スイツチングの切換はROM10内のデータ13,14を参照
することによつて行われ、上記擬似正弦波交流を得てい
る。
次に、第11図のフローチヤートを用いて上記テーブル参
照式PWM信号発生装置の動作について説明する。このフ
ローチヤートでは、１マイコンで他の仕事を行うことも
考慮し、タイマ割込みによつてタイミングをとるように
している。
照式PWM信号発生装置の動作について説明する。このフ
ローチヤートでは、１マイコンで他の仕事を行うことも
考慮し、タイマ割込みによつてタイミングをとるように
している。
ステツプ100からタイマ割込みルーチンに入ると、デー
タポインタをインクリメント（ステツプ101）し、第10
図（ｂ）に示す１をポインタとする。そして、ステツプ
102においてデータポインタがオーバーしたらステツプ1
03にてデータポインタを初期化する。ステツプ104では
データポインタで示されるROMデータ、つまりこの場合
１の“00100011"をポート12にPWM信号として出力する。
さらにデータポインタをインクリメントし（ステツプ10
5）、次いで補正ポインタをデクリメントする（ステツ
プ106）。ここで補正ポインタとは、スイツチの状態が
すべてOFF（Ｕ相,V相,W相がすべてOFFで相，相，
相がONしているか又はＵ相,V相,W相がすべてONで相，
相，相がすべてOFF、すなわち線間電圧が0Vの状
態）になつていることを示すものである。ステツプ107
にて補正すべき（ボロー）と判定すると、補正ポインタ
を初期化し（ステツプ109）、データポインタで示され
るROMデータに補正値を加えてタイマに入れる（ステツ
プ110）。次いでステツプ111で割込みを許可して、ステ
ツプ112で割込みからリターンする。次の割込までの時
間はステツプ110でタイマに入れられた値である。又、
ステツプ107で補正すべきでないと判定された時は、デ
ータポインタで示されるROMデータをそのままタイマー
に入れる。以下ステツプ100〜112の動作を繰り返すこと
によりインバータ制御用PWM波が得られる。第12図は、
このようにして得られるPWM信号の電圧ｖと周波数ｆの
パターンを示したものである。
タポインタをインクリメント（ステツプ101）し、第10
図（ｂ）に示す１をポインタとする。そして、ステツプ
102においてデータポインタがオーバーしたらステツプ1
03にてデータポインタを初期化する。ステツプ104では
データポインタで示されるROMデータ、つまりこの場合
１の“00100011"をポート12にPWM信号として出力する。
さらにデータポインタをインクリメントし（ステツプ10
5）、次いで補正ポインタをデクリメントする（ステツ
プ106）。ここで補正ポインタとは、スイツチの状態が
すべてOFF（Ｕ相,V相,W相がすべてOFFで相，相，
相がONしているか又はＵ相,V相,W相がすべてONで相，
相，相がすべてOFF、すなわち線間電圧が0Vの状
態）になつていることを示すものである。ステツプ107
にて補正すべき（ボロー）と判定すると、補正ポインタ
を初期化し（ステツプ109）、データポインタで示され
るROMデータに補正値を加えてタイマに入れる（ステツ
プ110）。次いでステツプ111で割込みを許可して、ステ
ツプ112で割込みからリターンする。次の割込までの時
間はステツプ110でタイマに入れられた値である。又、
ステツプ107で補正すべきでないと判定された時は、デ
ータポインタで示されるROMデータをそのままタイマー
に入れる。以下ステツプ100〜112の動作を繰り返すこと
によりインバータ制御用PWM波が得られる。第12図は、
このようにして得られるPWM信号の電圧ｖと周波数ｆの
パターンを示したものである。
従来のインバータ制御用パルス幅変調波発生装置は以上
のように構成されており、ROM10に各相の状態をデータ
として格納しているため、360゜分の周波数領域のデー
タ及び全ての時間データを保有する必要があり、データ
の加工が容易でなく、データ量が増大するという問題点
があつた。
のように構成されており、ROM10に各相の状態をデータ
として格納しているため、360゜分の周波数領域のデー
タ及び全ての時間データを保有する必要があり、データ
の加工が容易でなく、データ量が増大するという問題点
があつた。
この発明は、このような問題点を解消するためになされ
たもので、保有しておくデータの加工が容易で、データ
量を低減させたインバータのパルス幅変調信号発生装置
を提供することを目的としている。
たもので、保有しておくデータの加工が容易で、データ
量を低減させたインバータのパルス幅変調信号発生装置
を提供することを目的としている。
各相のスイツチングの切換を予め記憶させたデータを参
照して行い、擬似正弦波を出力するインバータのパルス
幅変調信号発生装置において、前記データとしてスイツ
チのオン／オフを示す処理内容のデータと処理時間のデ
ータとが組合せられ、処理内容のデータには、処理時間
が短い場合に処理時間データを持たず連続して次の処理
を行うことを示すデータと次の処理時間のデータが周波
数を変更するデータであるかどうかを示すデータが付加
されている。そして、上記処理内容のデータと処理時間
のデータに応じたパルス幅の変調信号を出力するように
構成されている。
照して行い、擬似正弦波を出力するインバータのパルス
幅変調信号発生装置において、前記データとしてスイツ
チのオン／オフを示す処理内容のデータと処理時間のデ
ータとが組合せられ、処理内容のデータには、処理時間
が短い場合に処理時間データを持たず連続して次の処理
を行うことを示すデータと次の処理時間のデータが周波
数を変更するデータであるかどうかを示すデータが付加
されている。そして、上記処理内容のデータと処理時間
のデータに応じたパルス幅の変調信号を出力するように
構成されている。
スイッチのオン／オフを示す処理内容のデータと処理時
間のデータを組合せで有し、処理時間が短い場合は処理
時間データを持たず、連続して次の処理を行い、周波数
を変更する場合は、処理時間データを補正することによ
って変更する。
間のデータを組合せで有し、処理時間が短い場合は処理
時間データを持たず、連続して次の処理を行い、周波数
を変更する場合は、処理時間データを補正することによ
って変更する。
以下、この発明の実施例を図面について説明する。
第１図はこの発明に係るインバータのパルス幅変調信号
発生装置のROM（第８図に示したROM10）に格納するデー
タの構成図である。ここでは処理内容のデータを格納す
る領域をB0〜B7の８ビツト構成としてある。B0（ビツト
０）はON/OFFを示すビツトで、“1"でOFFすることを示
す。B1,B2はU,V,Wの各相を指定するビツト（例えばB2,B
1:“00"でＵ、“01"でＶ、“10"でＷを示す）、B3は同
時に２つの相を切換えることを示すビツトである。従つ
て、以上B0〜B3の４つのビツトによつてどの相をどのよ
うに制御するかが判明し、例えば４つのビツト内容が
“0000"であれば「Ｕ相をONにする」ということを示
す。又、B4は連続ビツトであり、このビツトが“1"であ
れば次のデータが14に示す時間データではなく次の処理
を示すデータであることを示す。B5は補正ビツトであ
り、このビツトが“1"であれば次の時間データが周波数
を変更する際の補正すべきデータであることを示す。な
お、処理時間を示す時間データ14は従来の第９図に示し
たのと同じデータである。
発生装置のROM（第８図に示したROM10）に格納するデー
タの構成図である。ここでは処理内容のデータを格納す
る領域をB0〜B7の８ビツト構成としてある。B0（ビツト
０）はON/OFFを示すビツトで、“1"でOFFすることを示
す。B1,B2はU,V,Wの各相を指定するビツト（例えばB2,B
1:“00"でＵ、“01"でＶ、“10"でＷを示す）、B3は同
時に２つの相を切換えることを示すビツトである。従つ
て、以上B0〜B3の４つのビツトによつてどの相をどのよ
うに制御するかが判明し、例えば４つのビツト内容が
“0000"であれば「Ｕ相をONにする」ということを示
す。又、B4は連続ビツトであり、このビツトが“1"であ
れば次のデータが14に示す時間データではなく次の処理
を示すデータであることを示す。B5は補正ビツトであ
り、このビツトが“1"であれば次の時間データが周波数
を変更する際の補正すべきデータであることを示す。な
お、処理時間を示す時間データ14は従来の第９図に示し
たのと同じデータである。
第２図及び第３図は、上記データ構成を有したこの発明
の第１実施例を示す図で、第２図（ａ），（ｂ）はデー
タの内容、第３図はその動作フローチヤートをそれぞれ
示している。なお、この実施例は、第１図のデータ構成
において、B0〜B3のビツトにのみデータを格納したもの
である。第３図のフローチヤートにおいて、第11図の従
来例と異つている点はステツプ204の部分であり、従つ
てステツプ204の部分について特に詳細に説明する。
の第１実施例を示す図で、第２図（ａ），（ｂ）はデー
タの内容、第３図はその動作フローチヤートをそれぞれ
示している。なお、この実施例は、第１図のデータ構成
において、B0〜B3のビツトにのみデータを格納したもの
である。第３図のフローチヤートにおいて、第11図の従
来例と異つている点はステツプ204の部分であり、従つ
てステツプ204の部分について特に詳細に説明する。
ステツプ200からタイマ割込に入るとデータポインタの
インクリメント及びオーバーフローした場合の初期化を
行なう（ステツプ201〜203）。ここで第２図（ｂ）にお
いてポインタは１であるとすると、この時第１図に示す
様に、１のROMデータ“0011"は「Ｖ相をOFFする」とい
うことになる。次に、周波数60゜分のデータから360゜
分のデータを作る方法について簡単に述べる。三相電源
の特徴として60゜ごと（ステージ）の各相のパターンの
相移を見ると、最初の60゜区間のパターンを仮に（U,V,
W）＝（A,B,C）とすると、60゜〜120゜区間では（，
，）、120゜〜180゜区間では（C,A,B）、180゜〜24
0゜区間で（，，）、240゜〜300゜区間で（B,C,
A）、300゜〜360゜区間で（，，）となる。従つ
て１のROMデータ“0011"「Ｖ相をOFFする」は次の60区
間では“0000"「Ｕ相をONする」とし、次の60区間では
“0101"「Ｗ相をOFFする」、以下順次“0010"「Ｖ相をO
Nする」、“0001"「Ｕ相をOFFする」、“0100"「Ｗ相を
ONする」となる。このことは、60゜ごとに第１図の１の
B1,B2のデータを加工し、B0のデータを反転することに
よつて360゜分のデータが得られることを示している。
インクリメント及びオーバーフローした場合の初期化を
行なう（ステツプ201〜203）。ここで第２図（ｂ）にお
いてポインタは１であるとすると、この時第１図に示す
様に、１のROMデータ“0011"は「Ｖ相をOFFする」とい
うことになる。次に、周波数60゜分のデータから360゜
分のデータを作る方法について簡単に述べる。三相電源
の特徴として60゜ごと（ステージ）の各相のパターンの
相移を見ると、最初の60゜区間のパターンを仮に（U,V,
W）＝（A,B,C）とすると、60゜〜120゜区間では（，
，）、120゜〜180゜区間では（C,A,B）、180゜〜24
0゜区間で（，，）、240゜〜300゜区間で（B,C,
A）、300゜〜360゜区間で（，，）となる。従つ
て１のROMデータ“0011"「Ｖ相をOFFする」は次の60区
間では“0000"「Ｕ相をONする」とし、次の60区間では
“0101"「Ｗ相をOFFする」、以下順次“0010"「Ｖ相をO
Nする」、“0001"「Ｕ相をOFFする」、“0100"「Ｗ相を
ONする」となる。このことは、60゜ごとに第１図の１の
B1,B2のデータを加工し、B0のデータを反転することに
よつて360゜分のデータが得られることを示している。
ステツプ204にてポート（第８図参照）の出力が終る
と、データポインタをインクリメントし（ステツプ20
5）、補正ポインタをデクリメントする（ステツプ20
6）。そして、補正データであるかの判定を行ない（ス
テツプ207）、補正すべき（ボロー）であれば、補正ポ
インタを初期化し（ステツプ209）、データポインタで
示されるROMデータに補正値を加えてタイマーに入れ
（ステツプ210）、割込みを許可して（ステツプ211）、
割込みから抜ける。上記ステツプ207で補正すべきでな
ければ、ROMデータの内容をそのままタイマーに入れ
（ステツプ208）、ステツプ211へ進む。以下、ステツプ
200〜212の動作を繰り返すことにより、インバータ制御
用PWM波形が得られる。第４図及び第５図は、この発明
の第２実施例を示す図で、第４図（ａ），（ｂ）はROM
のデータの内容、第５図はその動作タイムチヤートを示
している。この実施例は、第１図のB4に連続ビツトを付
加したものである。
と、データポインタをインクリメントし（ステツプ20
5）、補正ポインタをデクリメントする（ステツプ20
6）。そして、補正データであるかの判定を行ない（ス
テツプ207）、補正すべき（ボロー）であれば、補正ポ
インタを初期化し（ステツプ209）、データポインタで
示されるROMデータに補正値を加えてタイマーに入れ
（ステツプ210）、割込みを許可して（ステツプ211）、
割込みから抜ける。上記ステツプ207で補正すべきでな
ければ、ROMデータの内容をそのままタイマーに入れ
（ステツプ208）、ステツプ211へ進む。以下、ステツプ
200〜212の動作を繰り返すことにより、インバータ制御
用PWM波形が得られる。第４図及び第５図は、この発明
の第２実施例を示す図で、第４図（ａ），（ｂ）はROM
のデータの内容、第５図はその動作タイムチヤートを示
している。この実施例は、第１図のB4に連続ビツトを付
加したものである。
概要について簡単に述べると、第４図（ａ）においてT9
（P8→P9）、T11（P10→P11）等、次の処理までの時間
が短い場合は、割込み処理時間の方が長くなつてしまう
場合がある。この場合、タイマ割込みから抜けずに次の
データの処理を行なつても同じとなる（実際は割込み処
理から出る動作と入る動作がなくなる為に、タイマー割
込みから抜けない方が短くなる）。従つて、こういう場
合には時間データをもたず、連続ビツトで判定する。
（P8→P9）、T11（P10→P11）等、次の処理までの時間
が短い場合は、割込み処理時間の方が長くなつてしまう
場合がある。この場合、タイマ割込みから抜けずに次の
データの処理を行なつても同じとなる（実際は割込み処
理から出る動作と入る動作がなくなる為に、タイマー割
込みから抜けない方が短くなる）。従つて、こういう場
合には時間データをもたず、連続ビツトで判定する。
次に第５図のフローチヤートによつて動作を説明する。
ステツプ300でタイマ割込に入ると、データポインタの
インクリメント及びオーバーフローした場合の初期化を
行なう（ステツプ301〜303）、次にデータポインタによ
つて示されるROMデータをステージによつて加工し、そ
の内容によりスイツチを切換える（ステツプ304）。次
に連続ビツトの判定を行ない（ステツプ305）、連続ビ
ツトが“1"であればステツプ306でデータポイントのイ
ンクリメントをスキツプする。次に補正ポインタをデク
リメントし（ステツプ307）、補正すべきかの判定（ス
テツプ308）を行なう。補正すべきであれば、補正ポイ
ンタを初期化し（ステツプ311）、連続ビツトの判定
（ステツプ312）を行ない、そのデータが“1"であれ
ば、補正値によりソフトタイマによりデイレイ時間をつ
くり（ステツプ313）、割込処理が抜けずにステツプ301
へもどる。連続ビツトが“0"であればデータポインタで
示されるROMデータに補正値を加えてタイマに入れる
（ステツプ314）。次に割込みを許可して、割込から抜
ける（ステツプ315,316）。上記ステツプ308で補正すべ
きでない場合には、ステツプ309へ行き、連続ビツトの
判定をし、“1"であれば割込処理を抜けずにステツプ30
1へもどり、“0"であれば、データポインタで示されるR
OMデータをタイマに入れ（ステツプ310）、ステツプ315
へ行く。以下ステツプ300〜316の動作を繰り返すことに
より、インバータのPWM波形を得ることができる。
インクリメント及びオーバーフローした場合の初期化を
行なう（ステツプ301〜303）、次にデータポインタによ
つて示されるROMデータをステージによつて加工し、そ
の内容によりスイツチを切換える（ステツプ304）。次
に連続ビツトの判定を行ない（ステツプ305）、連続ビ
ツトが“1"であればステツプ306でデータポイントのイ
ンクリメントをスキツプする。次に補正ポインタをデク
リメントし（ステツプ307）、補正すべきかの判定（ス
テツプ308）を行なう。補正すべきであれば、補正ポイ
ンタを初期化し（ステツプ311）、連続ビツトの判定
（ステツプ312）を行ない、そのデータが“1"であれ
ば、補正値によりソフトタイマによりデイレイ時間をつ
くり（ステツプ313）、割込処理が抜けずにステツプ301
へもどる。連続ビツトが“0"であればデータポインタで
示されるROMデータに補正値を加えてタイマに入れる
（ステツプ314）。次に割込みを許可して、割込から抜
ける（ステツプ315,316）。上記ステツプ308で補正すべ
きでない場合には、ステツプ309へ行き、連続ビツトの
判定をし、“1"であれば割込処理を抜けずにステツプ30
1へもどり、“0"であれば、データポインタで示されるR
OMデータをタイマに入れ（ステツプ310）、ステツプ315
へ行く。以下ステツプ300〜316の動作を繰り返すことに
より、インバータのPWM波形を得ることができる。
第６図及び第７図はこの発明の第３実施例を示す図で、
第６図（ａ），（ｂ）はROMのデータ内容、第７図はそ
の動作タイムチヤートを示す。この実施例は、上記第２
実施例に加えて第１図のB5に補正ビツトを付加したもの
である。
第６図（ａ），（ｂ）はROMのデータ内容、第７図はそ
の動作タイムチヤートを示す。この実施例は、上記第２
実施例に加えて第１図のB5に補正ビツトを付加したもの
である。
概要について簡単に述べると、第６図（ａ）において、
P1からP2の間（T2）、P5からP6の間（T6）等は、線間電
圧が0Vの状態であり、この時間を長くすることにより、
周波数を落とし、電圧を下げることになる。すなわち第
12図の（イ）に示す様に「V/F＝一定」で周波数を変化
させるわけである。ここで線間電圧が0V以外の部分を適
当に補正することにより第12図（ロ），（ハ）に示す様
に任意のV/Fパターンが得られる。例えばすべての時間
データを補正することにより「電圧が一定で周波数が変
わる」等の制御が行なえる。
P1からP2の間（T2）、P5からP6の間（T6）等は、線間電
圧が0Vの状態であり、この時間を長くすることにより、
周波数を落とし、電圧を下げることになる。すなわち第
12図の（イ）に示す様に「V/F＝一定」で周波数を変化
させるわけである。ここで線間電圧が0V以外の部分を適
当に補正することにより第12図（ロ），（ハ）に示す様
に任意のV/Fパターンが得られる。例えばすべての時間
データを補正することにより「電圧が一定で周波数が変
わる」等の制御が行なえる。
次に第７図のフローチヤートによつて動作を説明する。
ステツプ400からタイマ割込に入ると、データポイント
のインクリメント及びオーバーフローした場合の初期化
を行なう（ステツプ401〜403）。次に、データポインタ
によつて示されるROMデータをステージによつて加工
し、その内容によりスイツチを切換える（ステツプ40
4）。次に連続ビツトの判定を行ない（ステツプ405）、
連続ビツトが“1"であればステツプ406でデータポイン
タのインクリメントをスキツプする。次に補正ビツトが
“1"であるかの判定を行ない（ステツプ407）、“1"で
あれば連続ビツトの判定を行なう（ステツプ410）。こ
の時、“1"であれば補正値のソフトタイマによりデイレ
イ時間を作り（ステツプ411）、割込処理から抜けずに
ステツプ401へもどる。ステツプ410で連続ビツトが“0"
であればデータポインタで示されるROMデータに補正値
を加えてタイマに入れる（ステツプ112）。次に割込を
許可し（ステツプ413）、割込処理から抜ける（ステツ
プ414）。又、ステツプ407において補正ビツトが“0"で
あれば、連続ビツトの判定を行ない（ステツプ408）、
“1"であれば割込処理から抜けずにステツプ401へもど
る。連続ビツトが“0"であればデータポインタで示され
るROMデータをタイマーに入れ（ステツプ409）、ステツ
プ413へ行く。以下ステツプ400〜414の動作を繰り返す
ことにより、インバータのWRM波形が出力される。
のインクリメント及びオーバーフローした場合の初期化
を行なう（ステツプ401〜403）。次に、データポインタ
によつて示されるROMデータをステージによつて加工
し、その内容によりスイツチを切換える（ステツプ40
4）。次に連続ビツトの判定を行ない（ステツプ405）、
連続ビツトが“1"であればステツプ406でデータポイン
タのインクリメントをスキツプする。次に補正ビツトが
“1"であるかの判定を行ない（ステツプ407）、“1"で
あれば連続ビツトの判定を行なう（ステツプ410）。こ
の時、“1"であれば補正値のソフトタイマによりデイレ
イ時間を作り（ステツプ411）、割込処理から抜けずに
ステツプ401へもどる。ステツプ410で連続ビツトが“0"
であればデータポインタで示されるROMデータに補正値
を加えてタイマに入れる（ステツプ112）。次に割込を
許可し（ステツプ413）、割込処理から抜ける（ステツ
プ414）。又、ステツプ407において補正ビツトが“0"で
あれば、連続ビツトの判定を行ない（ステツプ408）、
“1"であれば割込処理から抜けずにステツプ401へもど
る。連続ビツトが“0"であればデータポインタで示され
るROMデータをタイマーに入れ（ステツプ409）、ステツ
プ413へ行く。以下ステツプ400〜414の動作を繰り返す
ことにより、インバータのWRM波形が出力される。
以上説明したように、この発明によれば、スイッチのオ
ン／オフを示す処理内容のデータと処理時間のデータと
を組み合わせて生成するデータ生成手段と、処理内容の
データと処理時間のデータに応じたパルス幅の変調信号
を出力するパルス幅変調信号発生手段とを備え、処理内
容のデータには、処理時間が短い場合に処理時間データ
を持たず、連続して次の処理を行い、周波数を変更する
場合は処理時間データを補正することにより変更される
ため、保有するデータの加工が容易となり、データ量を
削減できるとともに電圧を一定にして周波数だけを変化
させることが可能になると共に、任意のV/Fパターンが
得られるという効果がある。
ン／オフを示す処理内容のデータと処理時間のデータと
を組み合わせて生成するデータ生成手段と、処理内容の
データと処理時間のデータに応じたパルス幅の変調信号
を出力するパルス幅変調信号発生手段とを備え、処理内
容のデータには、処理時間が短い場合に処理時間データ
を持たず、連続して次の処理を行い、周波数を変更する
場合は処理時間データを補正することにより変更される
ため、保有するデータの加工が容易となり、データ量を
削減できるとともに電圧を一定にして周波数だけを変化
させることが可能になると共に、任意のV/Fパターンが
得られるという効果がある。
第１図はこの発明に係るインバータのパルス幅変調信号
発生装置のROM内に格納するデータの構成図、第２図
（ａ），（ｂ）はこの発明の第１実施例のデータ内容を
示す図、第３図はその動作を示すフローチヤート、第４
図（ａ），（ｂ）はこの発明の第２実施例のデータ内容
を示す図、第５図はその動作を示すフローチヤート、第
６図（ａ），（ｂ）はこの発明の第３実施例のデータ内
容を示す図、第７図はその動作を示すフローチヤート、
第８図はインバータの基本構成を示すブロツク図、第９
図は第８図のROMに格納されているデータの構成図、第1
0図（ａ），（ｂ）はそのデータ内容を示す図、第11図
はその動作を示すフローチヤート、第12図はPWM信号の
電圧と周波数のパターンを示す図である。 １……交流電源 ２……コンバータ ３……負荷である三相モータ ４……パワートランジスタ ５……アンプ ６……バツフア ７……マイクロコンピユータ ８……CPU ９……RAM 10……ROM 11……タイマ 12……ポート 13,15……処理内容のデータ 14……時間データ なお、図中同一符号は同一又は相当部分を示す。
発生装置のROM内に格納するデータの構成図、第２図
（ａ），（ｂ）はこの発明の第１実施例のデータ内容を
示す図、第３図はその動作を示すフローチヤート、第４
図（ａ），（ｂ）はこの発明の第２実施例のデータ内容
を示す図、第５図はその動作を示すフローチヤート、第
６図（ａ），（ｂ）はこの発明の第３実施例のデータ内
容を示す図、第７図はその動作を示すフローチヤート、
第８図はインバータの基本構成を示すブロツク図、第９
図は第８図のROMに格納されているデータの構成図、第1
0図（ａ），（ｂ）はそのデータ内容を示す図、第11図
はその動作を示すフローチヤート、第12図はPWM信号の
電圧と周波数のパターンを示す図である。 １……交流電源 ２……コンバータ ３……負荷である三相モータ ４……パワートランジスタ ５……アンプ ６……バツフア ７……マイクロコンピユータ ８……CPU ９……RAM 10……ROM 11……タイマ 12……ポート 13,15……処理内容のデータ 14……時間データ なお、図中同一符号は同一又は相当部分を示す。
Claims (2)
- 【請求項１】各相のスイッチングの切換を予め記憶させ
たデータを参照して行い、擬似正弦波を出力するインバ
ータのパルス幅変調信号発生装置において、前記データ
としてスイッチングのオン／オフを示す処理内容のデー
タと処理時間のデータとを組合せて生成するデータ生成
手段と、前記処理内容のデータと処理時間のデータに応
じたパルス幅の変調信号を出力するパルス幅変調信号発
生手段とを備え、前記処理内容のデータには、処理時間
が短い場合に前記処理時間データを持たず連続して次の
処理を行うことを示すデータが付加されていることを特
徴とするインバータのパルス幅変調信号発生装置。 - 【請求項２】前記処理内容のデータは、次の前記処理時
間のデータが周波数を変更する際に使するデータである
かどうかを示すデータが付加されていることを特徴とす
る特許請求の範囲第１項記載のインバータのパルス幅変
調信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60243338A JPH0797906B2 (ja) | 1985-10-30 | 1985-10-30 | インバ−タのパルス幅変調信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60243338A JPH0797906B2 (ja) | 1985-10-30 | 1985-10-30 | インバ−タのパルス幅変調信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62104480A JPS62104480A (ja) | 1987-05-14 |
| JPH0797906B2 true JPH0797906B2 (ja) | 1995-10-18 |
Family
ID=17102337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60243338A Expired - Fee Related JPH0797906B2 (ja) | 1985-10-30 | 1985-10-30 | インバ−タのパルス幅変調信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797906B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07110155B2 (ja) * | 1989-05-12 | 1995-11-22 | 株式会社富士通ゼネラル | インバータ制御装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200773A (ja) * | 1984-03-26 | 1985-10-11 | Sanyo Electric Co Ltd | インバ−タ制御装置 |
-
1985
- 1985-10-30 JP JP60243338A patent/JPH0797906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62104480A (ja) | 1987-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1292769C (en) | Three-phase pwm inverter with speed control and load compensation for aninduction motor | |
| JPH07108095B2 (ja) | インバータ装置及びその制御方法 | |
| EP0351783A2 (en) | PWM inverter apparatus | |
| US5422557A (en) | Method and apparatus for controlling the speed of a single phase induction motor using frequency variation | |
| AU651920B2 (en) | Method and apparatus for controlling an inverter | |
| EP0077836B1 (en) | Control apparatus for electric motors | |
| US4720777A (en) | Pulse width modulation system for AC motor drive inverters | |
| US4638225A (en) | Method and apparatus therefor in motor speed control | |
| EP0713285B1 (en) | Three-phase PWM signal generating device for inverters | |
| US4989128A (en) | Pulse width modulation control unit of inverter | |
| JPH0797906B2 (ja) | インバ−タのパルス幅変調信号発生装置 | |
| JP3336589B2 (ja) | Ｐｗｍインバータの制御装置 | |
| JP3777242B2 (ja) | モータ制御装置 | |
| JPS6332034B2 (ja) | ||
| JP2654118B2 (ja) | Ｐｗｍ制御方法 | |
| JPH0447553B2 (ja) | ||
| JP2710792B2 (ja) | デイジタル移相器 | |
| JPH0634623B2 (ja) | インバ−タの制御方法 | |
| JPH0866079A (ja) | ３相交流電動機の駆動方法及び装置 | |
| JP2679307B2 (ja) | Ｐｗｍパルス発生方法 | |
| JPH0442911B2 (ja) | ||
| JP2897437B2 (ja) | モ−タ制御装置 | |
| JP2600460Y2 (ja) | インバータ装置 | |
| JPH0767287B2 (ja) | インバータ制御装置 | |
| JPH0514519B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |