JPH0797776B2 - デジタル回路スイッチングおよびパケットスイッチング回路網およびそのスイッチング装置 - Google Patents
デジタル回路スイッチングおよびパケットスイッチング回路網およびそのスイッチング装置Info
- Publication number
- JPH0797776B2 JPH0797776B2 JP1678388A JP1678388A JPH0797776B2 JP H0797776 B2 JPH0797776 B2 JP H0797776B2 JP 1678388 A JP1678388 A JP 1678388A JP 1678388 A JP1678388 A JP 1678388A JP H0797776 B2 JPH0797776 B2 JP H0797776B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- processing unit
- input
- packet processing
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Electronic Switches (AREA)
- Radio Relay Systems (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、複数の入力および出力と回路切換え接続用
の通路がそれを介して各入力から出力に設定されること
のできる複数のスイッチング装置とを具備しているデジ
タルスイッチング回路網および複数の入力チャンネル
と、複数の出力チャンネルと、各出力チャンネルをあら
ゆる入力チャンネルに接続するための交差点素子を具備
するスイッチングマトリックスと、および交差点素子を
制御するための制御論理装置とを具備しているスイッチ
ング装置に関するものである。
の通路がそれを介して各入力から出力に設定されること
のできる複数のスイッチング装置とを具備しているデジ
タルスイッチング回路網および複数の入力チャンネル
と、複数の出力チャンネルと、各出力チャンネルをあら
ゆる入力チャンネルに接続するための交差点素子を具備
するスイッチングマトリックスと、および交差点素子を
制御するための制御論理装置とを具備しているスイッチ
ング装置に関するものである。
[従来の技術] そのようなスイッチング回路網およびそのようなスイッ
チング装置は一般に従来より知られている。情報の伝送
のためにデジタル装置の使用範囲は増加している。さら
に、データ伝送は著しく増加している。それ故将来のた
めに異なった型式の情報のスイッチングに適した通信回
路網が必要である。集積されるべきサービスは種々異な
っている。例えば定常的な情報流が比較的短い時間内に
存在するサービスと情報が刻々と長い期間にわたつて流
れるサービスとを区別することができる。それらの要求
に適応する2つの別のスイッチング方法がある。ターミ
ナル間の直接伝送路が呼(call)の期間利用されるよう
にするスイッチング方法は、情報が伝送されたか否かに
拘りなく“回路スイッチング”と呼ばれる。メツセージ
がパケットに分割されヘツダーに含まれた目的地情報に
よりリンクからリンクへデータ回路網を通って導かれる
スイッチング方法は“バケットスイッチング”と呼ばれ
る。パケットは所望の方向の通路が自由になるまで蓄積
される。伝送路の通過スイッチングは存在しない。特別
の場合は蓄積および発送(store−and−forward)スイ
ッチングであり、それにおいては分割されないメツセー
ジはスイッチングセンターからスイッチングセンター
へ、例えば電子郵便システム中でリンクからリンクへと
データ回路網を通って導かれる。定義は“NTG−Empfehl
ung 0902"1982年アイテム4.2.1および4.2.2(“ntz"No.
8/82,549頁)に記載されている。スイッチング装置は各
スイッチング方法に適合しなければならない。
チング装置は一般に従来より知られている。情報の伝送
のためにデジタル装置の使用範囲は増加している。さら
に、データ伝送は著しく増加している。それ故将来のた
めに異なった型式の情報のスイッチングに適した通信回
路網が必要である。集積されるべきサービスは種々異な
っている。例えば定常的な情報流が比較的短い時間内に
存在するサービスと情報が刻々と長い期間にわたつて流
れるサービスとを区別することができる。それらの要求
に適応する2つの別のスイッチング方法がある。ターミ
ナル間の直接伝送路が呼(call)の期間利用されるよう
にするスイッチング方法は、情報が伝送されたか否かに
拘りなく“回路スイッチング”と呼ばれる。メツセージ
がパケットに分割されヘツダーに含まれた目的地情報に
よりリンクからリンクへデータ回路網を通って導かれる
スイッチング方法は“バケットスイッチング”と呼ばれ
る。パケットは所望の方向の通路が自由になるまで蓄積
される。伝送路の通過スイッチングは存在しない。特別
の場合は蓄積および発送(store−and−forward)スイ
ッチングであり、それにおいては分割されないメツセー
ジはスイッチングセンターからスイッチングセンター
へ、例えば電子郵便システム中でリンクからリンクへと
データ回路網を通って導かれる。定義は“NTG−Empfehl
ung 0902"1982年アイテム4.2.1および4.2.2(“ntz"No.
8/82,549頁)に記載されている。スイッチング装置は各
スイッチング方法に適合しなければならない。
回路スイッチングおよびパケットスイッチングの両方を
行なう一つの方法は文献(A.ChaletおよびR.Drignathに
よるElektrisches Nachrichtenwesen 59巻1/2号,1985
年)に記載されている。このシステムにおいては、パケ
ットスイッチングはスイッチングセンターの入力におけ
るパケットメモリ中に各パケットを蓄積し、それから回
路スイッチングシステム中の同様のスイッチング回路網
を通る通路を設定し、それからパケットをこの通路上を
伝送し最終的にこの通路をクリアすることによって行わ
れる。各パケットのための通路の設定を加速するため
に、呼の設定位相中に呼設定に必要なパラメータ特に目
的地アドレスが決定され、パケットの到着で直ちに利用
できるように蓄積される。
行なう一つの方法は文献(A.ChaletおよびR.Drignathに
よるElektrisches Nachrichtenwesen 59巻1/2号,1985
年)に記載されている。このシステムにおいては、パケ
ットスイッチングはスイッチングセンターの入力におけ
るパケットメモリ中に各パケットを蓄積し、それから回
路スイッチングシステム中の同様のスイッチング回路網
を通る通路を設定し、それからパケットをこの通路上を
伝送し最終的にこの通路をクリアすることによって行わ
れる。各パケットのための通路の設定を加速するため
に、呼の設定位相中に呼設定に必要なパラメータ特に目
的地アドレスが決定され、パケットの到着で直ちに利用
できるように蓄積される。
完全に別の提案(John J.KulzerおよびW.A.Montgomery
氏)も文献に記載されている(ISS′84フローレンス7
−11,1984年5月,session 43Aペーパー1)。同様の提
案は同じ会議でトーマス氏等(session 32Cペーパー
2)によつて行われている。これらの提案によれば、散
発的に発生する単一の命令からデジタル化したビデオ信
号まで全ての情報はパケットに分割されてパケットスイ
ッチングによつて通過する。Kulzer氏の論文の第6図お
よび適切な説明によれば、個々のパケットは段から段へ
交換機を通って導かれ、その段で必要であれば一時的に
蓄積される。
氏)も文献に記載されている(ISS′84フローレンス7
−11,1984年5月,session 43Aペーパー1)。同様の提
案は同じ会議でトーマス氏等(session 32Cペーパー
2)によつて行われている。これらの提案によれば、散
発的に発生する単一の命令からデジタル化したビデオ信
号まで全ての情報はパケットに分割されてパケットスイ
ッチングによつて通過する。Kulzer氏の論文の第6図お
よび適切な説明によれば、個々のパケットは段から段へ
交換機を通って導かれ、その段で必要であれば一時的に
蓄積される。
[発明の解決すべき課題] 両方の解決方法は共に利点と欠点とがある。もしも信号
が高い伝送速度(いわゆる広帯域スイッチング)でスイ
ッチングされなければならないならば、いくつかの利点
および欠点が特に顕著になる。
が高い伝送速度(いわゆる広帯域スイッチング)でスイ
ッチングされなければならないならば、いくつかの利点
および欠点が特に顕著になる。
この発明は上記のような装置の欠点を除去し、多くの利
点を保持させたスイッチング回路網およびスイッチング
装置を提供することを目的とするものである。
点を保持させたスイッチング回路網およびスイッチング
装置を提供することを目的とするものである。
[課題解決のための手段および作用] この発明は、複数の入力および出力と、複数のスイッチ
ング装置とを具備し、回路切換え接続用の通路がそれら
のスイッチング装置を通って任意の入力から任意の出力
に設定可能にされ、個々のデータパケットに対する通路
もまた切換え可能であるデジタルスイッチング回路網に
おいて、各スイッチング装置は、複数の入力チャンネル
と、複数の出力チャンネルと、任意の入力チャンネルと
任意の出力チャンネルとを接続するためのスイッチング
素子から構成されているスイッチングマトリックスと、
スイッチング素子を付勢することにより回路切換え接続
を設定する制御論理装置と、パケット処理ユニットとを
具備し、各入力チャンネルはパケット処理ユニットの直
接1入力に接続されるか、または、任意の入力チャンネ
ルにパケット処理ユニットの任意の入力を接続可能にす
る切換え装置を介してパケット処理ユニットの入力に接
続され、制御論理装置は1つの入力チャンネルに接続さ
れたパケット処理ユニットの個々の入力を付勢してパケ
ット切換えメッセージに対して個々の入力を予め設定す
るか、または付勢および予めの設定のために前記パケッ
ト処理ユニットの個々の入力を選択された入力チャンネ
ルに接続するように構成され、パケット処理ユニットは
データパケットのヘッダ中に含まれた情報からアドレス
を導出するように構成され、データパケットがスイッチ
ング装置から出る出力チャンネルを決定するアドレスデ
コーダを備え、制御論理装置はさらにデータパケットの
期間中に選択された入力チャンネルから決定された出力
チャンネルへの接続をパケット処理ユニットに設定させ
ように構成されていることを特徴とする。
ング装置とを具備し、回路切換え接続用の通路がそれら
のスイッチング装置を通って任意の入力から任意の出力
に設定可能にされ、個々のデータパケットに対する通路
もまた切換え可能であるデジタルスイッチング回路網に
おいて、各スイッチング装置は、複数の入力チャンネル
と、複数の出力チャンネルと、任意の入力チャンネルと
任意の出力チャンネルとを接続するためのスイッチング
素子から構成されているスイッチングマトリックスと、
スイッチング素子を付勢することにより回路切換え接続
を設定する制御論理装置と、パケット処理ユニットとを
具備し、各入力チャンネルはパケット処理ユニットの直
接1入力に接続されるか、または、任意の入力チャンネ
ルにパケット処理ユニットの任意の入力を接続可能にす
る切換え装置を介してパケット処理ユニットの入力に接
続され、制御論理装置は1つの入力チャンネルに接続さ
れたパケット処理ユニットの個々の入力を付勢してパケ
ット切換えメッセージに対して個々の入力を予め設定す
るか、または付勢および予めの設定のために前記パケッ
ト処理ユニットの個々の入力を選択された入力チャンネ
ルに接続するように構成され、パケット処理ユニットは
データパケットのヘッダ中に含まれた情報からアドレス
を導出するように構成され、データパケットがスイッチ
ング装置から出る出力チャンネルを決定するアドレスデ
コーダを備え、制御論理装置はさらにデータパケットの
期間中に選択された入力チャンネルから決定された出力
チャンネルへの接続をパケット処理ユニットに設定させ
ように構成されていることを特徴とする。
この発明によれば、デジタルスイッチング回路網は任意
の入力から任意の出力への通路が回路切換え接続のため
に設定され、また所要によつてはパケット切換えメツセ
ージ(パケット)のために予め設定されることができる
ように構成される。任意所定の時点でパケット切換えメ
ツセージのために予め設定された通路はそのノードがス
イッチング回路網のスイッチング装置内にある回路網を
形成する。スイッチング装置はそのために予め設定され
た通路において各パケットを切換えるために必要な機能
ユニットを具備する。
の入力から任意の出力への通路が回路切換え接続のため
に設定され、また所要によつてはパケット切換えメツセ
ージ(パケット)のために予め設定されることができる
ように構成される。任意所定の時点でパケット切換えメ
ツセージのために予め設定された通路はそのノードがス
イッチング回路網のスイッチング装置内にある回路網を
形成する。スイッチング装置はそのために予め設定され
た通路において各パケットを切換えるために必要な機能
ユニットを具備する。
これは単一のスイッチング回路網を所要に応じてダイナ
ミックに回路スイッチング回路網およびパケットスイッ
チング回路網に分割することを可能にする。
ミックに回路スイッチング回路網およびパケットスイッ
チング回路網に分割することを可能にする。
そのようなスイッチング回路網の構造のみならず、また
回路ボード、コネクタ、ラックおよび結線を有する構造
も本質的に純粋の回路スイッチング回路網および純粋の
パケットスイッチング回路網におけるものと同じであ
る。純粋の回路スイッチング回路網または純粋のパケッ
トスイッチング回路網に比較して、交差点を含むモジュ
ール中にのみ追加の回路が必要である。新型のスイッチ
ング装置においては、特許請求の範囲第2項および第3
項に記載したスイッチング装置のように構成されたこれ
らのモジュールは大規模集積回路として構成される。こ
の発明によつて必要とされる追加の回路は回路の複雑性
を若干増加させるが、ターミナルピンの数および配置は
不変にできる。しかしながら、プログラム制御下である
そのようなスイッチング装置の制御または電線だけが装
置の費用として追加される。しかしながら、この僅かの
費用の追加により、パケットスイッチング接続または回
路スイッチング接続を所望するように設定すれることが
できる。
回路ボード、コネクタ、ラックおよび結線を有する構造
も本質的に純粋の回路スイッチング回路網および純粋の
パケットスイッチング回路網におけるものと同じであ
る。純粋の回路スイッチング回路網または純粋のパケッ
トスイッチング回路網に比較して、交差点を含むモジュ
ール中にのみ追加の回路が必要である。新型のスイッチ
ング装置においては、特許請求の範囲第2項および第3
項に記載したスイッチング装置のように構成されたこれ
らのモジュールは大規模集積回路として構成される。こ
の発明によつて必要とされる追加の回路は回路の複雑性
を若干増加させるが、ターミナルピンの数および配置は
不変にできる。しかしながら、プログラム制御下である
そのようなスイッチング装置の制御または電線だけが装
置の費用として追加される。しかしながら、この僅かの
費用の追加により、パケットスイッチング接続または回
路スイッチング接続を所望するように設定すれることが
できる。
[実施例] 以下、添附図面を参照にこの発明の実施例について説明
する。
する。
この発明は空間分割多重広帯域スイッチング回路網に適
用するものとして説明する。それにおいては、スイッチ
ング装置は広帯域集積スイッチングモジュールとして設
計されている。まずスイッチングモジュールについて、
次にスイッチング回路網について説明する。
用するものとして説明する。それにおいては、スイッチ
ング装置は広帯域集積スイッチングモジュールとして設
計されている。まずスイッチングモジュールについて、
次にスイッチング回路網について説明する。
しかしながら、この発明は広帯域用(もつと正確に言え
ば高データ速度用)に限定されるものでもなければ、空
間分割多重スイッチングに限定されるものでもない。こ
こで使用する入力、出力、チャンネル、通路および接続
等の用語はターミナルピンまたは導体トラックおよびTD
M信号中のタイムスロットと関連している。
ば高データ速度用)に限定されるものでもなければ、空
間分割多重スイッチングに限定されるものでもない。こ
こで使用する入力、出力、チャンネル、通路および接続
等の用語はターミナルピンまたは導体トラックおよびTD
M信号中のタイムスロットと関連している。
図はこの発明のスイッチング装置の1実施例として広帯
域スイッチングモジュール40のプロツク図を示す。
域スイッチングモジュール40のプロツク図を示す。
モジュール40は16個の信号入力E1…E16およびクロック
入力TEを有する。これらの入力に後続して入力分離増幅
器3が配置されている。信号入力E1…E16から入る信号
に対して、入力分離増幅器3に後続して入力同期装置1
が配置されている。この入力同期装置1に対しても入力
分離増幅器3を条件付けるクロックTがクロック入力TE
から供給されている。したがつてビツト同期デジタル信
号が入力同期装置1の出力に現われる。これらの出力は
スイッチングマトリックスKの列線に接続されている。
スイッチングマトリックスKの行線は出力同期装置2の
入力に接続され、この出力同期装置2においても信号は
再びクロックTにより(ビツト)同期している。これら
の信号およびクロックTは出力分離増幅器4を通過して
信号出力A1…A16およびクロック出力TAに至る。スイッ
チングマトリックスKの列線と行線との交差点はデコー
ドおよび制御論理装置6により制御される(図の二重
線)。広帯域スイッチングモジュール40は制御バスBUS
を介してデコードおよび制御論理装置6により制御さ
れ、監視される。
入力TEを有する。これらの入力に後続して入力分離増幅
器3が配置されている。信号入力E1…E16から入る信号
に対して、入力分離増幅器3に後続して入力同期装置1
が配置されている。この入力同期装置1に対しても入力
分離増幅器3を条件付けるクロックTがクロック入力TE
から供給されている。したがつてビツト同期デジタル信
号が入力同期装置1の出力に現われる。これらの出力は
スイッチングマトリックスKの列線に接続されている。
スイッチングマトリックスKの行線は出力同期装置2の
入力に接続され、この出力同期装置2においても信号は
再びクロックTにより(ビツト)同期している。これら
の信号およびクロックTは出力分離増幅器4を通過して
信号出力A1…A16およびクロック出力TAに至る。スイッ
チングマトリックスKの列線と行線との交差点はデコー
ドおよび制御論理装置6により制御される(図の二重
線)。広帯域スイッチングモジュール40は制御バスBUS
を介してデコードおよび制御論理装置6により制御さ
れ、監視される。
この広帯域スイッチングモジュール40は回路スイッチン
グのために必要な全ての装置を備え、また代りのパケッ
トスイッチングを可能にする装置を追加されている。こ
の目的に最も重要な装置はパケット処理ユニットPであ
る。実施例では、信号路の最大3クォーター(quarte
r)がパケットスイッチングに対して必要であると仮定
する。それ故パケット処理ユニットPは4個のサブユニ
ットP1…P4を有し、それらはそれぞれ第1のパケットス
イッチングマトリックスPK1により信号入力E1…E16の任
意のものから来る列線に接続されることのできる信号入
力を有する。もしもサブユニットの数が信号入力の数に
等しいならば、第1のパケットスイッチングマトリック
スPK1は直線接続によつて置換えられることができる。
グのために必要な全ての装置を備え、また代りのパケッ
トスイッチングを可能にする装置を追加されている。こ
の目的に最も重要な装置はパケット処理ユニットPであ
る。実施例では、信号路の最大3クォーター(quarte
r)がパケットスイッチングに対して必要であると仮定
する。それ故パケット処理ユニットPは4個のサブユニ
ットP1…P4を有し、それらはそれぞれ第1のパケットス
イッチングマトリックスPK1により信号入力E1…E16の任
意のものから来る列線に接続されることのできる信号入
力を有する。もしもサブユニットの数が信号入力の数に
等しいならば、第1のパケットスイッチングマトリック
スPK1は直線接続によつて置換えられることができる。
パケットスイッチング装置自体はすでに知られているか
ら、パケット処理ユニツトPおよびそれに含まれたサブ
ユニツトP1…P4の作業および基本的設計もまた原理的に
は知られている。パケット処理ユニツトPの主要な仕事
は各パケットに対するさらに別の通路を決定し、この通
路上をこのパケットに、例えば特定の信号出力A1…A16
に導くことである。まず何よりも新しいパケットのスタ
ートを検出することを必要とするようなパケットを識別
することが必要である。この同期作業のために、広い範
囲の解決方法が利用できる。原理的に、各パケットは二
つの部分から構成される。第1の部分はまた通常時間的
に最初のものであり、ヘツダーとしてパケットを先導
し、情報の交換を制御するために必要な全てのデータを
含んでいる。第2の部分は情報それ自身を含んでいる。
第1の部分(ヘツダー)は少なくともさらに別の通路を
決定するために必要なデータを含んでいなければならな
い。さらにそれは例えば送信機上のデータを同期させ、
或いは含むように作用することができる。パケットのヘ
ツダーが送信機から受信機までの全ての経路で不変のま
まであり、この目的のために必要な全てのデータを含ん
でいるか、或いはヘツダーが予め定められた情報により
リンクからリンクへ更新されるか否かはこの発明と無関
係である。もしもパケットが予め定められた長さを有す
るならば、例えばスイッチング回路網中の全てのパケッ
トが同期されていてもよく、それはパケットのスタート
をマークする外部信号をスイッチング回路網の全ての広
帯域スイッチングモジュールに供給することを可能にす
る。もしもスイッチング回路網の入力においてパケット
がスイッチング回路網の各段に対する2ビツトを含むヘ
ツダーを与えられ、したがつてバケットが通過する各広
帯域スイッチングモジュール40に対して2ビツトを含む
ヘツダーを与えられ、それらがそれぞれ4つの可能な信
号出力の一つを選択するように作用するならば、パケッ
ト処理ユニツトPは非常に簡単な設計となる。パケット
処理ユニツトPは、広帯域スイッチングモジュールに対
するこの2個のアドレスビツトが現われる瞬間を決定す
るべき位置にある。これらおよび先行する段をアドレス
するために必要な先行するアドレスビツトは次の段に通
過する必要はない。それ故、もしもこれら二つのアドレ
スビツトが評価されたならば、適当な信号出力のみにパ
ケットを伝送すれば充分である。その場合に、通過接続
(through−connection)がスイッチングマトリックス
K中で行われることができる。パケット処理ユニツトP
はアドレスデコーダPA中の2個の受信されたアドレスビ
ツトから16個の信号出力A1…A16の一つを選択し、デコ
ードし、論理装置6を制御してスイッチングマトリック
スKの適当な交差点を付勢しなければならない。
ら、パケット処理ユニツトPおよびそれに含まれたサブ
ユニツトP1…P4の作業および基本的設計もまた原理的に
は知られている。パケット処理ユニツトPの主要な仕事
は各パケットに対するさらに別の通路を決定し、この通
路上をこのパケットに、例えば特定の信号出力A1…A16
に導くことである。まず何よりも新しいパケットのスタ
ートを検出することを必要とするようなパケットを識別
することが必要である。この同期作業のために、広い範
囲の解決方法が利用できる。原理的に、各パケットは二
つの部分から構成される。第1の部分はまた通常時間的
に最初のものであり、ヘツダーとしてパケットを先導
し、情報の交換を制御するために必要な全てのデータを
含んでいる。第2の部分は情報それ自身を含んでいる。
第1の部分(ヘツダー)は少なくともさらに別の通路を
決定するために必要なデータを含んでいなければならな
い。さらにそれは例えば送信機上のデータを同期させ、
或いは含むように作用することができる。パケットのヘ
ツダーが送信機から受信機までの全ての経路で不変のま
まであり、この目的のために必要な全てのデータを含ん
でいるか、或いはヘツダーが予め定められた情報により
リンクからリンクへ更新されるか否かはこの発明と無関
係である。もしもパケットが予め定められた長さを有す
るならば、例えばスイッチング回路網中の全てのパケッ
トが同期されていてもよく、それはパケットのスタート
をマークする外部信号をスイッチング回路網の全ての広
帯域スイッチングモジュールに供給することを可能にす
る。もしもスイッチング回路網の入力においてパケット
がスイッチング回路網の各段に対する2ビツトを含むヘ
ツダーを与えられ、したがつてバケットが通過する各広
帯域スイッチングモジュール40に対して2ビツトを含む
ヘツダーを与えられ、それらがそれぞれ4つの可能な信
号出力の一つを選択するように作用するならば、パケッ
ト処理ユニツトPは非常に簡単な設計となる。パケット
処理ユニツトPは、広帯域スイッチングモジュールに対
するこの2個のアドレスビツトが現われる瞬間を決定す
るべき位置にある。これらおよび先行する段をアドレス
するために必要な先行するアドレスビツトは次の段に通
過する必要はない。それ故、もしもこれら二つのアドレ
スビツトが評価されたならば、適当な信号出力のみにパ
ケットを伝送すれば充分である。その場合に、通過接続
(through−connection)がスイッチングマトリックス
K中で行われることができる。パケット処理ユニツトP
はアドレスデコーダPA中の2個の受信されたアドレスビ
ツトから16個の信号出力A1…A16の一つを選択し、デコ
ードし、論理装置6を制御してスイッチングマトリック
スKの適当な交差点を付勢しなければならない。
しかしながら、実際にはそのような簡単な設計のパケッ
ト処理ユニツトP全く簡単な要求に合致するだけであ
る。もしも同時に2個の異なる信号入力E1…E16に到着
する2個のパケットが同じ信号出力に導かれなければな
らないならば、すでに損失が生じる。その場合には直ち
に切換えることができないパケットは一時的に蓄積さ
れ、後で送られなければならない。これはサブユニツト
P1…P4中に適当なバッファを必要とする。さらにサブユ
ニツトP1…P4から信号出力A1…A16へ出力することが可
能でなければならない。このために第2のパケットスイ
ッチングマトリックスPK2が設けられる。この第2のパ
ケットスイッチングマトリックスPK2の交差点はデコー
ドおよび制御論理装置6から制御される。
ト処理ユニツトP全く簡単な要求に合致するだけであ
る。もしも同時に2個の異なる信号入力E1…E16に到着
する2個のパケットが同じ信号出力に導かれなければな
らないならば、すでに損失が生じる。その場合には直ち
に切換えることができないパケットは一時的に蓄積さ
れ、後で送られなければならない。これはサブユニツト
P1…P4中に適当なバッファを必要とする。さらにサブユ
ニツトP1…P4から信号出力A1…A16へ出力することが可
能でなければならない。このために第2のパケットスイ
ッチングマトリックスPK2が設けられる。この第2のパ
ケットスイッチングマトリックスPK2の交差点はデコー
ドおよび制御論理装置6から制御される。
サブユニツトP1…P4中のバッファの大きさは予期される
トラフィック容量および必要なサービスの程度による。
予期されるトラフィック容量が大きくなるほどまた必要
なサービスの程度が高くなるほど、バッファは大きくな
る。しかしながら、バッファの容量は原理的に入来する
パケットが失われることが全く無いように保証すること
は出来ない。それ故必要な場合には例えばターミナルに
おいて失われたパケットが続いて供給されることを確保
しなければならない。またスイッチングパケットに対し
てさらに別の通路を要求するために、切迫した、或いは
すでに存在する過負荷を制御バスによつて外部に報告す
ることもデコードおよび制御論理装置6で可能である。
このため少なくともいくつかのリンクに対して回路スイ
ッチングによる通路の設定が使用できる。
トラフィック容量および必要なサービスの程度による。
予期されるトラフィック容量が大きくなるほどまた必要
なサービスの程度が高くなるほど、バッファは大きくな
る。しかしながら、バッファの容量は原理的に入来する
パケットが失われることが全く無いように保証すること
は出来ない。それ故必要な場合には例えばターミナルに
おいて失われたパケットが続いて供給されることを確保
しなければならない。またスイッチングパケットに対し
てさらに別の通路を要求するために、切迫した、或いは
すでに存在する過負荷を制御バスによつて外部に報告す
ることもデコードおよび制御論理装置6で可能である。
このため少なくともいくつかのリンクに対して回路スイ
ッチングによる通路の設定が使用できる。
しかしながら、例えば、もしもパケットのスタートが入
力データ流の内容からまず決定されなければならないな
らば、およびもしもそれにも拘らず全てのパケットが切
換えられて通過されなければならないならば、バッファ
が必要である。もしもパケットスイッチングがAにより
上述のように実効されるべきであるならば、トーマス氏
の前記論文の第9図によつてサブユニツトP1…P4もまた
同期のために機能ユニツトを具備しなければならない。
パケットが遅延されて広帯域スイッチングモジュール40
が一時にただ一つのパケットのヘツダーだけを処理しな
ければならない場合には、パケット処理ユニツトPおよ
びデコードおよび制御論理装置6に必要な回路の量は比
較的少なく維持することができる。例えば、アドレスデ
コーダPAが一時にサブユニツトP1…P4のただ一つだけか
らアドレス可能であれば充分である。また第2のパケッ
トスイッチングマトリックスPK2において、デコードお
よび制御論理装置6は一時に2個の交差点を付勢するこ
とがあつてはならない。パケットのヘッダーがただ一つ
のリンクのアドレス情報を含み、アドレスがパケット処
理ユニツトP中で変更されなければならないときでさ
え、必要なモジュールに要求される回路の量はもしも一
時に2個のヘッダーを処理する必要が決して必要でない
ならば小さいものである。
力データ流の内容からまず決定されなければならないな
らば、およびもしもそれにも拘らず全てのパケットが切
換えられて通過されなければならないならば、バッファ
が必要である。もしもパケットスイッチングがAにより
上述のように実効されるべきであるならば、トーマス氏
の前記論文の第9図によつてサブユニツトP1…P4もまた
同期のために機能ユニツトを具備しなければならない。
パケットが遅延されて広帯域スイッチングモジュール40
が一時にただ一つのパケットのヘツダーだけを処理しな
ければならない場合には、パケット処理ユニツトPおよ
びデコードおよび制御論理装置6に必要な回路の量は比
較的少なく維持することができる。例えば、アドレスデ
コーダPAが一時にサブユニツトP1…P4のただ一つだけか
らアドレス可能であれば充分である。また第2のパケッ
トスイッチングマトリックスPK2において、デコードお
よび制御論理装置6は一時に2個の交差点を付勢するこ
とがあつてはならない。パケットのヘッダーがただ一つ
のリンクのアドレス情報を含み、アドレスがパケット処
理ユニツトP中で変更されなければならないときでさ
え、必要なモジュールに要求される回路の量はもしも一
時に2個のヘッダーを処理する必要が決して必要でない
ならば小さいものである。
広帯域スイッチングモジュール、すなわち高速度で動作
するモジュールを示した実施例においては、この発明に
よる回路スイッチングとパケットスイッチングとの組合
せは真の回路スイッチングと異なつて交差点が迅速に付
勢されることができることを要求される。それ故デコー
ドおよび制御論理装置6の少なくとも一部はほぼ伝送速
度に等しい速度で動作できなければならない。このため
デコードおよび制御論理装置6は低速部分61と高速部分
62に分割されている。第1のパケットスイッチングマト
リックスPK1中の交差点とスイッチングマトリックスK
中の交差点とは低速部分61により付勢され、第2のパケ
ットスイッチングマトリックスPK2中の交差点は高速部
分62により付勢される。パケット処理ユニツトPは主と
して高速部分62と共同して動作する。
するモジュールを示した実施例においては、この発明に
よる回路スイッチングとパケットスイッチングとの組合
せは真の回路スイッチングと異なつて交差点が迅速に付
勢されることができることを要求される。それ故デコー
ドおよび制御論理装置6の少なくとも一部はほぼ伝送速
度に等しい速度で動作できなければならない。このため
デコードおよび制御論理装置6は低速部分61と高速部分
62に分割されている。第1のパケットスイッチングマト
リックスPK1中の交差点とスイッチングマトリックスK
中の交差点とは低速部分61により付勢され、第2のパケ
ットスイッチングマトリックスPK2中の交差点は高速部
分62により付勢される。パケット処理ユニツトPは主と
して高速部分62と共同して動作する。
この発明によるデジタルスイッチング回路網において
は、説明した広帯域スイッチングモジュールはスイッチ
ング装置として使用できる。或る種の中央制御または中
央化しない制御により回路スイッチングされた接続部の
ための通路は通常の方法によつて自由に設定できる。そ
の代りに、その様な通路はパケットスイッチングメツセ
ージに対して予め設定されることができる。このために
そのような通路がそれを通って導かれる各広帯域スイッ
チングモジュールにおいて第1のパケットスイッチング
マトリックスPK1はパケット処理ユニツトPのサブユニ
ツトP1…P4の一つをこの通路に接続しなければならな
い。さらにアドレスデコーダPAは予め設定される通路へ
次にパケットを適切に導くために必要なデータを供給さ
れなければならない。
は、説明した広帯域スイッチングモジュールはスイッチ
ング装置として使用できる。或る種の中央制御または中
央化しない制御により回路スイッチングされた接続部の
ための通路は通常の方法によつて自由に設定できる。そ
の代りに、その様な通路はパケットスイッチングメツセ
ージに対して予め設定されることができる。このために
そのような通路がそれを通って導かれる各広帯域スイッ
チングモジュールにおいて第1のパケットスイッチング
マトリックスPK1はパケット処理ユニツトPのサブユニ
ツトP1…P4の一つをこの通路に接続しなければならな
い。さらにアドレスデコーダPAは予め設定される通路へ
次にパケットを適切に導くために必要なデータを供給さ
れなければならない。
図はこの発明のスイッチング装置の1実施例の広帯域ス
イッチングモジュールのブロック図である。 1……入力同期装置、2……出力同期装置、3……入力
分離増幅器、4……出力分離増幅器、K……スイッチン
グマトリックス、PK1,PK2……パケットスイッチングマ
トリックス、6……デコードおよび制御論理装置、61…
…低速部分、62……高速部分、P……パケット処理ユニ
ツト。
イッチングモジュールのブロック図である。 1……入力同期装置、2……出力同期装置、3……入力
分離増幅器、4……出力分離増幅器、K……スイッチン
グマトリックス、PK1,PK2……パケットスイッチングマ
トリックス、6……デコードおよび制御論理装置、61…
…低速部分、62……高速部分、P……パケット処理ユニ
ツト。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 欧州特許出願公開126413(EP,A) IBM Technical Disc losure Bulletin,28 〔2〕(1985−7)(米)P.510−512 IBM Technical Disc losure Bulletin,29 〔8〕(1987−1)(米)P.3626−3627
Claims (3)
- 【請求項1】複数の入力および出力と、複数のスイッチ
ング装置とを具備し、回路切換え接続用の通路がそれら
のスイッチング装置を通って任意の入力から任意の出力
に設定可能にされ、個々のデータパケットに対する通路
もまた切換え可能であるデジタルスイッチング回路網に
おいて、 前記複数のスイッチング装置の各スイッチング装置は、 複数の入力チャンネルと、 複数の出力チャンネルと、 任意の入力チャンネルと任意の出力チャンネルとを接続
するためのスイッチング素子から構成されているスイッ
チングマトリックスと、 スイッチング素子を付勢することにより回路切換え接続
を設定する制御論理装置と、 パケット処理ユニットとを具備し、 各入力チャンネルはパケット処理ユニットの直接1入力
に接続されるか、または、任意の入力チャンネルにパケ
ット処理ユニットの任意の入力を接続可能にする切換え
装置を介してパケット処理ユニットの入力に接続され、 制御論理装置は1つの入力チャンネルに接続されたパケ
ット処理ユニットの個々の入力を付勢してパケット切換
えメッセージに対して個々の入力を予め設定するか、ま
たは付勢および予めの設定のために前記パケット処理ユ
ニットの個々の入力を選択された入力チャンネルに接続
するように構成され、 パケット処理ユニットはデータパケットのヘッダ中に含
まれた情報からアドレスを導出するように構成され、デ
ータパケットがスイッチング装置から出る出力チャンネ
ルを決定するアドレスデコーダを備え、 制御論理装置はさらにデータパケットの期間中に選択さ
れた入力チャンネルから決定された出力チャンネルへの
接続をパケット処理ユニットに設定させように構成され
ていることを特徴とするデジタルスイッチング回路網。 - 【請求項2】複数の入力チャンネルと、複数の出力チャ
ンネルと、および任意の入力チャンネルと任意の出力チ
ャンネルとの間の回路切換え接続を設定し、個々のデー
タパケットの通路を切換える制御論理装置とを具備して
いるスイッチング装置において、 スイッチング装置はパケット処理ユニットを具備し、 各入力チャンネルはパケット処理ユニットの直接1入力
に接続されるか、または、任意の入力チャンネルにパケ
ット処理ユニットの任意の入力を接続可能にする切換え
装置を介してパケット処理ユニットの入力に接続され、 制御論理装置は1つの入力チャンネルに接続されたパケ
ット処理ユニットの個々の入力を付勢してパケット切換
えメッセージに対して個々の入力を予め設定するか、ま
たは付勢および予めの設定のために前記パケット処理ユ
ニットの個々の入力を選択された入力チャンネルに接続
するように構成され、 パケット処理ユニットはデータパケットのヘッダ中に含
まれた情報からアドレスを導出するように構成され、デ
ータパケットがスイッチング装置から出る出力チャンネ
ルを決定するアドレスデコーダを備え、 制御論理装置はさらにデータパケットの期間中に選択さ
れた入力チャンネルから決定された出力チャンネルへの
接続をパケット処理ユニットに設定させるように構成さ
れていることを特徴とするスイッチング装置。 - 【請求項3】パケット処理ユニットはスイッチング素子
を介して任意の出力チャンネルと接続可能な出力を備
え、さらにパケット処理ユニットは選択された入力チャ
ンネルから決定された出力チャンネルへの通路におい
て、データパケットがパケット処理ユニットを通過する
ように構成され、同期、一時的蓄積、またはアドレス変
更のための機能装置を具備している請求項2記載のスイ
ッチング装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3702614.3 | 1987-01-29 | ||
DE19873702614 DE3702614A1 (de) | 1987-01-29 | 1987-01-29 | Digitales koppelnetz fuer leitungs- und paketvermittlung und koppeleinrichtung hierzu |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63313938A JPS63313938A (ja) | 1988-12-22 |
JPH0797776B2 true JPH0797776B2 (ja) | 1995-10-18 |
Family
ID=6319779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1678388A Expired - Lifetime JPH0797776B2 (ja) | 1987-01-29 | 1988-01-27 | デジタル回路スイッチングおよびパケットスイッチング回路網およびそのスイッチング装置 |
Country Status (11)
Country | Link |
---|---|
US (1) | US4903260A (ja) |
EP (1) | EP0276776B1 (ja) |
JP (1) | JPH0797776B2 (ja) |
KR (1) | KR960007583B1 (ja) |
CN (1) | CN88100334A (ja) |
AT (1) | ATE107826T1 (ja) |
AU (1) | AU601797B2 (ja) |
CA (1) | CA1282152C (ja) |
DE (2) | DE3702614A1 (ja) |
ES (1) | ES2058143T3 (ja) |
MX (1) | MX169074B (ja) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3919154A1 (de) * | 1988-05-21 | 1990-12-13 | Telefonbau & Normalzeit Gmbh | Verfahren zur digitalen informationsuebertragung fuer kommunikations-vermittlungssysteme |
JPH02210934A (ja) * | 1989-02-09 | 1990-08-22 | Fujitsu Ltd | 通信システムの接続処理方式 |
US5119370A (en) * | 1989-09-28 | 1992-06-02 | Northern Telecom Limited | Switching node for a communications switching network |
US5966528A (en) * | 1990-11-13 | 1999-10-12 | International Business Machines Corporation | SIMD/MIMD array processor with vector processing |
US5765011A (en) * | 1990-11-13 | 1998-06-09 | International Business Machines Corporation | Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams |
US5713037A (en) * | 1990-11-13 | 1998-01-27 | International Business Machines Corporation | Slide bus communication functions for SIMD/MIMD array processor |
US5625836A (en) * | 1990-11-13 | 1997-04-29 | International Business Machines Corporation | SIMD/MIMD processing memory element (PME) |
US5963746A (en) * | 1990-11-13 | 1999-10-05 | International Business Machines Corporation | Fully distributed processing memory element |
US5815723A (en) * | 1990-11-13 | 1998-09-29 | International Business Machines Corporation | Picket autonomy on a SIMD machine |
US5765015A (en) * | 1990-11-13 | 1998-06-09 | International Business Machines Corporation | Slide network for an array processor |
EP0485690B1 (en) * | 1990-11-13 | 1999-05-26 | International Business Machines Corporation | Parallel associative processor system |
US5588152A (en) * | 1990-11-13 | 1996-12-24 | International Business Machines Corporation | Advanced parallel processor including advanced support hardware |
US5734921A (en) * | 1990-11-13 | 1998-03-31 | International Business Machines Corporation | Advanced parallel array processor computer package |
US5794059A (en) * | 1990-11-13 | 1998-08-11 | International Business Machines Corporation | N-dimensional modified hypercube |
US5630162A (en) * | 1990-11-13 | 1997-05-13 | International Business Machines Corporation | Array processor dotted communication network based on H-DOTs |
US5828894A (en) * | 1990-11-13 | 1998-10-27 | International Business Machines Corporation | Array processor having grouping of SIMD pickets |
US5617577A (en) * | 1990-11-13 | 1997-04-01 | International Business Machines Corporation | Advanced parallel array processor I/O connection |
US5809292A (en) * | 1990-11-13 | 1998-09-15 | International Business Machines Corporation | Floating point for simid array machine |
US5765012A (en) * | 1990-11-13 | 1998-06-09 | International Business Machines Corporation | Controller for a SIMD/MIMD array having an instruction sequencer utilizing a canned routine library |
US5590345A (en) * | 1990-11-13 | 1996-12-31 | International Business Machines Corporation | Advanced parallel array processor(APAP) |
US5963745A (en) * | 1990-11-13 | 1999-10-05 | International Business Machines Corporation | APAP I/O programmable router |
JPH06501365A (ja) * | 1991-02-01 | 1994-02-10 | リパブリック・テルコム・システムズ・コーポレーション | パケット・スイッチング通信システム |
US5594918A (en) * | 1991-05-13 | 1997-01-14 | International Business Machines Corporation | Parallel computer system providing multi-ported intelligent memory |
US5243334A (en) * | 1991-08-30 | 1993-09-07 | International Business Machines Corporation | Partitioned switch with distributed clocks |
US5379280A (en) * | 1991-09-26 | 1995-01-03 | Ipc Information Systems, Inc. | Conferencing system for distributed switching network |
US5255264A (en) * | 1991-09-26 | 1993-10-19 | Ipc Information Systems, Inc. | Distributed control switching network for multi-line telephone communications |
US5214691A (en) * | 1991-09-26 | 1993-05-25 | Ipc Information Systems, Inc. | Key telephone system with virtual private lines |
US5237571A (en) * | 1991-09-26 | 1993-08-17 | Ipc Information Systems, Inc. | Broadcast system for distributed switching network |
US5623489A (en) * | 1991-09-26 | 1997-04-22 | Ipc Information Systems, Inc. | Channel allocation system for distributed digital switching network |
US5577075A (en) * | 1991-09-26 | 1996-11-19 | Ipc Information Systems, Inc. | Distributed clocking system |
JP2642039B2 (ja) * | 1992-05-22 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | アレイ・プロセッサ |
DE4224932A1 (de) * | 1992-07-28 | 1993-01-21 | Siemens Ag | Verfahren zur zuteilung der vermittlungstechnischen ressourcen eines kommunikationssystems fuer waehl- und festverbindungen |
US5604735A (en) * | 1995-03-15 | 1997-02-18 | Finisar Corporation | High speed network switch |
US5566171A (en) * | 1995-03-15 | 1996-10-15 | Finisar Corporation | Multi-mode high speed network switch for node-to-node communication |
GB9603582D0 (en) | 1996-02-20 | 1996-04-17 | Hewlett Packard Co | Method of accessing service resource items that are for use in a telecommunications system |
DE19645368C2 (de) | 1996-10-07 | 1999-12-30 | Teles Ag | Verfahren und Kommunikationseinrichtung zur Übertragung von Daten in einem Telekommunikationsnetz |
EP0929884B1 (de) * | 1996-10-07 | 1999-10-27 | Teles AG Informationstechnologien | Verfahren zur übertragung von daten in einem telekommunikationsnetz und switch zur durchführung des verfahrens |
DE19648627C2 (de) * | 1996-11-12 | 2000-01-27 | Bosch Gmbh Robert | Kommunikationssystem zur Übertragung von multimedialen Daten |
DE19745961A1 (de) * | 1997-10-17 | 1999-04-22 | Cit Alcatel | Vorrichtung und Verfahren zum Aufbau einer Gesprächsverbindung |
US7110395B1 (en) | 2000-10-31 | 2006-09-19 | Cisco Technology, Inc. | Method and apparatus for network telephony |
US7808981B1 (en) | 2001-01-31 | 2010-10-05 | Cisco Technology, Inc. | Packet telephony across the public switched telephone network |
GB2374242B (en) * | 2001-04-07 | 2005-03-16 | Univ Dundee | Integrated circuit and related improvements |
DE10122422A1 (de) | 2001-05-09 | 2002-11-21 | Siemens Ag | Verfahren und Vorrichtung zum Einstellen der Bandbreite einer Verbindung zwischen mindestens zwei Kommunikationsendpunkten in einem Datennetz |
US7715431B1 (en) | 2002-10-16 | 2010-05-11 | Cisco Technology, Inc. | Fallback for V.42 modem-over-internet-protocol (MoIP) gateways method and apparatus |
US7886344B2 (en) * | 2004-09-13 | 2011-02-08 | Cisco Technology, Inc. | Secure fallback network device |
US8953771B2 (en) * | 2005-11-07 | 2015-02-10 | Cisco Technology, Inc. | Method and apparatus to provide cryptographic identity assertion for the PSTN |
US20080051094A1 (en) * | 2006-08-24 | 2008-02-28 | Nokia Corporation | System and method for facilitating communications |
US8238538B2 (en) | 2009-05-28 | 2012-08-07 | Comcast Cable Communications, Llc | Stateful home phone service |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4539676A (en) * | 1982-05-03 | 1985-09-03 | At&T Bell Laboratories | Bulk/interactive data switching system |
DE3510566A1 (de) * | 1985-03-23 | 1986-10-02 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Breitbandkoppelfeldbaustein und breitbandkoppelfeld |
DE3318290A1 (de) * | 1983-05-19 | 1984-11-22 | Siemens AG, 1000 Berlin und 8000 München | Telekommunikationssystem sowohl fuer stream-verkehr als auch fuer burst-verkehr |
US4635250A (en) * | 1984-04-13 | 1987-01-06 | International Business Machines Corporation | Full-duplex one-sided cross-point switch |
DE3441501A1 (de) * | 1984-11-14 | 1986-05-15 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zum regenerieren und synchronisieren eines digitalen signals |
DE3504835A1 (de) * | 1985-02-13 | 1986-08-14 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Ueberwachungsschaltung fuer digitalsignale |
CN1003154B (zh) * | 1985-02-25 | 1989-01-25 | 国际标准电气公司 | 在电路交换的交换机中提供数据业务的系统 |
DE3543392A1 (de) * | 1985-12-07 | 1987-06-25 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zum regenerieren und synchronisieren eines digitalen signales |
US4731785A (en) * | 1986-06-20 | 1988-03-15 | American Telephone And Telegraph Company | Combined circuit switch and packet switching system |
FR2621768B1 (fr) * | 1987-10-13 | 1994-02-25 | Alcatel Cit | Matrice de commutation multidebits a large bande, pour reseau de connexion |
-
1987
- 1987-01-29 DE DE19873702614 patent/DE3702614A1/de not_active Withdrawn
-
1988
- 1988-01-18 AU AU10341/88A patent/AU601797B2/en not_active Ceased
- 1988-01-20 MX MX010153A patent/MX169074B/es unknown
- 1988-01-22 EP EP88100907A patent/EP0276776B1/de not_active Expired - Lifetime
- 1988-01-22 AT AT88100907T patent/ATE107826T1/de not_active IP Right Cessation
- 1988-01-22 ES ES88100907T patent/ES2058143T3/es not_active Expired - Lifetime
- 1988-01-22 DE DE3850269T patent/DE3850269D1/de not_active Expired - Fee Related
- 1988-01-27 JP JP1678388A patent/JPH0797776B2/ja not_active Expired - Lifetime
- 1988-01-28 US US07/149,664 patent/US4903260A/en not_active Expired - Lifetime
- 1988-01-28 CA CA000557553A patent/CA1282152C/en not_active Expired - Lifetime
- 1988-01-28 CN CN88100334A patent/CN88100334A/zh active Pending
- 1988-01-28 KR KR1019880000701A patent/KR960007583B1/ko not_active IP Right Cessation
Non-Patent Citations (2)
Title |
---|
IBMTechnicalDisclosureBulletin,28〔2〕(1985−7)(米)P.510−512 |
IBMTechnicalDisclosureBulletin,29〔8〕(1987−1)(米)P.3626−3627 |
Also Published As
Publication number | Publication date |
---|---|
AU1034188A (en) | 1988-08-04 |
EP0276776A3 (en) | 1990-11-14 |
KR880009500A (ko) | 1988-09-15 |
ATE107826T1 (de) | 1994-07-15 |
KR960007583B1 (ko) | 1996-06-05 |
US4903260A (en) | 1990-02-20 |
CN88100334A (zh) | 1988-09-21 |
EP0276776B1 (de) | 1994-06-22 |
AU601797B2 (en) | 1990-09-20 |
ES2058143T3 (es) | 1994-11-01 |
DE3850269D1 (de) | 1994-07-28 |
MX169074B (es) | 1993-06-21 |
EP0276776A2 (de) | 1988-08-03 |
CA1282152C (en) | 1991-03-26 |
JPS63313938A (ja) | 1988-12-22 |
DE3702614A1 (de) | 1988-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0797776B2 (ja) | デジタル回路スイッチングおよびパケットスイッチング回路網およびそのスイッチング装置 | |
US7756013B2 (en) | Packet switching system and method | |
CA2224753C (en) | An atm switch queuing system | |
US6223242B1 (en) | Linearly expandable self-routing crossbar switch | |
US4382294A (en) | Telephone switching control arrangement | |
US6052376A (en) | Distributed buffering system for ATM switches | |
JPH10117200A (ja) | 交換機、クロスコネクト・スイッチング装置、接続装置、および、交換機におけるルーティング方法 | |
US6064670A (en) | Matrix for switching between two multiplex groups | |
US4955017A (en) | Growable packet switch architecture | |
JPH07202942A (ja) | パケット交換機 | |
EP0806100B1 (en) | Grooming device for streamlining telecommunication signals | |
US5898691A (en) | Method and apparatus for congestion distributed adaptive routing | |
US5561661A (en) | Method for synchronizing redundantly transmitted message cell streams | |
US5621722A (en) | Method and circuit arrangement for disturbance-free redirection of a message cell stream onto an alternate route | |
JP3357295B2 (ja) | 制御情報提供装置 | |
US5228032A (en) | Interconnection element for an asynschronous time-division multiplex transmission system | |
JP2000049860A (ja) | パケット交換装置 | |
JPS60127844A (ja) | 回線/パケツト統合交換方式 | |
JP2739070B2 (ja) | パケット交換システム | |
JPS63287294A (ja) | 回線・パケット複合スイッチ方式 | |
JPS6318900A (ja) | バ−スト多重端局装置 | |
WO1998030058A2 (en) | Method and apparatus to interconnect two or more cross-connects into a single pcm network | |
JPH02195758A (ja) | 自己ルーチングスイッチのセル順序制御法 | |
EP0977458A1 (en) | Uninterrupted extension system and method for ATM switches | |
JPH07245613A (ja) | Atm通信装置の制御方法 |