JPH079672B2 - Image signal processor - Google Patents

Image signal processor

Info

Publication number
JPH079672B2
JPH079672B2 JP62235121A JP23512187A JPH079672B2 JP H079672 B2 JPH079672 B2 JP H079672B2 JP 62235121 A JP62235121 A JP 62235121A JP 23512187 A JP23512187 A JP 23512187A JP H079672 B2 JPH079672 B2 JP H079672B2
Authority
JP
Japan
Prior art keywords
error
pixel
distribution
valued
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62235121A
Other languages
Japanese (ja)
Other versions
JPS6476365A (en
Inventor
俊晴 黒沢
祐二 丸山
博義 土屋
克雄 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62235121A priority Critical patent/JPH079672B2/en
Publication of JPS6476365A publication Critical patent/JPS6476365A/en
Publication of JPH079672B2 publication Critical patent/JPH079672B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、階調画像を含む画像情報を多値化再生する機
能を備えた画像信号処理装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image signal processing device having a function of reproducing multi-valued image information including a gradation image.

従来の技術 近年事務処理の機械化や画像通信の急速な普及にともな
って、従来の白黒2値原稿の他に、階調画像や印刷画像
における高品質がその再現に対する要望が高まってい
る。
2. Description of the Related Art In recent years, along with the mechanization of office work and the rapid spread of image communication, there is an increasing demand for reproduction of high quality in gradation images and printed images, in addition to conventional black and white binary documents.

特に、階調画像の2値画像による疑似階調再現は、表示
装置や記録装置との適合性がよく多くの提案がなされて
いる。
In particular, many proposals have been made for the pseudo gradation reproduction by using a binary image of a gradation image because it has good compatibility with a display device and a recording device.

これらの疑似階調再現の1つの手段として、ディザ法が
最も知られている。この方法は、予め定められた一定面
積において、その面積内に再現するドットの数によって
階調を再現しようとするもので、ディザマトリックスに
用意した閾値と入力画像情報を1画素毎に比較しながら
2値化処理を行っている。この方法は階調特性と分解能
がディザマトリックスの大きさに直接依存し、互いに両
立できない関係にある。また印刷画像などに用いた再現
画像におけるモアレ模様の発生は避けがたい。
The dither method is best known as one means for reproducing these pseudo gradations. This method attempts to reproduce gradation in a predetermined fixed area by the number of dots reproduced in that area. While comparing the threshold value prepared in the dither matrix with the input image information for each pixel. Binarization processing is performed. In this method, gradation characteristics and resolution are directly dependent on the size of the dither matrix, and are incompatible with each other. In addition, it is difficult to avoid the occurrence of moire patterns in reproduced images used for printed images.

そこで、上記階調特性と高分解能が両立し、かつモアレ
模様の発生抑制効果の大きい方法として、誤差拡散法
(文献:「スペイシャル グレイ スケールへのアダプ
ティブ アルゴリズム」、フロイド及びスタインベルグ
(R.FLOYDO&L.STEINBERG,“An Adaptive Algorithmfor
Spatial Gray Scale",SDI 75 DIGEST,pp36−37))
が提案されている。
Therefore, as a method that achieves both the above gradation characteristics and high resolution and has a large effect of suppressing the generation of moire patterns, the error diffusion method (reference: `` Adaptive algorithm for spatial gray scale '', Floyd and Steinberg (R.FLOYDO & L. STEINBERG, “An Adaptive Algorithmfor
Spatial Gray Scale ", SDI 75 DIGEST, pp36-37))
Is proposed.

第3図は上記誤差拡散法を実現するための装置の要部ブ
ロック図である。
FIG. 3 is a block diagram of an essential part of an apparatus for realizing the above error diffusion method.

原画像における注目画素の座標を(x,y)とするとき、3
01は誤差を記憶する誤差記憶手段、302は誤差配分計数
マトリックスの示す注目画素の周辺の未処理画素領域、
303は座標(x,y)における集積誤差Sxyの記憶位置、304
は座標(x,y)におけるレベルIxyの入力端子、305は入
力レベルを補正し、I′xy(=Ixy+Sxy)として出力す
る入力補正手段、306はレベル0またはRの2値信号Pxy
を出力する出力端子、307は一定閾値R/2を印加する信号
端子、308は入力信号I′xyと一定閾値R/2を比較して
I′xy>R/2のときPxy=Rを、その他の場合はPxy=0
を出力する2値化手段、309は注目画素に対する2値化
誤差を求め、Exy=(=I′xy−Pxy)として出力する差
分演算手段である。
When the coordinates of the pixel of interest in the original image are (x, y), 3
01 is an error storage means for storing an error, 302 is an unprocessed pixel area around the pixel of interest indicated by the error distribution count matrix,
303 is the storage position of the accumulated error Sxy at the coordinates (x, y), 304
Is an input terminal of level Ixy at coordinates (x, y), 305 is an input correction means for correcting the input level and outputting it as I'xy (= Ixy + Sxy), 306 is a binary signal Pxy of level 0 or R
307 is a signal terminal for applying a constant threshold value R / 2, 308 is a signal terminal for comparing the input signal I′xy with a constant threshold value R / 2, and Pxy = R when I′xy> R / 2, Otherwise, Pxy = 0
Numeral 309 is a binarization means for outputting the difference, and 309 is a difference calculation means for obtaining a binarization error for the pixel of interest and outputting it as Exy = (= I'xy-Pxy).

さて、注目画素に対する集積誤差Sxyは下記第(1)、
(2)式で表される。
Now, the integration error Sxy for the pixel of interest is the following (1),
It is expressed by equation (2).

Sxy=ΣKij・Ex−j+2、y−j+1 …(1) (但し、i,jは誤差配分係数マトリックス内の座標を示
す) この誤差配分係数Kijは誤差Exyの注目画素の周辺画素へ
の配分の重みずけをするもので、前記文献においては、 (但し、※印は注目画素の位置) を例示している。
Sxy = ΣKij · Ex−j + 2, y−j + 1 (1) (where i and j represent coordinates in the error distribution coefficient matrix) This error distribution coefficient Kij is the distribution of the error Exy to the peripheral pixels of the target pixel. The weighting is done in the above document. (However, * indicates the position of the pixel of interest).

第3図は構成において、上記の演算は、注目画素に対す
る2値化誤差Exyに、未処理の周辺画素領域302内の各画
素A〜Dに対応する配分係数を乗算し、誤差記憶手段30
1内の値に加算し再び該当位置へ記憶させる誤差配分演
算手段310によって実現している。但し、誤差記憶手段3
01の画素位置Bの集積誤差は予めOにクリアされてい
る。
In the configuration of FIG. 3, in the above calculation, the binarization error Exy for the pixel of interest is multiplied by the distribution coefficient corresponding to each pixel A to D in the unprocessed peripheral pixel region 302, and the error storage means 30 is obtained.
This is realized by an error distribution calculation means 310 that adds the value within 1 and stores it again in the corresponding position. However, the error storage means 3
The integration error at the pixel position B of 01 has been cleared to O in advance.

発明が解決しようとする問題点 さて上記の誤差拡散法は、ディザ法に比して階調特性や
分解能の点で優れた性能を持ち印刷画像の再現時におい
てもモアレ模様の出現は極めて少なく、原理的には入力
レベルIxyの全てのレベルに応じた黒画素(または白画
素)密度の階調を疑似的に再現できる方式である。一
方、これらの特徴を生かし、数階調程度の記録または表
示が出来る装置について容易に多値化出力を実現し、更
に滑らかな階調特性が得られる画像信号処理装置を実現
できる。
Problems to be Solved by the Invention The error diffusion method described above has excellent performance in terms of gradation characteristics and resolution as compared with the dither method, and the appearance of moire patterns is extremely small even when reproducing a printed image. In principle, this is a method in which the gradation of black pixel (or white pixel) density according to all the input levels Ixy can be reproduced in a pseudo manner. On the other hand, by utilizing these characteristics, it is possible to easily realize multi-valued output for a device capable of recording or displaying about several gradations, and to realize an image signal processing device that can obtain smoother gradation characteristics.

ところで、その処理方式を実用的な整数演算型の処理回
路で実現しようとすると、多値化誤差E(n)xyと周辺
画素への誤差配分値の総和ΣKij・E(n)xyが必ずし
も一致しない。このことは、多値化誤差E(n)xyの全
ての値を周辺画素に配分していないことを意味し、入力
レベルIxyの全レベルに対応した階調を再現できず、特
に入力レベルIxyが低濃度及び高濃度レベルのとき、こ
の現象が顕著で、階調再現領域が狭められた再生画像と
なる問題点があった。
By the way, if the processing method is to be realized by a practical integer arithmetic processing circuit, the multilevel error E (n) xy and the sum ΣKij · E (n) xy of the error distribution values to the peripheral pixels do not always match. do not do. This means that all the values of the multi-value quantization error E (n) xy are not distributed to the peripheral pixels, and the gradation corresponding to all the levels of the input level Ixy cannot be reproduced. When the density is low and the density is high, this phenomenon is remarkable and there is a problem that a reproduced image in which the gradation reproduction area is narrowed is obtained.

本発明は、上記のn値化誤差拡散法の実施に当たって階
調再現特性を改良し、モアレ模様の極めて少ない画像信
号処理装置を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an image signal processing device which has improved tone reproduction characteristics in implementing the above n-valued error diffusion method and has an extremely small moire pattern.

問題点を解決するための手段 本発明は、注目画素の多値化誤差をその周辺の画素位置
に対応させて記憶する誤差記憶手段と、前記注目画素の
入力レベルと前記誤差記憶手段内の注目画素に対応した
集積誤差を加算し補正レベルを出力する入力補正手段
と、前記補正レベルの上位nビットを入力して多値化デ
ータとして出力すると共に、多値化データに対応する多
値化レベルを選択出力する多値化出力選択手段と、前記
補正レベルと多値化レベルとの差分である多値化誤差を
求める誤差演算手段と、前記多値化誤差を注目画素の周
辺の未処理画素に配分する配分計数を発生させる配分計
数発生手段と、前記誤差演算手段からの多値化誤差と前
記配分計数発生手段からの配分計数とから注目画素周辺
の未処理画素に対応する誤差配分値を演算する誤差配分
手段と、前記誤差配分手段からの注目画素周辺の未処理
画素に対応する誤差配分値の総和を求め、前記誤差演算
手段からの多値化誤差との差分である剰余誤差を演算し
出力する剰余誤差演算手段と、前記誤差配分値のうちの
一つと前記剰余誤差演算手段からの剰余誤差と加算し、
残りの誤差配分値と共に前記誤差記憶手段内の対応する
画素位置の集積誤差とを加算し再び記憶させる誤差更新
手段とを備えたものである。
Means for Solving the Problems The present invention is directed to an error storage unit that stores a multi-valued error of a target pixel in association with pixel positions around the target pixel, an input level of the target pixel, and an attention level in the error storage unit. Input correction means for adding an integration error corresponding to a pixel and outputting a correction level, and inputting upper n bits of the correction level and outputting the same as multi-valued data, and a multi-valued level corresponding to the multi-valued data A multi-valued output selection means for selectively outputting, an error calculation means for obtaining a multi-valued error that is a difference between the correction level and the multi-valued level, and an unprocessed pixel around the target pixel for the multi-valued error. The distribution count generating means for generating a distribution count to be distributed to, the multi-valued error from the error calculating means and the distribution count from the distribution count generating means to calculate an error distribution value corresponding to an unprocessed pixel around the pixel of interest. Calculate The error distribution means and the sum of the error distribution values corresponding to the unprocessed pixels around the pixel of interest from the error distribution means are obtained, and the residual error which is the difference from the multilevel error from the error calculation means is calculated and output. A residual error calculating means for adding one of the error distribution values and the residual error from the residual error calculating means,
An error updating means for adding the remaining error distribution value and the integrated error of the corresponding pixel position in the error storage means and storing again.

作用 本発明は、上記構成により、入力補正レベルの上位nビ
ットを多値化出力データとすると共に、前記多値化出力
データに対応する多値化レベルを選択して出力し、多値
化誤差と注目画素の周辺画素に対応する誤差配分値の総
和との差分である剰余誤差で次画素処理時に補正するこ
とで、多値化誤差と周辺画素の誤差配分値の総和を一致
させ入力レベルの低濃度及び高濃度領域の階調再現特性
を改良し、モアレ模様が発生しないようにしたものであ
る。
According to the present invention, with the above configuration, the upper n bits of the input correction level are used as the multi-valued output data, and the multi-valued level corresponding to the multi-valued output data is selected and output to obtain the multi-valued error. And the sum of the error distribution values corresponding to the peripheral pixels of the pixel of interest are corrected at the time of the next pixel processing by a residual error that is a difference between the multi-valued error and the sum of the error distribution values of the peripheral pixels. The tone reproduction characteristics in the low density and high density areas are improved so that moire patterns do not occur.

実施例 第1図は本発明の一実施例における画像信号処理装置の
要部ブロック図である。
Embodiment 1 FIG. 1 is a block diagram of essential parts of an image signal processing apparatus in an embodiment of the present invention.

同図に於て、誤差値記憶手段101、周辺画素領域102、注
目画素誤差記憶位置103、入力端子104、入力補正手段10
5、2値化手段108は、それぞれ第3図における、誤差記
憶手段301、注目画素の周辺の未処理画素領域302、記憶
位置303、入力端子304、入力補正手段305、2値化手段3
08と同様のものである。
In the figure, error value storage means 101, peripheral pixel area 102, target pixel error storage position 103, input terminal 104, input correction means 10
5, the binarizing means 108 is the error storing means 301, the unprocessed pixel area 302 around the target pixel, the storage position 303, the input terminal 304, the input correcting means 305, and the binarizing means 3 in FIG. 3, respectively.
Similar to 08.

多値化出力選択手段107は、入力補正手段105によって補
正された入力補正レベルI′(x,y)(符号ビットを含
めNビット信号)の符号を含め上位nビットを入力し、
出力端子106へ多値出力データP(n)(x,y)として出
力すると共に、多値出力データに対応する多値化レベル
を選択し誤差演算手段108へ出力する。
The multi-valued output selection means 107 inputs the upper n bits including the sign of the input correction level I ′ (x, y) (N-bit signal including sign bit) corrected by the input correction means 105,
The multi-valued output data P (n) (x, y) is output to the output terminal 106, and the multi-valued level corresponding to the multi-valued output data is selected and output to the error calculating means 108.

誤差演算手段108は、入力補正レベルI′(x,y)と選択
された出力レベルとの差分演算を行い誤差配分手段109
へ出力する。従ってある多値レベルに選択されたときの
多値化誤差E(n)(x,y)はE(n)(x,y)=I′
(x,y)−P(n)(x,y)として求められる。
The error calculation means 108 calculates the difference between the input correction level I ′ (x, y) and the selected output level, and the error distribution means 109.
Output to. Therefore, the multi-value quantization error E (n) (x, y) when selected at a certain multi-value level is E (n) (x, y) = I '
It is calculated as (x, y) -P (n) (x, y).

次に、多値化出力選択手段107と誤差配分手段109と誤差
更新手段111と配分係数発生手段110を第2図(a)を参
照して説明する。
Next, the multi-value output selection means 107, the error distribution means 109, the error update means 111, and the distribution coefficient generation means 110 will be described with reference to FIG.

第2図(a)の実施例においては、多値化出力選択手段
107の出力が4値化出力の場合について説明する。
In the embodiment shown in FIG. 2 (a), multi-value output selection means
A case where the output of 107 is a quaternary output will be described.

今、入力画像信号I(x,y)を8ビットデータとする
と、入力補正手段105によって補正された入力補正レベ
ルI′(x,y)は、誤差演算値が±値をとるので、符号
を含め10ビットデータである。入力補正レベルI′(x,
y)(0:9)の内上位4ビットI′(x,y)(6:9)を4値
化判定回路221に入力し、表1に示す4値化データを第
2図の出力単位A,Bに出力し、それぞれ出力レベルP0〜P
3に対応させる。
Now, assuming that the input image signal I (x, y) is 8-bit data, the input correction level I ′ (x, y) corrected by the input correction means 105 has an error calculation value of ±, so the sign is It is 10-bit data including. Input correction level I '(x,
y) (0: 9) upper 4 bits I '(x, y) (6: 9) are input to the quaternarization determination circuit 221, and the quaternarized data shown in Table 1 is output unit of FIG. Output to A and B, and output level P0 to P respectively
Corresponds to 3.

4値化判定回路201は、符号ビットI′9(x,y)が正で
かつヘキサ表示データで「00」〜「1FF」の範囲、すな
わち“000"≦I′(x,y)≦“OFF"の場合は、I′6
(x,y)とI′7(x,y)のデータをそのまま4値出力デ
ータとする。ただし、符号ビットI′9(x,y)が正で
かつI′(x,y)>“OFF"の場合は、4値出力データを
強制的に“11"とし、また符号ビットI′9(x,y)が負
の場合、すなわち、I′(x,y)<“000"のときは、4
値出力データを強制的に“00"とするものである。以上
をまとめて第1表に示す。
The quaternarization determination circuit 201 has a positive sign bit I′9 (x, y) and a hexadecimal display data in the range of “00” to “1FF”, that is, “000” ≦ I ′ (x, y) ≦ “. In case of "OFF", I'6
The data of (x, y) and I'7 (x, y) are directly used as 4-value output data. However, when the sign bit I′9 (x, y) is positive and I ′ (x, y)> “OFF”, the four-value output data is forcibly set to “11”, and the sign bit I′9 If (x, y) is negative, that is, if I ′ (x, y) <“000”, then 4
The value output data is forcibly set to "00". The above is summarized in Table 1.

さて、デコーダ222は4値化判定回路201で出力した4値
化データを入力し、4値化判定回路221の4値化出力デ
ータに対応する4値化出力レベルを誤差演算手段108へ
出力する。デコーダ222の4値出力レベルは、等分割と
すると、それぞれP0=“00"、P1=“7F"、P2=“80"、P
3=“FF"(全てヘキサ表示)に設定される。誤差演算手
段108は、入力補正レベルI′(x,y)(0:9)とデコー
ダ222で選択出力される出力レベルP(n)(x,y)との
差分演算をし、4値化誤差E(n)(x,y)を誤差配分
手段109へ出力する。
Now, the decoder 222 inputs the four-valued data output from the four-valued determination circuit 201 and outputs the four-valued output level corresponding to the four-valued output data of the four-valued determination circuit 221 to the error calculation means 108. . If the 4-level output level of the decoder 222 is equally divided, P0 = “00”, P1 = “7F”, P2 = “80”, P
Set to 3 = "FF" (all hex display). The error calculating means 108 calculates the difference between the input correction level I ′ (x, y) (0: 9) and the output level P (n) (x, y) selected and output by the decoder 222, and quaternarized. The error E (n) (x, y) is output to the error distribution unit 109.

さて、3値記録系への適応は第1表に示した4値化出力
データからパルス幅変調により容易に実現出来る。第2
図(d)は簡単なパルス幅変調の一構成例で、第2図
(e)はそのタイミングチャートである。
The adaptation to the ternary recording system can be easily realized from the quaternary output data shown in Table 1 by pulse width modulation. Second
FIG. 2D is an example of a simple pulse width modulation, and FIG. 2E is a timing chart thereof.

同図において、401は106の出力端子に出力される4値化
信号を入力する4値化信号入力端子、402は同期信号に
同期して1/2遅延したパルスを発生し出力するパルス発
生器、403は4値化信号により3値のパルス幅信号を選
択し出力するセレクタ、404は4値化入力信号を一時記
憶するためのラッチである。次に動作について説明する
と、同期信号の1周期間を最大パルス幅として、次にそ
の1/2のパルス幅、更に0となる信号をセレクタ403に用
意し、同期信号によってラッチ404から出力する4値化
信号に応じて前記信号を切り替えて3値のパルス幅変調
信号を出力しようとしたものである。従って、1/2のパ
ルス幅は、前記同期信号を1/2遅延させることで可能で
ある。さて、前記同期信号によって出力された4値化信
号A,Bがそれぞれ“0",“0"のときセレクタ403のパルス
幅0を選択し、4値化信号A,Bが“0",“1"または“1",
“0"のときセレクタ403の同期信号より1/2遅延した信号
を選択し、更に、4値化信号A,Bが“1",“1"のときセレ
クタ403のパルス幅1を選択して出力する。このように
3値パルス幅変調信号を出力することができる。
In the figure, 401 is a four-valued signal input terminal for inputting a four-valued signal output to the output terminal of 106, and 402 is a pulse generator for generating and outputting a 1 / 2-delayed pulse in synchronization with a synchronization signal. , 403 is a selector for selecting and outputting a ternary pulse width signal by a quaternary signal, and 404 is a latch for temporarily storing the quaternary input signal. Next, the operation will be described. A maximum pulse width is set for one cycle of the synchronizing signal, then a signal having a pulse width of 1/2 of the maximum pulse width and 0 is prepared in the selector 403, and is output from the latch 404 by the synchronizing signal. It is intended to output a ternary pulse width modulation signal by switching the signal according to the binarized signal. Therefore, a pulse width of 1/2 can be obtained by delaying the sync signal by 1/2. When the four-valued signals A and B output by the synchronizing signal are "0" and "0", respectively, the pulse width 0 of the selector 403 is selected, and the four-valued signals A and B are "0" and "0", respectively. 1 "or" 1 ",
When it is "0", select the signal that is 1/2 delayed from the sync signal of the selector 403, and when the four-valued signals A and B are "1" and "1", select the pulse width 1 of the selector 403. Output. Thus, the ternary pulse width modulation signal can be output.

配分係数発生手段110は、注目画素周辺の未処理画素に
対する配分係数セットを予め用意し、周辺画素領域102
内の画素位置A〜Dに対する多値化誤差E(n)(x,
y)の配分係数KA〜KDを誤差配分手段109へ出力する。
The distribution coefficient generating means 110 prepares a distribution coefficient set for unprocessed pixels around the target pixel in advance,
Value E (n) (x,
The y) distribution coefficients K A to K D are output to the error distribution unit 109.

前記誤差配分手段109は、画素処理周辺に同期した同期
信号に同期しながら、前記配分係数KA〜KDと誤差演算手
段108からの注目画素に対する多値化誤差E(n)(x,
y)とで誤差記憶手段101の周辺画素領域102内の画素位
置A、B、C、Dに対応する誤差配分値GA〜GDを第
(3)式により求める。
The error distribution unit 109 synchronizes with a synchronization signal synchronized with the periphery of the pixel processing, and multi-valued error E (n) (x, for the distribution coefficient K A to K D and the pixel of interest from the error calculation unit 108.
y) and error distribution values G A to G D corresponding to the pixel positions A, B, C, and D in the peripheral pixel area 102 of the error storage means 101 are calculated by the equation (3).

さらに誤差更新手段111と剰余誤差演算手段112に誤差配
分値GA〜GDを出力する。
Further, the error distribution values G A to G D are output to the error updating unit 111 and the residual error calculating unit 112.

剰余誤差演算手段112は、前記誤差配分値GA〜GDと前記
多値化誤差E(n)(x,y)から誤差配分値GA〜GDの総
和と多値化誤差E(n)(x,y)との差分である剰余誤
差JBを第(4)式により求める。
The remainder error calculation means 112 calculates the sum of the error distribution values G A to G D and the multi-valued error E (n) from the error distribution values G A to G D and the multi-valued error E (n) (x, y). ) (X, y) The residual error J B , which is the difference from (x, y), is calculated by the equation (4).

JB=E(n)(x,y)−(GA+GB+GC+GD) ………
(4) さらに、剰余誤差JBは後述の誤差更新手段111に出力さ
れる。
J B = E (n) (x, y)-(G A + G B + G C + G D ) …………
(4) Further, the residual error J B is output to the error updating means 111 described later.

誤差更新手段111は、前記周期信号に同期しながら、前
記誤差配分手段109からの誤差配分値段GA〜GDの前記剰
余誤差演算手段112からの剰余誤差JBと前記誤差記憶手
段101の周辺画素領域102内の画素位置A、B、C、Dに
対応する記憶装置に記憶されているそれ以前の画素処理
過程における集積誤差SA′、SC′、SD′を読み出し、新
たな集積誤差SA〜SDを第(5)式により求める。
The error updating means 111, in synchronism with the periodic signal, surrounds the error storage means 101 and the residual error J B from the residual error calculation means 112 of the error distribution prices G A to G D from the error distribution means 109. The integration error S A ′, S C ′, S D ′ in the previous pixel processing process stored in the storage device corresponding to the pixel positions A, B, C and D in the pixel area 102 is read out and a new integration is performed. The errors S A to S D are calculated by the equation (5).

さらに、誤差更新手段111は新たな集積誤差SA〜SDを誤
差記憶手段101の画素位置A〜Dに対応する記憶装置に
書込む更新処理をする。
Further, the error updating means 111 performs an updating process of writing the new integrated errors S A to S D in the storage devices corresponding to the pixel positions A to D of the error storage means 101.

ただし、第(5)式では剰余誤差JBを周辺画素領域102
内の画素位置Bに加算したが、画素位置A、B、C、D
の内いずれかの位置に加算してもよく、以後画素位置B
に加算するものとして説明する。
However, in the equation (5), the residual error J B is calculated as the peripheral pixel area 102
Pixel position A, B, C, D
May be added to any position of
Will be described as an addition.

また、剰余誤差JBは内部レジスタに一時記憶し、次画素
処理時に読み出し、周辺画素領域102内の画素位置
A′、B′、C′、D′のいずれかの位置に加算しても
よい。
Further, the residual error J B may be temporarily stored in an internal register, read at the time of the next pixel processing, and added to any one of the pixel positions A ′, B ′, C ′ and D ′ in the peripheral pixel region 102. .

これら誤差配分手段109と配分係数発生手段110と誤差更
新手段111および剰余誤差演算手段112の具体例を第2図
(b)に例示する。同図において、剰余誤差JBは、内部
レジスタに一時記憶し周辺画素位置Bに反映させる。
Specific examples of the error distribution means 109, the distribution coefficient generation means 110, the error update means 111, and the residual error calculation means 112 are shown in FIG. 2 (b). In the figure, the residual error J B is temporarily stored in an internal register and reflected in the peripheral pixel position B.

配分係数発生手段205は配分係数KA、KB、KC、KDを予め
格納するために記憶装置206を設け、画素処理の開始に
先立って収納する。あるいは、記憶装置206は配分係数K
A〜KDを予め書込んだROM(リード・オンリ・メモリ)を
用いてもよい。
The distribution coefficient generation means 205 is provided with a storage device 206 for storing the distribution coefficients K A , K B , K C , and K D in advance, and stores them before starting the pixel processing. Alternatively, the storage device 206 stores the distribution coefficient K
A ~K D may be used in advance the written ROM (read only memory).

誤差配分手段207は、前記多値化誤差E(n)(x,y)と
前記配分係数KA〜KDとから誤差配分値GA〜GDを乗算し求
め、誤差更新手段210と剰余誤差演算手段208に出力す
る。
The error distribution means 207 obtains by multiplying the error distribution values G A to G D from the multi-valued error E (n) (x, y) and the distribution coefficients K A to K D, and the error updating means 210 and the remainder. It outputs to the error calculation means 208.

剰余誤差演算手段208は、前記誤差配分手段207からの誤
差配分値GA〜GDの和値209と前記多値化誤差E(n)
(x,y)との差分である剰余誤差JBを演算し、内部レジ
スタ203(RJ)に一時記憶する。内部レジスタ203(RJ
から読み出された前画素処理時の剰余誤差JB′を誤差更
新手段210に出力する。
The residual error calculation means 208 is the sum 209 of the error distribution values G A to G D from the error distribution means 207 and the multi-valued error E (n).
The residual error J B , which is the difference from (x, y), is calculated and temporarily stored in the internal register 203 (R J ). Internal register 203 (R J )
The residual error J B ′ at the time of the previous pixel processing read from is output to the error updating means 210.

誤差更新手段210は、同期信号入力端子204から入力した
画素処理に同期した同期信号214に同期しながら、誤差
配分値GAと誤差記憶手段201より読み込んだ画素位置A
に対応する集積回路S′Aを加算し次の画素処理におけ
る集積誤差Sxyとして使用するため内部レジスタ211
(RA)に一時記憶する。画素位置Bに対する集積誤差
は、誤差配分値GBと剰余誤差演算手段208からの前画素
処理において一時記憶しておいた剰余誤差JB′と加算し
画素位置Bに対応する集積誤差(SB)として内部レジス
タ212(RB)に一時記憶する。誤差配分値GCは前画素処
理において一時記憶している内部レジスタ212(RB)の
データと加算され、画素位置Cの集積誤差(SC)として
内部レジスタ213(RC)に一時記憶する。誤差配分値GD
は前画素処理において一時記憶している内部レジスタ21
3(RC)のデータと加算され、画素位置Dの集積誤差(S
D)として誤差記憶手段201の画素位置Dに対応する記憶
装置に記憶させる。
The error updating means 210 synchronizes with the synchronization signal 214 input from the synchronization signal input terminal 204 in synchronization with the pixel processing, and the error distribution value G A and the pixel position A read from the error storage means 201.
Internal register 211 for adding the integrated circuit S ′ A corresponding to
Temporarily store in (R A ). The integrated error for the pixel position B is added to the error distribution value G B and the residual error J B ′ temporarily stored in the previous pixel processing from the residual error calculation means 208, and the integrated error corresponding to the pixel position B (S B ) Is temporarily stored in the internal register 212 (R B ). The error distribution value G C is added to the data of the internal register 212 (R B ) which is temporarily stored in the previous pixel processing, and is temporarily stored in the internal register 213 (R C ) as the integrated error (S C ) of the pixel position C. . Error allocation value G D
Is an internal register 21 that is temporarily stored in the previous pixel processing.
3 (R C ) data is added and the integration error (S
D ) is stored in the storage device corresponding to the pixel position D of the error storage means 201.

このような誤差更新手段210により、誤差記憶手段201内
の記憶装置へのアクセスは、画素位置Aに対応する読み
込みアクセスと画素位置Dに対応する読込みアクセスの
みとなり容易に実現可能な構成となる。
With such an error updating means 210, the access to the storage device in the error storage means 201 is only a read access corresponding to the pixel position A and a read access corresponding to the pixel position D, which is easily realized.

また、第2図(c)に2値化誤差Exyを注目画素の周辺
の未処理画素に配分する配分係数を とした場合の、剰余誤差演算手段208の具体例を示す。
同図において、多値化誤差E(n)(x,y)の下位3ビ
ットデータである多値化誤差E′(n)(x,y)を第2
表に示すような関係を持つデコーダ216に入力し、2ビ
ットの剰余誤差JBを出力する。剰余誤差JBは内部レジス
タ217(RJ)に一時記憶し、次画素処理時に読み出し剰
余誤差JB′を出力する。
Further, FIG. 2 (c) shows a distribution coefficient for distributing the binarization error Exy to unprocessed pixels around the pixel of interest. A specific example of the residual error calculating means 208 in the case of
In the figure, the multi-valued error E ′ (n) (x, y), which is the lower 3 bits of the multi-valued error E (n) (x, y), is
The two-bit residual error J B is input to the decoder 216 having the relationship shown in the table. The residual error J B is temporarily stored in the internal register 217 (R J ) and the read residual error J B ′ is output during the next pixel processing.

このように、配分係数を第(6)式のようにすることに
より複雑な演算が不用となり実用的な回路構成となる。
As described above, by setting the distribution coefficient as shown in the equation (6), complicated calculation becomes unnecessary and a practical circuit configuration is obtained.

発明の効果 以上のように本発明に係る画像信号処理装置では、注目
画素の周辺画素に対する多値化誤差の配分率を一定とせ
ず、配分係数セット中の複数の配分係数を画素処理と共
に順次変更し利用することにより、従来の誤差拡散法に
みられた偽画像(テクスチャ)を大幅に抑制することが
可能であり、また、入力補正レベルI′(x,y)の上位
nビットを用いて多値化出力データとし、さらに多値化
出力データによって多値化出力レベルを選択し、多値化
誤差演算処理を行う構成とすることにより、容易に多値
出力化が実現でき、記録装置の階調特性にあった出力画
像再生が容易に得られる。また本発明では、注目画素の
周辺画素に対する多値化誤差を配分する際、多値化誤差
を配分された誤差配分値の総和とから剰余誤差を求め次
画素処理時に補正することにより、誤差拡散法を実用的
な整数演算型の処理回路で構成したときに問題となった
入力レベルの低濃度および高濃度領域の階調再現特性が
大幅に改善され、実用的な処理回路を提供することが可
能となる。
EFFECTS OF THE INVENTION As described above, in the image signal processing device according to the present invention, the distribution rate of the multi-valued error with respect to the peripheral pixels of the pixel of interest is not fixed, and a plurality of distribution coefficients in the distribution coefficient set are sequentially changed along with the pixel processing. By using this, it is possible to significantly suppress the false image (texture) seen in the conventional error diffusion method, and by using the upper n bits of the input correction level I ′ (x, y). By using multi-value output data, selecting a multi-value output level according to the multi-value output data, and performing multi-value error calculation processing, multi-value output can be easily realized, and It is possible to easily obtain an output image that matches the gradation characteristics. Further, in the present invention, when the multi-valued error is distributed to the peripheral pixels of the pixel of interest, the residual error is calculated from the sum of the error distribution values to which the multi-valued error is distributed, and the residual error is corrected at the time of the processing of the next pixel. It is possible to provide a practical processing circuit in which the gradation reproduction characteristics in the low-density and high-density areas of the input level, which was a problem when the method is configured with a practical integer arithmetic processing circuit, are significantly improved. It will be possible.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例における画像信号処理装置の
要部ブロック図、第2図(a)は同装置の多値化出力選
択手段のブロック図、第2図(b)は同装置の誤差配分
手段と配分係数発生手段と誤差更新手段の配線図、第2
図(c)は同装置の剰余誤差演算手段のブロック図、第
2図(d)は同装置におけるパルス変調を行なう要部ブ
ロック結線図、第2図(e)は第2図(d)の要部波形
図、第3図は従来の誤差拡散法を実施するための画像信
号処理装置の要部ブロック図である。 101、102……誤差記憶手段、105……入力補正手段、107
……多値化出力選択手段、108……誤差演算手段、109…
…誤差配分手段、110……配分係数発生手段、111……誤
差更新手段、112……剰余誤差演算手段、221……4値化
判定回路、222……デコーダ、206……記憶装置、217…
…デコーダ。
FIG. 1 is a block diagram of an essential part of an image signal processing apparatus according to an embodiment of the present invention, FIG. 2 (a) is a block diagram of multi-valued output selecting means of the apparatus, and FIG. 2 (b) is the apparatus. Wiring diagram of error distribution means, distribution coefficient generation means, and error updating means,
FIG. 2C is a block diagram of the residual error calculating means of the device, FIG. 2D is a block diagram of a main part for performing pulse modulation in the device, and FIG. 2E is a diagram of FIG. 2D. FIG. 3 is a waveform diagram of essential parts, and FIG. 3 is a block diagram of essential parts of an image signal processing apparatus for implementing the conventional error diffusion method. 101, 102 ... Error storage means, 105 ... Input correction means, 107
...... Multi-value output selection means, 108 …… Error calculation means, 109 ・ ・ ・
... error distribution means, 110 ... distribution coefficient generation means, 111 ... error updating means, 112 ... remainder error calculation means, 221 ... four-value determination circuit, 222 ... decoder, 206 ... storage device, 217 ...
…decoder.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】注目画素の多値化誤差をその周辺の画素位
置に対応させて記憶する誤差記憶手段と、前記注目画素
の入力レベルと前記誤差記憶手段内の注目画素に対応し
た集積誤差を加算し補正レベルを出力する入力補正手段
と、前記補正レベルの上位nビットを入力して多値化デ
ータとして出力すると共に、多値化データに対応する多
値化レベルを選択出力する多値化出力選択手段と、前記
補正レベルと多値化レベルとの差分である多値化誤差を
求める誤差演算手段と、前記多値化誤差を注目画素の周
辺の未処理画素に配分する配分計数を発生させる配分計
数発生手段と、前記誤差演算手段からの多値化誤差と前
記配分計数発生手段からの配分計数とから注目画素周辺
の未処理画素に対応する誤差配分値を演算する誤差配分
手段と、前記誤差配分手段からの注目画素周辺の未処理
画素に対応する誤差配分値の総和を求め、前記誤差演算
手段からの多値化誤差との差分である剰余誤差を演算し
出力する剰余誤差演算手段と、前記誤差配分値のうちの
一つと前記剰余誤差演算手段からの剰余誤差とを加算
し、残りの誤差配分値と共に前記誤差記憶手段内の対応
する画素位置の集積誤差とを加算し再び記憶させる誤差
更新手段とを備えた画像信号処理装置。
1. An error storage means for storing a multi-valued error of a target pixel in association with pixel positions around the target pixel, and an input level of the target pixel and an integrated error corresponding to the target pixel in the error storage means. Input correction means for adding and outputting a correction level, and multi-value conversion for inputting the upper n bits of the correction level and outputting it as multi-valued data, and selectively outputting the multi-valued level corresponding to the multi-valued data Output selecting means, error calculating means for obtaining a multilevel error that is the difference between the correction level and the multilevel level, and a distribution count for distributing the multilevel error to unprocessed pixels around the pixel of interest. Distribution count generating means, an error distribution means for calculating an error distribution value corresponding to an unprocessed pixel around the pixel of interest from the multi-valued error from the error calculating means and the distribution count from the distribution count generating means, The error A residual error calculating means for calculating a sum of error distribution values corresponding to unprocessed pixels around the pixel of interest from the dividing means, calculating and outputting a residual error which is a difference from the multilevel error from the error calculating means, An error in which one of the error distribution values and the residual error from the residual error calculation means are added, and the remaining error distribution value is added together with the integrated error of the corresponding pixel position in the error storage means and is stored again. An image signal processing device including an updating unit.
【請求項2】剰余誤差演算手段は誤差配分手段からの注
目画素周辺の未処理画素に対応する誤差配分値の総和を
求め、誤差演算手段からの多値化誤差との差分である剰
余誤差を演算し、一時記憶すると共に次画素処理時に読
みだし出力することを特徴とする特許請求の範囲第1項
記載の画像信号処理装置。
2. A residual error calculating means obtains a sum of error distribution values corresponding to unprocessed pixels around a target pixel from the error distributing means, and calculates a residual error which is a difference from a multi-valued error from the error calculating means. The image signal processing apparatus according to claim 1, wherein the image signal processing apparatus calculates, temporarily stores, and reads out and outputs at the time of processing the next pixel.
JP62235121A 1987-09-18 1987-09-18 Image signal processor Expired - Lifetime JPH079672B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62235121A JPH079672B2 (en) 1987-09-18 1987-09-18 Image signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62235121A JPH079672B2 (en) 1987-09-18 1987-09-18 Image signal processor

Publications (2)

Publication Number Publication Date
JPS6476365A JPS6476365A (en) 1989-03-22
JPH079672B2 true JPH079672B2 (en) 1995-02-01

Family

ID=16981364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62235121A Expired - Lifetime JPH079672B2 (en) 1987-09-18 1987-09-18 Image signal processor

Country Status (1)

Country Link
JP (1) JPH079672B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992005659A1 (en) * 1990-09-26 1992-04-02 Seiko Instruments Inc. Pseudo-halftone picture processing equipment

Also Published As

Publication number Publication date
JPS6476365A (en) 1989-03-22

Similar Documents

Publication Publication Date Title
US4891710A (en) Bi-level image display signal processing apparatus
JPH10271331A (en) Image processing method and device therefor
EP0781034B1 (en) Image processing apparatus and method
US5289294A (en) Image processing apparatus
JPH11164146A (en) System and method for image data processing
JPH079672B2 (en) Image signal processor
JPH0666873B2 (en) Image signal processor
JPS63155952A (en) Picture signal processor
JP2882531B2 (en) Image processing device
JPH06103922B2 (en) Image signal processor
JP2851662B2 (en) Image processing device
JPH01276970A (en) Picture signal processor
JPH0260770A (en) Image processing system
JPH0666876B2 (en) Image signal processor
JPH10290367A (en) Image processor
JPH0722334B2 (en) Image signal processor
JPH0722333B2 (en) Image signal processor
JP3679522B2 (en) Image processing method and apparatus
JPH06105953B2 (en) Image signal processor
JPH01238373A (en) Picture signal processor
JPH0350960A (en) Picture signal processing unit
JPH0666874B2 (en) Image signal processor
JP2738865B2 (en) Image processing device
JP2848567B2 (en) Image processing device
JPH0681257B2 (en) Image signal processor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080201

Year of fee payment: 13