JPH0795543A - 走査線補間装置 - Google Patents

Abstract

(57)【要約】 【目的】 回路規模を小型化できる走査線補間装置を提
供する。 【構成】 ＬＨ＊によるラインホールドが指示された時
には同一表示ラインデータを連続出力可能なフィールド
メモリ１１と、その出力に対する１表示ライン分の遅延
要素として機能され、且つＷＥ＊による書込み禁止が指
示された時は格納データの書換えが阻止されて再度同一
表示ラインデータを出力可能とする一つのラインメモリ
１２を設け、双方のメモリの出力に基づいて走査線の補
間演算を行う演算回路１３に対し、連続する３回の補間
演算に一つの表示ラインデータを必要とするとき、ライ
ンホールドの指示と書込み禁止の指示をコントローラで
形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は走査線補間装置に関し、
例えばアスペクト比４：３の映像信号をアスペクト比１
６：９の映像信号に変換するワイドテレビのアスペクト
変換に、更にはカメラ一体型ＶＴＲの倍率変換（映像信
号の拡大）などに適用して有効な技術に関するものであ
る。

【０００２】

【従来の技術】走査線補間の技術は、例えばワイドテレ
ビにおけるアスペクト変換などに適用される。走査線補
間を行う場合、変換すべアスペクト比に応じて一つの走
査線に応ずる表示ラインデータを３回の補間演算に利用
しなければならないことがある。これに対処するための
従来の走査線補間技術として、フィールドメモリ１個
と、夫々１表示ライン分の遅延要素として機能されるラ
インメモリ２個を直列に接続し、これらのメモリから出
力される相互に１走査線分の遅延を持つ３出力の内から
二つを選択して補間演算に供するものがある。斯る技術
について記載された文献の例としては、「株式会社日立
製作所製５５型ネオビ革命児 Ｃ５ ５−ＷＸ１ サー
ビスマニュアル（平成４年２月発行）」がある。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
走査線補間技術では、一つの表示ラインデータ分の遅延
要素として２個のラインメモリを備えるため、回路規模
が大型化し、１チップの半導体集積回路化する場合にも
チップの小型化と低消費電力化を阻んでいる。斯る問題
は、特に、低価格を要求されるワイドテレビにおいて顕
著である。

【０００４】本発明の目的は、回路規模を小型化できる
走査線補間装置を提供することにある。本発明の別の目
的は、遅延要素として一つのラインメモリを用いて一つ
の走査線に応ずる表示ラインデータを３回の補間演算に
利用可能にできる走査線補間装置を提供することにあ
る。

【０００５】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００７】（１）複数の表示ラインデータを格納し、
格納された複数の表示ラインデータを順次読出し可能で
あると共に、ラインホールドが指示されたときには直前
に読出された表示ラインデータと同一の表示ラインデー
タが読出し可能にされるフィールドメモリと、上記フィ
ールドメモリの読出し動作に同期して、既に格納されて
いる表示ラインデータの出力に並行して当該既格納表示
ラインデータを上記フィールドメモリからの読出し表示
ラインデータに書換えて格納可能であると共に、書込み
禁止が指示されたときは既に格納されている表示ライン
データの出力に並行する上記書換え格納動作が抑止され
るラインメモリと、上記フィールドメモリとラインメモ
リの夫々から出力される表示ラインデータに基づいて双
方の表示ラインデータに対応する表示ラインを補間する
表示ラインデータを取得する演算回路と、連続する３回
の補間演算に一つの表示ラインデータを必要とするとき
に、上記ラインホールドの指示と上記書込み禁止の指示
との中から選ばれた単数若しくは複数の指示を形成する
コントローラと、によって走査線補間装置を構成する。 （２）上記コントローラによるラインホールドの指示と
書込み禁止の指示態様としては以下のような例を挙げる
ことができる。すなわち、フィールドメモリから連続し
て２回読出すべき表示ラインデータと、そのフィールド
メモリの読出し動作に対して一表示ラインデータ分遅れ
てラインメモリから連続して２回読出すべき表示ライン
データとの夫々を同一の表示ラインデータとすべきとき
に、フィールドメモリの第２回目の読出しに呼応してラ
インホールドを指示する。また、フィールドメモリとラ
インメモリの夫々が相互に異なる表示ラインデータを連
続して２回並行して読出すべきとき、フィールドメモリ
の第２回目の読出しに呼応してラインホールドを指示す
ると共に、ラインメモリの第１回目の読出し動作に呼応
して書込み禁止を指示する。 （３）上記のようなコントローラは、ワイドテレビシス
テムにおけるアスペクト変換又はカメラ一体型ＶＴＲの
倍率変換を行うための論理若しくはデータ処理手段を有
する。 （４）上記演算回路における補間演算を容易化するに
は、演算回路に供給される二つの表示ラインデータに対
応される表示ラインと補間によって得られるべき表示ラ
インデータに対応される表示ラインとの間隔に反比例す
る係数を利用するとよい。

【０００８】

【作用】上記した手段によれば、フィールドメモリにラ
インホールドの指示が与えられると、図４の期間Ｔ１，
Ｔ２で示されるように当該フィールドメモリは同一の表
示ラインデータを２回繰り返して出力し、これを受ける
ラインメモリは図４の期間Ｔ２，Ｔ３で示されるように
１表示ライン分の遅延要素として機能し、これによっ
て、演算回路は同一表示ラインデータを３回繰り返して
入力可能にされる。また、図４の期間Ｔ１１に示される
ようにラインホールドが指示される直前の期間に、ライ
ンメモリに書込み阻止の指示が与えられることにより、
図４の４Ｉ，４Ｈで示される２種類の表示ラインデータ
が夫々３回づつ期間をオーバーラップさせて演算回路に
供給可能にされる。これらのことが、遅延要素として一
つのラインメモリを用いて一つの走査線に応ずる表示ラ
インデータを３回の補間演算に利用可能にし、以って、
回路規模を小型化できる走査線補間装置を実現する。

【０００９】

【実施例】図２には本発明の一実施例に係る走査線補間
装置をワイドテレビシステムに適用したときのシステム
ブロック図が示されるを示す。このワイドテレビシステ
ムは、Ａ／Ｄコンバータ２１、走査線補間装置２２、Ｄ
／Ａコンバータ２３、偏向回路２４、及びブラウン管２
５によって構成される。ワイドテレビシステムは、入力
した映像信号をＡ／Ｄコンバータ２１でディジタル信号
に変換し、走査線補間装置２２に送る。映像信号は、特
に制限されないが、輝度信号と色信号が別々に入力され
る場合と、輝度信号と色信号が混合されたコンポジット
信号の場合がある。走査線補間装置２２は、走査線補間
によりアスペクト変換を行う。例えば、標準画面の横縦
比であるアスペクト比（例えば４：３）を変更して横幅
を拡大したワイドテレビ（アスペクト比１６：９）に対
応するとき、当該標準画面のフィールド若しくはフレー
ムの表示ラインデータを補間することによって表示ライ
ンデータのライン数を増して表示画像の潰れを修正する
ための変換を行う。そして、補間された表示ラインデー
タは、Ｄ／Ａコンバータ２３でアナログ信号に変換さ
れ、偏向回路２４でブラウン管２５に表示されることに
よって、アスペクト変換を行った映像が表示される。

【００１０】図１には走査線補間装置の一実施例ブロッ
ク図が示される。同図に示される走査線補間装置２２
は、フィールドメモリ１１、ラインメモリ１２、演算回
路１３、及びコントローラ１４を備える。

【００１１】上記フィールドメモリ１１は、コントロー
ラ１４によるライト制御に従って映像信号を入力し、こ
れによって表示ラインデータがフィールド単位で格納さ
れる。表示ラインデータは、一つの走査線に対応される
映像信号の集合である。ブラウン管２５に飛越走査（イ
ンタースキャン）が採用されているときは、偶数フィー
ルド、奇数フィールドの表示ラインデータが交互に格納
される。格納された表示ラインデータは、コントローラ
１４によるリード制御に従って、フィールドの先頭ライ
ンから最終ラインに向けて読出され、各ラインのデータ
は当該ラインのライン先頭からライン終端に向けて順次
読出される。ここで、コントローラ１４による読出し制
御の中にはラインホールドがある。即ち、読出しライン
を指定する図示しないラインポインタのインクリメント
タイミングにラインホールド信号ＬＨ＊（記号＊はそれ
が付された信号がローイネーブルの信号であることを意
味する）をローレベルにすることによってラインインク
リメント動作が抑制され、続けて同一ラインの表示ライ
ンデータを読出し可能にされる。なお、１１０はコント
ローラ１４からフィールドメモリ１１へのライト制御及
びリード制御のための制御信号を総称する。また、ＦＭ
ｏｕｔはフィールドメモリの出力信号である。

【００１２】上記ラインメモリ１２は、フィールドメモ
リ１１から出力される表示ラインデータをコントローラ
１４からのライト制御に基づいて入力し、入力した表示
ラインデータはコントローラ１４からのリード制御に基
づいて１ライン分遅延されて出力される。この書込み読
出し動作は上記フィールドメモリ１１の読出し動作に同
期して行われる。ここで、ライトイネーブル信号ＷＥ＊
がハイレベルにされると、ラインメモリ１２への書込み
動作が抑止される。したがって、１ライン分の表示ライ
ンデータの書込みが抑止されると、ラインメモリ１２は
その直前に書き込まれた１ライン分の表示ラインデータ
を２回に亘って出力することができる。このようなライ
ンメモリ１２は、例えば、１ライン分の表示ラインデー
タを格納する複数の記憶段を順次先頭からリード動作に
続けてライト動作を行うように構成し、ライト動作を上
記ライトイネーブル信号ＷＥ＊で選択的に抑止できるよ
うに構成することができる。尚、１２０はコントローラ
１４からラインメモリ１２へのライト制御及びリード制
御のための制御信号を総称する。また、ＬＭｏｕｔはラ
インメモリの出力信号である。上記図示しない記憶段の
数は、１表示ラインのどっと数若しくは画素数に対応さ
れる。したがって、ラインメモリ１２は多くの記憶素子
を備えて構成されている。

【００１３】上記演算回路１３は、フィールドメモリ１
１の出力と、ラインメモリ１２の出力を受け、双方の出
力に重み付けの演算を行い、それを加算演算することに
よって、走査線補間によるアスペクト変換した映像信号
出力Ｖｏｕｔを得る。例えば重み付け演算は、ラインメ
モリ１２の出力を受ける乗算回路ＭＬＴ−Ｋ，フィール
ドメモリ１１の出力を受ける乗算回路ＭＬＴ−Ｌによっ
て行い、加算は加算回路ＡＤＤによって行う。上記重み
付け演算のための係数は、フィールドメモリ１１及びラ
インメモリ１２に対するアクセス制御に同期してコント
ローラ１４から出力される選択信号ＳＥＬによって指示
される。コントローラ１４が上記係数を直接演算回路１
３に供給するようにしてもよい。上記係数は、源走査線
の配列と補間された走査線の配列との物理的な相対位置
によって決定することができ、その一例については以下
に詳述する。

【００１４】図３には走査線補間の一例態様が示され
る。同図は、入力映像信号から４／３倍に走査線補間を
行う場合を一例とする。○は奇数フィールドにおける源
走査線の配置、●は奇数フィールドにおける補間された
走査線の配置を示す。また、△は偶数フィールドにおけ
る源走査線の配置、▲は偶数フィールドにおける補間さ
れた走査線の配置を示す。尚、各走査線は紙面の表面か
ら裏面に向けて延在するものと理解されたい。

【００１５】図３においてＫａ，Ｌａ，…，Ｋｋ，Ｌｋ
は補間のための上記係数であり、例えば、源走査線の表
示ラインデータ４Ａ，４Ｂから補間された新しい位置の
表示ラインデータ４ａを得るには、４ａ＝Ｋａ×４Ａ＋
Ｌａ×４Ｂの式によって得ることができる。演算回路１
３は斯る演算を行う。

【００１６】上記係数は、源走査線位置と補間位置とに
対応した定数であり、例えば源走査線位置と補間位置と
の間隔に反比例する値を設定することができる。例え
ば、図３の例に従えば、 （奇数フィールド） Ｋａ＝１／４，Ｌａ＝３／４ Ｋｂ＝１／２，Ｌｂ＝１／２ Ｋｃ＝３／４，Ｌｃ＝１／４ Ｋｄ＝１ Ｋｅ＝１／４，Ｌｅ＝３／４ （偶数フィールド） Ｋｆ＝１／８，Ｌｆ＝７／８ Ｋｇ＝３／８，Ｌｇ＝５／８ Ｋｈ＝５／８，Ｌｈ＝３／８ Ｋｉ＝７／８，Ｌｉ＝１／８ Ｋｊ＝１／８，Ｌｊ＝７／８ Ｋｋ＝３／８，Ｌｋ＝５／８ とされる。特に図示はしないが、図３の奇数フィールド
にいて４Ｅ以降の走査の補間に対しては、係数Ｋｂ，
…，Ｌｅを上記同様に繰返し利用していけばよい。ま
た、図３の偶数フィールドにおいて４Ｋ以降の走査の補
間に対しては、係数Ｋｈ，…，Ｌｋを上記同様に繰返し
利用していけばよい。上記コントローラ１４は、図３の
態様で示される係数を順次選択させるように選択信号Ｓ
ＥＬを演算回路１３に供給する。ここで、本実施例に従
えば、係数Ｋａ〜Ｋｋは乗算回路ＭＬＴ−Ｋに供給され
る係数であり、係数Ｌａ〜Ｌｋは乗算回路ＭＬＴ−Ｌに
供給される係数である。選択信号ＳＥＬによる係数の選
択動作は以下に示されるようにフィールドメモリ１１及
びラインメモリ１２のアクセス制御に同期される。

【００１７】図４には図３に示される態様で補間演算を
行うために必要なフィールドメモリ１１及びラインメモ
リ１２に対するアクセス制御シーケンスが示される。

【００１８】図３に示されるように奇数フィールドにお
いて源表示ラインデータ４Ｄは、補間された表示ライン
データ４ｃ，４ｄ，４ｅを得るのに必要とされる。すな
わち、４ｃ，４ｄ，４ｅを順番に得るとき、ラインメモ
リ１２は乗算回路ＭＬＴ−Ｋに４Ｃ，４Ｃ，４Ｄの順番
で表示ラインデータを供給し、且つ、フィールドメモリ
１１は、乗算回路ＭＬＴ−Ｌに４Ｄ，４Ｄ，４Ｅの順番
で表示ラインデータを供給しなければならない。換言す
れば、フィールドメモリ１１及びラインメモリ１２は１
ライン分タイミングをずらして２回連続して同一の表示
ラインデータ４Ｄを出力しなければならない。これを実
現するために、期間Ｔ１にフィールドメモリから読出さ
れた源表示ラインデータ４Ｄは期間Ｔ２にラインメモリ
から出力されることになるが、当該期間Ｔ２におけるフ
ィールドメモリの出力をラインホールド機能によって前
回と同一の源表示ラインデータ４Ｄとする。したがっ
て、期間Ｔ３においてラインメモリ１２は当該源表示ラ
インデータ４Ｄを出力することができる。ラインホール
ド機能は、フィールドメモリ１１のラインインクリメン
トの前にラインホールド信号ＬＨ＊をローレベルにして
ラインアドレスのインクリメントを阻止すればよい。し
たがって、期間Ｔ１，Ｔ２において源表示データ４Ｄが
フィールドメモリ１１から乗算回路ＭＬＴ−Ｌに供給さ
れ、期間Ｔ２，Ｔ３において源表示データ４Ｄがライン
メモリ１２から乗算回路ＭＬＴ−Ｋに供給され、これに
よって、期間Ｔ１〜Ｔ３においては相互の同一の源表示
ラインデータ４Ｄを用いた補間演算が可能にされて、補
間された表示ラインデータ４ｃ〜４ｅが得られる。尚、
４ｄの演算を行うとき、期間Ｔ２にフィールドメモリ１
１から出力されるデータ４Ｄが乗算回路ＭＬＴ−Ｌにも
供給されるが、このとき当該乗算回路ＭＬＴ−Ｌに与え
られる係数は”０”とされる様にコントローラ１４が制
御するようになっている。

【００１９】一方、偶数フィールドにおいて源表示ライ
ンデータ４Ｉは、補間された表示ラインデータ４ｈ，４
ｉ，４ｊを得るのに必要とされ、また、源表示ラインデ
ータ４Ｊは、補間された表示ラインデータ４ｉ，４ｊ，
４ｋを得るのに必要とされる。すなわち、４ｈ，４ｉ，
４ｊ，４ｋを順番に得るとき、ラインメモリ１２は乗算
回路ＭＬＴ−Ｋに４Ｈ，４Ｉ，４Ｉ，４Ｊの順番で表示
ラインデータを供給し、且つ、フィールドメモリ１１
は、乗算回路ＭＬＴ−Ｌに４Ｉ，４Ｊ，４Ｊ，４Ｋの順
番で表示ラインデータを供給しなければならない。換言
すれば、相互に同一の出力期間に、フィールドメモリ１
１は表示ラインデータ４Ｊを、ラインメモリ１２は表示
ラインデータ４Ｉを、２回連続して出力しなければなら
ない。これは、上記奇数フィールドで説明したラインホ
ールド機能だけでは実現できない。そこで、フィールド
メモリ１１の連続２回の同一データ出力はラインホール
ド機能によって実現し、ラインメモリ１２の連続２回の
同一データ出力はそのライトイネーブル制御（ライトイ
ネーブル信号ＷＥ＊をハイレベルにネゲートする）に）
によって実現する。これを図４に従って詳述すると、期
間Ｔ１０にフィールドメモリ１１から読出された源表示
ラインデータ４Ｉが次の期間Ｔ１１にラインメモリ１２
から出力されているとき、ライトイネーブル信号ＷＥ＊
をハイレベルにネゲートして、期間Ｔ１１におけるフィ
ールドメモリ１１の出力４Ｊによってラインメモリ１２
内容が書換えられないようにする。これによってライン
メモリ１２は次に期間Ｔ１２も源表示ラインデータ４Ｉ
を出力することができる。また、フィールドメモリ１１
においてはラインホールド機能を利用し、期間Ｔ１２の
ためのラインインクリメントの前にラインホールド信号
ＬＨ＊をローレベルにアサートすることによって、当該
期間Ｔ１２では期間Ｔ１１に引き続いて同一データ４Ｊ
を出力させる。これによって、期間Ｔ１１，Ｔ１２にお
いてはフィールドメモリ１１の出力が４Ｊ、ラインメモ
リ１２の出力が４Ｉとされ、このようにして、期間Ｔ１
０〜Ｔ１３には補間された映像信号としての表示ライン
データ４ｈ〜４ｋが得られる。

【００２０】図５には本発明に係る走査線補間装置をカ
メラ一体型ＶＴＲの電子ズーム装置として利用する場合
のシステムブロック図が示される。図５に示されるカメ
ラ一体型ＶＴＲは、撮像素子５１、映像信号処理回路５
２、電子ズーム装置に適用された走査線補間装置５３、
エンコーダ５４、及びＶＴＲ（ビデオテープレコーダ）
５５によって構成される。走査線補間装置５３は、倍率
に応じた係数が演算回路に与えられる点を除いて図１と
同様に構成される。すなわち、フィールドメモリに対す
るラインホールド機能、ラインメモリに対するライトイ
ネーブル制御、及び演算回路の補間係数が倍率に応じて
可変できるようになっている。可変方法としては、指示
された倍率に応じた動作をマイクロコンピュータ制御で
実現すればよい。

【００２１】図６には倍率を２倍にしたときの補間制御
の態様が示され、これに対応するフィールドメモリとラ
インメモリの動作態様が図７に示される。図７の奇数フ
ィールドにおける期間Ｔ２０ではライトイネーブル信号
ＷＥ＊はハイレベルにネゲートされているが、図４の説
明から明らかなように、そのような制御は本質的には不
要であるが、実施しても何等問題はない。また、図７の
偶数フィールドの動作において、フィールドメモリが６
Ｅ，６Ｅ，６Ｆ，６Ｆを出力する時、ラインメモリは６
Ｄ，６Ｄ，６Ｅ，６Ｅを出力しなければならないため、
フィールドメモリのラインホールドとラインメモリの書
込みディスエーブルの制御を２回行っている。

【００２２】上記実施例によれば以下の作用効果があ
る。 （１）ＬＨ＊によるラインホールドが指示されたときに
は直前に読出された表示ラインデータと同一の表示ライ
ンデータが読出し可能にされるフィールドメモリ１１
と、上記フィールドメモリ１１の読出し動作に同期し
て、既に格納されている表示ラインデータの出力に並行
して当該既格納表示ラインデータを上記フィールドメモ
リからの読出し表示ラインデータに書換えて格納可能で
あると共に、ＷＥ＊による書込み禁止が指示されたとき
は既に格納されている表示ラインデータの出力に並行す
る上記書換え格納動作が抑止されるラインメモリ１２
と、上記フィールドメモリ１１とラインメモリ１２の夫
々から出力される表示ラインデータに走査線の補間演算
を行う演算回路１３と、連続する３回の補間演算に一つ
の表示ラインデータを必要とするときに、上記ラインホ
ールドの指示と上記書込み禁止の指示との中から選ばれ
た単数若しくは複数の指示を形成するコントローラ１４
と、によって走査線補間装置を構成する。これにより、
フィールドメモリ１１にラインホールドの指示が与えら
れると、図４の期間Ｔ１，Ｔ２で示されるように当該フ
ィールドメモリ１１は同一の表示ラインデータを２回繰
り返して出力し、これを受けるラインメモリ１２は図４
の期間Ｔ２，Ｔ３で示されるように１表示ライン分の遅
延要素として機能し、これによって、演算回路１３は同
一表示ラインデータを３回繰り返して入力可能にされ
る。また、図４の期間Ｔ１１に示されるようにラインホ
ールドが指示される直前の期間に、ラインメモリ１２に
書込み阻止の指示が与えられることにより、図４の４
Ｉ，４Ｈで示される２種類の表示ラインデータが夫々３
回づつ期間をオーバーラップさせて演算回路１３に供給
可能にされる。したがって、遅延要素として一つのライ
ンメモリ１２を用いて一つの走査線に応ずる表示ライン
データを３回の補間演算に利用することができる。よっ
て、一表示ライン分の画素数に相当するような多くの記
憶素子を必要とするラインメモリを複数個利用しなくて
も済むから、走査線補間装置の回路規模を小型化でき
る。なお、コントローラ１４にはラインホールド及び書
込み禁止の論理が必要とされるが、そのような論理の回
路規模は、ラインメモリが備えなければならない記憶素
子による回路規模に比べて無視し得る程度に小さい。 （２）上記により、ワイドテレビシステムにおけるアス
ペクト変換又はカメラ一体型ＶＴＲの倍率変換を行うた
めの回路規模を縮小でき、それらに対する小型化とコス
ト低減に寄与する。 （３）二つの表示ラインデータに対応される表示ライン
と補間によって得られるべき表示ラインデータに対応さ
れる表示ラインとの間隔に反比例する係数を利用して補
間演算を行うことにより、演算回路１３における補間演
算を容易化することができる。

【００２３】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。例えば、
上記実施例ではインターレース形式の走査に対応するも
のを一例とし、フィールドメモリには偶数フィールドの
データと奇数フィールドのデータが交互に格納される場
合について説明したが、本発明はそれに限定されない。
ノンインターレース形式の走査に対応させるときは、フ
ィールドメモリは１フレーム分の表示データを格納でき
る。本発明におけるフィールドメモリは、フレームメモ
リの意義も含み、また、その物理的な数は一切限定され
ない。したがって、本発明で言うところのフィールドメ
モリは複数のフレームメモリをもその概念として含み、
フレームメモリ間での走査線補間も本発明の技術的範囲
とするところである。また、フィールドメモリ及びライ
ンメモリの構成は一切限定されず、フィールドメモリに
おけるラインホールドの実現形態、ラインメモリにおけ
る書込みディスエーブルの制御手法などは一切限定され
ない。さらに演算回路に与えられる係数はラインの間隔
に反比例する様に定めた係数に限定されず、適宜変更す
ることができる。また、表示ラインデータに係数を与え
る手法も乗算に限定さず、また、係数の符合も正負混在
又は負であってもよい。また、電子ズームの倍率は可変
ではなく固定倍率であってもよい。また、ブラウン管は
液晶ディスプレイやプラズマディスプレイなどの表示デ
バイスであってもよい。

【００２４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるワイド
テレビシステム、カメラ一体型ＶＴＲに適用した場合に
ついて説明したが、本発明はそれに限定されず、映像を
拡大するシステム、更には補間を必要とするその他のシ
ステムに広く適用することができる。

【００２５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００２６】すなわち、ラインホールドが指示されたと
きには同一表示ラインデータを連続出力可能なフィール
ドメモリに対し、その出力に対する１表示ライン分の遅
延要素として機能されると共に、書込み禁止が指示され
たときは格納データの書換えが阻止されて再度同一表示
ラインデータを出力可能とするラインメモリを一つ設
け、フィールドメモリとラインメモリの夫々の出力に基
づいて走査線の補間演算を行う演算回路に対し、連続す
る３回の補間演算に一つの表示ラインデータを必要とす
るとき、上記ラインホールドの指示と上記書込み禁止の
指示との中から選ばれた単数若しくは複数の指示をコン
トローラで形成するから、遅延要素として一つのライン
メモリを用いて一つの走査線に応ずる表示ラインデータ
を３回の補間演算に利用可能にできる。したがって、２
個のラインメモリを用いなくても済むため、回路規模を
小型化できる走査線補間装置を実現することができる。
上記により、ワイドテレビシステムにおけるアスペクト
変換又はカメラ一体型ＶＴＲの倍率変換を行うための回
路規模を縮小でき、それらに対する小型化とコスト低減
に寄与する。

【図面の簡単な説明】

【図１】本発明の一実施例に係る走査線補間装置の構成
ブロック図である。

【図２】本発明の一実施例に係る走査線補間装置を適用
したワイドテレビシステムの概略構成図である。

【図３】走査線補間の態様例を示す説明図である。

【図４】図３に示される態様で補間演算を行うために必
要なフィールドメモリ及びラインメモリに対するアクセ
ス制御シーケンスを示すタイミングチャートである。

【図５】本発明に係る走査線補間装置を電子ズーム装置
として適用したカメラ一体型ＶＴＲの概略構成図であ
る。

【図６】図５の走査線補間装置を２倍電子ズームとして
利用する時の補間態様を示す説明図である。

【図７】図５に示される態様で補間演算を行うために必
要なフィールドメモリ及びラインメモリに対するアクセ
ス制御シーケンスを示すタイミングチャートである。

【符号の説明】

１１ フィールドメモリ １２ ラインメモリ １３ 演算回路 １４ コントローラ ＬＨ＊ ラインホールド信号 ＷＥ＊ ライトイネーブル信号 ＭＬＴ−Ｋ，ＭＬＴ−Ｌ 乗算回路 ＡＤＤ 加算回路 ２１ Ａ／Ｄコンバータ ２２、５３ 走査線補間装置 ２３ Ｄ／Ａコンバータ ２４ 偏向回路 ２５ ブラウン管 ５１ 撮像素子 ５２ 映像信号処理装置 ５４ エンコーダー ５５ ＶＴＲ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 内村 浩幸 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の表示ラインデータを格納し、格納
   された複数の表示ラインデータを順次読出し可能である
   と共に、ラインホールドが指示されたときには直前に読
   出された表示ラインデータと同一の表示ラインデータが
   読出し可能にされるフィールドメモリと、 上記フィールドメモリの読出し動作に同期して、既に格
   納されている表示ラインデータの出力に並行して当該既
   格納表示ラインデータを上記フィールドメモリからの読
   出し表示ラインデータに書換えて格納可能であると共
   に、書込み禁止が指示されたときは既に格納されている
   表示ラインデータの出力に並行する上記書換え格納動作
   が抑止されるラインメモリと、 上記フィールドメモリとラインメモリの夫々から出力さ
   れる表示ラインデータに基づいて双方の表示ラインデー
   タに対応する表示ラインを補間する表示ラインデータを
   取得する演算回路と、 連続する３回の補間演算に一つの表示ラインデータを必
   要とするときに、上記ラインホールドの指示と上記書込
   み禁止の指示との中から選ばれた単数若しくは複数の指
   示を形成するコントローラと、 を備えて成るものであることを特徴とする走査線補間装
   置。
2. 【請求項２】 上記コントローラは、フィールドメモリ
   から連続して２回読出すべき表示ラインデータと、その
   フィールドメモリの読出し動作に対して一表示ラインデ
   ータ分遅れてラインメモリから連続して２回読出すべき
   表示ラインデータとの夫々を同一の表示ラインデータと
   すべきときには、フィールドメモリの第２回目の読出し
   に呼応してラインホールドを指示するものであることを
   特徴とする請求項１記載の走査線補間装置。
3. 【請求項３】 上記コントローラは、フィールドメモリ
   とラインメモリの夫々が相互に異なる表示ラインデータ
   を連続して２回並行して読出すべきときには、フィール
   ドメモリの第２回目の読出しに呼応してラインホールド
   を指示すると共に、ラインメモリの第１回目の読出し動
   作に呼応して書込み禁止を指示するものであることを特
   徴とする請求項１記載の走査線補間装置。
4. 【請求項４】 上記演算回路は、これに供給される二つ
   の表示ラインデータに対応される表示ラインと補間によ
   って得られるべき表示ラインデータに対応される表示ラ
   インとの間隔に反比例する係数を利用して補間演算を行
   うものであることを特徴とする請求項１乃至３の何れか
   １項記載の走査線補間装置。
5. 【請求項５】 上記コントローラは、ワイドテレビシス
   テムにおけるアスペクト変換又はカメラ一体型ＶＴＲの
   倍率変換を行うためのものであることを特徴とする請求
   項１乃至４の何れか１項記載の走査線補間装置。