JPH0794511A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0794511A
JPH0794511A JP23372893A JP23372893A JPH0794511A JP H0794511 A JPH0794511 A JP H0794511A JP 23372893 A JP23372893 A JP 23372893A JP 23372893 A JP23372893 A JP 23372893A JP H0794511 A JPH0794511 A JP H0794511A
Authority
JP
Japan
Prior art keywords
film
etching
opening window
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23372893A
Other languages
Japanese (ja)
Inventor
Takehito Ochi
▲丈▼仁 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23372893A priority Critical patent/JPH0794511A/en
Publication of JPH0794511A publication Critical patent/JPH0794511A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To prevent the narrowing of a width of a wiring layer formed due to the widening of an opening window and turning into a tapered shape when forming a wiring film having a fine wiring width with respect to the improvement of the forming method for a metal laminated wiring of a semiconductor device. CONSTITUTION:In a production method for a semiconductor device having a process for forming laminated metal wiring containing patterns having a fine wiring width and a wiring interval by etching a laminated metal film comprising a plurality of metal materials, a process for forming an opening window to be used for etching an aluminum film at the highest layer of the laminated metal film is provided at a resist film 4 formed on the surface of the laminated metal film. And also included are the process for etching the aluminum film by using the opening window and the process for etching a TiN layer directly below the aluminum film by using an etching gas which does not react with the aluminum film by means of the opening window formed in the aluminum film in the etching process.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
におけるメタル積層配線の形成方法の改良に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improved method for forming metal laminated wiring in a method for manufacturing a semiconductor device.

【0002】近年のロジック品種やS−RAM等のメタ
ル積層配線のパターンは、D−RAM等のメタル積層配
線のパターンのように配線幅が一定でなく、微細な配線
幅を有するパターンが同時に形成する配線層の中に含ま
れる場合が多く、このような微細な配線幅及び配線間隔
を有するパターンを含むメタル積層配線をエッチングに
より形成する場合には、メタル積層配線の幅が微小な部
分ではエッチングマスクとして形成したレジスト膜の表
層部の肩部がエッチング処理中にエッチングされ、エッ
チングマスクとして形成したレジスト膜の開口窓の形状
がテーパ形状になって開口窓が広がってしまったり、配
線幅、間隔が共に狭い部分ではレジスト膜がなくなりメ
タルをエッチング中にエッチングしてしまう場合があ
る。
Recent logic products and patterns of metal laminated wiring such as S-RAM are not uniform in wiring width like patterns of metal laminated wiring such as D-RAM, and patterns having fine wiring width are simultaneously formed. It is often included in the wiring layer to be formed. When a metal laminated wiring including a pattern having such a fine wiring width and a wiring interval is formed by etching, etching is performed in a portion where the width of the metal laminated wiring is very small. The shoulder of the surface layer of the resist film formed as a mask is etched during the etching process, and the shape of the opening window of the resist film formed as an etching mask becomes a tapered shape, and the opening window expands, the wiring width, the spacing. However, there is a case where the resist film disappears in the narrow portion and the metal is etched during the etching.

【0003】以上のような状況から、レジスト膜に設け
た微細な開口窓が広がらないか、或いはレジスト膜の開
口窓の寸法と、レジスト自体の表層の肩部を維持できる
ような開口窓によりエッチングを行うことが可能な半導
体装置の製造方法が要望されている。
Under the above circumstances, the fine opening window provided in the resist film does not spread, or the size of the opening window of the resist film and the opening window that can maintain the shoulder portion of the surface layer of the resist itself are etched. There is a demand for a method of manufacturing a semiconductor device capable of performing the above.

【0004】[0004]

【従来の技術】従来のアルミニウムと、バリアメタルと
して用いる窒化チタンとの二層からなるメタル積層配線
膜をエッチングする、半導体装置の製造方法を図5〜図
6により工程順に説明する。
2. Description of the Related Art A method of manufacturing a semiconductor device in which a conventional metal laminated wiring film consisting of two layers of aluminum and titanium nitride used as a barrier metal is etched will be described with reference to FIGS.

【0005】図5〜図6は従来の半導体装置の製造方法
を工程順に示す側断面図である。従来の微細な配線幅を
有するパターンを含むメタル積層配線膜をエッチングす
る場合には、まず図5(a) に示すように半導体基板或い
は層間絶縁膜の下地膜21の表面に窒化チタン膜22(以
下、TiN膜22と略称する)とアルミニウム膜23とを積層
して形成する。
5 to 6 are side sectional views showing a conventional method of manufacturing a semiconductor device in the order of steps. When etching a conventional metal laminated wiring film including a pattern having a fine wiring width, first, as shown in FIG. 5A, a titanium nitride film 22 () is formed on the surface of a base film 21 of a semiconductor substrate or an interlayer insulating film. Hereinafter, a TiN film 22 is abbreviated) and an aluminum film 23 are laminated.

【0006】つぎに図5(b) に示すようにこのアルミニ
ウム膜23の表面にレジスト膜24を形成し、リソグラフィ
ー技術を用いてこのTiN膜22とアルミニウム膜23を加工
しようとする形状にレジスト膜24をパターニングし、ア
ルミニウム膜23やTiN膜22のエッチングに用いる開口窓
24a を形成する。
Next, as shown in FIG. 5B, a resist film 24 is formed on the surface of the aluminum film 23, and the TiN film 22 and the aluminum film 23 are processed into a resist film by a lithography technique. Opening window used for patterning 24 and etching aluminum film 23 or TiN film 22
Forming 24a.

【0007】ついで図5(c) に示すように、塩素ガス
(Cl2)を用いるこの開口窓24a 内のアルミニウム膜23を
ドライエッチングにより、エッチングしてアルミニウム
配線層23a(以下、Al配線層23a と略称する) を形成する
と、レジスト膜24も同時にエッチングされるため、エッ
チングする前の開口窓24a が広がり開口窓24b になり、
Al配線層23a の間隔が広くなり、配線幅、間隔が共に狭
い部分ではレジスト膜がなくなりアルミニウム膜の表層
の肩部をエッチングしてしまう。
Next, as shown in FIG. 5 (c), the aluminum film 23 in the opening window 24a using chlorine gas (Cl 2 ) is etched by dry etching to remove the aluminum wiring layer 23a (hereinafter referred to as Al wiring layer 23a). Abbreviated), the resist film 24 is also etched at the same time, so the opening window 24a before etching becomes the opening window 24b,
The space between the Al wiring layers 23a becomes wider, and the resist film disappears in the portion where both the wiring width and the space are narrow, and the shoulder portion of the surface layer of the aluminum film is etched.

【0008】図6(a) に示すように、六弗化硫黄(SF
6)を用いるこの開口窓24b 内のTiN膜22のドライエッチ
ングによりこのTiN膜22をエッチングしてTiN配線層22
a を形成し、最後に図6(b) に示すようにレジスト膜を
除去する。
As shown in FIG. 6 (a), sulfur hexafluoride (SF
6 ) is used to dry the TiN film 22 in the opening window 24b to etch the TiN film 22 to thereby remove the TiN wiring layer 22.
After forming a, the resist film is finally removed as shown in FIG. 6 (b).

【0009】[0009]

【発明が解決しようとする課題】以上説明した従来の半
導体装置の製造方法におけるこれらのドライエッチング
による積層配線層の形成工程においては、微細な配線幅
の配線層を形成する部分では図5(c)に示すようにレジ
スト膜も同時にエッチングされて開口窓24aが広がり、
これらの開口窓24aが図示するようなテーパ形状の開口
窓24bになり、形成されるAl配線層23a の幅が狭くな
り、つぎにエッチングして形成する図6(a) に示すよう
にTiN配線層22a の幅も狭くなるという問題点があっ
た。
In the step of forming a laminated wiring layer by dry etching in the above-described conventional method for manufacturing a semiconductor device, a portion in which a wiring layer having a fine wiring width is formed is shown in FIG. ), The resist film is also etched at the same time, and the opening window 24a expands,
These opening windows 24a become tapered opening windows 24b as shown in the drawing, and the width of the Al wiring layer 23a to be formed becomes narrower. Then, the TiN wiring is formed by etching as shown in FIG. 6 (a). There is a problem that the width of the layer 22a is also narrowed.

【0010】本発明は以上のような状況から、微細な配
線幅を有する配線膜をエッチングして形成する場合に、
開口窓が広がってテーパ形状になり、形成される配線層
の幅が狭くなるのを防止することが可能となる半導体装
置の製造方法の提供を目的としたものである。
In view of the above situation, the present invention provides a method of etching a wiring film having a fine wiring width,
It is an object of the present invention to provide a method for manufacturing a semiconductor device that can prevent the width of a wiring layer to be formed from being narrowed by widening the opening window into a tapered shape.

【0011】[0011]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、複数のメタル材料によって構成されている積
層メタル膜をエッチングし、微細な配線幅及び配線間隔
を有するパターンを含む積層メタル配線を形成する工程
を有する半導体装置の製造方法において、この積層メタ
ル膜の最上層の第1メタル層のエッチングに用いる開口
窓を、この積層メタル膜の表面に形成したレジスト膜に
形成する工程と、この開口窓を用いてこの第1メタル層
をエッチングする工程と、このエッチング工程において
この第1メタル層に形成した開口窓によりこの第1メタ
ル層と反応しないエッチングガスを用いてこの第1メタ
ル層の直下の第2メタル層をエッチングする工程とを含
むように構成する。
According to a method of manufacturing a semiconductor device of the present invention, a laminated metal film formed of a plurality of metal materials is etched to form a laminated metal wiring including a pattern having a fine wiring width and a wiring interval. A method of manufacturing a semiconductor device having a step of forming an opening window used for etching the uppermost first metal layer of the laminated metal film in the resist film formed on the surface of the laminated metal film, The step of etching the first metal layer using the opening window, and the first metal layer using an etching gas that does not react with the first metal layer due to the opening window formed in the first metal layer in the etching step. And a step of etching the second metal layer immediately below the substrate.

【0012】[0012]

【作用】即ち本発明においては、複数の積層メタル膜の
最上層の第1メタル層のエッチングに用いる開口窓をこ
のメタル層の表面に形成したレジスト膜に形成し、この
開口窓を用いてこの第1メタル層をエッチングした後、
このエッチング工程においてこの第1メタル層に形成し
た開口窓によりこの第1メタル層と反応しないエッチン
グガスによりこの第1メタル層の直下の第2メタル層を
エッチングするので、レジスト膜に形成した開口窓に等
しい間隔の配線層を形成し、配線層の幅が狭くなるのを
防止することが可能となる。
That is, in the present invention, an opening window used for etching the uppermost first metal layer of the plurality of laminated metal films is formed in the resist film formed on the surface of this metal layer, and this opening window is used. After etching the first metal layer,
In this etching step, the second metal layer directly below the first metal layer is etched by the etching gas that does not react with the first metal layer due to the opening window formed in the first metal layer. Therefore, the opening window formed in the resist film is formed. It is possible to form a wiring layer having an interval equal to, and prevent the width of the wiring layer from becoming narrow.

【0013】[0013]

【実施例】以下図1〜図2により本発明の第1の実施例
について、図3〜図4により本発明の第2の実施例につ
いて詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIGS. 1 and 2, and a second embodiment of the present invention will be described in detail with reference to FIGS.

【0014】図1〜図2は本発明による第1の実施例の
半導体装置の製造方法を工程順に示す側断面図、図3〜
図4は本発明による第2の実施例の半導体装置の製造方
法を工程順に示す側断面図である。
1 to 2 are side sectional views showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps, and FIGS.
FIG. 4 is a side sectional view showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention in the order of steps.

【0015】本発明によるアルミニウム膜とTiN膜から
なる第1の実施例の微細な配線幅を有するパターンを含
む積層メタル配線膜をエッチングする場合には、まず図
1(a)に示すように半導体基板又は層間絶縁膜の下地膜1
の表面にTiN膜2とアルミニウム膜3とを積層して形成
する。
When etching a laminated metal wiring film including a pattern having a fine wiring width according to the first embodiment, which is composed of an aluminum film and a TiN film according to the present invention, first of all,
As shown in 1 (a), the base film 1 of the semiconductor substrate or the interlayer insulating film
A TiN film 2 and an aluminum film 3 are formed by laminating on the surface of.

【0016】つぎに図1(b) に示すようにこのアルミニ
ウム膜3の表面にレジスト膜4を形成し、リソグラフィ
ー技術を用いてこのTiN膜2とアルミニウム膜3を加工
しようとする形状にこのレジスト膜4をパターニングし
てエッチングに用いる開口窓4aを形成する。
Next, as shown in FIG. 1 (b), a resist film 4 is formed on the surface of the aluminum film 3 and the resist film 4 is formed into a shape in which the TiN film 2 and the aluminum film 3 are processed by a lithography technique. The film 4 is patterned to form an opening window 4a used for etching.

【0017】ついで図1(c) に示すように、塩素ガス
(Cl2)を用いるこの開口窓4a内のアルミニウム膜3のド
ライエッチングにより、このアルミニウム膜3をパター
ニングしてAl配線層3aを形成する。
Then, as shown in FIG. 1C, the aluminum film 3 in the opening window 4a is dry-etched by using chlorine gas (Cl 2 ) to pattern the aluminum film 3 to form an Al wiring layer 3a. To do.

【0018】図2(a)に示すように、六弗化硫黄(SF6)
を用いるこの開口窓内のTiN膜2のドライエッチングに
より、このTiN膜2をパターニングしてTiN配線層2aを
形成し、最後に図2(b) に示すようにレジスト膜を除去
する。
As shown in FIG. 2 (a), sulfur hexafluoride (SF 6 )
This TiN film 2 is patterned by dry etching of the TiN film 2 in the opening window using, to form a TiN wiring layer 2a, and finally the resist film is removed as shown in FIG. 2 (b).

【0019】本発明によるタングステン膜とアルミニウ
ム膜からなる第2の実施例の微細な配線幅を有するパタ
ーンを含むメタル配線層をエッチングする場合には、ま
ず図3(a) に示すように半導体基板又は層間絶縁膜の下
地膜11の表面にアルミニウム膜12とタングステン膜13を
積層して形成する。
When etching a metal wiring layer including a pattern having a fine wiring width according to the second embodiment, which is composed of a tungsten film and an aluminum film according to the present invention, first, as shown in FIG. Alternatively, an aluminum film 12 and a tungsten film 13 are laminated and formed on the surface of a base film 11 of an interlayer insulating film.

【0020】つぎに図3(b) に示すようにこのアルミニ
ウム膜12の表面にレジスト膜14を形成し、リソグラフィ
ー技術を用いてこのアルミニウム膜12を加工しようとす
る形状にこのレジスト膜14をパターニングしてエッチン
グに用いる開口窓14a を形成する。
Next, as shown in FIG. 3 (b), a resist film 14 is formed on the surface of the aluminum film 12, and the resist film 14 is patterned into a shape intended to be processed by the lithography technique. Then, the opening window 14a used for etching is formed.

【0021】ついで六弗化硫黄(SF6)を用いるこの開
口窓14a内のタングステン膜13のドライエッチングによ
り、このタングステン膜13をパターニングして図3(c)
に示すように、タングステン配線層13a(以下、W配線層
13a と略称する) を形成する。
Then, the tungsten film 13 in the opening window 14a is dry-etched by using sulfur hexafluoride (SF 6 ) to pattern the tungsten film 13 to form a pattern shown in FIG. 3 (c).
As shown in FIG.
13a) is formed.

【0022】図4(a) に示すように、塩素ガス (Cl2)を
用いるこの開口窓内のアルミニウム膜12のドライエッチ
ングによりこのアルミニウム膜12をパターニングしてAl
配線層12a を形成し、最後に図4(b) に示すようにレジ
スト膜を除去する。
As shown in FIG. 4A, the aluminum film 12 in the opening window is dry-etched by using chlorine gas (Cl 2 ) to pattern the aluminum film 12 to form an Al film.
The wiring layer 12a is formed, and finally the resist film is removed as shown in FIG. 4 (b).

【0023】このようにレジスト膜に形成した開口窓を
用いる第1メタル層のエッチングを開口窓が広がらない
間に行って開口窓に等しい間隔の第1メタル配線層を形
成した後、この第1メタル配線層と反応しないエッチン
グガスによりこの第1メタル層をマスクとして第2メタ
ル配線層をエッチングするので、レジスト膜に形成した
開口窓に等しい間隔を有する、第1メタル層と第2メタ
ル層を積層した配線層を形成することが可能となる。
After etching the first metal layer using the opening window thus formed in the resist film while the opening window is not widened to form the first metal wiring layer having an equal interval to the opening window, the first metal wiring layer is formed. Since the second metal wiring layer is etched by using the first metal layer as a mask with an etching gas which does not react with the metal wiring layer, the first metal layer and the second metal layer having the same interval as the opening window formed in the resist film are formed. It is possible to form a laminated wiring layer.

【0024】[0024]

【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な工程の変更により、微細な配線幅
のメタル配線層を正確にエッチングすることが可能とな
る利点があり、著しい信頼性向上の効果が期待できる半
導体装置の製造方法の提供が可能である。
As is apparent from the above description, according to the present invention, there is an advantage that it is possible to accurately etch a metal wiring layer having a fine wiring width by a very simple process change. It is possible to provide a method for manufacturing a semiconductor device, which can be expected to improve reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明による第1の実施例の半導体装置の製
造方法を工程順に示す側断面図(1)
FIG. 1 is a side sectional view showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps (1)

【図2】 本発明による第1の実施例の半導体装置の製
造方法を工程順に示す側断面図(2)
FIG. 2 is a sectional side view showing the method of manufacturing the semiconductor device of the first embodiment according to the present invention in the order of steps (2)

【図3】 本発明による第2の実施例の半導体装置の製
造方法を工程順に示す側断面図(1)
FIG. 3 is a sectional side view showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention in the order of steps (1)

【図4】 本発明による第2の実施例の半導体装置の製
造方法を工程順に示す側断面図(2)
FIG. 4 is a sectional side view showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention in the order of steps (2)

【図5】 従来の半導体装置の製造方法を工程順に示す
側断面図(1)
FIG. 5 is a sectional side view showing a conventional method of manufacturing a semiconductor device in the order of steps (1)

【図6】 従来の半導体装置の製造方法を工程順に示す
側断面図(2)
FIG. 6 is a side sectional view showing a conventional method of manufacturing a semiconductor device in the order of steps (2)

【符号の説明】[Explanation of symbols]

1,11 下地膜 2 TiN膜 2a TiN配線層 3 アルミニウム膜 3a Al配線層 4 レジスト膜 4a 開口窓 12 アルミニウム膜 12a Al配線層 13 タングステン膜 13a W配線層 14 レジスト膜 14a 開口窓 1,11 Underlayer film 2 TiN film 2a TiN wiring layer 3 Aluminum film 3a Al wiring layer 4 Resist film 4a Opening window 12 Aluminum film 12a Al wiring layer 13 Tungsten film 13a W wiring layer 14 Resist film 14a Opening window

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/88 D Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/88 D

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のメタル材料によって構成されてい
る積層メタル膜をエッチングし、微細な配線幅及び配線
間隔を有するパターンを含む積層メタル配線を形成する
工程を有する半導体装置の製造方法において、 前記積層メタル膜の最上層の第1メタル層のエッチング
に用いる開口窓を、前記積層メタル膜の表面に形成した
レジスト膜に形成する工程と、 前記開口窓を用いて前記第1メタル層をエッチングする
工程と、 前記エッチング工程において前記第1メタル層に形成し
た開口窓により前記第1メタル層と反応しないエッチン
グガスを用いて前記第1メタル層の直下の第2メタル層
をエッチングする工程と、 を含むことを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: a step of etching a laminated metal film made of a plurality of metal materials to form a laminated metal wiring including a pattern having a fine wiring width and a wiring interval. Forming an opening window used for etching the uppermost first metal layer of the laminated metal film in the resist film formed on the surface of the laminated metal film; and etching the first metal layer using the opening window And a step of etching the second metal layer directly below the first metal layer using an etching gas that does not react with the first metal layer due to the opening window formed in the first metal layer in the etching step. A method of manufacturing a semiconductor device, comprising:
【請求項2】 請求項1記載の半導体装置の製造方法に
おける第1メタル層がアルミニウム膜(3) であり、前記
第2メタル層が窒化チタン膜(2) であり、塩素ガスを用
いるエッチングを行って前記アルミニウム膜(3) に形成
した開口窓により、前記窒化チタン膜(2) のエッチング
を六弗化硫黄ガスを用いて行うことを特徴とする半導体
装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the first metal layer is an aluminum film (3), the second metal layer is a titanium nitride film (2), and etching using chlorine gas is performed. A method of manufacturing a semiconductor device, characterized in that the titanium nitride film (2) is etched using sulfur hexafluoride gas through the opening window formed in the aluminum film (3).
【請求項3】 請求項1記載の半導体装置の製造方法に
おける第1メタル層がタングステン膜(13)であり、前記
第2メタル層がアルミニウム膜(12)であり、六弗化硫黄
ガスを用いるエッチングを行って前記タングステン膜(1
3)に形成した開口窓とタングステン膜(13)のエッチング
後に残った開口窓により、前記アルミニウム膜(12)のエ
ッチングを塩素ガスを用いて行うことを特徴とする半導
体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the first metal layer is a tungsten film (13), the second metal layer is an aluminum film (12), and sulfur hexafluoride gas is used. The tungsten film (1
A method for manufacturing a semiconductor device, characterized in that the aluminum film (12) is etched using chlorine gas through the opening window formed in 3) and the opening window remaining after etching the tungsten film (13).
JP23372893A 1993-09-20 1993-09-20 Manufacture of semiconductor device Withdrawn JPH0794511A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23372893A JPH0794511A (en) 1993-09-20 1993-09-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23372893A JPH0794511A (en) 1993-09-20 1993-09-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0794511A true JPH0794511A (en) 1995-04-07

Family

ID=16959648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23372893A Withdrawn JPH0794511A (en) 1993-09-20 1993-09-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0794511A (en)

Similar Documents

Publication Publication Date Title
JP2002217170A (en) Method of forming fine pattern, method of fabricating semiconductor device and semiconductor device
JPH05343370A (en) Forming method for fine pattern
US6589880B2 (en) Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method
US6339251B2 (en) Wafer grooves for reducing semiconductor wafer warping
US6025250A (en) Methods including wafer grooves for reducing semiconductor wafer warping and related structure
JPH0794511A (en) Manufacture of semiconductor device
KR100542943B1 (en) Repair etching method of semiconductor device
US20030180669A1 (en) Micro-pattern forming method for semiconductor device
KR100911864B1 (en) Method of manufacturing semiconductor device
JPH07106327A (en) Semiconductor device and its manufacture
JP2000232107A (en) Pattern forming method of semiconductor device
JPH02262338A (en) Manufacture of semiconductor device
JPH0766178A (en) Fabrication of semiconductor device
JPH04157723A (en) Dry etching method of aluminum film
JPH0497523A (en) Manufacture of semiconductor device
JPH06151352A (en) Manufacture of semiconductor device
KR970052482A (en) Semiconductor device manufacturing method
JPH0391243A (en) Manufacture of semiconductor device
KR960042958A (en) Contact hole formation method of semiconductor device
JPH06151372A (en) Etching mask pattern and dry etching method
JPH05283378A (en) Manufacture of semiconductor device
JPH08274098A (en) Semiconductor device and its manufacture
JPH08340003A (en) Manufacture of semiconductor device
KR980012091A (en) Method for forming polycides of semiconductor devices
KR20000021053A (en) Method of forming metal wiring of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128