JPH06151372A - Etching mask pattern and dry etching method - Google Patents

Etching mask pattern and dry etching method

Info

Publication number
JPH06151372A
JPH06151372A JP30336192A JP30336192A JPH06151372A JP H06151372 A JPH06151372 A JP H06151372A JP 30336192 A JP30336192 A JP 30336192A JP 30336192 A JP30336192 A JP 30336192A JP H06151372 A JPH06151372 A JP H06151372A
Authority
JP
Japan
Prior art keywords
etching
scribe line
end point
mask pattern
emission spectrum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30336192A
Other languages
Japanese (ja)
Inventor
Chiaki Kudo
千秋 工藤
Ichiro Nakao
一郎 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30336192A priority Critical patent/JPH06151372A/en
Publication of JPH06151372A publication Critical patent/JPH06151372A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To readily detect end point of etching at a plurality of times in the etching using the end point detection. CONSTITUTION:As a pattern layout of a scribe line region 1, a part 2 opening at etching at the first time and a part 3 opening at etching at the second time are formed. Thus, etching is performed by dividing the scribe line region. whereby end point detection can readily be performed by a plurality of etchings.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の形成方法に
関するうち終点検出を行うエッチング、特にコンタクト
ホールエッチングに用いるマスクパターンに関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor device, and more particularly to a mask pattern used for etching for detecting an end point, particularly for contact hole etching.

【0002】[0002]

【従来の技術】近年、半導体装置は微細化されかつDRAM
に代表されるようにその製造過程においてエッチングの
回数は増加している。例えばスタックセルタイプのDRAM
ではシリコン基板に対するコンタクトホールのエッチン
グだけについてもビット線コンタクト、ストレージノー
ドコンタクト、アルミ配線コンタクト等、3回以上エッ
チングすることが必要である。
2. Description of the Related Art In recent years, semiconductor devices have been miniaturized and DRAM
The number of times of etching is increasing in the manufacturing process as represented by. For example, stack cell type DRAM
Then, it is necessary to etch the bit line contact, the storage node contact, the aluminum wiring contact, etc. three times or more for the etching of the contact hole with respect to the silicon substrate.

【0003】通常エッチングを行なう場合には2通りの
方法が用いられる。一つはエッチング時間を決めて行な
う場合であり、二つ目はエッチング雰囲気中のガスから
の発光スペクトル強度をモニターし、その変化によりエ
ッチング終点を一枚毎に検出する場合である。二つ目の
方法の場合は被エッチング材料に応じた発光スペクトル
を選択しモニターするが、十分な発光スペクトル強度と
その発光スペクトル強度変化が発生しない場合は終点を
検出することができない。これは各種ノイズの影響を受
けるためである。例えば一般にはシリコンを基板として
酸化膜をエッチングする場合には、C−Oの発光スペク
トルを検出している。この場合酸化膜をエッチングして
いる際には酸化膜からOが供給されC−Oの発光スペク
トル強度は大きい。エッチングが終了して基板のシリコ
ンが露出するとOの供給が減少し、C−Oの発光スペク
トル強度が下がる。この変化を検出することにより酸化
膜のエッチング終点を検出している。
When performing normal etching, two methods are used. One is a case where the etching time is determined, and the second is a case where the emission spectrum intensity from the gas in the etching atmosphere is monitored and the etching end point is detected for each one by the change. In the case of the second method, the emission spectrum corresponding to the material to be etched is selected and monitored, but the end point cannot be detected unless sufficient emission spectrum intensity and change in the emission spectrum intensity occur. This is because it is affected by various noises. For example, generally, when etching an oxide film using silicon as a substrate, the emission spectrum of CO is detected. In this case, when the oxide film is being etched, O is supplied from the oxide film, and the emission spectrum intensity of C—O is high. When the etching is completed and the silicon of the substrate is exposed, the supply of O is reduced and the emission spectrum intensity of C—O is lowered. By detecting this change, the etching end point of the oxide film is detected.

【0004】以下図面を参照しながら、上記した従来の
半導体装置の製造方法の一例について説明する。
An example of a conventional method for manufacturing the above-described semiconductor device will be described below with reference to the drawings.

【0005】図4は第1の従来のDRAMの製造方法を示す
工程断面図である。まず図4aでは、シリコン基板4上
に第1の酸化膜5を形成した後に第1のコンタクトホー
ルのみ開口した第1のレジストマスク11を形成する。
15はチップを切断し分割する領域(チップ分割領
域)、いわゆるスクライブライン領域を示している。
FIG. 4 is a process sectional view showing a first conventional DRAM manufacturing method. First, in FIG. 4A, after forming the first oxide film 5 on the silicon substrate 4, the first resist mask 11 having only the first contact hole opened is formed.
Reference numeral 15 denotes a so-called scribe line area, which is an area (chip division area) for cutting and dividing the chip.

【0006】図4bでは、第1のレジストマスク11を
マスクとして第1の酸化膜5を周知の条件、例えばガス
としてCHF3を用い圧力100Pa下で13.56MHzのRF
を500W印加した条件でドライエッチングする。この
場合開口率は3%程度である。したがって、被エッチン
グ材料からの発光元素の供給または被エッチング材料へ
の発光元素の消費が小さい。このため十分な発光スペク
トル強度が得られずに終点検出は困難である。このため
終点検出以外の方法、例えば時間固定によるエッチング
しか行えない。従ってこのエッチングでは第1の酸化膜
5の膜厚ばらつきやエッチングレートのばらつきを吸収
することが出来ないため安定なエッチングは出来ない。
In FIG. 4b, using the first resist mask 11 as a mask, the first oxide film 5 is subjected to known conditions, for example, CHF3 is used as a gas, and RF of 13.56 MHz is applied under a pressure of 100 Pa.
Is dry-etched under the condition that 500 W is applied. In this case, the aperture ratio is about 3%. Therefore, the supply of the light emitting element from the material to be etched or the consumption of the light emitting element to the material to be etched is small. For this reason, it is difficult to detect the end point because sufficient emission spectrum intensity cannot be obtained. Therefore, only the method other than the end point detection, for example, the etching by fixing the time can be performed. Therefore, this etching cannot absorb variations in the thickness of the first oxide film 5 and variations in the etching rate, so that stable etching cannot be performed.

【0007】図4cでは、第1のレジストマスク11を
除去した後に第1の配線7を形成し、第2の酸化膜8を
堆積する。その後に第2のコンタクトホールとスクライ
ブライン領域を開口した第2のレジスト12を形成す
る。
In FIG. 4c, after removing the first resist mask 11, the first wiring 7 is formed and the second oxide film 8 is deposited. After that, the second resist 12 having the second contact hole and the scribe line region opened is formed.

【0008】図4dでは、上記第2のレジスト12をマ
スクとして図4bと同様にドライエッチングを行う。こ
の際はスクライブライン領域を開口しているために開口
率は15%以上となる。この場合は開口率が大きいため
に十分な発光スペクトル強度が得られ、終点検出法を用
いてエッチングすることが可能である。
In FIG. 4d, dry etching is performed in the same manner as in FIG. 4b using the second resist 12 as a mask. At this time, the opening ratio is 15% or more because the scribe line region is opened. In this case, since the aperture ratio is large, a sufficient emission spectrum intensity can be obtained, and the etching can be performed by using the end point detection method.

【0009】図4eでは、第2のレジスト12を除去し
た後に第2の配線10を形成する。図5は第2の従来の
DRAMの製造方法を示す工程断面図である。
In FIG. 4e, the second wiring 10 is formed after removing the second resist 12. FIG. 5 shows a second conventional
FIG. 6 is a process cross-sectional view showing the method of manufacturing a DRAM.

【0010】図5を参照しながら、上記したエッチング
用マスクパターンを用いた場合の第2の従来の半導体装
置の製造方法の一例について説明する。
An example of a second conventional method of manufacturing a semiconductor device using the above-mentioned etching mask pattern will be described with reference to FIG.

【0011】まず図5aでは、シリコン基板4の上に第
1の酸化膜5を形成し第1のコンタクトホールとスクラ
イブライン領域を開口した第1のレジスト13を形成す
る。15はスクライブライン領域を示している。
First, in FIG. 5a, a first oxide film 5 is formed on a silicon substrate 4, and a first resist 13 having a first contact hole and a scribe line region opened is formed. Reference numeral 15 indicates a scribe line area.

【0012】図5bでは、上記第1のレジスト13をマ
スクとして周知の条件、例えばガスとしてCHF3を用い
圧力100Pa下で13.56MHzのRFを500W印加した
条件でドライエッチングを行う。この際スクライブライ
ン領域を開口しているために開口率は15%以上とな
り、十分な発光スペクトル強度が得られ、終点検出法を
用いてエッチングすることが可能である。
In FIG. 5B, dry etching is performed under the well-known conditions using the first resist 13 as a mask, for example, using CHF3 as a gas and applying RF of 13.56 MHz at 500 W under a pressure of 100 Pa. At this time, since the scribe line region is opened, the aperture ratio is 15% or more, sufficient emission spectrum intensity is obtained, and etching can be performed using the end point detection method.

【0013】図5cでは、第1のレジスト13を除去し
た後に第1の配線7を形成し、第2の酸化膜8を堆積す
る。その後に第2のコンタクトホールとスクライブライ
ン領域を開口した第2のレジスト14を形成する。
In FIG. 5c, after removing the first resist 13, the first wiring 7 is formed and the second oxide film 8 is deposited. After that, the second resist 14 having the second contact hole and the scribe line region opened is formed.

【0014】図5dでは、第2のレジストマスク14を
マスクとして図5bと同様にドライエッチングを行う。
この際は開口率が15%程度であり、大きい発光スペク
トル信号が得られる。しかし、この発光スペクトル信号
は第2の酸化膜8のみの情報であり、この発光スペクト
ル信号が得られた時点ではコンタクトホール部分ではま
だエッチング途中である。このため十分に有効な終点検
出は不可能である。
In FIG. 5d, dry etching is performed in the same manner as in FIG. 5b using the second resist mask 14 as a mask.
At this time, the aperture ratio is about 15%, and a large emission spectrum signal can be obtained. However, this emission spectrum signal is information of only the second oxide film 8, and at the time when this emission spectrum signal is obtained, the contact hole portion is still in the middle of etching. Therefore, a sufficiently effective end point detection is impossible.

【0015】図5eでは、第2のレジスト14を除去し
た後に第2の配線10を形成する。
In FIG. 5e, the second wiring 10 is formed after removing the second resist 14.

【0016】[0016]

【発明が解決しようとする課題】上記のような構成で
は、スクライブライン領域と同時に開口し十分かつ有効
な終点検出用発光スペクトル信号を得られるのは一回の
コンタクトホールエッチングはのみであり、他のコンタ
クトホールエッチングでは十分な発光スペクトル信号強
度が得られないために終点検出を行うことが困難である
という問題点を有していた。
With the above-mentioned structure, only one contact hole etching can obtain a sufficient and effective emission spectrum signal for end point detection by opening simultaneously with the scribe line region. However, the contact hole etching has a problem that it is difficult to detect the end point because a sufficient emission spectrum signal intensity cannot be obtained.

【0017】本発明は上記問題点に鑑み、複数回のエッ
チングにおいて終点検出を容易に行うエッチング用マス
クパターン及びエッチング方法を提供するものである。
In view of the above problems, the present invention provides an etching mask pattern and an etching method for easily detecting an end point in a plurality of times of etching.

【0018】[0018]

【課題を解決するための手段】上記問題点を解決するた
めに本発明のエッチング用マスクパターンは、コンタク
トホールと、スクライブライン領域の一部を共に開口し
た部分を持つという構成を備えたものであり、本発明の
エッチング方法は、前記マスクパターンを用いて終点を
検出するエッチング方法である。
In order to solve the above problems, the etching mask pattern of the present invention has a structure having a contact hole and a part where both of the scribe line regions are opened. The etching method of the present invention is an etching method of detecting an end point using the mask pattern.

【0019】[0019]

【作用】本発明は上記した構成によって、スクライブラ
イン領域を分割することにより、複数のエッチングにお
いて各々のエッチングで被エッチング領域が増加する。
このために被エッチング材料からの発光元素の供給また
は被エッチング材料への発光元素の消費が増加する。し
たがって本発明のマスクパターンを用いたエッチングに
於て毎回の発光スペクトル信号強度が有効な終点検出が
可能となる。
According to the present invention, by dividing the scribe line region by the above-mentioned structure, the region to be etched is increased in each of a plurality of etchings.
Therefore, the supply of the light emitting element from the material to be etched or the consumption of the light emitting element to the material to be etched is increased. Therefore, in the etching using the mask pattern of the present invention, it becomes possible to detect the end point in which the emission spectrum signal intensity is effective every time.

【0020】[0020]

【実施例】以下本発明の一実施例のエッチング用マスク
パターンについて、図面を参照しながら説明する。特
に、エッチングを二回行なう場合について示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An etching mask pattern according to an embodiment of the present invention will be described below with reference to the drawings. In particular, the case where the etching is performed twice is shown.

【0021】図1は本発明の実施例におけるエッチング
用マスクパターンのスクライブライン領域のパターンレ
イアウトを示すものである。図1において、1はスクラ
イブライン領域、2は第一回目のエッチング時に開口し
ている部分、3は第二回目のエッチング時に開口してい
る部分である。
FIG. 1 shows a pattern layout of a scribe line region of an etching mask pattern in an embodiment of the present invention. In FIG. 1, 1 is a scribe line region, 2 is a portion opened during the first etching, and 3 is a portion opened during the second etching.

【0022】図2は本発明の実施例における工程断面を
示すものである。図2を参照しながら、上記したエッチ
ング用マスクパターンを用いた場合の半導体装置の製造
方法の一例について説明する。
2A to 2D show process cross sections in an embodiment of the present invention. An example of a method of manufacturing a semiconductor device using the above etching mask pattern will be described with reference to FIG.

【0023】まず図2aでは、シリコン基板4の上に第
1の酸化膜5を形成し第1のコンタクトホールとスクラ
イブライン領域の一部を開口した第1のレジストマスク
6を形成する。15はスクライブライン領域を示してい
る。
First, in FIG. 2a, a first oxide film 5 is formed on a silicon substrate 4, and a first resist mask 6 is formed by opening a first contact hole and a part of a scribe line region. Reference numeral 15 indicates a scribe line area.

【0024】図2bでは、上記第1のレジストマスク6
をマスクとして周知の条件例えばガスとしてCHF3を主
成分とし、圧力100Paで13.56MHzのRFを500W
印加した条件でドライエッチングを行う。この際スクラ
イブライン領域の一部を開口しているために開口率は1
0%以上となる。終点検出としてC-Oの発光スペクトル
を検出した場合は酸化膜をエッチングしている際には大
きな発光スペクトル信号が得られ、酸化膜のエッチング
が終了すると発光スペクトル信号が小さくなる。したが
って大きな発光スペクトル信号変化が得られる。このた
め、終点検出法を用いてエッチングすることが可能であ
る。
In FIG. 2b, the first resist mask 6 described above is used.
Well known conditions as a mask, for example, CHF3 as a main component as a gas, RF of 13.56MHz at a pressure of 100Pa 500W
Dry etching is performed under the applied conditions. At this time, the opening ratio is 1 because part of the scribe line area is opened.
It becomes 0% or more. When the emission spectrum of CO is detected as the end point detection, a large emission spectrum signal is obtained while etching the oxide film, and the emission spectrum signal becomes small when the etching of the oxide film is completed. Therefore, a large emission spectrum signal change can be obtained. Therefore, it is possible to perform etching using the end point detection method.

【0025】図2cでは、第1のレジストマスク6を除
去した後に第1の配線7を形成し、第2の酸化膜8を堆
積する。その後に第2のコンタクトホールと第1のレジ
ストマスク6で開口していなかった部分のスクライブラ
イン領域の一部を開口した第2のレジストマスク9を形
成する。
In FIG. 2c, after removing the first resist mask 6, a first wiring 7 is formed and a second oxide film 8 is deposited. After that, a second resist mask 9 is formed in which the second contact hole and a portion of the scribe line region which is not opened by the first resist mask 6 are opened.

【0026】図2dでは、第2のレジストマスク9をマ
スクとして(図2b)と同様にドライエッチングを行
う。この際もスクライブライン領域の一部を開口してい
るために開口率は10%以上となり、第一回目のドライ
エッチングと同様に、十分な発光スペクトル強度と発光
スペクトル信号変化が得られ、終点検出法を用いてエッ
チングすることが可能である。
In FIG. 2d, dry etching is performed in the same manner as in FIG. 2b using the second resist mask 9 as a mask. Also in this case, since the opening of a part of the scribe line region is made, the aperture ratio becomes 10% or more, and similar to the first dry etching, sufficient emission spectrum intensity and emission spectrum signal change are obtained, and the end point detection is performed. It is possible to etch using the method.

【0027】図2eでは、第2のレジスト9を除去した
後に第2の配線10を形成する。以上のように本実施例
によれば、各々のコンタクトホールエッチングの際に、
スクライブライン領域を分割して開口する部分を設ける
ことにより、各々のエッチングの際に有効かつ十分な発
光スペクトル強度と大きな発光スペクトル信号変化が得
られるために有効な終点検出を行うことができる。
In FIG. 2e, the second wiring 10 is formed after removing the second resist 9. As described above, according to this embodiment, at the time of etching each contact hole,
By providing the opening by dividing the scribe line region, effective end point detection can be performed because effective and sufficient emission spectrum intensity and large emission spectrum signal change are obtained in each etching.

【0028】なお、本実施例では配線に対するコンタク
トエッチングに対して用いたが、ストレージノードのコ
ンタクトエッチング等に対して用いても良いことは言う
までもない。また、コンタクトホール以外のエッチング
に対しても有効であることは明かである。
In this embodiment, the contact etching for the wiring is used, but it goes without saying that it may be used for the contact etching of the storage node. It is also clear that it is effective for etching other than the contact hole.

【0029】また、本実施例では終点検出にC-Oの発光
スペクトル強度を用いたが他の発光スペクトル、例えば
F等を用いてもよい。
Further, in the present embodiment, the emission spectrum intensity of CO was used for the end point detection, but other emission spectra, for example,
You may use F etc.

【0030】また、本実施例では酸化膜に対するエッチ
ングを説明したが、他の種類の膜に対するエッチングに
対しても適用できることは明らかである。
Further, although the etching of the oxide film has been described in the present embodiment, it is obvious that the present invention can be applied to the etching of other kinds of films.

【0031】さらに、本実施例においてスクライブライ
ン領域の分割を各々でオーバーラップしないようにした
が、図3−Aのようにオーバーラップしても、図3−B
のようにスクライブライン領域上でエッチングされない
部分があってもよい。
Further, in the present embodiment, the division of the scribe line area is made so as not to overlap each other, but even if they overlap as shown in FIG.
There may be a portion which is not etched on the scribe line region as described above.

【0032】前述した発明は理解を明瞭にするために図
解及び例示の方法によって詳細に説明されたけれどもあ
る変化及び変形は添付した特許請求の範囲で行われうる
ことは明かである。
Although the foregoing invention has been described in detail by way of illustration and example method for clarity of understanding, it will be apparent that certain changes and modifications can be made to the appended claims.

【0033】[0033]

【発明の効果】以上のように本発明はコンタクトホール
と、スクライブライン領域の一部を共に開口した部分を
設けることにより、複数のエッチングにおいて各々のエ
ッチングで有効な終点検出が可能とすることができる。
As described above, according to the present invention, by providing the contact hole and the portion in which part of the scribe line region is opened, it is possible to effectively detect the end point in each of a plurality of etchings. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例におけるエッチング用マスクパ
ターンのスクライブライン領域上のパターンレイアウト
FIG. 1 is a pattern layout diagram on a scribe line region of an etching mask pattern in an example of the present invention.

【図2】同実施例におけるエッチング用マスクパターン
を用いた場合の半導体装置の製造方法の工程断面図
FIG. 2 is a process cross-sectional view of a method for manufacturing a semiconductor device when using an etching mask pattern in the example.

【図3】同実施例における他のスクライブライン領域上
のパターンレイアウト図
FIG. 3 is a pattern layout diagram on another scribe line area in the example.

【図4】第1の従来のDRAMの製造方法を示す工程断面図FIG. 4 is a process cross-sectional view showing the first conventional DRAM manufacturing method.

【図5】第2の従来のDRAMの製造方法を示す工程断面図FIG. 5 is a process cross-sectional view showing the second conventional DRAM manufacturing method.

【符号の説明】[Explanation of symbols]

1 スクライブライン領域 2 スクライブライン領域上の第一回目のエッチング時
に開口している部分 3 スクライブライン領域上の第二回目のエッチング時
に開口している部分
1 scribe line region 2 part of scribe line region opened during the first etching 3 part of scribe line region opened during the second etching

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】同一のデバイスを形成するためのエッチン
グ用マスクにおいて、少なくとも2種類以上のマスクに
おいて被エッチング領域と、チップ分割領域に分割した
開口部分を備えたエッチング用マスクパターン。
1. An etching mask pattern for forming the same device, wherein an etching mask pattern is provided in at least two or more kinds of masks and has an opening portion divided into chip division regions.
【請求項2】請求項1記載の被エッチング領域をコンタ
クトホールとすることを特徴とするエッチング用マスク
パターン。
2. A mask pattern for etching, wherein the etched region according to claim 1 is used as a contact hole.
【請求項3】同一のデバイスを形成するためのエッチン
グ用マスクにおいて、少なくとも2種類以上のマスクに
おいて被エッチング領域と、チップ分割領域に分割した
開口部分を備えたエッチング用マスクパターンを用いて
終点検出を行うドライエッチング方法。
3. In an etching mask for forming the same device, end point detection is performed by using an etching mask pattern having an area to be etched and an opening portion divided into chip division areas in at least two kinds of masks. Dry etching method.
JP30336192A 1992-11-13 1992-11-13 Etching mask pattern and dry etching method Pending JPH06151372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30336192A JPH06151372A (en) 1992-11-13 1992-11-13 Etching mask pattern and dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30336192A JPH06151372A (en) 1992-11-13 1992-11-13 Etching mask pattern and dry etching method

Publications (1)

Publication Number Publication Date
JPH06151372A true JPH06151372A (en) 1994-05-31

Family

ID=17920065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30336192A Pending JPH06151372A (en) 1992-11-13 1992-11-13 Etching mask pattern and dry etching method

Country Status (1)

Country Link
JP (1) JPH06151372A (en)

Similar Documents

Publication Publication Date Title
US7179749B2 (en) Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region
JPH0945633A (en) Method for forming fine hole of semiconductor integrated circuit device
US20010014515A1 (en) Wafer grooves for reducing semiconductor wafer warping
US7928000B2 (en) Method for forming self aligned contacts for integrated circuit devices
KR20000042460A (en) Method for forming bit line contact of semiconductor device
JPH06151372A (en) Etching mask pattern and dry etching method
KR100602099B1 (en) Method for forming trench in a active area of semiconductor device
JP3151791B2 (en) Monitor pattern of critical dimension control device and method of using the same
JPH07106327A (en) Semiconductor device and its manufacture
KR100265989B1 (en) Method of fabricating polysilicon pattern of semiconductor device
KR100291196B1 (en) Method for forming charge storage electrode of semiconductor device
KR0172553B1 (en) Method of manufacturing semiconductor device
KR100402935B1 (en) Method for manufacturing semiconductor device
KR100226216B1 (en) Method for forming a contact hole of semiconductor device
KR19980026846A (en) Mask with dummy pattern
KR100252900B1 (en) Method for fabricating semiconductor memory device
KR20010039149A (en) Method of forming a conductive layer pattern in a semiconductor device
KR100365754B1 (en) Method for fabricating semiconductor device
KR0172293B1 (en) Method of forming contact hole of semiconductor device
KR970052482A (en) Semiconductor device manufacturing method
KR0167243B1 (en) Semiconductor device & its manufacturing method
JPH0794511A (en) Manufacture of semiconductor device
JPH06151352A (en) Manufacture of semiconductor device
KR20040059907A (en) Method of manufacturing semiconductor device
JPH0669169A (en) Manufacture of semiconductor device