JPH0793477B2 - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JPH0793477B2
JPH0793477B2 JP1035252A JP3525289A JPH0793477B2 JP H0793477 B2 JPH0793477 B2 JP H0793477B2 JP 1035252 A JP1035252 A JP 1035252A JP 3525289 A JP3525289 A JP 3525289A JP H0793477 B2 JPH0793477 B2 JP H0793477B2
Authority
JP
Japan
Prior art keywords
substrate
circuits
printed wiring
wiring board
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1035252A
Other languages
Japanese (ja)
Other versions
JPH02214187A (en
Inventor
武司 加納
浩司 南
徹 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1035252A priority Critical patent/JPH0793477B2/en
Publication of JPH02214187A publication Critical patent/JPH02214187A/en
Publication of JPH0793477B2 publication Critical patent/JPH0793477B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details

Landscapes

  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention 【産業上の利用分野】[Industrial applications]

本発明は、半導体を実装するパッケージとして用いられ
るプリント配線板に関するものである。
The present invention relates to a printed wiring board used as a package for mounting a semiconductor.

【従来の技術】[Prior art]

PGA、PLDCC、PLCCなどとして用いられる半導体実装用の
パッケージにおいては、プリント配線板で形成するよう
にしたものが主流である。すなわち、銅張りガラス基材
エポキシ樹脂積層板など金属箔を基板1である積層板に
積層した金属箔張り積層板を用い、金属箔をエッチング
処理等して回路として必要のない部分を除去することに
よって、第3図に示すように基板1の表面に多数本の回
路2,2…を設けて形成されるプリント配線板Aを半導体
を実装するためのパッケージとして用いるのである。第
3図において7はICなどの半導体を実装するためのキャ
ビティ用パッド、8はメッキリード用線であり、これら
は金属箔の一部を残して形成してある。また第3図にお
いてイの符号で示す線は、最終的に切り離すための線で
あり、線イの内側が製品(パッケージ)となる。 そして上記のようなプリント配線板Aにあって、基板1
に設けられる各回路2,2…は回路としての必要な幅のみ
を有する細い線状に形成されており、金属箔をエッチン
グ除去した回路2,2…以外の部分が基板1の表面におい
て占める面積の割合が大きくなっている。
In a semiconductor mounting package used as PGA, PLDCC, PLCC, etc., a package formed of a printed wiring board is the mainstream. That is, a metal foil-clad laminate obtained by laminating a metal foil such as a copper-clad glass-based epoxy resin laminate on a laminate that is the substrate 1 is used to remove unnecessary portions as a circuit by etching the metal foil. As shown in FIG. 3, a printed wiring board A formed by providing a large number of circuits 2, 2, ... On the surface of the substrate 1 is used as a package for mounting a semiconductor. In FIG. 3, 7 is a cavity pad for mounting a semiconductor such as an IC, 8 is a lead wire for plating, and these are formed by leaving a part of the metal foil. Further, in FIG. 3, the line indicated by the symbol a is a line for the final separation, and the inside of the line a is the product (package). In the printed wiring board A as described above, the substrate 1
Each of the circuits 2, 2 ... provided on the substrate is formed in a thin line shape having only a necessary width as a circuit, and the area other than the circuits 2, 2 ... The ratio of is increasing.

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

しかしこのように回路2,2…以外の部分が基板1の表面
において占める面積の割合が大きくなるということは、
基板1の表面のうち回路2,2…で覆われず露出する部分
の面積が大きくなるということである。従って、金属箔
を張った状態では金属箔で湿気を遮断できるために基板
1には吸湿は殆ど発生しないが、このように金属箔をエ
ッチング処理して回路2,2…を形成してプリント配線板
Aに加工すると、回路2,2…で覆われず露出する表面か
ら基板1が吸湿し、基板1の絶縁性能が劣化するという
問題があった。特に第3図にみられるように、回路2,2
…を基板1のほぼ中央部のキャビティ用パッド7の周囲
から基板1の周縁部へ放射状に配設する場合、各回路2
はその周縁部側の端部間の間隔が大きくなり、基板1の
周縁部は露出する面積が極めて大きくなって、上記のよ
うな問題が大きく発生するものであった。また半導体パ
ッケージは産業用の大型高機能チップを実装するために
高い信頼性が要求されており、樹脂を主体とする基板か
ら形成されるプリント配線板の弱点である吸湿と、この
吸湿による絶縁劣化を極力低減する必要がある。 特に第3図にみられるように、回路2,2…を基板1のほ
ぼ中央部のキャビティ用パッド7の周囲から基板1の周
縁部へ放射状に配設する場合、各回路2はその周縁部側
の端部間の間隔が大きくなり、基板1の周縁部は露出す
る面積が極めて大きくなって、上記のような問題が大き
く発生するものであった。 本発明は上記の点に鑑みて為されたものであり、基板の
吸湿を低減することができ、基板の絶縁性能が劣化する
ようなおそれがない半導体パッケージ用プリント配線板
を提供することを目的とするものである。
However, the fact that the ratio of the area occupied by the portion other than the circuits 2, 2 ...
That is, the area of the exposed portion of the surface of the substrate 1 that is not covered by the circuits 2, 2 ... Is increased. Therefore, when the metal foil is stretched, the metal foil can block the moisture, so that the substrate 1 hardly absorbs moisture. However, the metal foil is thus etched to form the circuits 2, 2 ... When the plate A is processed, there is a problem that the substrate 1 absorbs moisture from the exposed surface which is not covered with the circuits 2 and so that the insulating performance of the substrate 1 deteriorates. In particular, as shown in FIG. 3, circuits 2,2
, Are arranged radially from the periphery of the cavity pad 7 in the substantially central portion of the substrate 1 to the peripheral portion of the substrate 1, each circuit 2
However, the distance between the end portions on the peripheral edge side becomes large, and the exposed area of the peripheral edge portion of the substrate 1 becomes extremely large, so that the above-mentioned problems occur greatly. In addition, semiconductor packages are required to have high reliability in order to mount industrial large-scale high-performance chips, and moisture absorption, which is a weak point of printed wiring boards formed from resin-based boards, and insulation deterioration due to this moisture absorption. Need to be reduced as much as possible. In particular, as shown in FIG. 3, when the circuits 2, 2 ... Are arranged radially from the periphery of the cavity pad 7 in the substantially central portion of the substrate 1 to the peripheral portion of the substrate 1, each circuit 2 has its peripheral portion. The space between the end portions on the side becomes large, and the exposed area of the peripheral portion of the substrate 1 becomes extremely large, which causes the above-mentioned problems to occur. The present invention has been made in view of the above points, and an object of the present invention is to provide a printed wiring board for a semiconductor package that can reduce moisture absorption of a substrate and does not have a possibility of deteriorating the insulation performance of the substrate. It is what

【課題を解決するための手段】[Means for Solving the Problems]

本発明は、樹脂を主体とする基板1の表面に金属導体で
多数本の回路2,2…を設けて形成されるプリント配線板
において、基板1のほぼ中央部のキャビティ用パッド7
の全周囲から基板1の全周縁部へ放射状に配設された回
路2を、隣合う回路2間に回路を分離するのに必要な間
隙3のみを設けて、基板1の表面のほぼ全面に形成して
成ることを特徴とするものである。
According to the present invention, in a printed wiring board formed by providing a large number of circuits 2, 2 ... With a metal conductor on the surface of a substrate 1 mainly composed of a resin, a pad 7 for a cavity at a substantially central portion of the substrate 1 is formed.
The circuit 2 radially arranged from the entire periphery of the substrate 1 to the entire peripheral edge of the substrate 1 is provided on almost the entire surface of the substrate 1 by providing only the gaps 3 necessary for separating the circuits between the adjacent circuits 2. It is characterized by being formed.

【作 用】[Work]

本発明にあっては、隣合う回路2間に回路を分離するの
に必要な間隙3のみを設けて、基板1の表面のほぼ全面
に回路2,2…を形成するようにしたために、基板1の表
面のうち回路2,2…で覆われず露出する部分の面積を小
さくすることができ、基板1が吸湿することを低減する
ことができる。
In the present invention, only the gaps 3 necessary for separating the circuits are provided between the adjacent circuits 2 so that the circuits 2, 2 ... Are formed on almost the entire surface of the substrate 1. It is possible to reduce the area of the exposed portion of the surface of No. 1 which is not covered by the circuits 2, 2, ..., And it is possible to reduce moisture absorption of the substrate 1.

【実施例】【Example】

以下本発明を実施例によって詳述する。 プリント配線板Aは樹脂を主体とする積層板などの基板
1の表面に金属箔を張ったものを加工して形成すること
ができる。例えば銅張りガラス基材エポキシ樹脂積層板
など金属箔を基板1である積層板に積層した金属箔張り
積層板を用い、金属箔をエッチング処理等して回路2,2
…となる箇所を残して回路2として必要のない部分を除
去することによって、基板1に回路2,2…を形成してプ
リント配線板Aを作成することができるものである。そ
して本発明にあっては、第1図(第1図においては金属
箔のうちエッチングしないで残す部分を斜線で示す)に
示すように隣合う回路2間の間隙3が回路2を絶縁分離
するのに必要な狭い幅となるようにして形成するもので
ある。すなわち、各回路2,2…をできるだけ幅広く形成
するようにして、金属箔をエッチング除去することによ
って形成される各回路2間の間隙3をできるだけ幅狭く
するようにしたのである。従って、第1図より明らかな
ように基板1の表面のうち回路2,2…で覆われず露出す
る部分の面積が小さくなる。このように基板1の表面に
多数本の回路2,2…を設けて形成されるプリント配線板
Aを電子素子を実装するためのパッケージとして用いる
のである。 第1図において7はICなどの半導体を実装するためのキ
ャビティ用パッド、8はメッキリード用線であって、こ
れらは金属箔の一部を残して形成してあり、基板1に設
ける回路2,2…は一端がキャビティ用パッド7の近傍に
位置すると共に他端がメッキリード用線8に連続するよ
うに放射状に形成してある。また9は各回路2に設けた
ランドであり、このランド9の部分にスルーホールを設
けることによって接続用のピンを取り付けることができ
る。また第1図においてイの符号で示す線は、最終的に
切り離すための線であり、線イの内側が製品(パッケー
ジ)となる。尚、本発明は、両面プリント配線板や多層
プリント配線板など任意のものに適用することができ
る。 上記のようにして形成されるプリント配線板Aにあって
は、基板1の表面のうち回路2,2…で覆われず露出する
部分、すなわち回路2間の間隙3の面積を小さくするこ
とができるために、この露出する表面から基板1が吸湿
することを低減することができるものである。ちなみ
に、第1図のもの(実施例)と第3図のもの(従来例)
について、121℃、2気圧の条件でプレッシャークッカ
ーテストをおこない、その絶縁抵抗(層間厚み0.4mmと
したときの層間抵抗と回路間0.2mmとしたときの内層回
路間抵抗とからなる)とプレッシャークッカー処理時間
との関係を測定すると、第2図のグラフに示すような結
果が得られる。第2図のグラフにみられるように、第1
図の実施例のものは第3図の従来例のものに比べて絶縁
性能の劣化が遅く、吸湿のスピードを遅くすることがで
きることが確認される。
Hereinafter, the present invention will be described in detail with reference to examples. The printed wiring board A can be formed by processing a substrate 1 such as a laminated plate mainly made of resin and having a surface covered with a metal foil. For example, by using a metal foil-clad laminate obtained by laminating a metal foil such as a copper-clad glass-based epoxy resin laminate plate on the laminate plate that is the substrate 1, the metal foil-clad laminate plate is subjected to etching treatment or the like to form a circuit 2,2.
The printed wiring board A can be formed by forming the circuits 2, 2 ... On the substrate 1 by removing the unnecessary portions of the circuit 2 while leaving the portions that become ... In the present invention, the gap 3 between the adjacent circuits 2 insulates the circuits 2 as shown in FIG. 1 (in FIG. 1, the portions of the metal foil left unetched are shown by hatching). It is formed so as to have a narrow width necessary for That is, the circuits 2, 2 ... Are formed as wide as possible, and the gap 3 between the circuits 2 formed by etching away the metal foil is made as narrow as possible. Therefore, as is clear from FIG. 1, the area of the exposed portion of the surface of the substrate 1 which is not covered with the circuits 2, 2 ... Is small. Thus, the printed wiring board A formed by providing a large number of circuits 2, 2, ... On the surface of the substrate 1 is used as a package for mounting electronic elements. In FIG. 1, 7 is a cavity pad for mounting a semiconductor such as an IC, 8 is a lead wire for plating, and these are formed by leaving a part of the metal foil. , 2, ... Are formed radially so that one end is located near the cavity pad 7 and the other end is continuous with the plating lead wire 8. Reference numeral 9 denotes a land provided in each circuit 2. By providing a through hole in this land 9, a connecting pin can be attached. In addition, the line indicated by the symbol a in FIG. 1 is a line for final separation, and the inside of the line a is the product (package). The present invention can be applied to any type such as a double-sided printed wiring board or a multilayer printed wiring board. In the printed wiring board A formed as described above, it is possible to reduce the area of the surface of the substrate 1 which is exposed without being covered with the circuits 2, 2, ... Therefore, the substrate 1 can be prevented from absorbing moisture from the exposed surface. By the way, the one shown in FIG. 1 (example) and the one shown in FIG. 3 (conventional example)
The pressure cooker test under the conditions of 121 ° C and 2 atm, and its insulation resistance (consisting of the interlayer resistance when the interlayer thickness is 0.4 mm and the inner layer circuit resistance when the circuit distance is 0.2 mm) and the pressure cooker When the relationship with the processing time is measured, the results shown in the graph of FIG. 2 are obtained. As can be seen in the graph of FIG.
It is confirmed that the embodiment shown in the figure has a slower deterioration of the insulation performance than the conventional example shown in FIG. 3, and the speed of moisture absorption can be slowed.

【発明の効果】【The invention's effect】

上述のように本発明にあっては、基板のほぼ中央部のキ
ャビティ用パッドの全周囲から基板の全周縁部へ放射状
に配設された回路を、隣合う回路間に回路を分離するの
に必要な間隙のみを設けて、基板のほぼ全面に形成する
ようにしたので、キャビティ用パッドの周囲から基板の
周縁部へ至るまで回路間の間隙を小さくすることがで
き、基板の表面のうち回路で覆われず露出する部分の面
積を小さくすることができるものであり、基板の多くの
面積を金属の回路で遮蔽して基板が吸湿することを低減
することができ、基板に絶縁劣化が生じることを防ぐこ
とができるものである。
As described above, in the present invention, the circuit radially arranged from the entire periphery of the cavity pad at the substantially central portion of the substrate to the entire peripheral portion of the substrate is used to separate the circuits between the adjacent circuits. Since only the necessary gaps are provided and formed on almost the entire surface of the substrate, it is possible to reduce the gap between the circuits from the periphery of the cavity pad to the peripheral portion of the substrate. It is possible to reduce the area of the exposed part that is not covered with, and it is possible to reduce the moisture absorption of the substrate by blocking a large area of the substrate with a metal circuit, and the insulation deterioration of the substrate occurs. It can prevent that.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示す平面図、第2図は絶縁
抵抗とプレッシャークッカー処理時間との関係を示すグ
ラフ、第3図は従来例の平面図である。 1は基板、2は回路、3は回路間の間隙、7はキャビテ
ィ用パッドである
FIG. 1 is a plan view showing an embodiment of the present invention, FIG. 2 is a graph showing the relationship between insulation resistance and pressure cooker processing time, and FIG. 3 is a plan view of a conventional example. 1 is a substrate, 2 is a circuit, 3 is a gap between the circuits, and 7 is a cavity pad.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 樋口 徹 大阪府門真市大字門真1048番地 松下電工 株式会社内 (56)参考文献 特開 昭64−59985(JP,A) 特開 昭63−140627(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toru Higuchi 1048, Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd. (56) References JP-A 64-59985 (JP, A) JP-A 63-140627 ( JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】樹脂を主体とする基板の表面に金属導体で
多数本の回路を設けて形成されるプリント配線板におい
て、基板のほぼ中央部のキャビティ用パッドの全周囲か
ら基板の全周縁部へ放射状に配設された回路を、隣合う
回路間に回路を分離するのに必要な間隙のみを設けて、
基板のほぼ全面に形成して成ることを特徴とする半導体
パッケージ用プリント配線板。
1. In a printed wiring board formed by providing a large number of circuits of a metal conductor on the surface of a substrate mainly made of resin, from the entire periphery of the cavity pad in the substantially central portion of the substrate to the entire peripheral edge of the substrate. Circuits arranged in a radial pattern are provided with only the gaps necessary to separate the circuits between adjacent circuits,
A printed wiring board for a semiconductor package, which is formed on almost the entire surface of a substrate.
JP1035252A 1989-02-15 1989-02-15 Printed wiring board Expired - Lifetime JPH0793477B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1035252A JPH0793477B2 (en) 1989-02-15 1989-02-15 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1035252A JPH0793477B2 (en) 1989-02-15 1989-02-15 Printed wiring board

Publications (2)

Publication Number Publication Date
JPH02214187A JPH02214187A (en) 1990-08-27
JPH0793477B2 true JPH0793477B2 (en) 1995-10-09

Family

ID=12436634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1035252A Expired - Lifetime JPH0793477B2 (en) 1989-02-15 1989-02-15 Printed wiring board

Country Status (1)

Country Link
JP (1) JPH0793477B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140627U (en) * 1987-03-07 1988-09-16
JP2517306B2 (en) * 1987-08-31 1996-07-24 イビデン株式会社 Printed wiring board for IC card
JPH0625025Y2 (en) * 1988-02-25 1994-06-29 日本電気株式会社 Printed wiring board

Also Published As

Publication number Publication date
JPH02214187A (en) 1990-08-27

Similar Documents

Publication Publication Date Title
US5719749A (en) Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
KR960040102A (en) Metal-based multi-layer circuit board, manufacturing method thereof, and semiconductor module
JPH07135376A (en) Composite printed-circuit board and its manufacture
EP2117044B1 (en) Printed circuit board and method of manufacturing the same
JPH0793477B2 (en) Printed wiring board
JPH06236959A (en) Lead frame and electronic component mounting board
JPH09162516A (en) Printed wiring board
WO2004042814A1 (en) Film carrier tape for mounting electronic component
JPS6359535B2 (en)
JP3599487B2 (en) Flexible printed circuit board
KR19990007742A (en) Printed circuit board with side through holes with auxiliary holes
KR101283164B1 (en) The printed circuit board and the method for manufacturing the same
JP2681205B2 (en) Printed wiring board with membrane element
JPS627192A (en) Printed wiring board
JPH0642361Y2 (en) Hybrid integrated circuit
JPH04306506A (en) Flat cable
JPH06181268A (en) Semiconductor device
JPH04133394A (en) Multilayer printed circuit board
JPH08130289A (en) Hybrid integrated circuit device and manufacture thereof
KR20020023889A (en) BGA printed circuit board and the manufacturing method
JPH03255691A (en) Printed wiring board
JPH08307056A (en) Multilayer interconnection board
JP2004072064A (en) Metal base wiring board and high-frequency device using the same
KR100275376B1 (en) Multylayer printed circuit board
JP2638059B2 (en) Multilayer wiring board